JP5289832B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5289832B2
JP5289832B2 JP2008158241A JP2008158241A JP5289832B2 JP 5289832 B2 JP5289832 B2 JP 5289832B2 JP 2008158241 A JP2008158241 A JP 2008158241A JP 2008158241 A JP2008158241 A JP 2008158241A JP 5289832 B2 JP5289832 B2 JP 5289832B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring pattern
layer
pattern layer
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008158241A
Other languages
English (en)
Other versions
JP2009302476A (ja
JP2009302476A5 (ja
Inventor
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008158241A priority Critical patent/JP5289832B2/ja
Priority to US12/485,601 priority patent/US7936061B2/en
Publication of JP2009302476A publication Critical patent/JP2009302476A/ja
Publication of JP2009302476A5 publication Critical patent/JP2009302476A5/ja
Application granted granted Critical
Publication of JP5289832B2 publication Critical patent/JP5289832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来の半導体装置は、ガラスエポキシ樹脂等によりなる基板上に配線パターンを形成した配線基板に半導体素子を搭載し、搭載した半導体素子と配線パターンとを電気的に接続した構成が一般的である。
図１５、図１６に従来の従来技術における半導体装置の構成例を示す。図１５は、スルーホール１１０を経由して基板Ｋの一方側の面に形成された接続パッド１１２と他方側の面に形成された外部接続端子１１４とを電気的に接続する配線パターン１１６を有する配線基板において、配線基板の一方側の面に半導体素子１２０を搭載し、半導体素子１２０に形成された電極パッド１２２と配線基板の接続パッド１１２間とをボンディングワイヤ１３０により電気的に接続した後、封止樹脂１４０により半導体素子１２０およびボンディングワイヤ１３０を樹脂封止するいわゆるワイヤボンディング接続方式により形成された半導体装置２００の構造を示す断面図である。また、図１６は、配線基板の一方側の面に形成された接続パッド１１２に半導体素子１２０の電極１２６（電極パッド１２２とバンプ１２４）を接合し、接続パッド１１２と電極１２６との間にアンダーフィル樹脂１５０を注入した、いわゆるフリップチップ接続方式により形成された半導体装置２００の構造を示す断面図である。
これらのような半導体装置２００については、例えば特許文献１（ワイヤボンディング接続方式）および特許文献２（フリップチップ接続方式）において開示されている。
特開平９−９７８６０号公報 特開２００３−１５２００１号公報
図１５に示すようなワイヤボンディング接続方式の半導体装置の構成に代えて、図１６に示すようなフリップチップ接続方式の半導体装置の構成を採用することによって、半導体装置の厚さ寸法を大幅に薄くすることが可能になった。
近年における半導体装置には更なる薄型化が望まれており、フリップチップ接続形式の半導体装置における薄型化は限界に達しつつある。
そこで本願発明者は、配線パターンを保持する基板を省略することにより半導体装置の厚さ寸法を薄くすることに着目し、基板を有さなくても製造工程中において容易にハンドリングすることが可能な半導体装置の構成と、このような構成を有する半導体装置の製造方法の提供を目的としている。
以上の課題を解決するため本発明は、以下の構成を備える。
すなわち、第１の絶縁層と、該第１の絶縁層に積層された第２の絶縁層と、該第２の絶縁層の前記第１の絶縁層側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第１の配線パターン層と、前記第２の絶縁層の前記第１の絶縁層と反対側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第２の配線パターン層と、前記第２の絶縁層の前記第１の絶縁層と反対側の面に、アンダーフィル樹脂を介してフェースダウンで搭載されると共に樹脂封止された半導体素子と、を有し、前記第１の絶縁層に前記第１の配線パターン層の一部を露出させる開口部が形成され、当該第１の配線パターン層の露出部には外部接続端子が取り付けられていて、前記第２の絶縁層には、前記第１の配線パターン層の一部を露出させる複数のヴィア穴が形成されていて、前記複数のヴィア穴のうち、一部のヴィア穴には、前記第１の配線パターン層と前記第２の配線パターン層とを電気的にするための導電体が充填されていて、前記複数のヴィア穴のうち、他のヴィア穴には、前記半導体素子に取り付けられた電極と前記アンダーフィル樹脂がそれぞれ挿入され、前記電極により前記半導体素子と前記第１の配線パターン層とが電気的に接続されていることを特徴とする半導体装置である。
また、他の発明として、第１の絶縁層と、該第１の絶縁層に積層された第２の絶縁層と、該第２の絶縁層の前記第１の絶縁層側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第１の配線パターン層と、前記第２の絶縁層の前記第１の絶縁層と反対側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第２の配線パターン層と、前記第２の絶縁層の前記第１の絶縁層と反対側の面に、アンダーフィル樹脂を介してフェースダウンで搭載されると共に樹脂封止された半導体素子と、を有し、前記第１の絶縁層に前記第１の配線パターン層の一部を露出させる開口部が形成され、当該第１の配線パターン層の露出部には外部接続端子が取り付けられていて、前記第２の絶縁層には、前記第１の配線パターン層の一部を露出させるヴィア穴と、前記第１の絶縁層および前記第２の絶縁層を貫通するスルーホールが形成されていて、前記ヴィア穴には、前記第１の配線パターン層と前記第２の配線パターン層とを電気的に接続するための導電体が充填されていて、前記スルーホールには、前記半導体素子に形成された電極がアンダーフィル樹脂と共に挿入され、前記電極が前記第１の絶縁層の表面に露出していることを特徴とする半導体装置とすることもできる。
また、他の発明として、第１の絶縁層と、該第１の絶縁層に積層された第２の絶縁層と、該第２の絶縁層に積層された他の絶縁層と、前記第２の絶縁層の前記第１の絶縁層側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第１の配線パターン層と、前記第２の絶縁層の前記第１の絶縁層と反対側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第２の配線パターン層と、前記他の絶縁層の前記第２の絶縁層と反対側の面に、表面が前記他の絶縁層の表面と面一となるように前記他の絶縁層に埋め込まれた第３の配線パターン層と、前記他の絶縁層の前記第２の絶縁層と反対側の面に、アンダーフィル樹脂を介してフェースダウンで搭載されると共に樹脂封止された半導体素子と、を有し、前記第１の絶縁層に、前記第１の配線パターン層の一部を露出させる開口部が形成され、当該当該第１の配線パターン層の露出部には外部接続端子が取り付けられていて、前記第２の絶縁層および前記他の絶縁層には、前記第１の配線パターン層の一部を露出させる複数のヴィア穴が形成されていて、前記複数のヴィア穴のうち、一部のヴィア穴には、前記第１の配線パターン層、前記第２の配線パターン層、前記第３の配線パターン層をそれぞれ電気的に接続するための導電体が充填されていて、前記複数のヴィア穴のうち、他のヴィア穴には、前記半導体素子に取り付けられた電極と前記アンダーフィル樹脂がそれぞれ挿入され、前記電極により前記半導体素子と前記第１の配線パターン層とが電気的に接続されていることを特徴とする半導体装置とすることもできる。
また、前記ヴィア穴に充填された導電体は、導電性ペーストであることを特徴とする。これにより、ヴィア穴への導電体の充填を容易に行うことができる。
また、他の発明として半導体装置の製造方法の発明がある。
すなわち、金属箔に第１のキャリアテープを接着する工程と、前記金属箔の前記第１のキャリアテープと反対側の面に第１の絶縁層を積層し、該第１の絶縁層に開口部を形成する工程と、前記第１の絶縁層の表面に前記第１の絶縁層を覆って第２のキャリアテープを積層する工程と、前記第１のキャリアテープを除去する工程と、前記金属箔をエッチングし、第１の配線パターン層を形成する工程と、前記第１の配線パターン層を覆う配置に第２の絶縁層を積層する工程と、第２の配線パターン層が予め形成された第３のキャリアテープを前記第２の配線パターン層形成面を前記第２の絶縁層に積層し、前記第２の配線パターン層を前記第２の絶縁層の表面と面一となるように前記第２の絶縁層内に埋没させる工程と、前記第３のキャリアテープを除去する工程と、前記第２の絶縁層に前記第１の配線パターンの一部を露出させるヴィア穴を複数形成する工程と、前記ヴィア穴の一部に前記第１の配線パターン層と前記第２の配線パターン層とを電気的に接続するための導電体を充填する工程と、前記導電体が充填されなかったヴィア穴および前記導電体の表面を含む前記第２の絶縁層の表面にアンダーフィル樹脂を配設する工程と、電極が形成された半導体素子を前記アンダーフィル樹脂を介して前記第２の絶縁層上にフェースダウンで搭載すると共に、前記電極を前記アンダーフィル樹脂を押しのけるようにして前記ヴィア穴に進入させ、前記電極により前記半導体素子と前記第１の配線パターン層とを電気的に接続する工程と、前記半導体素子を樹脂封止する工程と、前記第２のキャリアテープを除去する工程と、前記第２のキャリアテープを除去したことで前記開口部から露出した前記第１の配線パターン層に外部接続端子を取り付ける工程と、を有していることを特徴とする。
さらに他の製造方法として、金属箔に第１のキャリアテープを接着する工程と、前記金属箔の前記第１のキャリアテープと反対側の面に第１の絶縁層を積層し、該第１の絶縁層に開口部を形成する工程と、前記第１の絶縁層の表面に前記第１の絶縁層を覆って第２のキャリアテープを積層する工程と、前記第１のキャリアテープを除去する工程と、前記金属箔をエッチングし、第１の配線パターン層を形成する工程と、前記第１の配線パターン層を覆う配置に第２の絶縁層を積層する工程と、第２の配線パターン層が予め形成された第３のキャリアテープを前記第２の配線パターン層形成面を前記第２の絶縁層に積層し、前記第２の配線パターン層を前記第２の絶縁層の表面と面一となるように前記第２の絶縁層内に埋没させる工程と、前記第３のキャリアテープを除去する工程と、前記第２の絶縁層に前記第１の配線パターンの一部を露出させるヴィア穴と前記第１の絶縁層および前記第２の絶縁層をそれぞれ貫通するスルーホールを形成する工程と、前記ヴィア穴に前記第１の配線パターン層と前記第２の配線パターン層とを電気的に接続するための導電体を充填する工程と、前記導電体の表面を含む前記第２の絶縁層の表面と前記スルーホールにアンダーフィル樹脂を配設する工程と、電極が形成された半導体素子を前記アンダーフィル樹脂を介して前記第２の絶縁層上にフェースダウンで搭載すると共に、前記電極を前記アンダーフィル樹脂を押しのけるようにして前記スルーホールに進入させ、前記電極を前記第１の絶縁層の表面に露出させる工程と、前記半導体素子を樹脂封止する工程と、前記第２のキャリアテープを除去する工程と、前記第２のキャリアテープを除去したことで前記開口部から露出した前記第１の配線パターン層に外部接続端子を取り付ける工程と、を有していることを特徴とする半導体装置の製造方法の発明がある。
また、前記金属箔に前記第１のキャリアテープを接着する工程においては、前記金属箔のシャイニー面にアクリル系接着剤を用いて接着していることを特徴とする。これにより、第１のキャリアテープの剥離を容易に行うことができる。
また、前記金属箔から前記第１のキャリアテープを剥離する工程と、前記第１のキャリアテープを剥離したことにより前記開口部から露出した部位に外部接続端子を接合する工程との間に、前記露出部位をプラズマ処理する工程をさらに有していることを特徴とする。
また、プラズマ処理する工程は、アルゴンプラズマエッチング工程または酸素プラズマエッチング工程のいずれかであることを特徴とする。
これらにより、外部接続端子の取り付けを確実に行うことができ、外部接続端子の接続信頼性を向上させることができる。
また、前記金属箔は、サブトラクティブ法またはセミアディティブ法のいずれかによりパターニングされることを特徴とする。これにより、必要な配線パターンの微細度に応じて適切に配線パターンを形成することができる。
本発明にある半導体装置の構成を採用することにより、きわめて薄い半導体装置を提供することができる。またこのような基板を有さない半導体装置を製造する際において、各段階における製造工程品を円滑にハンドリングすることができるため、生産効率が向上し、半導体装置を低コストで提供することが可能になる。
（第１実施形態）
以下、本発明にかかる半導体装置の実施形態について、図面に基づいて説明する。図１〜図５は、本実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。なお、図１〜図５においては単体の半導体装置が示されているが、複数個の半導体素子を搭載し、半導体装置を同時に複数個製造することももちろん可能である。
まず、図１（ａ）に示すように、金属箔である銅箔１０に第１のキャリアテープ２０を接着し、銅箔１０と第１のキャリアテープ２０とを積層する。本実施形態においては、１２〜１５μｍの膜厚さに形成された銅箔１０を用い、銅箔１０のシャイニー面１２（平滑度が高い側の面）に第１のキャリアテープ２０を積層させている。
本実施形態における第１のキャリアテープ２０には、ＰＥＴフィルムからなる基材の片側面にアクリル系接着剤が塗布されたものが用いられている。接着剤にアクリル系接着剤を用いていることに加え、銅箔１０のシャイニー面１２を接着面にしたので、第１のキャリアテープ２０を後工程において除去する際に、容易にピールすることができ、接着剤が銅箔１０に残存することが防止でき好都合である。
次に図１（ｂ）に示すように、銅箔１０に第１の絶縁層であるソルダーレジスト３０を積層する。本実施形態においては、フィルムタイプのソルダーレジスト３０を積層した後、ソルダーレジスト３０の所定の部位にレーザ光を照射することにより開口部３２を形成している。
次に、図１（ｃ）に示すように、ソルダーレジスト３０の表面に第２のキャリアテープ４０を積層する。第２のキャリアテープ４０の積層は、例えばロールラミネータを用いることができる。第２のキャリアテープ４０をローラで押圧することで、第２のキャリアテープ４０をソルダーレジスト３０の表面形状に倣った状態でラミネートすることができる。したがって、図１（ｃ）に示すように、第２のキャリアテープ４０は、開口部３２に入り込んだ状態（充填された状態）となる。本実施形態においては、第１のキャリアテープ２０の構成と同様の構成を有する第２のキャリアテープ４０を用いた。第２のキャリアテープ４０をソルダーレジスト３０の表面にラミネートした後、図１（ｄ）に示すように、第１のキャリアテープ２０を除去する。第１のキャリアテープ２０は手でピールして除去することができる。
次に、銅箔１０とソルダーレジスト３０と第２のキャリアテープ４０との積層体を銅箔１０が上側面になるようにフリップした後、銅箔１０をサブトラクティブ法によりパターニングし、第１の配線パターン層１４を形成する。図２（ａ）は第１の配線パターン層１４が形成された状態を示している。
次に、図２（ｂ）に示すように、第１の配線パターン層１４を被覆するように第２の絶縁層として、絶縁樹脂４２を積層する。絶縁樹脂４２にはレーザ加工に容易で硬化収縮が小さい材料が好適に用いられる。本実施形態においてはエポキシ樹脂を用いた。また、この時点においては絶縁樹脂４２を未硬化の状態に維持している。絶縁樹脂４２は最終製品に残存し、複数の配線パターン層からなる配線層を絶縁した状態で固定する。
次に、表面に第２の配線パターン層１６が形成された第３のキャリアテープ４１を準備する。第３のキャリアテープ４１への第２の配線パターン層１６の形成方法としては、第３のキャリアテープ４１に銅箔等の金属箔を貼り合わせた後、サブトラクティブ法等を用いることにより形成できる。このようにして第２の配線パターン層１６を形成した第３のキャリアテープ４１は、図２（ｃ）に示すように、第２の配線パターン層１６を絶縁樹脂４２に対向させた状態にして、未硬化状態の絶縁樹脂４２に向けて押圧する。
第２の配線パターン層１６を絶縁樹脂４２に埋め込んだ状態を図３（ａ）に示す。絶縁樹脂４２の層厚寸法は、第１の配線パターン層１４の高さ寸法と第２の配線パターン層１６の高さ寸法の和よりも十分高く形成されているので、この状態においては絶縁樹脂４２内において第１の配線パターン層１４と第２の配線パターン層１６とは電気的に接続されていない状態になっている。図３（ｂ）からも明らかであるが、第２の配線パターン層１６の上面高さ位置と絶縁樹脂４２の上面高さ位置は面一状態に形成されている。次に図３（ｂ）に示すように、第３のキャリアテープ４１を除去し、絶縁樹脂４２を硬化処理する。絶縁樹脂４２を硬化させた後、レーザ光照射装置によりレーザ光を照射し、絶縁樹脂４２の表面における所要箇所にヴィア穴４４を形成する。図３（ｃ）にあるようにヴィア穴４４は第１の配線パターン層１４の上面の深さ位置まで形成されている。
次に、図４（ａ）に示すように、第１の配線パターン層１４と第２の配線パターン層１６とを電気的に接続させる部位にあるヴィア穴４４に導電体４６を充填する。本実施形態においては、導電体４６として銀ペーストを用い、導電体４６を充填するヴィア穴４４の部位に開口部を有するパターンマスクを絶縁樹脂４２の上面に位置合わせして重ね合わせ（図示せず）、スキージ等を用いた印刷法によりヴィア穴４４に導電体４６を充填した。導電体４６は、導体の粉末またはフィラーが混入された導電性ペーストであればよく、銅ペーストも好適に用いることができる。また、ヴィア穴４４への導電体４６の充填方法は印刷法以外の方法によっても良いのはもちろんである。このようにしてヴィア穴４４に導電体４６を充填することにより、第１の配線パターン層１４と第２の配線パターン層１６とを電気的に接続することができる。
次に、導電体４６が充填されなかったヴィア穴４４および導電体４６の表面を含む絶縁樹脂４２の表面にアンダーフィル樹脂５０を配設し、金バンプ等により形成された電極６２を有する半導体素子６０をフリップチップ接続方式で搭載する。電極６２はアンダーフィル樹脂５０が配設されたヴィア穴４４に進入し、アンダーフィル樹脂５０を押しのけながらヴィア穴４４の底面を構成している第１の配線パターン層１４の表面に電気的に接続される。本実施形態においては超音波振動を半導体素子６０に付与しながら電極６２と第１の配線パターン層１４の接続面との電気的接続を行った。図４（ｂ）は、半導体素子６０を第１の配線パターン層１４に電気的に接続した状態を示している。
アンダーフィル樹脂５０を硬化させた後、図４（ｃ）に示すように、半導体素子６０の搭載側の面を覆うように封止樹脂７２により樹脂成形し、封止樹脂部７０を形成する。封止樹脂部７０を形成する際は、トランスファーモールド装置を用いればよい。
次に、図５（ａ）に示すように、第２のキャリアテープ４０を除去する。第２のキャリアテープ４０もまた手作業等で簡単にピールすることができる。第２のキャリアテープ４０の接着剤には先述のとおりアクリル系接着剤が用いられているため剥離しやすいものの、樹脂封止する際に接着剤が加熱されることによって接着剤が変質する等により、ソルダーレジスト３０の開口部３２に入り込んでいた部位の第１の配線パターン層１４の下側面に接着剤または変質した接着剤が残留することがある。このような場合においては、図５（ｂ）に示すように、開口部３２から露出する第１の配線パターン層１４の下側露出面（接続パッド面）にプラズマ処理を施せば、第１の配線パターン層１４の下側露出面（接続パッド面）を洗浄することができる。プラズマ処理には、アルゴンプラズマエッチングや酸素プラズマエッチングを用いることができる。
開口部３２から露出する第１の配線パターン層１４の表面の洗浄を終えた後、第１の配線パターン層１４の露出部にはんだバンプ等の外部接続端子８０を取り付けることにより、図５（ｃ）に示すような半導体装置１００を得ることができる。半導体装置１００は必要に応じてダイサー等により個片化する。
本実施形態における半導体装置１００は、ソルダーレジスト３０上に第１の配線パターン層１４が直接積層されていて、第１の配線パターン層１４および第２の配線パターン層１６(ここでは、これら２層の配線パターン層を合わせて配線層としている)を異なる高さ位置に保持する絶縁樹脂４２と、絶縁樹脂４２に形成されたヴィア穴４４に充填した導電体４６により、第１の配線パターン層１４と第２の配線パターン層１６とを電気的に接続すると共に、第１の配線パターン層１４と直接電気的に接続されている半導体素子６０がアンダーフィル樹脂５０を介して搭載され、半導体素子６０とアンダーフィル樹脂５０と配線パターン層１４の一部を封止樹脂７２により樹脂成形した封止樹脂部７０を形成し、ソルダーレジスト３０に形成された開口部３２から露出した第１の配線パターン層１４の下側表面に外部接続端子８０を取り付けて形成したものであるから、従来の基板を有するフリップチップ接続方式により製造される半導体装置に比べてきわめて薄型の半導体装置１００に形成することが可能である。
（第２実施形態）
第１実施形態においては、半導体素子６０の電極６２は第１の配線パターン層１４の上側面に電気的に接続されているが、この形態に限定されるものではない。例えば、図６に示すように、ソルダーレジスト３０に形成した開口部３２から電極６２が露出する半導体装置１００の形態を採用することもできる。
この構成を採用した場合、ヴィア穴４４を形成する際に、絶縁樹脂４２の表面からソルダーレジスト３０の下側表面に貫通するスルーホール４５を形成し、導電体４６を充填する際には、スルーホール４５を被覆する開口パターンに形成されたマスクプレートを用いてスキージ等を用いた印刷法を適用する。導電体４６の充填を終えた後、マスクプレートを除去し、アンダーフィル樹脂５０を供給した後、半導体素子６０に形成された電極６２をスルーホール４５に差し込むことで図６に示す半導体装置１００を得ることができる。スルーホール４５には電極６２と共にアンダーフィル樹脂５０も入り込み、ソルダーレジスト３０側の開口部３２から電極６２とアンダーフィル樹脂５０が露出することになる。開口部３２からはみ出した余分なアンダーフィル樹脂５０は適宜取り除けばよい。
（第３実施形態）
第１実施形態および第２実施形態においては、第１の配線パターン層１４と第２の配線パターン層１６とをサブトラクティブ法を用いてパターニングする形態について説明しているが、使用する銅箔１０の膜厚寸法によっては、セミアディティブ法により第１の配線パターン層１４および第２の配線パターン層１６とを形成することができる。本実施形態においては、第１実施形態の第１および第２の配線パターン層１４，１６の形成工程において、サブトラクティブ法に代えてセミアディティブ法を適用した場合の実施形態を説明する。図７〜図１１は第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。
まず、図７（ａ）に示すように、銅箔１０のシャイニー面１２側に第１のキャリアテープ２０を積層する。本実施形態においては厚さ寸法が２〜３μｍに形成された銅箔１０を用いた。続いて、第１の絶縁層としてフィルムタイプのソルダーレジスト３０を銅箔１０側にラミネートし、外部接続端子形成位置にレーザ光を照射してソルダーレジスト３０に開口部３２を形成する（図７（ｂ））。次に図７（ｃ）に示すように、ソルダーレジスト３０の表面に第２のキャリアテープ４０を積層する。続いて第１のキャリアテープ２０をピールして除去する（図７（ｄ））。第１のキャリアテープ２０を除去した後、銅箔１０とソルダーレジスト３０と第２のキャリアテープ４０とからなる積層体の上下面を入れ替えて銅箔１０を上側面にする（図７（ｅ））。
次に、図８（ａ）に示すようにめっきレジスト２５を銅箔１０の表面にラミネートする。本実施形態におけるめっきレジスト２５にはフィルム状に形成された感光性樹脂を用いた。銅箔１０の表面に積層しためっきレジスト２５をフォトリソグラフィー法により露光および現像し、図８（ｂ）に示すようにめっきマスク２７を形成する。めっきマスク２７を形成した後、銅箔１０をシードメタルとして電解銅めっきを施し、図８（ｃ）に示すようにめっきマスク２７の開口部に銅めっき層１８を形成する。銅めっき層１８を形成した後、めっきマスク２７をウェットエッチング等により除去する。
次に、図８（ｄ）に示すように、めっきマスク２７により覆われていた部位の銅箔１０（めっきマスク２７を除去したことにより露出した銅箔１０の部分）をエッチングすることで、銅めっき層１８を独立させて、図９（ａ）に示すような銅箔１０と銅めっき層１８とにより構成された第１の配線パターン層１４を形成する。第１の配線パターン層１４を形成した後は、図９（ｂ）に示すように、第１の配線パターン層１４を被覆するように第２の絶縁層として、絶縁樹脂４２を積層する。絶縁樹脂４２にはレーザ加工に容易で硬化収縮が小さい材料が好適に用いられる。本実施形態においてはエポキシ樹脂を用いた。また、この時点においては絶縁樹脂４２を未硬化の状態に維持している。絶縁樹脂４２は最終製品に残存し、複数の配線パターン層からなる配線層を絶縁した状態で固定する。
次に、表面に第２の配線パターン層１６が形成された第３のキャリアテープ４１を準備する。第３のキャリアテープ４１への第２の配線パターン層１６の形成方法としては、第３のキャリアテープ４１に薄い銅箔等の金属箔を貼り合わせた後、セミアディティブ法を適用して形成した。セミアディティブ法による銅箔のパターニング方法は、第１の配線パターン層１４の形成方法と同様にして行うことができるため、ここでの詳細な説明は省略する。このようにして第２の配線パターン層１６を形成した第３のキャリアテープ４１は、図９（ｃ）に示すように、第２の配線パターン層１６を絶縁樹脂４２に対向させた状態にして、未硬化状態の絶縁樹脂４２に向けて押圧する。
第２の配線パターン層１６を絶縁樹脂４２に埋め込んだ状態を図９（ｄ）に示す。第３のキャリアテープ４１の下面と絶縁樹脂４２の上面とが当接するように、絶縁樹脂４２に第３のキャリアテープ４１を単純に積層するだけで、第２の配線パターン層１６の上面位置と絶縁樹脂４２の上面位置とを面一状態となるように絶縁樹脂４２に第２の配線パターン層１６を埋設することができる。絶縁樹脂４２の層厚寸法は、第１の配線パターン層１４の高さ寸法と第２の配線パターン層１６の高さ寸法の和よりも十分高く形成されているので、この状態においては絶縁樹脂４２内において第１の配線パターン層１４と第２の配線パターン層１６とは電気的に接続されていない状態になっている。
次に第３のキャリアテープ４１を除去すると共に絶縁樹脂４２を硬化処理した後、レーザ光照射装置によりレーザ光を照射し、絶縁樹脂４２の表面における所要箇所にヴィア穴４４を形成する。ヴィア穴４４は第１の配線パターン層１４の上面の深さ位置まで形成する。
次に、図１０（ａ）に示すように、第１の配線パターン層１４と第２の配線パターン層１６とを電気的に接続させる部位にあるヴィア穴４４に導電体４６を充填する。本実施形態においては、導電体４６として銀ペーストを用い、導電体４６を充填するヴィア穴４４の部位に開口部を有するパターンマスクを絶縁樹脂４２の上面に位置合わせして重ね合わせ（図示せず）、スキージ等を用いた印刷法によりヴィア穴４４に導電体４６を充填した。これにより、後に半導体素子６０の電極６２を進入させるヴィア穴４４に導電体４６が充填されないようにすることができる。導電体４６は、導体の粉末またはフィラーが混入された導電性ペーストであればよく、銅ペーストも好適に用いることができる。また、ヴィア穴４４への導電体４６の充填方法は印刷法以外の方法によっても良いのはもちろんである。このようにしてヴィア穴４４に導電体４６を充填することにより、第１の配線パターン層１４と第２の配線パターン層１６とを電気的に接続することができる。
次に、パターンマスクにより被覆されていたことにより導電体４６が充填されなかったヴィア穴４４および導電体４６の表面を含む絶縁樹脂４２の表面にアンダーフィル樹脂５０を配設し、金バンプ等により形成された電極６２を有する半導体素子６０をフリップチップ接続方式で搭載する。電極６２はアンダーフィル樹脂５０が配設されたヴィア穴４４に進入し、アンダーフィル樹脂５０を押しのけながらヴィア穴４４の底面を構成している第１の配線パターン層１４の表面に電気的に接続される。本実施形態においては超音波振動を半導体素子６０に付与しながら電極６２と第１の配線パターン層１４の接続面との電気的接続を行った。図１０（ｂ）は、半導体素子６０を第１の配線パターン層１４に電気的に接続した状態を示している。
アンダーフィル樹脂５０を硬化した後、図１０（ｃ）に示すように、半導体素子６０の搭載側の面を覆うように封止樹脂７２により樹脂成形し、封止樹脂部７０を形成する。樹脂封止部７０を形成する際は、トランスファーモールド装置を用いればよい。
次に、図１１（ａ）に示すように、第２のキャリアテープ４０を除去する。第２のキャリアテープ４０もまた手作業等で簡単にピールすることができる。第２のキャリアテープ４０の接着剤には先述のとおりアクリル系接着剤が用いられているため剥離しやすいものの、樹脂封止する際に接着剤が加熱されることによって接着剤が変質する等により、ソルダーレジスト３０の開口部３２に入り込んでいた部位の第１の配線パターン層１４の下側面に接着剤または変質した接着剤が残留することがある。このような場合においては、開口部３２から露出する第１の配線パターン層１４の下側露出面（接続パッドとなる面）にプラズマ処理を施せば、第１の配線パターン層１４の下側露出面を洗浄することができる。プラズマ処理には、アルゴンプラズマエッチングや酸素プラズマエッチングを用いることができる。
開口部３２から露出する第１の配線パターン層１４の表面の洗浄を終えた後、第１の配線パターン層１４の露出部にはんだバンプ等の外部接続端子８０を取り付けることにより、図１１（ｂ）に示すような半導体装置１００を得ることができる。半導体装置１００は必要に応じてダイサー等により個片化する。
（第４実施形態）
以上の実施形態においては、ソルダーレジスト３０と半導体素子６０との間に形成された配線層は２層の配線パターン層により構成されている形態について説明しているが、配線層を構成する配線パターン層の層数は２層に限定されるものではない。ソルダーレジスト３０と半導体素子６０との間に形成された配線層は３層以上の配線パターン層により構成することもできる。本実施形態においては、３層の配線パターン層により配線層が構成された半導体装置１００の実施形態について説明を行う。本実施形態においては、第１実施形態における配線パターン層の層数を３層にした形態を例示するが、第２実施形態や第３実施形態においても適用可能であることはもちろんである。図１２は、本実施形態における半導体装置の配線層の形成工程における断面図である。
まず、第１実施形態で説明した手順と同様の手順により、第２の配線パターン層１６の形成までを行う（図１〜図３（ｂ）まで）。次に、第２の配線パターン層１６および絶縁樹脂４２の表面に他の絶縁層として他の絶縁樹脂４３を積層する。他の絶縁樹脂４３は絶縁樹脂４２と同じ材料を用いることができる。図１２（ａ）には、他の絶縁樹脂４３の層厚さは、絶縁樹脂４２の層厚さに比べて薄く形成されているが、絶縁樹脂４２の層厚さが十分に薄い場合には、絶縁樹脂４２の層厚さと他の絶縁樹脂４３の層厚さを等しくする（絶縁樹脂材料を共通化する）こともできる。他の絶縁樹脂４３の層厚さは、第２の配線パターン層１６と次の工程で形成される第３の配線パターン層１７とを確実に絶縁することができれば、厚さは特に限定されるものではない。また、他の絶縁樹脂４３は未硬化の状態を維持している。
次に、第３の配線パターン層１７を表面に形成した第４のキャリアテープ４７を準備する。第４のキャリアテープ４７への第３の配線パターン層１７の形成方法は、第３のキャリアテープ４１の表面への第２の配線パターン層１６の形成方法を適用すればよい。
図１２（ｂ）に示すように、第４のキャリアテープ４７は、第３の配線パターン層１７が形成された側の面を他の絶縁樹脂４３の表面に対向させて押圧することにより、未硬化状態の他の絶縁樹脂４３に第３の配線パターン層１７を埋設させる。第３の配線パターン層１７の上面高さ位置は、埋設させた他の絶縁樹脂４３の上面高さ位置と面一になるのは、第２の配線パターン層１６と同様である。図１２（ｃ）は他の絶縁樹脂４３に第３の配線パターン層１７を埋設した状態を示す。第３の配線パターン層１７が他の絶縁樹脂４３に埋設させた後に、第４のキャリアテープ４７をピールして除去する。
次に、図１３（ａ）に示すように、レーザ光照射装置により、他の絶縁樹脂４３と絶縁樹脂４２の高さ方向にヴィア穴４４を形成する。第２および第３の配線パターン層１６，１７は、ヴィア穴４４の形成位置において第１〜第３の配線パターン層１４，１６，１７の少なくとも一層と電気的に接続されている。第１〜第３の配線パターン層１４，１６，１７のすべてを電気的に接続する部分に形成するヴィア穴４４は、開口面（第３の配線パターン層１７または他の絶縁樹脂４３の表面）と底面（第１の配線パターン層１４の上面）の径寸法がほぼ等しい寸胴形状に形成されていると好適である。
図１３（ａ）において形成されたヴィア穴４４に導電体４６を充填し、第１〜第３の配線パターン層１４，１６，１７のそれぞれを適宜電気的に接続する（図１３（ｂ））。ヴィア穴４４への導電体４６の充填方法は、先の実施形態において説明した方法を採用することができる。
次に、第３の配線パターン層１７の上面にアンダーフィル樹脂５０を供給した後、バンプ等により形成された電極６２が取り付けられた半導体素子６０を導電体４６が充填されていないヴィア穴４４（アンダーフィル樹脂５０は一部充填されている）に電極６２を進入させ、ヴィア穴４４の底部に露出している第１の配線パターン層１４と電極６２とを電気的に接続する（図１３（ｃ））。半導体素子６０の電極６２と第１の配線パターン層１４との電気的な接続には、先の実施形態と同様に超音波振動を付与しながらの接合方法が好適に用いられる。
アンダーフィル樹脂５０を硬化させた後、半導体素子６０が搭載された側の表面を覆うように封止樹脂７２により半導体素子６０を樹脂封止した。本実施形態においては、図１４（ａ）に示すように、半導体素子６０の他にも、第３の配線パターン層１７、導電体４６、他の絶縁樹脂４３も樹脂封止している。樹脂封止する際にはトランスファーモールド成形法が好適に用いられる。アンダーフィル樹脂５０はこの樹脂封止工程における熱を用いて熱硬化させるようにしても良い。
次に、第２のキャリアテープ４０を除去し、ソルダーレジスト３０の開口部３２から第１の配線パターン層１４の下面を露出させる。トランスファーモールド成形により、第２のキャリアテープ４０の接着剤が変質しているおそれがある場合には、開口部３２から露出している第１の配線パターン層１４の下側表面をプラズマ処理することで接続パッド面である開口部３２から露出する第１の配線パターン層１４の下側表面を洗浄処理することができる。プラズマ処理としては、先に説明した実施形態と同様に、アルゴンプラズマエッチングや酸素プラズマエッチングを適用することができる。
プラズマ処理により洗浄処理された開口部３２から露出する第１の配線パターン層１４の下側表面（接続パッド面）にはんだバンプ等により形成された外部接続端子８０を取り付けて、図１４（ｂ）に示す半導体装置１００を得ることができる。
以上に本願発明にかかる半導体装置１００および半導体装置１００の製造方法について実施形態に基づいて詳細に説明したが、本願発明は以上に示した実施形態に限定されるものではないのはもちろんである。例えば、第３実施形態においては、第１実施形態における第１および第２の配線パターン層１４，１６の形成方法をサブトラクティブ法に代えてセミアディティブ法により形成した実施形態について説明しているが、第２および第４の実施形態における配線パターン層１４，１６，１７の形成方法についても、サブトラクティブ法に代えてセミアディティブ法により形成しても良いのはもちろんである。
また、第２実施形態は、第１実施形態の変形例を示したものであるが、第３実施形態および第４実施形態に第２実施形態の構成を適用することも可能である。
また、以上の実施形態においては、金属箔として銅箔１０を用いているが、他の金属箔を用いても良いのはもちろんである。そして、第１および第２の配線パターン層１４，１６の形成方法に応じて銅箔１０の厚さ寸法を１２〜１５μｍ（サブトラクティブ法の場合）や２〜３μｍ（セミアディティブ法の場合）を採用しているが、金属箔の厚さ寸法は適宜調整することができるのはもちろんである。
また、具体的な説明はしていないが、上記のすべての実施形態を適宜組み合わせた形態であっても、本願発明の技術的範囲に属することはいうまでもない。
第１実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。 第１実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。 第１実施形態における半導体装置の製造方法における各段階の状態を示す断面図である。 第１実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第１実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第２実施形態にかかる半導体装置を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第３実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第４実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第４実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 第４実施形態にかかる半導体装置の製造方法における各工程での状態を示す断面図である。 従来技術における半導体装置を示す断面図である。 従来技術における半導体装置を示す断面図である。
１０ 銅箔
１２ シャイニー面
１４ 第１の配線パターン層
１６ 第２の配線パターン層
１７ 第３の配線パターン層
１８ 銅めっき層
２０ 第１のキャリアテープ
２５ めっきレジスト
２７ めっきマスク
３０ ソルダーレジスト（第1の絶縁層）
３２ 開口部
４０ 第２のキャリアテープ
４１ 第３のキャリアテープ
４２ 絶縁樹脂（第２の絶縁層）
４３ 他の絶縁樹脂（他の絶縁層）
４４ ヴィア穴
４５ スルーホール
４６ 導電体
４７ 第４のキャリアテープ
５０ アンダーフィル樹脂
６０ 半導体素子
６２ 電極
７０ 封止樹脂部
７２ 封止樹脂
８０ 外部接続端子
１００ 半導体装置
１１０ スルーホール
１１２ 接続パッド
１１４ 外部接続端子
１１６ 配線パターン
１２０ 半導体素子
１２２ 電極パッド
１２４ バンプ
１２６ 電極
１３０ ボンディングワイヤ
１４０ 封止樹脂
１５０ アンダーフィル樹脂
２００ 半導体装置
Ｋ 基板

Claims (11)

  1. 第１の絶縁層と、
    該第１の絶縁層に積層された第２の絶縁層と、
    該第２の絶縁層の前記第１の絶縁層側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第１の配線パターン層と、
    前記第２の絶縁層の前記第１の絶縁層と反対側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第２の配線パターン層と、
    前記第２の絶縁層の前記第１の絶縁層と反対側の面に、アンダーフィル樹脂を介してフェースダウンで搭載されると共に樹脂封止された半導体素子と、を有し、
    前記第１の絶縁層に前記第１の配線パターン層の一部を露出させる開口部が形成され、当該第１の配線パターン層の露出部には外部接続端子が取り付けられていて、
    前記第２の絶縁層には、前記第１の配線パターン層の一部を露出させる複数のヴィア穴が形成されていて、
    前記複数のヴィア穴のうち、一部のヴィア穴には、前記第１の配線パターン層と前記第２の配線パターン層とを電気的にするための導電体が充填されていて、
    前記複数のヴィア穴のうち、他のヴィア穴には、前記半導体素子に取り付けられた電極と前記アンダーフィル樹脂がそれぞれ挿入され、前記電極により前記半導体素子と前記第１の配線パターン層とが電気的に接続されていることを特徴とする半導体装置。
  2. 第１の絶縁層と、
    該第１の絶縁層に積層された第２の絶縁層と、
    該第２の絶縁層の前記第１の絶縁層側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第１の配線パターン層と、
    前記第２の絶縁層の前記第１の絶縁層と反対側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第２の配線パターン層と、
    前記第２の絶縁層の前記第１の絶縁層と反対側の面に、アンダーフィル樹脂を介してフェースダウンで搭載されると共に樹脂封止された半導体素子と、を有し、
    前記第１の絶縁層に前記第１の配線パターン層の一部を露出させる開口部が形成され、当該第１の配線パターン層の露出部には外部接続端子が取り付けられていて、
    前記第２の絶縁層には、前記第１の配線パターン層の一部を露出させるヴィア穴と、前記第１の絶縁層および前記第２の絶縁層を貫通するスルーホールが形成されていて、
    前記ヴィア穴には、前記第１の配線パターン層と前記第２の配線パターン層とを電気的に接続するための導電体が充填されていて、
    前記スルーホールには、前記半導体素子に形成された電極がアンダーフィル樹脂と共に挿入され、前記電極が前記第１の絶縁層の表面に露出していることを特徴とする半導体装置。
  3. 第１の絶縁層と、
    該第１の絶縁層に積層された第２の絶縁層と、
    該第２の絶縁層に積層された他の絶縁層と、
    前記第２の絶縁層の前記第１の絶縁層側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第１の配線パターン層と、
    前記第２の絶縁層の前記第１の絶縁層と反対側の面に、表面が前記第２の絶縁層の表面と面一となるように前記第２の絶縁層に埋め込まれた第２の配線パターン層と、
    前記他の絶縁層の前記第２の絶縁層と反対側の面に、表面が前記他の絶縁層の表面と面一となるように前記他の絶縁層に埋め込まれた第３の配線パターン層と、
    前記他の絶縁層の前記第２の絶縁層と反対側の面に、アンダーフィル樹脂を介してフェースダウンで搭載されると共に樹脂封止された半導体素子と、を有し、
    前記第１の絶縁層に、前記第１の配線パターン層の一部を露出させる開口部が形成され、当該当該第１の配線パターン層の露出部には外部接続端子が取り付けられていて、
    前記第２の絶縁層および前記他の絶縁層には、前記第１の配線パターン層の一部を露出させる複数のヴィア穴が形成されていて、
    前記複数のヴィア穴のうち、一部のヴィア穴には、前記第１の配線パターン層、前記第２の配線パターン層、前記第３の配線パターン層をそれぞれ電気的に接続するための導電体が充填されていて、
    前記複数のヴィア穴のうち、他のヴィア穴には、前記半導体素子に取り付けられた電極と前記アンダーフィル樹脂がそれぞれ挿入され、前記電極により前記半導体素子と前記第１の配線パターン層とが電気的に接続されていることを特徴とする半導体装置。
  4. 前記ヴィア穴に充填された導電体は、導電性ペーストであることを特徴とする請求項１〜３のうちのいずれか一項に記載の半導体装置。
  5. 金属箔に第１のキャリアテープを接着する工程と、
    前記金属箔の前記第１のキャリアテープと反対側の面に第１の絶縁層を積層し、該第１の絶縁層に開口部を形成する工程と、
    前記第１の絶縁層の表面に前記第１の絶縁層を覆って第２のキャリアテープを積層する工程と、
    前記第１のキャリアテープを除去する工程と、
    前記金属箔をエッチングし、第１の配線パターン層を形成する工程と、
    前記第１の配線パターン層を覆う配置に第２の絶縁層を積層する工程と、
    第２の配線パターン層が予め形成された第３のキャリアテープを前記第２の配線パターン層形成面を前記第２の絶縁層に積層し、前記第２の配線パターン層を前記第２の絶縁層の表面と面一となるように前記第２の絶縁層内に埋没させる工程と、
    前記第３のキャリアテープを除去する工程と、
    前記第２の絶縁層に前記第１の配線パターンの一部を露出させるヴィア穴を複数形成する工程と、
    前記ヴィア穴の一部に前記第１の配線パターン層と前記第２の配線パターン層とを電気的に接続するための導電体を充填する工程と、
    前記導電体が充填されなかったヴィア穴および前記導電体の表面を含む前記第２の絶縁層の表面にアンダーフィル樹脂を配設する工程と、
    電極が形成された半導体素子を前記アンダーフィル樹脂を介して前記第２の絶縁層上にフェースダウンで搭載すると共に、前記電極を前記アンダーフィル樹脂を押しのけるようにして前記ヴィア穴に進入させ、前記電極により前記半導体素子と前記第１の配線パターン層とを電気的に接続する工程と、
    前記半導体素子を樹脂封止する工程と、
    前記第２のキャリアテープを除去する工程と、
    前記第２のキャリアテープを除去したことで前記開口部から露出した前記第１の配線パターン層に外部接続端子を取り付ける工程と、を有していることを特徴とする半導体装置の製造方法。
  6. 金属箔に第１のキャリアテープを接着する工程と、
    前記金属箔の前記第１のキャリアテープと反対側の面に第１の絶縁層を積層し、該第１の絶縁層に開口部を形成する工程と、
    前記第１の絶縁層の表面に前記第１の絶縁層を覆って第２のキャリアテープを積層する工程と、
    前記第１のキャリアテープを除去する工程と、
    前記金属箔をエッチングし、第１の配線パターン層を形成する工程と、
    前記第１の配線パターン層を覆う配置に第２の絶縁層を積層する工程と、
    第２の配線パターン層が予め形成された第３のキャリアテープを前記第２の配線パターン層形成面を前記第２の絶縁層に積層し、前記第２の配線パターン層を前記第２の絶縁層の表面と面一となるように前記第２の絶縁層内に埋没させる工程と、
    前記第３のキャリアテープを除去する工程と、
    前記第２の絶縁層に前記第１の配線パターンの一部を露出させるヴィア穴と前記第１の絶縁層および前記第２の絶縁層をそれぞれ貫通するスルーホールを形成する工程と、
    前記ヴィア穴に前記第１の配線パターン層と前記第２の配線パターン層とを電気的に接続するための導電体を充填する工程と、
    前記導電体の表面を含む前記第２の絶縁層の表面と前記スルーホールにアンダーフィル樹脂を配設する工程と、
    電極が形成された半導体素子を前記アンダーフィル樹脂を介して前記第２の絶縁層上にフェースダウンで搭載すると共に、前記電極を前記アンダーフィル樹脂を押しのけるようにして前記スルーホールに進入させ、前記電極を前記第１の絶縁層の表面に露出させる工程と、
    前記半導体素子を樹脂封止する工程と、
    前記第２のキャリアテープを除去する工程と、
    前記第２のキャリアテープを除去したことで前記開口部から露出した前記第１の配線パターン層に外部接続端子を取り付ける工程と、を有していることを特徴とする半導体装置の製造方法。
  7. 前記金属箔に前記第１のキャリアテープを接着する工程においては、前記金属箔のシャイニー面にアクリル系接着剤を用いて接着していることを特徴とする請求項５または６記載の半導体装置の製造方法。
  8. 前記金属箔から前記第１のキャリアテープを剥離する工程と、前記第１のキャリアテープを剥離したことにより前記開口部から露出した部位に外部接続端子を接合する工程との間に、前記露出部位をプラズマ処理する工程をさらに有していることを特徴とする請求項５〜７のうちのいずれか一項に記載の半導体装置の製造方法。
  9. 前記プラズマ処理する工程は、アルゴンプラズマエッチング工程または酸素プラズマエッチング工程のいずれかであることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記金属箔は、サブトラクティブ法によりパターニングされることを特徴とする請求項５〜９のうちのいずれか一項に記載の半導体装置の製造方法。
  11. 前記金属箔は、セミアディティブ法によりパターニングされることを特徴とする請求項５〜９のうちのいずれか一項に記載の半導体装置の製造方法。
JP2008158241A 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法 Active JP5289832B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008158241A JP5289832B2 (ja) 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法
US12/485,601 US7936061B2 (en) 2008-06-17 2009-06-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008158241A JP5289832B2 (ja) 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009302476A JP2009302476A (ja) 2009-12-24
JP2009302476A5 JP2009302476A5 (ja) 2011-04-28
JP5289832B2 true JP5289832B2 (ja) 2013-09-11

Family

ID=41413985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008158241A Active JP5289832B2 (ja) 2008-06-17 2008-06-17 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7936061B2 (ja)
JP (1) JP5289832B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291687A1 (en) * 2008-12-12 2011-12-01 Hynix Semiconductor Inc. Probe card for testing semiconductor device and probe card built-in probe system
KR20100110613A (ko) * 2009-04-03 2010-10-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
JP6095903B2 (ja) 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
JP2014072494A (ja) * 2012-10-01 2014-04-21 Toshiba Corp 半導体装置及びその製造方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
US9786574B2 (en) * 2015-05-21 2017-10-10 Globalfoundries Inc. Thin film based fan out and multi die package platform
JP6856444B2 (ja) 2017-05-12 2021-04-07 新光電気工業株式会社 配線基板、配線基板の製造方法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847839B2 (ja) 1995-06-12 2006-11-22 シチズン時計株式会社 半導体装置
JP3250519B2 (ja) * 1998-05-08 2002-01-28 関西日本電気株式会社 配線基板の製造方法
JP3994262B2 (ja) * 1999-10-04 2007-10-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001237339A (ja) * 2000-02-21 2001-08-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6963649B2 (en) * 2000-10-24 2005-11-08 Adaptive Technologies, Inc. Noise cancelling microphone
JP2003152001A (ja) 2001-11-15 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置、ｃｓｐおよびそれらの製造方法
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2003347454A (ja) * 2002-05-24 2003-12-05 Kyocera Corp 多層配線基板
JP4129166B2 (ja) * 2002-10-29 2008-08-06 京セラ株式会社 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP4457943B2 (ja) * 2002-11-12 2010-04-28 日本電気株式会社 配線基板、及び配線基板の製造方法
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2005108991A (ja) * 2003-09-29 2005-04-21 Seiko Epson Corp 実装構造体、液晶表示装置および電子機器
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4899604B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法

Also Published As

Publication number Publication date
JP2009302476A (ja) 2009-12-24
US20090309231A1 (en) 2009-12-17
US7936061B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2012191204A (ja) プリント配線板の製造方法
JP2011014728A (ja) 半導体装置及び半導体装置の製造方法
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
CN103747616A (zh) 元器件内置模块
TW201414372A (zh) 晶片封裝基板和結構及其製作方法
JP2010171387A (ja) 回路基板構造及びその製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP2013030808A (ja) 配線基板製造用の仮基板及びその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP6387226B2 (ja) 複合基板
JP4491159B2 (ja) 多層配線基板の製造方法
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
JP2017069446A (ja) プリント配線板およびその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2012023100A (ja) 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5289832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150