JP4273895B2 - 半導体素子搭載用パッケージ基板の製造方法 - Google Patents

半導体素子搭載用パッケージ基板の製造方法 Download PDF

Info

Publication number
JP4273895B2
JP4273895B2 JP2003331046A JP2003331046A JP4273895B2 JP 4273895 B2 JP4273895 B2 JP 4273895B2 JP 2003331046 A JP2003331046 A JP 2003331046A JP 2003331046 A JP2003331046 A JP 2003331046A JP 4273895 B2 JP4273895 B2 JP 4273895B2
Authority
JP
Japan
Prior art keywords
copper foil
forming
manufacturing
wiring conductor
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331046A
Other languages
English (en)
Other versions
JP2005101137A (ja
Inventor
昭彦 若林
良明 坪松
裕 川上
健久 櫻井
治男 仁平
匡史 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2003331046A priority Critical patent/JP4273895B2/ja
Publication of JP2005101137A publication Critical patent/JP2005101137A/ja
Application granted granted Critical
Publication of JP4273895B2 publication Critical patent/JP4273895B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、導体素子搭載用パッケージ基板の製造方法に関するものである。
近年、電子機器の小型化、軽量化、多機能化が一段と進み、これに伴い、配線の高集積化と小型化が急速に進み、配線の微細化が進んでいる。また、半導体パッケージ用基板には、セラミック基板が用いられていたが、近年では、価格と加工の容易さから、有機樹脂基板を用いるようになり、配線板の技術が多く取り入れられている。このような半導体パッケージ用基板を用いた半導体パッケージでは、半導体の集積度が向上するに従い、入力端子数が増加している。従って、多くの出力端子数を有する半導体パッケージが必要になった。
一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、QFP(Quad flat Package)が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、0.5mmピッチ以下の領域では、配線板との接続に高度な技術が必要となる。一方、後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するPGA(Pin Grid Array)が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なBGA(Ball Grid Array)と称するパッケージが主流となっている。
また、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなっている。この小型化に対応するものとして、半導体チップとほぼ同等のサイズの、いわゆるチップサイズパッケージ(CSP;Chip Size/Scale Package)が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂をポッティング封止するもの(非特許文献1)や仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの(非特許文献2)等がある。
一方、微細配線の形成においても、エッチングにより配線を形成するサブトラクティブ法で歩留り良く形成できる配線は、導体幅(L)/導体間隙(S)=50μm/50μm程度である。更に微細な導体幅/導体間隙=35μm/35μm程度の配線になると、下記特許文献1にあるように、基材表面に比較的薄いめっき層を形成しておき、その上にめっきレジストを形成して、電気めっきで導体を必要な厚さに形成し、その後、レジスト剥離後、該薄いめっき層をソフトエッチングで除去するというセミアディティブ法が注目されている。また、薄いめっき層の代わりに加熱・加圧プレス法で形成されるキャリア付ピーラブル銅箔を形成後、キャリアを除去して薄銅箔層を形成する方法も検討されている。現在、中心の絶縁層側に極薄銅箔が接着し、その外側にキャリア銅箔で構成されたピーラブル銅箔を使用した銅張積層板(図7参照)があるが、本発明の回路形成用支持基板とは構造が異なる。更に微細な導体幅/導体間隙=25μm/25μm未満の配線になると、銅箔や粗化めっきや化学粗化の粗化形状が1〜3μm程度あるため、その粗化層をエッチングするために過剰にエッチングする必要性があり配線が細くなったり、配線幅のバラツキが大きくなったりするという理由で、スパッタリング法を用いた薄膜を用いて、その上にめっきレジストを形成して、電気めっきで導体を必要な厚さに形成し、その後、レジスト剥離後、スパッタ薄膜層をソフトエッチングで除去するセミアディティブ法で配線形成を行っている。
特開平11−186716号公報 NIKKEI MATERIALS & TECHNOLOGY) 94.4、No.140、p18−19 Smallest Flip−Chip−Like Package CSP;The Second VLSI Packkging Workshop of Japan、p46−50、1994
通常の半導体素子搭載用パッケージ基板の層構成は偶数層(2層、4層、6層、・・・)の仕上がりとなっている。これは、コア層と呼ばれる中心層(偶数層)をまず作製し、その両面に層を逐次形成していくプロセスが主流なためである。従って、奇数層分で納まる配線構造であっても最低1層分を加えて偶数層にする必要があった。(図5)
必要最低限の層数を有する基板を作製する方法の1つに、ある程度の厚さを有する金属板上に第1の回路形成を施し、絶縁樹脂により絶縁層を形成し、絶縁層上に第2の回路を形成し、かつ第1と第2の回路を接続させる非貫通孔を形成後、該金属板を化学的エッチング法により除去して回路基板を得る方法がある。しかしこの場合、配線形成は金属板の片側に限られてしまうため(図6)、生産効率はよくないという問題があった。更に金属板の片側に層数を積重ねていくため、金属板と積層する層との熱膨張係数の違いから、製造工程中に基板全体に反りが発生し、微細配線形成精度が著しく低下するという問題があった。
本発明は、このような問題に鑑みて、配線密度に優れ、かつ生産効率に優れ、接続信頼性の高い半導体素子搭載用パッケージ基板の製造方法を提供することを目的とする。
本発明は、以下のa、b、c、d、e、fの工程の順に製造される半導体素子搭載用パッケージ基板の製造方法を要旨とする。
a.極薄銅箔の厚さが1〜5μmであるキャリア箔付き極薄銅箔のキャリア箔面に第1の絶縁樹脂を設けてなる回路形成用支持基板を形成する工程、
b.パターン電解銅めっきにより第1の配線導体を形成する工程、
c.第2の絶縁樹脂を、第1の配線導体と接するように配置し、加熱加圧して積層する工程、
d.第2の絶縁樹脂に、第1の配線導体に達する非貫通孔を形成し、該非貫通孔内壁を電解銅めっき又は無電解銅めっきによって接続させ第2の配線導体を形成する工程、
e.キャリア箔付支持基板を剥離する工程、
f.前記極薄銅箔を除去する工程。
請求項1の工程により作製された半導体素子搭載用パッケージ基板は、微細配線を絶縁樹脂層に埋め込むことにより、配線密着強度を得ることができる。
請求項1の工程により作製された半導体素子搭載用パッケージ基板は、必要最低限の層数で引回しが可能なことから、層数を低減させ、総板厚が従来よりも薄い半導体素子搭載用パッケージ基板の作製を可能にする。また、半導体素子搭載用パッケージ基板の配線密度を上げることも可能になる。
以下、本発明の実施の形態を詳細に記載する。まず、キャリア箔付き2層コア基板1を作製する。コア基板1は、例えば、図1に示すようなプリプレグ2の両側に極薄銅箔4とキャリア銅箔3をキャリア銅箔3が極薄銅箔4とプリプレグ2の間になるように積層したものであってもよい。
キャリア箔としては、回路基板の製造工程における作業中に、半完成状態の回路基板が付いた回路形成用支持基板全体を充分支持できる程に剛性の大きいもので、且つ、回路形成後キャリア箔と極薄銅箔の界面で剥離できるものであればよく、銅箔に限定されるものではないが、支持基板層を簡単に除去するためにキャリア銅箔にはピーラブル銅箔を使用することが望ましい。また、ピーラブル銅箔の構成は、キャリア銅箔に剥離層を有していることが好ましい。剥離層は有機/無機系材料の制約はないが、ニッケル又はクロム系の単層あるいは合金層が好ましい。キャリア銅箔の厚みは、極薄銅箔の厚みに対して、キャリア/薄銅=18〜75μmt/1〜5μmtがハンドリング上好ましい。なお、キャリア箔に銅箔を用いた場合、極薄銅箔との界面は、断面観察により容易に区別できる。
使用する絶縁樹脂層は、通常のガラスクロスに熱硬化性樹脂を含浸させたプリプレグ、フィルム材が望ましい。
本発明によれば、金属板の代わりに両面に銅箔の付いた基板を支持基板として用い、両面同時に回路パターンが形成できるため、生産性は金属板を支持層に使った場合の2倍となる。更に表裏に積層していくため、反りに関して基板全体のバランスが良く、安定して微細配線を形成することができる。
プリプレグは絶縁組成物を基材に含浸又は塗工してなるものであり、基材としては各種の電気絶縁材料用積層板に用いられる周知のものが使用出来る。基材の材質例としては、Eガラス、Dガラス、Sガラス又はQガラス等の無機物繊維、ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維、及びそれらの混合物等が挙げられる。これらの基材は、例えば織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するが、材質及び形成は、目的とする成形物の用途や性能により選択され必要により単独もしくは2種類以上の材質及び形状からの使用が可能である。基材の厚みは特に制限はないが、通常0.03〜0.5mm程度のものを使用し、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものは耐熱性や耐湿性、加工性の面から好適である。
樹脂組成物は、プリント配線板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることが出来る。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、熱硬化性樹脂としては、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などが例示されるが、これらに限定されるわけではない。熱硬化性樹脂は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。
熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁樹脂として広く用いられており特に重要である。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などが例示される。エポキシ樹脂は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などがある。これらのエポキシ樹脂硬化剤は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。
シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れてるため、特に高周波特性が要求される場合などに用いられることが多い。シアネート樹脂としては、2、2−ビス(4−シアナトフェニル)プロパン、ビス(4−シアナトフェニル)エタン、2、2−ビス(3、5ジメチル−4−シアナトフェニル)メタン、2、2−(4−シアナトフェニル)―1、1、1、3、3、3−ヘキサフルオロプロパン、α、α‘−ビス(4−シアナトフェニル)―m−ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、2、2−ビス(4−シアナトフェニル)プロパンは硬化物の誘電特性と硬化性のバランスが特に良好であり、コスト的にも安価であるため好ましい。またシアネートエステル化合物は、1種類を単独で用いても良く、2種類以上を混合して用いても良い。また、ここで用いられるシアネートエステル化合物は予め一部が三量体や五量体にオリグマー化されていても構わない。さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を入れても良い。硬化触媒としては、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類が用いられ、具体的には、2−エチルヘキサン酸塩、オクチル酸塩等の有機金属塩及びアセチルアセトン錯体などの有機金属錯体として用いられる。これらは、単独で使用しても良いし、2種類以上を混合して使用しても良い。硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールA、ビスフェノールF、ビスフェノールSなどのニ官能フェノールあるいはフェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。これらは、単独で使用しても良いし、2種類以上を混合して使用しても良い。
絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。熱可塑性樹脂としては、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリメーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどが例示されるが、これらに限定されるわけではない。熱可塑性樹脂は、1種類のものを単独で用いても良いし、2種類以上を混合して用いても良い。
熱可塑性樹脂の中でも、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合すると、硬化物の誘電特性が向上するので有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ(2、6−ジメチルー1、4−フェニレン)エーテル、ポリ(2、6−ジメチルー1、4−フェニレン)エーテルとポリスチレンのアロイ化ポリマー、ポリ(2、6ジメチルー1、4−フェニレン)エーテルとスチレンーブタジエンコポリマーのアロイ化ポリマ、ポリ(2、6−ジメチルー1、4−フェニレン)エーテルとスチレンー無水マレイン酸コポリマのアロイ化ポリマ、ポリ(3、6―ジメチルー1、4−フェニレン)エーテルとポリアミドのアロイ化ポリマ、ポリ(2、6−ジメチルー1、4−フェニレン)エーテルとスチレンーブタジエンーアクリロニトリルコポリマのアロイ化ポリマーなごが挙げられる。また、ポリフェニレンレンエーテルに反応性、重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
熱可塑性樹脂の中でも、ポリアミドイミド樹脂は、耐熱性、耐湿性に優れることに加え、金属に対する接着剤が良好であるので有用である。ポリアミドイミドの原料のうち、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライド、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、4、4‘−ジアミノジフェニルエーテル、4、4’−ジアミノジフェニルメタン、ビス[4−(アミノフェノキシ)フェニル]スルホン、2、2‘−ビス[4−(4−アミノフェノキシ)フェニル]プロパンなどが例示されるが、これに限定されるわけではない。乾燥性を向上させるためにシロキサン変性としても良く、この場合、アミノ成分にシロキサンジアミンが用いることができる。フィルム加工性を考慮すると、分子量は5万以上のものを用いるのが好ましい。
上述の熱可塑性樹脂をフィルム加工したものをコア基板の絶縁樹脂層として用いてもよく、図1におけるプリプレグ2の替わりに用いてもよい。
絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されてあっても良い。無機フィラーとしては、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは単独で使用しても良いし、2種類以上を混合して使用してもよい。
絶縁材料として用いられる樹脂組成物は、有機溶媒を含有しても良い。有機溶媒としては、ベンゼン、トルエン、キシエン、トリメチルベンゼンのような芳香族炭化水素系溶媒;アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒;テトラヒドロフランのようなエーテル系溶媒;イソプロパノール、ブタノールのようなアルコール系溶媒;2−メトキシエタノール、2−ブトキシエタノールのようなエーテルアルコール溶媒;N−メチルピロリドン、N、N−ジメチルホルムアミド、N、N−ジメチルアセトアミドのようなアミド系溶媒などを、適宜、併用してもよい。プリプレグを作製する場合におけるワニス中の溶媒量は40〜80重量%の範囲とすることが好ましく、また、ワニスの粘度は20〜100cPの範囲が望ましい。
絶縁材料として用いられる樹脂組成物は難燃剤を含有しても良い。難燃剤としては、デカブロモジフェニルエーテル、テトラブロモビスフェノールA、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マギネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調合する。
通常、該基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で20〜90%となるように基材に含浸又は解塗工した後、通常100〜200℃の温度で1〜30分加熱乾燥し、半硬化状態(Bステージ状態)のプリプレグを得る。このプリプレグを通常1〜20枚重ね、その両面に銅箔を配置した構成で加熱加圧する。成形性条件としては通常の銅張り積層板の手法が適用できる。例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度100〜250℃、圧力2〜100kg/cm、加熱時間0.1〜5時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件50〜200℃、0.1〜10MPsの条件で真空或いは大気圧の条件で行う。絶縁層となるプリプレグ層の厚みは用途によって異なるが、通常0.02〜5mmの厚みのものが良い。
銅箔上には、こぶ状の電着物層(浴にやけためっきといわれる)を形成させたり、酸化処理、還元処理、エッチングを行ったりする粗し処理が施されるが、本発明に用いる銅箔には粗化処理を行わないものを用いるのが好適である。さらに本発明で用いる銅箔は、JISB0601に示す10点の平均粗さ(Rz)が両面とも2.0μ以下のものを用いるのが好適である。銅箔の製造条件は、硫酸銅浴の場合、硫酸50〜100g/L、銅30〜100g/L、液温20〜80℃、電流密度0.5〜100A/dmの条件、ピロリン酸銅浴の場合、ピロリン酸カリウム100〜700g/L、銅10〜50g/L、液温30〜60℃、pH8〜12、電流密度0.5〜10A/dmの条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤をいれる場合もある。
好ましくは、銅箔としては銅箔の厚みが1μm以上のピーラブルタイプでなおかつ銅箔表面粗さがRzで両面とも2.0μm以下のものを用いる。ここでピーラブルタイプの銅箔とは、キャリアを有する銅箔であり、キャリアが引き剥がし可能な銅箔である。例えばピーラブルタイプの極薄銅箔の場合、厚み10〜50μmのキャリア箔上に剥離層となる金属酸化膜或いは有機物層を形成し、その上に硫酸銅浴であれば硫酸50〜100g/L、銅30〜100g/L、液温20〜80℃、電流密度0.5〜100A/dmの条件、ピロリン酸銅浴の場合、ピロリン酸カリウム100〜700g/L、銅10〜50g/L、液温30〜60℃、pH8〜12、電流密度0.5〜10A/dmの条件で厚み0.1〜3、0μmの銅箔を形成し、製造される。穴明け性を考慮してキャリア箔は銅、ニッケル、錫、亜鉛、クロム、モルブデン、コバルトのいずれか若しくはその合金が良い。ダイレクトレーザー穴明けを行う場合は、極薄銅箔と接触しない面は、レーザー光を吸収しやすくするため表面粗さRz4.0μm以上であることが好ましい。
銅箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより銅箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。具体的にはめっき層にニッケル、錫、亜鉛、クロム、モルブデン、コバルトの内一種類以上の金属塩を含むめっき層を用いてめっきを行う。金属イオンの析出を容易にするためにクエン酸塩、酒石酸塩、スルファミン酸等の錯化剤を必要量添加することが出来る。めっき液は通常酸性領域で行い、室温〜80℃の温度で行う。めっきは通常電流密度0.1〜10A/dm、通常時間1〜60秒、好ましくは1〜30秒の範囲から適宜選定する。防錆処理金属の量は、金属の種類によって異なるが、合計で10〜2000μg/dmが好適である。防錆処理厚が厚すぎるとエッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。
さらに防錆処理層上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。具体的には六角クロムイオンを含む水溶液を用いて行われる。クロメ−ト処理は単純な浸漬処理でも可能であるが、好ましくは陰極処理で行う。重クロム酸ナトリウム0.1〜50g/L、pH1〜13、浴温0〜60℃、電流密度0.1〜5A/dm、電流時間0.1〜100秒の条件で行うのが良い。重クロム酸ナトリウムの代わりにクロム酸或いは重クロム酸カリウムを用いて行うことも出来る。
本発明においては、防錆処理層上にさらにカップリング剤が吸着していることが好ましい。シランカップリング剤としては例えば、3−グリシドキシプロピルトリメトキシシラン、2−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン等のエポキシ官能性シラン、3−アミノプロピルトリメトキシシラン、N−2−(アミノエチル)3−アミノプロピルトリメトキシシラン、N−2−(アミノエチル)3−網のプロピルメチルジメトキシシラン等のアミン官能性シラン、ビニルトリメトキシシラン、ビニルフェニルトリメトキシシラン。ビニルトリス(2−メトキシエトキシ)シラン等のオレフィン官能性シラン、3−アリトキシプロピルトリメトキシシラン等のアクリル官能性シラン、3−メタクリロキシプロピルトリメトキシシラン等のメタクリル官能性シラン、3−メタカプトプロピルトリメトキシシラン等のメルカプト官能性シランなどが用いられる、これらは単独で用いても良いし、複数を混合して用いても良い。これらのカップリング剤は、水などの溶媒の0.1〜15G/Lの濃度で溶解させて室温〜50℃の温度で金属箔に塗布したり、電着させたりして吸着させる。これらのシランカップリング剤は銅箔表面の防錆金属の水酸基と縮合結合することで皮膜を形成する。シランカップリング処理後は加熱、紫外線照射等によって安定的結合を形成する。加熱であれば100〜200℃の温度で2〜60秒乾燥させる。紫外線照射であれば200〜400nm、200〜2500mJ/dmの範囲で行う。
樹脂組成物とシランカップリング剤の組み合わせは、加熱により樹脂組成中の官能基とシランカップリング剤の官能基が化学反応するように選択することが好ましい。例えば、樹脂組成物中にエポキシ基が含まれる場合、シランカップリング剤としてアミノ官能性シランを選択すると効果がより顕奢に発現される。これは、熱によりエポキシ基とアミノ基が容易に強固な化学結合を形成し、この結合が熱や水分に対して極めて安定であることに起因する。このように化学結合を形成する組み合わせとして、エポキシ基―アミノ基、エポキシ基―エポキシ基、エポキシ基―メルカプト基、エポキシ基―水産基、エポキシ基―カルボキシル基、エポキシ基―シアナト基、アミノ基―水酸基、アミノ基―カルボキシル基、アミノ基―シアナト基などが例示される。
樹脂組成物中に常温で液状のエポキシ樹脂を含む場合、溶融時の粘度が大幅に低下するため、接着界面における濡れ性が向上し、エポキシ樹脂とカップリング剤の化学反応が起こりやすくなり、その結果、強固なピール強度が得られる。具体的にはエポキシ当量200程度のビスフェニールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂が好ましい。
樹脂組成物に硬化剤を含む場合、硬化剤としては、特に加熱硬化型潜在性硬化剤を用いることが好ましい。すなわち、熱硬化性樹脂中に官能基とシランカップリング剤の官能基が化学反応する場合は、熱硬化性樹脂中の官能基とシランカップリング剤の官能基の反応温度が熱硬化性樹脂の硬化反応が開始される温度より低くなるように硬化剤を選択することが好ましい。これにより、熱硬化性樹脂中の官能基とシランカップリング剤の官能基の反応を優先的、選択的に行うことができるため、銅箔と樹脂組成物の密着性がより高くなる。エポキシ樹脂を含む樹脂組成物に対する熱硬化型潜在性硬化剤としては、ジシアンシアミド、ジギドラジド化合物、イミダゾール化合物、アミンーエポキシアダルトなどの固体分散―加熱溶解型硬化剤や尿素化合物、オニウム塩類、ボロントリクロライド・アミン塩類、ブロックカルボン酸化合物などの反応性基ブロック型硬化剤が挙げられる。
その他、本発明に適用可能な層間接続方法としては、公知のレーザ形成されたブラインドビア部に化学銅めっきをして適用したものや、予め接続部となる部分にめっきや金属箔をエッチングすることなどにより形成した金属バンプ(好ましくは銅バンプ)、更にははんだや銀及び銅などの金属フィラーを絶縁樹脂に含有した金属ペーストをスクリーン印刷などにより所定箇所にバンプ印刷後、乾燥、加熱加圧により内外層間での電気的導通を確保するものなどが適用できる。
以下、図2から図4に示す実施例により本発明を説明する。
公称厚み0.06mmのプリプレグGEA−679F(日立化成工業株式会社製、商品名)を2枚重ね、その両側に、極薄銅箔厚3μmにキャリア銅箔厚35μmが貼り合わされたピーラブル銅箔FD−P3/35(古河サーキットフォイル株式会社製、商品名)を35μmの銅箔面が上記プリプレグと接着するように構成し、温度175±2℃、圧力2.5±0.2MPa、保持時間60分の条件にて真空プレスを実施し、表面が3μm銅箔の銅張積層板(MCL)を作製し、第1の回路基板10とした。
第1の回路基板に日立ビアメカニクス株式会社製ルータ加工機にてガイド穴を形成した後、過水硫酸系のソフトエッチング液にて表面を1〜2μm程度エッチングし、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートした。回路パターンの焼付けを上記ガイド穴を基準として平行露光機にて実施した後、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度60〜80g/L、硫酸濃度150〜200g/Lの硫酸銅めっきラインにて15〜20μmほどパターン電気銅めっきを施し、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第2の回路基板20とした。
第2の回路基板の銅パターン表面を、銅表面粗化液CZ−8100(メック株式会社製、製品名)を用いて粗化し、第1の回路基板の両面に対し、ガラス布にエポキシ樹脂を含浸させた公称厚み0.06mmのプリプレグGEA−679F(日立化成工業株式会社製、商品名)を介して、35μmのキャリア銅箔付3μm銅箔MT35S3(三井金属鉱業株式会社製、商品名)を真空プレスにて圧力2.5±0.2MPa、温度175±2℃、保持時間60分の条件にて積層した後35μmのキャリア銅箔を剥離し、第3の回路基板30とした。
第3の回路基板30において、X線穴あけ機を用いて内層のガイドパターンを認識、マーグ中心穴あけを実施した後、積層時に形成されたパネル端部の不要なミミを切断した。基板表面の整面を実施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第2の回路基板との接続をとるための非貫通孔設置場所となる部分にΦ0.1mmのコンフォーマルマスク及びレーザー加工時の位置認識パターンを形成し、第4の回路基板40とした。
第4の回路基板の両面に炭酸ガスレーザー加工機LC−1C/21(日立ビアメカニクス株式会社製、商品名)によりビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μs、照射回数7ショットの条件にて1穴ずつ加工し、第2の回路基板上に非貫通孔を形成し、第5の回路基板50とした。
第5の回路基板を、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて0.4〜0.8μmの厚みのめっきした後、電解銅めっきにて15〜20μmの厚みのめっきを実施した。これにより、第2の回路基板(内層)と第5の回路基板(外層)とが、非貫通孔によって電気的に接続されたことになる。次に、基板表面の整面を実施し、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、回路パターンを形成し、第6aの回路基板60とした。
図3に示すように、第5の回路基板50はまた、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて0.4〜0.8μmの厚みのめっきした後、温度110±10℃、圧力0.50±0.02MPaにてドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、商品名)をラミネートし、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1%炭酸ナトリウム水溶液にてドライフィルムレジストを現像してめっきレジストを形成し、硫酸銅濃度60〜80g/L、硫酸濃度150〜200g/Lの硫酸銅めっきラインにて15〜20μmほどパターン電気銅めっきを施し、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第6bの回路基板65を得ることができる。
第6aの回路基板60及び第6bの回路基板65において、第1の回路基板におけるピーラブル銅箔FD−P3/35(古河サーキットフォイル株式会社製、商品名)において、3μm銅箔と35μmキャリア銅箔の境界部に物理的な力を加えて剥離させ、第7aの回路基板70及び第7bの回路基板75とした。
第7aの回路基板70において、35μmキャリア銅箔との接触面の3μm銅箔部を、過水硫酸系のソフトエッチング液にて除去し、また第7bの回路基板75においては、35μmキャリア銅箔との接触面の3μm銅箔部と第6bの回路基板のパターン部に残存している極薄銅箔を、過水硫酸系のソフトエッチング液にて除去した後、ソルダーレジスト形成、金めっき仕上げを行い、パッケージサイズに切断加工を施すことにより、第8aの回路基板80及び第8bの回路基板85を得られた。
この第8aの回路基板80及び第8bの回路基板85は2層構造の半導体素子搭載用パッケージ基板となるが、第6aの回路基板60及び第6bの回路基板65形成後、図4に示すように、[0038]から[0041]または[0038]から[0040]及び[0042]に示す第2の回路基板の銅パターン上に第2回目の絶縁樹脂積層を形成し、非貫通孔を設けて、銅メッキと配線を形成する工程を繰り返し行い、目的の層数の回路形成が完了した後、[0043]から[0044]に示すキャリア銅箔の剥離と極薄銅箔の除去及びパッケージサイズに切断加工を施す工程を実施することにより、3層構造、4層構造、・・・n層構造の半導体素子搭載用パッケージ基板が形成可能となる。
本発明の回路形成用支持基板の説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 本発明のプロセスの説明図。 従来の回路形成を示す説明図。 従来の金属板を支持層とした回路形成を示す説明図。 従来の銅張積層板の構成を示す説明図。
符号の説明
1 回路形成用支持基板
2 プリプレグ
3 キャリア銅箔
4 極薄銅箔

Claims (9)

  1. 以下のa、b、c、d、e、fの工程の順に製造される半導体素子搭載用パッケージ基板の製造方法。
    a.極薄銅箔の厚さが1〜5μmであるキャリア銅箔付き極薄銅箔のキャリア銅箔面に第1の絶縁樹脂を設けてなる回路形成用支持基板を形成する工程、
    b.パターン電解銅めっきにより第1の配線導体を形成する工程、
    c.第2の絶縁樹脂を、第1の配線導体と接するように配置し、加熱加圧して積層する工程、
    d.第2の絶縁樹脂に、第1の配線導体に達する非貫通孔を形成し、該非貫通孔内壁を電解銅めっき又は無電解銅めっきによって接続させ第2の配線導体を形成する工程、
    e.キャリア銅箔付き支持基板を剥離する工程、
    f.前記極薄銅箔を除去する工程
  2. 以下のa−1〜f−1の工程の順に製造される半導体素子搭載用パッケージ基板の製造方法。
    a−1.極薄銅箔の厚さが1〜5μmであるキャリア銅箔付き極薄銅箔と絶縁樹脂層からなる回路形成用支持基板を形成する工程、
    b−1.前記キャリア銅箔付き極薄銅箔の極薄銅箔側にめっきレジストをラミネートする工程、
    b−2.フォトリソグラフィーにより、配線回路形成にめっきレジストパターンを形成する工程、
    b−3.電解銅めっきにより第1の配線導体を形成する工程、
    b−4.めっきレジストを除去する工程、
    c−1.第1の配線導体表面に絶縁樹脂との密着力を得るための粗化処理をする工程、
    c−2.絶縁樹脂を、工程c−1で粗化処理を施した第1の配線導体と接するように配置し、加熱加圧して積層する工程、
    d−1.第2の絶縁樹脂に、第1の配線導体に達する非貫通孔を形成する工程、
    d−2.該非貫通孔内壁を電解銅めっき又は無電解銅めっきにより接続させる工程、
    d−3.第2の配線導体をサブトラクティブ工法またはセミアディティブ工法にて形成する工程、
    e−1.キャリア銅箔付き支持基板を剥離する工程、
    f−1.前記極薄銅箔を除去する工程
  3. 請求項2において、d−3工程後、c−1工程からd−3工程を繰り返し行い、ビルドアップ構造を有した半導体素子搭載用パッケージ基板の製造方法。
  4. 請求項1から3の何れかにおいて、a−1工程における絶縁樹脂層が、厚さ0.03mm以上有する半導体素子搭載用パッケージ基板の製造方法。
  5. 請求項1のd工程若しくは、請求項1から4の何れかのd−1工程における非貫通孔をレーザーによって形成する半導体素子搭載用パッケージ基板の製造方法。
  6. 請求項2から5の何れかのc−2工程〜d−2工程において、第1の配線導体上に金属バンプを形成し、金属バンプ付第1の配線導体上に接するように絶縁樹脂、極薄銅箔の厚さが1〜5μmであるキャリア銅箔付き極薄銅箔の順に配置し、加熱加圧することにより外層と第1の配線(内層)の接続を得た半導体素子搭載用パッケージ基板の製造方法。
  7. 請求項1のe工程若しくは、請求項1から5の何れかのe−1工程のキャリア銅箔付き支持基板の剥離を物理的に剥離しておこなう半導体素子搭載用パッケージ基板の製造方法。
  8. 請求項1のf工程若しくは、請求項1から6の何れかのf−1工程における厚さが1〜5μmである極薄銅箔の除去を硫酸/過酸化水素系エッチング液を用いて除去する半導体素子搭載用パッケージ基板の製造方法。
  9. 請求項1から8の何れかの製造方法によって作製された半導体素子搭載用パッケージ基板。
JP2003331046A 2003-09-24 2003-09-24 半導体素子搭載用パッケージ基板の製造方法 Expired - Fee Related JP4273895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003331046A JP4273895B2 (ja) 2003-09-24 2003-09-24 半導体素子搭載用パッケージ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331046A JP4273895B2 (ja) 2003-09-24 2003-09-24 半導体素子搭載用パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005101137A JP2005101137A (ja) 2005-04-14
JP4273895B2 true JP4273895B2 (ja) 2009-06-03

Family

ID=34459810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331046A Expired - Fee Related JP4273895B2 (ja) 2003-09-24 2003-09-24 半導体素子搭載用パッケージ基板の製造方法

Country Status (1)

Country Link
JP (1) JP4273895B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102131337B (zh) * 2010-01-15 2013-03-20 欣兴电子股份有限公司 线路板及其制程
JPWO2012133638A1 (ja) * 2011-03-30 2014-07-28 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
KR101510370B1 (ko) * 2011-03-30 2015-04-07 미쓰이금속광업주식회사 다층 프린트 배선판의 제조 방법
US9502340B2 (en) 2012-12-28 2016-11-22 Kyocera Corporation Method for manufacturing wiring board
CN106211638A (zh) * 2016-07-26 2016-12-07 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
TWI584701B (zh) * 2013-11-22 2017-05-21 Mitsui Mining & Smelting Co A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board
KR20180062354A (ko) 2016-11-30 2018-06-08 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332581A (ja) * 2005-04-25 2006-12-07 Hitachi Chem Co Ltd プリプレグおよびこれを用いたプリント配線板用銅張積層板とプリント配線板
JP4787559B2 (ja) 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4825529B2 (ja) * 2006-02-06 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
KR100917126B1 (ko) 2007-12-18 2009-09-11 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
JP5289832B2 (ja) * 2008-06-17 2013-09-11 新光電気工業株式会社 半導体装置および半導体装置の製造方法
KR101089649B1 (ko) * 2009-12-01 2011-12-06 삼성전기주식회사 금속적층판 및 이를 이용한 코어기판 제조방법
JP5672524B2 (ja) * 2010-07-02 2015-02-18 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5896200B2 (ja) * 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
JP5413693B2 (ja) * 2012-02-06 2014-02-12 日立化成株式会社 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
TWI571193B (zh) * 2012-10-04 2017-02-11 Jx Nippon Mining & Metals Corp Method for manufacturing multilayer printed wiring board and base substrate
KR20150111877A (ko) * 2014-03-26 2015-10-06 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 수지제의 판상 캐리어와 금속층으로 이루어지는 적층체
TWI621381B (zh) * 2014-04-02 2018-04-11 Jx Nippon Mining & Metals Corp Laminated body with metal foil with carrier
JP2016048768A (ja) * 2014-08-28 2016-04-07 日立化成株式会社 配線板及び半導体装置の製造方法
JP5859155B1 (ja) * 2015-03-11 2016-02-10 福田金属箔粉工業株式会社 複合金属箔及びその製造方法並びにプリント配線板
JP6691451B2 (ja) 2015-08-06 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
KR102039844B1 (ko) 2015-10-28 2019-11-01 미쓰이금속광업주식회사 프린트 배선판의 제조 방법
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2018003703A1 (ja) * 2016-07-01 2018-01-04 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
EP3496138B1 (en) * 2016-08-05 2024-01-17 Mitsubishi Gas Chemical Company, Inc. Support substrate and method for manufacturing package substrate for mounting semiconductor element
JP6731060B2 (ja) 2016-10-06 2020-07-29 三井金属鉱業株式会社 多層配線板の製造方法
JP6731061B2 (ja) 2016-10-06 2020-07-29 三井金属鉱業株式会社 多層配線板の製造方法
US11527415B2 (en) 2016-11-28 2022-12-13 Mitsui Mining & Smelting Co., Ltd. Multilayer circuit board manufacturing method
KR102444584B1 (ko) 2016-11-28 2022-09-20 미쓰이금속광업주식회사 점착 시트 및 그 박리 방법
US11081367B2 (en) 2017-04-27 2021-08-03 Mitsubishi Gas Chemical Company, Inc. Support and method for producing semiconductor device-mounting substrate using the same
KR102472042B1 (ko) * 2017-10-26 2022-11-30 미쓰이금속광업주식회사 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법
US11765840B2 (en) 2017-12-27 2023-09-19 Mitsui Mining & Smelting Co., Ltd. Copper foil with carrier
CN112789169A (zh) 2018-11-20 2021-05-11 三井金属矿业株式会社 层叠体
US11637358B2 (en) 2018-11-20 2023-04-25 Mitsui Mining & Smelting Co., Ltd. Carrier-containing metal foil and method for manufacturing millimeter-wave antenna substrate using same
KR20210042141A (ko) 2018-11-20 2021-04-16 미쓰이금속광업주식회사 적층체
KR20210093852A (ko) 2018-11-21 2021-07-28 미쓰이금속광업주식회사 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트
US11876070B2 (en) 2018-11-21 2024-01-16 Mitsui Mining & Smelting Co., Ltd. Semiconductor package manufacturing method
US20220020602A1 (en) 2018-12-14 2022-01-20 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device
EP3897082A4 (en) 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION
KR20210104652A (ko) 2018-12-18 2021-08-25 미쓰이금속광업주식회사 적층 시트 및 그 사용 방법
CN113826194A (zh) 2019-05-20 2021-12-21 三井金属矿业株式会社 带载体的金属箔以及其使用方法和制造方法
JP2021004316A (ja) * 2019-06-26 2021-01-14 パナソニックIpマネジメント株式会社 樹脂組成物、プリプレグ、プリプレグの製造方法、積層板及びプリント配線板
US20230072120A1 (en) 2020-02-04 2023-03-09 Mitsui Mining & Smelting Co., Ltd. Metal foil with carrier
WO2022102182A1 (ja) 2020-11-11 2022-05-19 三井金属鉱業株式会社 配線基板の製造方法
EP4270449A1 (en) 2020-12-23 2023-11-01 Mitsui Mining & Smelting Co., Ltd. Wiring substrate, method of trimming same, and multi-layered wiring board
EP4318567A1 (en) 2021-03-30 2024-02-07 Mitsui Mining & Smelting Co., Ltd. Multilayer substrate manufacturing method and wiring substrate
WO2022270370A1 (ja) 2021-06-24 2022-12-29 三井金属鉱業株式会社 配線基板の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102131337B (zh) * 2010-01-15 2013-03-20 欣兴电子股份有限公司 线路板及其制程
TWI569705B (zh) * 2011-03-30 2017-02-01 三井金屬礦業股份有限公司 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
JP6093694B2 (ja) * 2011-03-30 2017-03-08 三井金属鉱業株式会社 多層プリント配線板の製造方法
KR101510366B1 (ko) * 2011-03-30 2015-04-07 미쓰이금속광업주식회사 다층 프린트 배선판의 제조 방법
US9066459B2 (en) 2011-03-30 2015-06-23 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
TWI511633B (zh) * 2011-03-30 2015-12-01 Mitsui Mining & Smelting Co 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
KR101510370B1 (ko) * 2011-03-30 2015-04-07 미쓰이금속광업주식회사 다층 프린트 배선판의 제조 방법
TWI561138B (en) * 2011-03-30 2016-12-01 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
US9585261B2 (en) 2011-03-30 2017-02-28 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
JPWO2012133638A1 (ja) * 2011-03-30 2014-07-28 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
US9502340B2 (en) 2012-12-28 2016-11-22 Kyocera Corporation Method for manufacturing wiring board
TWI584701B (zh) * 2013-11-22 2017-05-21 Mitsui Mining & Smelting Co A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board
CN106211638A (zh) * 2016-07-26 2016-12-07 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
CN106211638B (zh) * 2016-07-26 2018-07-24 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
KR20180062354A (ko) 2016-11-30 2018-06-08 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조방법

Also Published As

Publication number Publication date
JP2005101137A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
JP4241098B2 (ja) 金属張積層板、これを用いたプリント配線板およびその製造方法
JP2009239295A (ja) プリント配線板およびその製造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
JP7044997B2 (ja) 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
JP4407680B2 (ja) 樹脂付き銅箔、これを用いたプリント配線板およびその製造方法
US20220051958A1 (en) Method for producing package substrate for mounting semiconductor device
US20220020602A1 (en) Method for producing package substrate for loading semiconductor device
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP2005216902A (ja) プリント配線板の製造方法およびプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090223

R151 Written notification of patent or utility model registration

Ref document number: 4273895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees