CN113826194A - 带载体的金属箔以及其使用方法和制造方法 - Google Patents

带载体的金属箔以及其使用方法和制造方法 Download PDF

Info

Publication number
CN113826194A
CN113826194A CN202080035517.8A CN202080035517A CN113826194A CN 113826194 A CN113826194 A CN 113826194A CN 202080035517 A CN202080035517 A CN 202080035517A CN 113826194 A CN113826194 A CN 113826194A
Authority
CN
China
Prior art keywords
carrier
layer
metal foil
metal
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080035517.8A
Other languages
English (en)
Inventor
松浦宜范
中村利美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN113826194A publication Critical patent/CN113826194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Catalysts (AREA)

Abstract

提供一种带载体的金属箔，其能够以相同的对准标记为基准进行布线形成时的粗大电路用的曝光及微细电路用的曝光这两者，其结果，可以在1阶段的电路形成工艺中同时形成粗大电路及微细电路。该带载体的金属箔具备：载体、设置在载体的至少一面上的剥离层、和设置在剥离层上的金属层，带载体的金属箔具有布线用区域和至少2个定位用区域，所述布线用区域遍布其整个区域地存在载体、剥离层及金属层，所述至少2个定位用区域设置于带载体的金属箔的上述至少一面，形成在伴随曝光及显影的布线形成时用于位置对准的对准标记。

Description

带载体的金属箔以及其使用方法和制造方法
技术领域
本发明涉及带载体的金属箔以及其使用方法和制造方法。
背景技术
近年来，为了提高印刷电路板的安装密度而进行小型化，开始广泛进行印刷电路板的多层化。这样的多层印刷电路板在便携式电子设备的多数中出于轻量化、小型化为目的而被利用。于是，对该多层印刷电路板要求层间绝缘层的厚度的进一步降低、以及作为布线板的更进一步的轻量化。
作为满足这样的要求的技术，采用使用无芯积层法的多层印刷电路板的制造方法。无芯积层法是指不使用所谓的芯基板、而是交替地积层(Build up)绝缘层与布线层来进行多层化的方法。无芯积层法中，为了容易地进行支撑体与多层印刷电路板的剥离，提出了使用带载体的铜箔的方案。例如，专利文献1(日本特开2005-101137号公报)中公开了一种半导体元件搭载用封装基板的制造方法，其包括以下步骤：在带载体的铜箔的载体面粘贴绝缘树脂层而制成支撑体，通过光致抗蚀加工、图案电解镀铜、抗蚀剂去除等工序在带载体的铜箔的极薄铜层侧形成第一布线导体后，形成积层布线层，将带载体的支撑基板剥离，去除极薄铜层。
另外，为了专利文献1所示的嵌入电路的微细化，理想的是，将极薄铜层的厚度设为1μm以下的带载体的铜箔。因此，为了实现极薄铜层的厚度降低，提出了通过溅射等气相法形成极薄铜层的方案。例如，专利文献2(国际公开第2017/150283号)中公开了通过溅射在玻璃或陶瓷等载体上形成有剥离层、防反射层以及极薄铜层的带载体的铜箔。另外，专利文献3(国际公开第2017/150284号)中公开了通过溅射在玻璃或陶瓷等载体上形成有中间层(例如密合金属层和剥离辅助层)、剥离层以及极薄铜层(例如膜厚300nm)的带载体的铜箔。专利文献2和3中还给出了如下启示：通过夹设由规定的金属构成的中间层来赋予载体机械剥离强度优异的稳定性、或者通过使防反射层呈理想的暗色，可以使图像检测(例如自动图像检测(AOI))中的辨识性提高。
总之，随着电子装置的更进一步小型化以及节电化，对半导体芯片和印刷电路板的高度集成化以及薄型化的需求正在提高。作为满足该需求的新一代封装技术，近年正在研究采用FO-WLP(Fan-Out Wafer Level Packaging)、PLP(Panel Level Packaging)。并且，在FO-WLP、PLP中，也正在研究采用无芯积层法。作为这样的方法之一，有被称作RDL-First(Redistribution Layer-First)法的方法，即，在无芯支撑体表面形成布线层以及根据需要的积层布线层，进而根据需要将支撑体剥离后，进行芯片的安装。例如，专利文献4(日本特开2015-35551号公报)中公开了一种半导体装置的制造方法，其包括如下步骤：在由玻璃或硅晶圆制成的支撑体的主面形成金属剥离层；在其上形成绝缘树脂层；在其上形成包含积层层的重布线层(Redistribution Layer)；在其上的半导体集成电路的安装以及密封；由支撑体的去除带来的剥离层的露出；剥离层的去除带来的2次安装焊盘的露出；以及在2次安装焊盘的表面形成焊锡凸块；以及2次安装。
另一方面，已知有将电路图案曝光转印在半导体晶圆上时，在曝光前进行以对准标记为基准的位置对准的技术。例如，专利文献5(日本特开平9-74062号公报)公开了一种半导体曝光方法，其包括：在半导体晶圆上形成示出晶体取向的图案的工序；对该图案进行检测的工序；基于该检测结果将晶圆定位在规定的曝光位置的工序；以及，将最初的电路图案曝光转印在定位的晶圆上的工序。根据专利文献5，通过以所述方法进行曝光转印，可以在相对于晶体取向正确的位置上进行曝光，并且即使是不同的装置也能够在相同位置进行曝光。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
专利文献2：国际公开第2017/150283号
专利文献3：国际公开第2017/150284号
专利文献4：日本特开2015-35551号公报
专利文献5：日本特开平9-74062号公报
发明内容
随着近年来电子设备的进一步小型轻量化，期望重布线层具有线/间距(L/S)被极度微细化的布线图案(例如L/S＝2μm/2μm)。为了应对该要求，想到如专利文献2及3所示那样在具备厚度被降低的极薄铜层的带玻璃载体的铜箔(或带陶瓷载体的铜箔)上通过上述的积层法等形成重布线层。另一方面，在光刻工艺中，曝光装置的曝光分辨率与曝光区域通常为折衷关系，因此微细电路形成用的曝光分辨率优异的曝光装置通常曝光区域窄(例如70mm见方)。因此，可以采用进行形成粗大电路的曝光及显影后，再次进行形成微细电路的曝光及显影的2阶段的电路形成工艺。换言之，首先，为了形成芯片安装所需的粗设计而经历使用曝光区域广(例如250mm见方)但曝光分辨率差的曝光装置的曝光及之后的显影，形成粗大电路(例如L/S＝10μm/10μm的粗大电路)(第1阶段的电路形成)。然后，经历使用微细电路形成用的曝光装置的曝光及之后的显影，形成微细电路(第2阶段的电路形成)。然而，该2阶段的电路形成方法的工艺复杂，并且会先形成粗大电路，因此为了进一步形成微细电路，需要高的位置对准精度，易于导致成品率的降低。如前所述，虽然已知使用在半导体(Si)晶圆上形成的示出晶体取向的图案的位置对准技术(参见专利文献5)，但带载体的铜箔本来就不是半导体(Si)晶圆那样的单晶，因此形成示出晶体取向的图案本身就是不可能的，期望适于带载体的金属箔的对准标记。
本发明人等本次得到了如下见解：在带载体的金属箔中，通过对载体自身设置构成对准标记的加工部，能够以相同的对准标记为基准进行布线形成时的粗大电路用的曝光及微细电路用的曝光这两者，其结果，可以在1阶段的电路形成工艺中同时形成粗大电路及微细电路。
因此，本发明的目的在于提供一种带载体的金属箔，其能够以相同的对准标记为基准进行布线形成时的粗大电路用的曝光及微细电路用的曝光这两者，其结果，可以在1阶段的电路形成工艺中同时形成粗大电路及微细电路。
根据本发明的一个方式，提供一种带载体的金属箔，其具备：载体、设置在前述载体的至少一面上的剥离层、和设置在前述剥离层上的金属层，
前述带载体的金属箔具有布线用区域和至少2个定位用区域，
前述布线用区域遍布其整个区域地存在前述载体、前述剥离层及前述金属层，
前述至少2个定位用区域设置于前述带载体的金属箔的前述至少一面，形成在伴随曝光及显影的布线形成时用于位置对准的对准标记。
根据本发明的另一方式，提供一种使用前述带载体的金属箔经过曝光及显影而形成布线的方法，其包括在曝光前以前述带载体的金属箔的前述定位用区域为基准进行位置对准的工序，其中，
分别进行电路宽度不同的多个电路的曝光，并且，同时进行前述多个电路的显影。
根据本发明的另一方式，提供一种前述带载体的金属箔的制造方法，其包括：
准备载体的工序；
对前述载体的至少一面的规定区域进行加工，形成至少2个构成前述对准标记的加工部，由此划分出至少2个定位用区域的工序；以及，
在前述载体的前述至少一面依次形成前述剥离层及前述金属层的工序。
附图说明
图1为示出本发明的带载体的金属箔的一个方式的上表面示意图。
图2为示出图1所示的带载体的金属箔的A-A’线的截面中的层构成的一个例子的截面示意图。
图3为图2所示的带载体的金属箔中的定位用区域的放大图。
图4为在载体上设置的构成对准标记的加工部的放大图，是加工部为凹部时的图。
图5为在载体上设置的构成对准标记的加工部的放大图，是加工部包含凹部和被凹部包围周围的凸部时的图。
图6为用于说明图4及5所示的凹部的最大深度d和外径φ的图。
图7为图6中被虚线包围的部分的放大图，是用于说明角度θ和曲率半径r的图。
图8为用于说明对本发明的带载体的金属箔进行曝光及显影的步骤的一个例子的工序流程图。
具体实施方式
带载体的金属箔
图1及图2示意性地示出本发明的带载体的金属箔的一个例子。如图1及图2所示，带载体的金属箔10依次具备载体12、剥离层16和金属层18。载体12例如由玻璃或陶瓷构成。剥离层16设置在载体12上的至少一面上。金属层18设置在剥离层16上。根据期望，带载体的金属箔10也可以在载体12与剥离层16之间进一步具有中间层14。中间层14、剥离层16及金属层18分别可以为由1层构成的单层，也可以为由2层以上构成的多层。带载体的金属箔10也可以制成以在载体12的两面上下对称的方式依次具备上述各种层而成的构成。而且，本发明的带载体的金属箔10如图2及3所示，具有布线用区域W和至少2个定位用区域P。布线用区域W为遍布其整个区域地存在载体12、剥离层16及金属层18的布线用的区域。另一方面，定位用区域P是形成在伴随曝光及显影的布线形成时用于位置对准的对准标记的区域。定位用区域P通过设置在载体12的上述至少一面(即设置有剥离层16及金属层18一侧的面)的加工部来划分出。即，布线用区域W是在布线的形成中使用的区域，而定位用区域P是在曝光前进行位置对准时成为基准的区域。需要说明的是，在定位用区域P中，可以在其整个区域或一部分存在上述各种层，也可以完全不存在。另外，在带载体的金属箔10中，可以存在除布线用区域W及定位用区域P以外的区域(即不用于布线的形成以及位置对准的基准的区域)，例如也可以存在后述的载体-金属层间的剥离强度高的区域、或载体-金属层间不剥离的区域。像这样，在带载体的金属箔10中，通过于载体12自身设置构成对准标记的加工部，能够以相同的对准标记为基准进行布线形成时的粗大电路用的曝光及微细电路用的曝光这两者，其结果，可以在1阶段的电路形成工艺中同时形成粗大电路及微细电路这两者(即可以同时对粗大电路及微细电路进行显影)。
本发明中，布线形成典型的是指重布线层的形成，重布线层是指包含绝缘层和在该绝缘层的内部和/或表面形成的布线层的层。借助该重布线层，例如可以将半导体芯片上配置的芯片电极与在印刷电路板上以比芯片电极大的间距配置的端子电连接。关于使用本发明的带载体的金属箔的重布线层的优选形成方法，会在后文叙述。另外，粗大电路是指具有大于5μm且为500μm以下的电路宽度的电路。粗大电路其自身可以构成重布线层，也可以为用于在重布线层的形成中使用的电路(所谓的虚设电路)。另一方面，微细电路是指具有0.1μm以上且5μm以下的电路宽度的电路。
带载体的金属箔10所具有的对准标记的个数(换言之，彼此分离的定位用区域P的个数)优选为2个以上且200个以下，更优选为4个以上且100个以下，进一步优选为6个以上且50个以下。另外，重布线层区域中，通常相互分离地形成有多个微细电路集合而成的多边形(典型的是四边形)的微细电路集合区域，对准标记的个数优选为微细电路集合区域的个数的2倍以上且8倍以下，进一步优选为3倍以上且6倍以下。由此，能够高度维持带载体的金属箔10的制造效率，并且在重布线层的形成时，能够更高精度地进行基于曝光装置的位置对准。作为对准标记的优选形状(俯视形状)的例子，可列举出圆形、十字形、多边形(例如矩形)、以及它们的组合，特别优选圆形。基于曝光装置的定位通常经过检测对准标记的边缘、确定对准标记的中心点的位置来进行，对准标记为圆形时，能够减小确定中心点时的误差、更高精度地进行定位。
对准标记优选具有设置于载体12的凹部12a。即，如图4所示，构成对准标记的加工其自身可以为凹部12a。由此，凹部12a及其周围的明暗差乃至色差被增强，结果对准标记的边缘(即凹部12a的边缘)的辨识性提高，能够更高精度地进行定位。或者，对准标记还优选具有设置于载体12的凸部12b。即，如图5所示，构成对准标记的加工部可以包含凹部12a和被凹部12a包围周围的凸部12b。由此，凸部12b及其周围(即凹部12a)的明暗差乃至色差被增强，结果对准标记中的凸部12b的边缘的辨识性提高，能够更高精度地进行定位。
如图6所示，凹部12a的最大深度d优选为0.1μm以上且1000μm以下，更优选为0.5μm以上且800μm以下，进一步优选为1.0μm以上且500μm以下，特别优选为3.0μm以上且400μm以下。为上述范围内的最大深度时，载体的机械强度的降低受到抑制，可以有效地防止制造工艺中的载体的变形、破裂，并且即使在载体上层叠各种层后，构成对准标记的加工部也不会被覆盖，会形成实质上与加工部同一形状的对准标记，从而能够确保充分的辨识性，因此能够更进一步地提高曝光时的位置对准精度。从同样的观点来看，优选凹部12a的俯视形状为圆形、其外径φ为50μm以上且5000μm以下，更优选为70μm以上且3000μm以下，进一步优选为80μm以上且1000μm以下，特别优选为100μm以上且500μm以下。
从更进一步提高对准标记的辨识性的观点来看，如图7所示，载体12的主面s与凹部12a的内壁面的切线t所呈的角度θ优选为40°以上且130°以下。关于角度θ的下限值，更优选为60°以上，进一步优选为80°以上。角度θ的上限值没有特别限定，从容易进行加工的观点来看，典型的是角度θ为130°以下，优选为110°以下。同样地，从更进一步提高对准标记的辨识性的观点来看，优选如图7所示那也能够，凹部12a的敞开端带有圆角，该带有圆角的敞开端的曲率半径r为100μm以下，更优选为50μm以下，进一步优选为20μm以下。曲率半径r的下限值没有特别限定，典型的是曲率半径r为0.1μm以上。
载体12优选由玻璃或陶瓷构成。玻璃载体或陶瓷载体与树脂载体等不同，尺寸稳定性高，因此即使进行热处理等时，也可以有效地降低对准标记的位置偏移，因此，能够高精度地进行位置对准。另外，载体12的形态为片、薄膜及板均可。另外，载体12也可以由这些片、薄膜及板等层叠而成。例如，载体12优选为玻璃板、陶瓷板等能够作为具有刚性的支撑体发挥功能的载体。作为构成载体12的陶瓷的优选例，可列举出氧化铝、氧化锆、氮化硅、氮化铝、其他各种精细陶瓷等。从防止带有加热的工艺中的带载体的金属箔10的翘曲的观点来看，更优选热膨胀系数(CTE)小于25ppm/K(典型的是1.0ppm/K以上且23ppm/K以下)的材料，作为这样的材料的例子，可列举出如上所述的陶瓷及玻璃。另外，从确保处理性、芯片安装时的平坦性的观点来看，载体12优选维氏硬度为100HV以上，更优选为150HV以上且2500HV以下。作为满足这些特性的材料，特别优选载体12由玻璃构成。将玻璃用作载体12时，由于轻量、热膨胀系数低、绝缘性高、刚直且表面平坦，因此具有能够使金属层18的表面极度平滑等优点。另外，载体12为玻璃时具有以下优点：具有有利于微细电路形成的表面平坦性(共面性)；在布线制造工序中的除钻污、各种镀覆工序中，具有耐化学药品性；从带载体的金属箔将载体剥离时可以采用化学分离法；等。作为构成载体12的玻璃的优选例，可列举出石英玻璃、硼硅酸玻璃、无碱玻璃、钠钙玻璃、铝硅酸盐玻璃、及它们的组合，更优选为无碱玻璃、钠钙玻璃、及它们的组合，特别优选为无碱玻璃。无碱玻璃为以二氧化硅、氧化铝、氧化硼、及氧化钙、氧化钡等碱土金属氧化物作为主成分且进一步含有硼酸的、实质上不含碱金属的玻璃。该无碱玻璃在0℃～350℃的宽温度区域中的热膨胀系数为3ppm/K以上且5ppm/K以下的范围，低且稳定，因此具有能够将带有加热的工艺中的玻璃的翘曲控制至最小限度的优点。载体12的厚度优选为100μm以上且2000μm以下，更优选为300μm以上且1800μm以下，进一步优选为400μm以上且1100μm以下。为这样的范围内的厚度时，能够确保不对处理造成阻碍的适当的强度，并实现布线的薄型化以及降低电子部件搭载时产生的翘曲。
载体12的与剥离层16相邻的一侧(中间层14存在时为与中间层14相邻的一侧)的表面优选具有使用激光显微镜依据JIS B 0601-2001测定的0.1nm以上且70nm以下的算术平均粗糙度Ra，更优选为0.5nm以上且60nm以下，进一步优选为1.0nm以上且50nm以下，特别优选为1.5nm以上且40nm以下，最优选为2.0nm以上且30nm以下。这样载体12表面的算术平均粗糙度越小，则越可以对金属层18的与剥离层16相反一侧的表面(金属层18的外侧表面)赋予理想的低算术平均粗糙度Ra，由此，在布线用区域W上的使用金属层18形成的布线中，会成为适于形成被高度微细化的布线图案(例如，线/间距(L/S)为0.1μm/0.1μm～5μm/5μm)的布线。
根据期望设置的中间层14可以为1层构成，也可以为2层以上的构成。中间层14由2层以上的层构成时，中间层14包含：设置在载体12正上方的第1中间层14a和与剥离层16相邻设置的第2中间层14b。从确保与载体12的密合性的方面来看，第1中间层14a优选为由选自由Ti、Cr、Al及Ni组成的组中的至少1种金属构成的层。第1中间层14a可以为纯金属，也可以为合金。第1中间层14a的厚度优选为5nm以上且500nm以下，更优选为10nm以上且300nm以下，进一步优选为18nm以上且200nm以下，特别优选为20nm以上且100nm以下。从将与剥离层16的剥离强度控制为期望的值的方面来看，第2中间层14b优选为由Cu构成的层。第2中间层14b的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为15nm以上且300nm以下，特别优选为20nm以上且200nm以下。第1中间层14a与第2中间层14b之间也可以存在其他夹设层，作为夹设层的构成材料的例子，可列举出选自由Ti、Cr、Mo、Mn、W及Ni组成的组中的至少1种金属与Cu的合金等。另一方面，中间层14为1层构成时，可以直接采用上述的第1中间层14a作为中间层，也可以用1层中间合金层替换第1中间层14a和第2中间层14b。该中间合金层优选由如下铜合金构成：选自由Ti、Cr、Mo、Mn、W、Al及Ni组成的组中的至少1种金属的含量为1.0at％以上，且Cu含量为30at％以上。中间合金层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为15nm以上且300nm以下，特别优选为20nm以上且200nm以下。需要说明的是，上述各层的厚度设为通过用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。构成中间层14的金属也可以包含由原料成分、成膜工序等引起的不可避免的杂质。另外，虽然没有特别限制，但在中间层14成膜后暴露于大气的情况下，容许由其引起的混入氧的存在。中间层14可以用任何方法制造，但从可以提高膜厚分布的均匀性的方面来看，特别优选为通过使用金属靶的磁控溅射法形成的层。
剥离层16是能够实现载体12以及存在时的中间层14的剥离、或使其容易的层。剥离层16为有机剥离层及无机剥离层均可。作为有机剥离层中使用的有机成分的例子，可列举出含氮有机化合物、含硫有机化合物、羧酸等。作为含氮有机化合物的例子，可列举出三唑化合物、咪唑化合物等。另一方面，作为无机剥离层中使用的无机成分的例子，可列举出Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo中的至少一种金属氧化物、碳等。这些之中，从剥离容易性、膜形成性方面等来看，剥离层16优选为主要包含碳的层，更优选主要由碳或烃形成的层，进一步优选由属于硬质碳膜的无定形碳形成的层。此时，剥离层16(即碳层)优选通过XPS测定的碳浓度为60原子％以上，更优选为70原子％以上，进一步优选为80原子％以上，特别优选为85原子％以上。碳浓度的上限值没有特别限定，可以为100原子％，但现实的是98原子％以下。剥离层16(特别是碳层)可以包含不可避免的杂质(例如源自气氛等周围环境的氧、碳、氢等)。另外，剥离层16(特别是碳层)中可能会混入由之后层叠的金属层18等的成膜方法导致的金属原子。碳与载体的相互扩散性及反应性小，即使承受大于300℃的温度下的压制加工等，也能够防止金属层与接合界面之间的、由高温加热导致的金属结合的形成，能够维持载体剥离去除容易的状态。从抑制无定形碳中的过度的杂质、其他层的连续生产率等方面来看，剥离层16优选为通过溅射等气相法形成的层。剥离层16(特别是碳层)的厚度优选为1nm以上且20nm以下，更优选为1nm以上且10nm以下。该厚度设为通过透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
剥离层16包含金属氧化物层及碳层，或者也可以为包含金属氧化物及碳的层。特别是在带载体的金属箔10包含中间层14时，碳层有助于载体12的稳定剥离，并且金属氧化物层能够抑制源自中间层14和金属层18的金属元素的伴随加热的扩散，结果即使例如被350℃以上的高温加热后，也能够保持稳定的剥离性。金属氧化物层优选为包含由Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo及它们的组合构成的金属的氧化物的层。从能够通过调节成膜时间来容易地控制膜厚的方面来看，金属氧化物层特别优选为通过使用金属靶并在氧化性气氛下进行溅射的反应性溅射法形成的层。金属氧化物层的厚度优选为0.1nm以上且100nm以下。作为金属氧化物层的厚度的上限值，更优选为60nm以下，进一步优选为30nm以下，特别优选为10nm以下。该厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。金属氧化物层和碳层的层叠顺序没有特别限定。剥离层16也可以以无法清晰地确定金属氧化物层和碳层的边界的混相(即包含金属氧化物和碳的层)的状态存在。
同样，从即使在高温下的热处理后也保持稳定的剥离性的观点来看，剥离层16还可以为与金属层18相邻一侧的面为氟化处理面和/或氮化处理面的含金属层。含金属层中氟的含量及氮的含量之和为1.0原子％以上的区域(以下称作“(F+N)区域”)优选以10nm以上的厚度存在，(F+N)区域优选存在于含金属层的金属层18侧。(F+N)区域的厚度(SiO2换算)设为通过使用XPS对带载体的金属箔10进行深度方向元素分析而确定的值。氟化处理面或氮化处理面能够通过反应性离子蚀刻(RIE：Reactive ion etching)或反应性溅射法来优选地形成。另一方面，含金属层中包含的金属元素优选具有负的标准电极电位。作为含金属层中包含的金属元素的优选例，可列举出Cu、Ag、Sn、Zn、Ti、Al、Nb、Zr、W、Ta、Mo及它们的组合(例如合金、金属间化合物)。含金属层中的金属元素的含有率优选为50原子％以上且100原子％以下。含金属层可以为由1层构成的单层，也可以为由2层以上构成的多层。含金属层整体的厚度优选为10nm以上且1000nm以下，更优选为30nm以上且500nm以下，进一步优选为50nm以上且400nm以下，特别优选为100nm以上且300以下。含金属层自身的厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
金属层18为由金属构成的层。金属层18可以为1层构成，也可以为2层以上的构成。金属层18由2层以上的层构成时，金属层18可以为在剥离层16的与载体12相反的面侧依次层叠第1金属层18a至第m金属层(m为2以上的整数)的各金属层而成的构成。金属层18整体的厚度优选为1nm以上且2000nm以下，优选为100nm以上且1500nm以下，更优选为200nm以上且1000nm以下，进一步优选为300nm以上且800nm以下，特别优选为350nm以上且500nm以下。金属层18的厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。以下，对金属层18由第1金属层18a和第2金属层18b这2层构成的例子进行说明。
第1金属层18a优选为对带载体的金属箔10赋予蚀刻阻档功能、防反射功能等期望的功能的层。作为构成第1金属层18a的金属的优选例，可列举出Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、Mo及它们的组合，更优选为Ti、Zr、Al、Cr、W、Ni、Mo及它们的组合，进一步优选为Ti、Al、Cr、Ni、Mo及它们的组合，特别优选为Ti、Mo及它们的组合。这些元素具有相对于闪蚀液(例如铜闪蚀液)不溶解的性质，其结果，可以对闪蚀液呈现优异的耐化学药品性。因此，与后述的第2金属层18b相比，第1金属层18a为难以被闪蚀液蚀刻的层，因此能够作为蚀刻阻档层发挥功能。另外，构成第1金属层18a的上述金属还具有防止光的反射的功能，因此第1金属层18a还能够作为用于使图像检査(例如自动图像检査(AOI))中的辨识性提高的防反射层发挥功能。第1金属层18a可以为纯金属，也可以为合金。构成第1金属层18a的金属也可以包含由原料成分、成膜工序等引起的不可避免的杂质。另外，上述金属的含有率的上限没有特别限定，也可以为100原子％。第1金属层18a优选为通过物理气相沉积(PVD)法形成的层，更优选为通过溅射形成的层。第1金属层18a的厚度优选为1nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为30nm以上且300nm以下，特别优选为50nm以上且200nm以下。
作为构成第2金属层18b的金属的优选例，可列举出第4族、第5族、第6族、第9族、第10族及第11族的过渡元素、Al、及它们的组合(例如合金、金属间化合物)，更优选为第4族及第11族的过渡元素、Al、Nb、Co、Ni、Mo、及它们的组合，进一步优选为第11族的过渡元素、Ti、Al、Mo、及它们的组合，特别优选为Cu、Ti、Mo、及它们的组合，最优选为Cu。第2金属层18b可以通过任何方法制造，例如可以为通过化学金属镀覆法及电解金属镀覆法等湿式成膜法、溅射及真空蒸镀等物理气相沉积(PVD)法、化学气相成膜、或它们的组合形成的金属箔。从容易应对由极薄化导致的细间距化的观点来看，特别优选的第2金属层18b为通过溅射法、真空蒸镀等物理气相沉积(PVD)法形成的金属层，最优选为通过溅射法制造的金属层。另外，第2金属层18b优选为未粗化的金属层。另一方面，将带载体的金属箔10用于印刷电路板的制造时，只要不对印刷电路板制造时的布线图案形成造成障碍，则第2金属层18b也可以为通过预粗化、软蚀刻处理、清洗处理、氧化还原处理而产生二次粗化的层。从应对如上所述的细间距化的观点来看，第2金属层18b的厚度优选为10nm以上且1000nm以下，更优选为20nm以上且900nm以下，进一步优选为30nm以上且700nm以下，进一步更优选为50nm以上且600nm以下，特别优选为70nm以上且500nm以下，最优选为100nm以上且400nm以下。从成膜厚度的面内均匀性、片状、卷状下的生产率的观点来看，上述范围内的厚度的金属层优选通过溅射法制造。
第2金属层18b的与第1金属层18a相反一侧的表面(金属层18的外侧表面)的依据JIS B 0601-2001测定的算术平均粗糙度Ra优选为1.0nm以上且100nm以下，更优选为2.0nm以上且40nm以下，进一步优选为3.0nm以上且35nm以下，特别优选为4.0nm以上且30nm以下，最优选为5.0nm以上且15nm以下。如此，算术平均粗糙度越小，则例如在使用金属层18的布线用区域W而形成的布线中，越适于形成被高度微细化的布线图案(例如，线/间距(L/S)为0.1μm/0.1μm至5μm/5μm)。
金属层18为1层构成时，优选直接采用上述的第2金属层18b作为金属层18。另一方面，金属层18为m层(m为3以上的整数)构成时，优选将金属层18的从第1金属层18a起到第(m-1)金属层为止设为上述第1金属层18a的构成，优选将金属层18的最外层、即第m金属层设为上述第2金属层18b的构成。
带载体的金属箔10中，也可以在切断位置设置使金属层18难以从载体12剥离的区域作为切割余量。即，在带载体的金属箔10上形成布线后，在安装芯片等时，以成为安装设备能够处理的大小的方式将带载体的金属箔10切断，例如能够小型化至数十mm见方～数百mm见方左右。对此，在带载体的金属箔10的切断界面露出的剥离层16的剥离强度低，因此有时会由于切断时和/或切断后的载荷导致金属层18从载体12剥离。因此，通过对带载体的金属箔设置载体-金属层间的剥离强度高的区域(例如依据JIS Z 0237-2009测定的剥离强度为30gf/cm以上且3000gf/cm以下的区域)、或者载体-金属层间不会剥离的区域(例如不存在剥离层的区域)作为切割余量，可以有效地防止金属层18从切断面上不理想的剥离。上述剥离强度高的区域例如可以通过如下方式形成：对本来平坦的载体12表面进行粗糙化处理等，将依据JIS B0601-2001测定的最大高度Rz为1.0μm以上且30.0μm以下的凹凸区域形成为规定的图案状(例如格子状、栅状或十字状)后，对各种层进行层叠。通过使这样的粗糙化处理配合构成载体12表面的对准标记的加工部的形成来进行，从而制造效率提高。另一方面，上述不会剥离的区域例如可以通过(i)将构成为规定的图案状的框以保持浮在载体12表面的状态配置而进行成膜来形成各种层，从而形成。或者，也可以通过(ii)在载体12上对各种层进行成膜，得到临时的带载体的金属箔后，针对该临时的带玻璃载体的金属箔，通过激光照射等方法以规定的图案状加热，从而形成。
带载体的金属箔10整体的厚度没有特别限定，优选为500μm以上且3000μm以下，更优选为700μm以上且2500μm以下，进一步优选为900μm以上且2000μm以下，特别优选为1000μm以上且1700μm以下。带载体的金属箔10的尺寸没有特别限定，优选为10cm见方以上，更优选为20cm见方以上，进一步优选为25cm见方以上。带载体的金属箔10的尺寸的上限没有特别限定，可列举出1000cm见方作为上限的一个基准。另外，带载体的金属箔10为在布线形成前后其自身可单独进行处理的形态。
带载体的金属箔的制造方法
本发明的带载体的金属箔10可以通过如下方式制造：(1)准备载体，(2)对载体的规定区域进行加工，形成对准标记，(3)在载体上对剥离层、金属层等各种层进行成膜。
(1)载体的准备
首先，准备载体12。载体12优选由玻璃或陶瓷构成。通常玻璃制品和陶瓷制品的平坦性优异，因此在载体12上夹着剥离层16层叠的金属层18的布线用区域W上的表面也呈平坦的形状，布线用区域W上的金属层18的平坦面使微细电路的形成成为可能。关于载体12的优选材质、特性如前所述。需要说明的是，在以下的说明中，仅对载体12的一个表面进行构成对准标记的加工部的形成以及各种层的成膜，但不言而喻的是，在制造两面带载体的金属箔时，也可以对载体12的另一个表面也进行同样的操作，进行构成对准标记的加工部的形成以及各种层的成膜。
(2)构成对准标记的加工部的形成
接着，对载体12的表面的规定区域进行加工，形成至少2个构成对准标记的加工部，由此划分出至少2个定位用区域P。作为优选的加工方法的例子，可列举出蚀刻法、喷砂法、激光烧蚀法、及它们的组合，从提高生产率的观点来看，更优选喷砂法、激光烧蚀法、及它们的组合。特别优选使用喷砂法形成构成对准标记的加工部，由此可以更进一步减少加工污染(例如由加工引起的载体的变质、异物的飞散等)。基于喷砂处理的加工可以通过将颗粒状的介质(喷射材料)由喷嘴对载体12表面的规定区域(即要形成构成对准标记的加工部的区域)喷射来进行。优选的喷嘴的喷出直径为0.1mm以上且10.0mm以下，更优选为0.2mm以上且8.5mm以下。介质的粒径优选为1.0μm以上且1000μm以下，更优选为10.0μm以上且800μm以下，喷射量优选为10g/分钟以上且3000g/分钟以下，更优选为20g/分钟以上且2000g/分钟以下。另外，优选的介质的喷出压力为0.01MPa以上且1.0MPa以下，更优选为0.05MPa以上且0.8MPa以下。作为介质的材质的优选例，可列举出氧化铝、氧化锆、碳化硅、铁、铝、锌、玻璃、钢、绿碳化硅及碳化硼。介质的莫氏硬度优选为4以上，更优选为5.5以上，进一步优选为6.0以上。另外，作为基于蚀刻处理的加工的优选例，可列举出使用包含氢氟酸(氟氢酸)的溶液的湿法工艺、以及基于使用包含氟的工艺气体(例如CF4、SF6等)的反应性离子蚀刻(RIE：Reactive ion etching)的干法工艺。另一方面，基于激光烧蚀处理的加工例如可以使用YAG激光、YLF激光、YVO4激光、二氧化碳激光、CW(连续振荡)激光、及固体UV激光等进行。加工条件没有特别限定，可以直接采用公知的条件，也可以配合载体12的材质对公知的条件进行适当变更。
为了对期望的区域进行选择性的加工(特别是喷砂处理或蚀刻处理)，优选使用掩模。具体而言，在加工之前，优选对载体12的表面的除规定的区域(即要形成构成对准标记的加工部的区域)以外的部分形成掩模层。此时，理想的是在加工后将掩模层去除。
(3)在载体上对各种层进行成膜
在形成有构成对准标记的加工部的一侧的载体12的表面，根据期望对中间层14(例如第1中间层14a和第2中间层14b)、剥离层16、及金属层18(例如第1金属层18a和第2金属层18b)进行成膜，由此形成布线用区域W。从易于应对极薄化造成的细间距化的观点来看，中间层14(存在时)、剥离层16、及金属层18各层的成膜优选通过物理气相沉积(PVD)法进行。作为物理气相沉积(PVD)法的例子，可列举出溅射法、真空蒸镀法、及离子镀法，从能够以0.05nm～5000nm的宽范围进行膜厚控制的方面、能够在大的宽度乃至面积范围确保膜厚均匀性等方面来看，最优选溅射法。特别是通过利用溅射法形成中间层14(存在时)、剥离层16、及金属层18的全部层，制造效率会显著提高。基于物理气相沉积(PVD)法的成膜使用公知的气相成膜装置并按照公知的条件进行即可，并无特别限定。例如，采用溅射法时，溅射方式可以为磁控溅射、双极溅射法、对向靶溅射法等公知的各种方法，但从成膜速度快且生产率高的方面来看，优选磁控溅射。溅射可以用DC(直流)及RF(高频)的任一电源来进行。另外，靶形状虽然可以使用周知的板型靶，但单从靶使用效率的观点来看，使用圆筒形靶是理想的。以下，对中间层14(存在时)、剥离层16、及金属层18各层的基于物理气相沉积(PVD)法(优选溅射法)的成膜进行说明。需要说明的是，在以下的说明中，带载体的金属箔10的中间层14由第1中间层14a及第2中间层14b构成，剥离层16为碳层，金属层18由第1金属层18a及第2金属层18b构成。
从可以提高膜厚分布均匀性的方面来看，第1中间层14a的基于物理气相沉积(PVD)法(优选溅射法)的成膜优选使用由选自由Ti、Cr、Al及Ni组成的组中的至少1种金属构成的靶、并在非氧化性气氛下通过磁控溅射来进行。靶的纯度优选为99.9wt％以上。作为溅射中使用的气体，优选使用氩气等非活性气体。氩气的流量根据溅射腔室尺寸及成膜条件适当确定即可，没有特别限定。另外，从没有异常放电、等离子体照射不良等运行不良地连续地进行成膜的观点来看，优选以成膜时的压力为0.1Pa以上且20Pa以下的范围进行。关于该压力范围，通过根据装置结构、容量、真空泵的排气容量、成膜电源的额定容量等调节成膜功率、氩气的流量来设定即可。另外，考虑到成膜的膜厚均匀性、生产率等，溅射功率在靶的每单位面积为0.05W/cm2以上且10.0W/cm2以下的范围内适当设定即可。
从可以提高膜厚分布均匀性的方面来看，第2中间层14b的基于物理气相沉积(PVD)法(优选溅射法)的成膜优选使用铜靶在非氧化性气氛下通过磁控溅射来进行。铜靶的纯度优选为99.9wt％以上。作为溅射中使用的气体，优选使用氩气等非活性气体。氩气的流量根据溅射腔室尺寸及成膜条件适当确定即可，没有特别限定。另外，从没有异常放电、等离子体照射不良等运行不良地连续地进行成膜的观点来看，优选以成膜时的压力为0.1Pa以上且20Pa以下的范围进行。关于该压力范围，通过根据装置结构、容量、真空泵的排气容量、成膜电源的额定容量等调节成膜功率、氩气的流量来设定即可。另外，考虑到成膜的膜厚均匀性、生产率等，溅射功率在靶的每单位面积为0.05W/cm2以上且10.0W/cm2以下的范围内适当设定即可。
剥离层16的基于物理气相沉积(PVD)法(优选溅射法)的成膜优选使用碳靶在氩气等非活性气氛下进行。碳靶优选由石墨构成，但可以包含不可避免的杂质(例如源自气氛等周围环境的氧、碳)。碳靶的纯度优选为99.99wt％以上，更优选为99.999wt％以上。另外，从没有异常放电、等离子体照射不良等运行不良地连续地进行成膜的观点来看，优选以成膜时的压力为0.1Pa以上且20Pa以下的范围进行。关于该压力范围，通过根据装置结构、容量、真空泵的排气容量、成膜电源的额定容量等调节成膜功率、氩气的流量来设定即可。另外，考虑到成膜的膜厚均匀性、生产率等，溅射功率在靶的每单位面积为0.05W/cm2以上且10.0W/cm2以下的范围内适当设定即可。
第1金属层18a的基于物理气相沉积(PVD)法(优选为溅射法)的成膜优选使用由选自由Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni及Mo组成的组中的至少1种金属构成的靶、并通过磁控溅射法进行。靶的纯度优选为99.9％以上。特别是第1金属层18a的基于磁控溅射法的成膜优选在氩气等非活性气体气氛下、在压力0.1Pa以上且20Pa以下进行。溅射压力更优选为0.2Pa以上且15Pa以下，进一步优选为0.3Pa以上且10Pa以下。需要说明的是，上述压力范围的控制根据装置结构、容量、真空泵的排气容量、成膜电源的额定容量等调节成膜功率、氩气的流量来进行即可。氩气的流量根据溅射腔室尺寸及成膜条件适当确定即可，没有特别限定。另外，考虑到成膜的膜厚均匀性、生产率等，溅射功率在靶的每单位面积为1.0W/cm2以上且15.0W/cm2以下的范围内适当设定即可。另外，从容易得到稳定的膜特性(例如膜电阻、晶体尺寸)的方面来看，优选制膜时将载体温度保持为恒定。成膜时的载体温度优选在25℃以上且300℃以下的范围内进行调节，更优选为40℃以上且200℃以下，进一步优选为50℃以上且150℃以下的范围内。
第2金属层18b的基于物理气相沉积(PVD)法(优选溅射法)的成膜优选使用由选自由Cu、Au、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni及Mo组成的组中的至少1种金属构成的靶、并在氩气等非活性气氛下进行。铜靶等金属靶优选由金属铜等金属构成，可以包含不可避免的杂质。金属靶的纯度优选为99.9％以上，更优选为99.99％，进一步优选为99.999％以上。为了避免第2金属层18b的气相成膜时的温度上升，溅射时可以设置载置台的冷却机构。另外，从没有异常放电、等离子体照射不良等运行不良地稳定地进行成膜的观点来看，优选以成膜时的压力为0.1Pa以上且20Pa以下的范围进行。关于该压力范围，通过根据装置结构、容量、真空泵的排气容量、成膜电源的额定容量等调节成膜功率、氩气的流量来设定即可。另外，考虑到成膜的膜厚均匀性、生产率等，溅射功率在靶的每单位面积为0.05W/cm2以上且10.0W/cm2以下的范围内适当设定即可。
带载体的金属箔的使用方法(布线的形成方法)
可以使用本发明的带载体的金属箔10来形成布线(例如重布线层)。即，根据本发明的优选方式，提供使用带载体的金属箔10并经过曝光及显影来形成布线的方法。该方法包括在曝光前以带载体的金属箔10的定位用区域P为基准进行位置对准的工序。另外，该方法分别进行电路宽度不同的多个电路(优选具有微细电路和粗大电路)的曝光、且同时进行该多个电路的显影。以下，对使用本发明的带载体的金属箔10的重布线层的优选形成方法的一个例子进行说明。该方法包括：(1)将光致抗蚀层层叠于带载体的金属箔，(2)在第一位置对准后进行粗大电路用的曝光，(3)在第二位置对准后进行微细电路用的曝光，(4)进行显影形成抗蚀图案，然后(5)进行电路形成。
(1)光致抗蚀层的层叠
如图8的(i)所示，在带载体的金属箔10的金属层18的表面层叠光致抗蚀层20。光致抗蚀层20可以使用重布线层的制造中通常使用的公知的材料。光致抗蚀层20为负型及正型均可，为薄膜型及液状型均可。光致抗蚀层20优选为感光性薄膜，例如为感光性干膜。
(2)粗大电路用的曝光
为了形成芯片安装所必要的粗设计，对光致抗蚀层20的布线用区域W上的表面进行粗大电路用的曝光。另外，在粗大电路用的曝光前，以带载体的金属箔10的定位用区域P为基准进行第一位置对准。由此，如图8的(ii)所示，形成粗大电路用曝光部20a。粗大电路用的曝光优选使用曝光区域广的(例如250mm见方)曝光装置进行。作为曝光装置的曝光方式的例子，可列举出步进器方式及激光直接成像(Laser Direct Imaging,LDI)方式，从曝光分辨率的观点来看，优选步进器方式。另外，作为步进器方式的曝光装置中使用的光掩模的例子，可列举出玻璃掩模、Cr掩模等，从高精度地进行曝光的观点来看，优选使用Cr掩模。
(3)微细电路用的曝光
然后，对光致抗蚀层20的布线用区域W上的表面进行微细电路用的曝光。另外，在微细电路用的曝光前，以带载体的金属箔10的定位用区域P为基准进行第二位置对准。由此，如图8的(iii)所示，形成微细电路用曝光部20b。微细电路用的曝光装置的曝光方式优选为步进器方式，步进器方式的曝光装置中使用的光掩模优选为Cr掩模。此处，粗大电路用的曝光中使用的曝光区域广的曝光装置一般来说曝光分辨率差，因此通常难以使用同一曝光装置进行粗大电路用的曝光和微细电路用的曝光。对此，通过使带载体的金属箔10自身存在定位用区域P，从而即使在使用不同的曝光装置时，也可以以同一对准标记为基准高精度地进行位置对准。其结果，可以不经过以往那样的2阶段的曝光显影，而是通过1次显影同时形成粗大电路用及微细电路用的抗蚀图案。从上述观点来看，通过本发明的方法形成的重布线层的粗大电路的最大电路宽度R相对于微细电路的最小电路宽度F之比R/F优选为2.0以上且500以下，更优选为5.0以上且300以下，进一步优选为10以上且100以下。需要说明的是，在可以使用同一曝光装置进行粗大电路用的曝光和微细电路用的曝光的情况下(例如上述比R/F小的情况下)，显然也可以使用同一曝光装置来进行粗大电路用及微细电路用的曝光。
(4)抗蚀图案的形成
如图8的(iv)所示，通过进行光致抗蚀层20的显影，形成由粗大电路用图案22a及微细电路用图案22b构成的抗蚀图案22。显影使用市售的显影液等并按照重布线层的制造中通常使用的公知的方法及条件进行即可，没有特别限定。如此，使用本发明的带载体的金属箔的重布线层的优选形成方法分别进行微细电路用的曝光和粗大电路用的曝光、且同时进行微细电路及粗大电路的显影，由此可以在1阶段的电路形成工艺中同时形成粗大电路及微细电路。
(5)重布线层的形成
对抗蚀图案22间实施电镀(例如电镀铜)后，将抗蚀图案22剥离，利用蚀刻将通过抗蚀图案22的剥离而露出的金属层18的不需要的部分(即不形成布线图案的部分)去除，形成具有粗大电路及微细电路的第1布线层。之后，在带载体的金属箔10的形成有第1布线层的面交替地形成绝缘层及第n布线层(n为2以上的整数)。如此，能够得到形成有重布线层的无芯支撑体，所述重布线层是包含绝缘层以及在该绝缘层的内部和/或表面形成的布线层的层。本工序中的各种操作按照重布线层的制造中通常使用的公知的方法及条件进行即可，并无特别限定。
重布线层的形成后，也可以进行在重布线层上搭载芯片等电子元件的工序，从而制造半导体封装体。另外，还可以通过公知的方法去除载体12、中间层14(中间层14存在时)及剥离层16。如前所述，这样在形成重布线层后进行芯片的安装的工艺是被称作RDL-First法的方法。通过该方法，可以在进行芯片安装之前进行无芯支撑体表面的布线层、其后层叠的各积层布线层的电检査，因此可以避免各布线层的不良部分，从而仅对良品部分安装芯片。其结果，对于RDL-First法而言，从可以避免芯片的浪费使用的方面来看，与作为在芯片的表面逐次层叠布线层的方法的Chip-First法等相比在经济上是有利的。另外，作为被设想为任选工序而在重布线层上搭载的电子元件的例子，可列举出半导体元件、芯片电容器、电阻器等。作为电子元件搭载的方式的例子，可列举出倒装芯片安装方式、芯片接合方式等。倒装芯片安装方式为进行电子元件的安装焊盘与重布线层的接合的方式。也可以在该安装焊盘上形成柱状电极(pillar)、焊料凸块等，安装前还可以在重布线层表面粘贴作为密封树脂膜的非导电膜(NCF，Non-Conductive Film)等。接合优选使用焊料等低熔点金属来进行，也可以使用各向异性导电性薄膜等。芯片接合粘接方式为使电子元件的与安装焊盘面相反一侧的面对重布线层粘接的方式。该粘接中，优选使用属于包含热固化树脂和热传导性的无机填料的树脂组合物的糊剂、薄膜。
实施例
通过以下例子对本发明进行进一步具体的说明。
例1
如图1所示，在载体12上形成构成对准标记的加工部后，依次对中间层14(第1中间层14a和第2中间层14b)、作为剥离层16的碳层、以及金属层18(第1金属层18a和第2金属层18b)进行成膜，从而制作带载体的金属箔10。具体步骤如下。
(1)载体的准备
准备200mm×250mm的厚度1.1mm的玻璃片(材质：钠钙玻璃)作为载体12。
(2)构成对准标记的加工部的形成
在载体12的表面，将掩模层形成为直径400μm的6个圆形加工区域(露出部分)彼此分离配置的图案。该掩模层的形成使用感光性薄膜并通过辊层压进行。接着，使用鼓风机喷射装置(Alps Engineering Co,Ltd.制、BSP-50D)，使用掩模层，对除上述圆形加工区域以外的部分被覆盖的载体12的表面，以形成目标深度200μm的孔的方式，由喷出直径0.4mm的喷嘴、以0.5MPa以上的喷出压力喷射粒径0.05mm的介质(材质：绿碳化硅)2～5秒，由此对载体12的露出部分进行喷砂处理。如此，在载体12的表面形成6个凹部12a作为构成对准标记的加工部，从而划分出定位用区域P。之后，去除掩模层。
(3)第1中间层的形成
使用以下的装置及条件通过溅射在载体12的上述表面(形成有凹部一侧的面)形成厚度100nm的钛层作为第1中间层14a。
-装置：单片式磁控溅射装置(Canon Tokki Corporation制、MLS464)
-靶：直径8英寸(203.2mm)的钛靶(纯度99.999％)
-极限真空度：小于1×10-4Pa
-载气：Ar(流量：100sccm)
-溅射压：0.35Pa
-溅射功率：1000W(3.1W/cm2)
-成膜时温度：40℃
(4)第2中间层的形成
使用以下的装置及条件通过溅射在第1中间层14a上形成厚度100nm的Cu层作为第2中间层14b。
-装置：单片式DC溅射装置(Canon Tokki Corporation制、MLS464)
-靶：直径8英寸(203.2mm)的Cu靶(纯度99.98％)
-极限真空度：小于1×10-4Pa
-气体：氩气(流量：100sccm)
-溅射压：0.35Pa
-溅射功率：1000W(6.2W/cm2)
-成膜时温度：40℃
(5)碳层的形成
使用以下的装置及条件通过溅射在Cu层上形成厚度6nm的无定形碳层作为剥离层16。
-装置：单片式DC溅射装置(Canon Tokki Corporation制、MLS464)
-靶：直径8英寸(203.2mm)的碳靶(纯度99.999％)
-极限真空度：小于1×10-4Pa
-载气：Ar(流量：100sccm)
-溅射压：0.35Pa
-溅射功率：250W(0.7W/cm2)
-成膜时温度：40℃
(6)第1金属层的形成
使用以下的装置及条件通过溅射在剥离层16的表面形成厚度100nm的钛层作为第1金属层18a。
-装置：单片式DC溅射装置(Canon Tokki Corporation制、MLS464)
-靶：直径8英寸(203.2mm)的钛靶(纯度99.999％)
-载气：Ar(流量：100sccm)
-极限真空度：小于1×10-4Pa
-溅射压：0.35Pa
-溅射功率：1000W(3.1W/cm2)
(7)第2金属层的形成
使用以下的装置及条件通过溅射在第1金属层18a上形成膜厚300nm的Cu层作为第2金属层18b，得到带载体的金属箔10。
-装置：单片式DC溅射装置(Canon Tokki Corporation制、MLS464)
-靶：直径8英寸(203.2mm)的Cu靶(纯度99.98％)
-极限真空度：小于1×10-4Pa
-载气：Ar(流量：100sccm)
-溅射压：0.35Pa
-溅射功率：1000W(3.1W/cm2)
-成膜时温度：40℃
(8)对准标记的测定
使用激光显微镜(Olympus Corporation制LEXT OLS3000)，对构成对准标记的凹部12a进行观察。通过进行观察图像的图像解析，测定凹部12a的最大深度d、俯视凹部12a时的外径φ、载体12的主面s与凹部12a的内壁面的切线t所呈的角度θ、及凹部12a的敞开端的曲率半径r。解析中组合使用上述显微镜中搭载的设备和图像分析软件ImageJ。关于各参数，算出3个圆形加工区域中测定的值的平均值。结果如表1所示。需要说明的是，认为凹部12a的形状即使在载体上层叠各种层后(即成为对准标记的凹部)实质上也是相同的。
例2
在对准标记的形成工序中，通过适当变更喷砂处理的条件使载体12的主面s与凹部12a的内壁面的切线t所呈的角度θ、及凹部12a的敞开端的曲率半径r变化，除此以外，与例1同样地进行带载体的金属箔10的制作。另外，构成对准标记的凹部的测定也与例1同样地进行。
例3～5
在对准标记的形成工序中，代替喷砂处理而利用激光烧蚀处理形成6个构成对准标记的凹部，除此以外，与例1同样地进行带载体的金属箔10的制作。另外，构成对准标记的凹部的测定也与例1同样地进行。激光烧蚀处理通过按以下的条件对载体12的表面中彼此分离的6处照射固体UV激光来进行。
[激光加工条件]
-装置：Toray Engineering Co.,Ltd.制激光图案化装置
-功率：35mW
-波长：355nm
-目标直径：400μm(例3和4)或2000μm(例5)
-目标深度：200μm(例3和5)或100μm(例4)
评价
如下所示，对例1～5的带载体的金属箔10进行各种评价。评价结果如表1所示。
<评价1：曝光显影性能>
按以下的步骤评价带载体的金属箔10的曝光显影性能。如图8所示，在带载体的金属箔10的第2金属层18b上层叠光致抗蚀层20。将该带载体的金属箔10放入粗大电路用曝光装置(牛尾电机株式会社制、UX-5系列)。使用粗大电路用曝光装置进行带载体的金属箔10的定位用区域P的图案信息的检测及位置对准，对布线用区域W上的表面，以电路宽度为100μm的图案进行曝光。之后，立即将带载体的金属箔10从粗大电路用曝光装置移至微细电路用曝光装置(牛尾电机株式会社制、UX-7系列)。使用微细电路用曝光装置进行带载体的金属箔10的定位用区域P的图案信息的检测及位置对准，对布线用区域W上的表面，以电路宽度为2μm的图案进行曝光。按公知的条件对带载体的金属箔10进行显影，形成由粗大电路用图案22a和微细电路用图案22b构成的抗蚀图案22。按公知的条件对抗蚀图案22形成后的带载体的金属箔10进行电镀铜，之后将抗蚀图案22剥离。按公知的条件将通过抗蚀图案22的剥离而露出的金属层18的不需要的部分蚀刻去除。如此，在带载体的金属箔10上形成电路宽度100μm的粗大电路及电路宽度2μm的微细电路。使用SEM观察电路形成后的带载体的金属箔10。其结果，确认例1～5的带载体的金属箔10的粗大电路及微细电路均按目标设计形成。
<评价2：载体的破裂频率>
通过以下的步骤评价载体12的破裂频率。首先，准备5片100mm×100mm的厚度1.1mm的玻璃片(材质：钠钙玻璃)，分别以与例1～5同样的条件形成9个构成对准标记的凹部。将玻璃片的1角(端部)的坐标定为基准点(0，0)、将位于其对角的角的坐标定为(100，100)时，将构成各对准标记的凹部的目标位置(中心点)设为坐标(25，25)、(50，25)、(75，25)、(25，50)、(50，50)、(75，50)、(25，75)、(50，75)、及(75，75)所分别示出的位置。然后，对形成有构成对准标记的凹部的玻璃片、及作为比较对象的未形成构成对准标记的凹部的玻璃片(100mm×100mm、厚度1.1mm、材质：钠钙玻璃)实施依据标准编号：ASTM C1499-01的玻璃的环弯曲试验。算出形成有构成对准标记的凹部的玻璃片的面强度相对于未形成构成对准标记的凹部的玻璃片的面强度之比，按以下的基准分级。
-评价A：面强度之比为0.9以上
-评价B：面强度之比为0.7以上且小于0.9
-评价C：面强度之比小于0.7
<评价3：对准标记的辨识性>
通过以下的步骤评价对准标记的辨识性。与评价2同样，以与例1～5同样的条件对5片玻璃片形成9个构成对准标记的凹部后，以例1的条件依次对中间层14(第1中间层14a和第2中间层14b)、作为剥离层16的碳层、以及金属层18(第1金属层18a和第2金属层18b)进行成膜，从而制作带载体的金属箔10。之后，使用上述曝光装置对形成的对准标记重复识别10次，测定对准标记的中心点的尺寸误差。然后算出尺寸误差的平均值，按以下的基准分级。
-评价A：尺寸误差的平均值小于±50μm
-评价B：尺寸误差的平均值为±50μm以上且小于±150μm
-评价C：尺寸误差的平均值为±150μm以上
<评价4：加工污染>
通过以下的步骤评价加工污染。与评价2同样，以与例1～5同样的条件对5片玻璃片形成9个构成对准标记的凹部后，用激光显微镜进行构成对准标记的凹部周围的观察(最大5mm×5mm视野)。按以下的基准对凹部周围观察到的变色的扩张的程度进行分级。
-评价A：凹部的周边无变色，或者，凹部的周边虽有变色，但该变色收纳在距凹部的外缘的距离小于5μm的范围内。
-评价B：凹部的周边虽有变色，但该变色收纳在距凹部的外缘的距离为100μm以下的范围内。
-评价C：凹部的周边有变色，该变色达到了距凹部的外缘的距离大于100μm的范围。
[表1]
Figure BDA0003350967370000281

Claims (14)

1.一种带载体的金属箔，其具备：载体、设置在所述载体的至少一面上的剥离层、和设置在所述剥离层上的金属层，
所述带载体的金属箔具有布线用区域和至少2个定位用区域，
所述布线用区域遍布其整个区域地存在所述载体、所述剥离层及所述金属层，
所述至少2个定位用区域设置于所述带载体的金属箔的所述至少一面，形成在伴随曝光及显影的布线形成时用于位置对准的对准标记。
2.根据权利要求1所述的带载体的金属箔，其中，所述对准标记的形状为选自由圆形、十字形及多边形组成的组中的至少一种。
3.根据权利要求1或2所述的带载体的金属箔，其中，所述对准标记具有设置于所述载体的凹部。
4.根据权利要求3所述的带载体的金属箔，其中，所述凹部的最大深度为0.1μm以上且1000μm以下。
5.根据权利要求3或4所述的带载体的金属箔，其中，所述凹部的俯视形状为外径50μm以上且5000μm以下的圆形。
6.根据权利要求3～5中任一项所述的带载体的金属箔，其中，所述载体的主面与所述凹部的内壁面的切线所呈的角度为40°以上。
7.根据权利要求3～6中任一项所述的带载体的金属箔，其中，所述凹部的敞开端带有圆角，该带有圆角的敞开端的曲率半径为100μm以下。
8.根据权利要求1～7中任一项所述的带载体的金属箔，其具有2个以上且200个以下的所述对准标记。
9.根据权利要求1～8中任一项所述的带载体的金属箔，其中，所述载体由玻璃或陶瓷构成。
10.一种使用权利要求1～9中任一项所述的带载体的金属箔经过曝光及显影而形成布线的方法，
其包括在曝光前以所述带载体的金属箔的所述定位用区域为基准进行位置对准的工序，其中，
分别进行电路宽度不同的多个电路的曝光，并且，同时进行所述多个电路的显影。
11.根据权利要求10所述的方法，其中，所述形成布线的方法为形成重布线层的方法，所述多个电路具有：电路宽度为0.1μm以上且5μm以下的微细电路、和电路宽度大于5μm且为500μm以下的粗大电路。
12.根据权利要求11所述的方法，其中，所述粗大电路的最大电路宽度R相对于所述微细电路的最小电路宽度F之比R/F为2.0以上且500以下。
13.一种权利要求1～9中任一项所述的带载体的金属箔的制造方法，其包括：
准备载体的工序；
对所述载体的至少一面的规定区域进行加工，形成至少2个构成所述对准标记的加工部，由此划分出至少2个定位用区域的工序；以及，
在所述载体的所述至少一面依次形成所述剥离层及所述金属层的工序。
14.根据权利要求13所述的方法，其中，所述对准标记的形成使用选自蚀刻法、喷砂法及激光烧蚀法中的至少一种方法进行。
CN202080035517.8A 2019-05-20 2020-05-18 带载体的金属箔以及其使用方法和制造方法 Pending CN113826194A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-094333 2019-05-20
JP2019094333 2019-05-20
PCT/JP2020/019685 WO2020235537A1 (ja) 2019-05-20 2020-05-18 キャリア付金属箔並びにその使用方法及び製造方法

Publications (1)

Publication Number Publication Date
CN113826194A true CN113826194A (zh) 2021-12-21

Family

ID=73458280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080035517.8A Pending CN113826194A (zh) 2019-05-20 2020-05-18 带载体的金属箔以及其使用方法和制造方法

Country Status (7)

Country Link
US (1) US20220223456A1 (zh)
EP (1) EP3975240A4 (zh)
JP (1) JP7142774B2 (zh)
KR (1) KR20210137176A (zh)
CN (1) CN113826194A (zh)
TW (3) TWI804203B (zh)
WO (1) WO2020235537A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
CN102124826A (zh) * 2008-09-30 2011-07-13 揖斐电株式会社 印刷电路板的制造方法及印刷电路板
CN106550554A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN108699673A (zh) * 2016-02-29 2018-10-23 三井金属矿业株式会社 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW380288B (en) * 1996-06-25 2000-01-21 Seiko Epson Corp Conductive pattern transfer printing method on film carrier and the mask and film carrier using the same
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
US7880274B2 (en) * 2007-06-25 2011-02-01 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer
WO2010073226A2 (de) * 2008-12-24 2010-07-01 X-Fab Semiconductor Foundries Ag Herstellung von hohen justiermarken und solche justiermarken auf einem halbleiterwafer
JP5998644B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
CN111128707B (zh) * 2014-08-26 2023-06-16 株式会社尼康 元件制造方法及转印基板
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
CN106298626B (zh) * 2016-08-11 2019-04-09 中国电子科技集团公司第四十一研究所 一种用于微带电路的图形电镀方法
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124826A (zh) * 2008-09-30 2011-07-13 揖斐电株式会社 印刷电路板的制造方法及印刷电路板
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
CN106550554A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN108699673A (zh) * 2016-02-29 2018-10-23 三井金属矿业株式会社 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法

Also Published As

Publication number Publication date
TW202111883A (zh) 2021-03-16
JP7142774B2 (ja) 2022-09-27
WO2020235537A1 (ja) 2020-11-26
TWI804203B (zh) 2023-06-01
TW202333310A (zh) 2023-08-16
TWI759745B (zh) 2022-04-01
TW202224112A (zh) 2022-06-16
KR20210137176A (ko) 2021-11-17
US20220223456A1 (en) 2022-07-14
JPWO2020235537A1 (ja) 2021-12-02
EP3975240A1 (en) 2022-03-30
EP3975240A4 (en) 2022-09-07

Similar Documents

Publication Publication Date Title
CN108699673B (zh) 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
KR20180095895A (ko) 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
TWI682694B (zh) 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法
CN111511543B (zh) 带玻璃载体的铜箔及其制造方法
KR102380411B1 (ko) 유리 캐리어를 구비하는 구리박 및 그 제조 방법
JP7212210B2 (ja) 配線基板の製造方法
CN113826194A (zh) 带载体的金属箔以及其使用方法和制造方法
EP4270449A1 (en) Wiring substrate, method of trimming same, and multi-layered wiring board
CN111278644A (zh) 带载体的铜箔
JP7427846B1 (ja) キャリア付金属箔
TWI817577B (zh) 配線基板之製造方法
US20240196530A1 (en) Multilayer substrate manufacturing method and wiring substrate
CN116669906A (zh) 带载体的金属箔及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination