TWI804203B - 附載體金屬箔以及其使用方法及製造方法 - Google Patents

附載體金屬箔以及其使用方法及製造方法 Download PDF

Info

Publication number
TWI804203B
TWI804203B TW111106139A TW111106139A TWI804203B TW I804203 B TWI804203 B TW I804203B TW 111106139 A TW111106139 A TW 111106139A TW 111106139 A TW111106139 A TW 111106139A TW I804203 B TWI804203 B TW I804203B
Authority
TW
Taiwan
Prior art keywords
carrier
layer
metal foil
metal
exposure
Prior art date
Application number
TW111106139A
Other languages
English (en)
Other versions
TW202224112A (zh
Inventor
松浦宜範
中村利美
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202224112A publication Critical patent/TW202224112A/zh
Application granted granted Critical
Publication of TWI804203B publication Critical patent/TWI804203B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Catalysts (AREA)

Abstract

本發明係一種附載體金屬箔以及其使用方法及製造方法，其中提供：可將配線形成時之初步電路用的曝光及微細電路用的曝光雙方，將相同的對準標記作為基準進行，其結果，可以1階段的電路形成處理同時形成初步電路及微細電路之附載體金屬箔。此附載體金屬箔係具備載體，和設置於載體之至少一方的面上之剝離層，和設置於剝離層上之金屬層的附載體金屬箔，其中附載體金屬箔則具有：遍布於其全域存在有載體，剝離層及金屬層之配線用範圍，和設置於附載體金屬箔之上述至少一方的面，構成使用於伴隨曝光及顯像之配線形成時的位置校準的對準標記，至少2個的位置決定用範圍。

Description

附載體金屬箔以及其使用方法及製造方法
本發明係有關附載體金屬箔以及其使用方法及製造方法。
近年，為了提高印刷配線板之安裝密度而作為小型化，而成為呈廣泛進行印刷配線板之多層化。如此之多層印刷配線板係在許多攜帶用電子機器，將輕量化或小型化作為目的而利用。並且，對於此多層印刷配線板，係要求層間絕緣層之厚度更減低，以及作為配線板之更一層的輕量化。
作為滿足如此要求之技術，加以採用使用聚結堆積法之多層印刷配線板的製造方法。聚結堆積法係指未使用所謂之核心基板，而是交互層積(堆積)絕緣層與配線層而作為多層化之方法。在聚結堆積法中，係提案有呈可容易進行支持體與多層印刷配線板之剝離，而使用附有載體之銅箔者。例如，對於專利文獻1(日本特開2005-101137號公報)，係揭示有：包含於附有載體銅箔之載體面，貼上絕緣樹脂層而作為支持體，再於附有載體銅箔之極薄銅層側，經由光阻加工，圖案電解銅電鍍，光阻膜除去等之工程，形成第一配線導體之後，形成聚集配線層，剝離附有載體支持基板，除去極薄銅層者之半導體元件搭載用封裝基板的製造方法。
另外，為了細微化如專利文獻1所示之埋入電路，而將極薄銅層的厚度作為1μm以下之附有載體銅箔為佳。因此，為了實現極薄銅層之厚度降低，而提案有經由濺鍍等之氣相法而形成極薄銅層者。例如，對於專利文獻2(國際公開第2017/150283號)係揭示有：於玻璃或陶瓷等之載體上，經由濺鍍而形成有剝離層，反射防止層，及極薄銅層之附有載體銅箔。另外，對於專利文獻3(國際公開第2017/150284號)係揭示有：於玻璃或陶瓷等之載體上，經由濺鍍而形成有中間層(例如，密著金屬層及剝離補助層)，剝離層及極薄銅層(例如，膜厚300nm)之附有載體銅箔。對於專利文獻2及3係亦指點有：由使以特定的金屬所構成之中間層介入存在者而帶來載體的機械性剝離強度之優越的安定性，或由反射防止層呈現理想的暗色者，使在畫像檢査(例如，自動畫像檢查(AOI))之辨識性提升。
特別是，伴隨著電子裝置之更一層之小型化及省電力化，對於半導體晶片及印刷配線板之高集成化及對於薄型化之要求則提高。作為滿足有關的要求之新世代封裝技術，近年來檢討有FO-WLP(Fan-Out Wafer Level Packaging)或PLP(Panel Level Packaging)之採用。並且，在FO-WLP或PLP中，亦檢討有聚結聚集法之採用。作為如此工法之一，於集結支持體表面，形成配線層及因應必要而形成聚集配線層，再因應必要而剝離支持體之後，進行晶片的安裝，而有稱為RDL-First(Redistribution Layer-First)法之工法。例如，對於專利文獻4(日本特開2015-35551號公報)，係揭示有：包含對於玻璃或矽晶圓所成之支持體的主面之金屬剝離層的形成，對於其上方之絕緣樹脂層的形成，包含對於其上方之聚集層的再配線層(Redistribution Layer)之形成，對於其上方之半導體集成電路的安裝及封閉，經由支持體之除去的剝離層之露出，經由剝離層之除去的2次安裝墊片之露出，以及對於2次安裝墊片的表面之焊球的形成，以及2次安裝之半導體裝置之製造方法。
但在將電路圖案進行曝光轉印於半導體晶圓上時，知道有先行於曝光而進行將對準標記作為基準之位置校準的技術。例如，對於專利文獻5(日本特開平9-74062號公報)係揭示有包含：於半導體晶圓上，形成顯示結晶方位的圖案之工程，和檢出其圖案之工程，和依據其檢出結果而將晶圓進行位置校準於特定的曝光位置之工程，和於位置校準後之晶圓上，曝光轉印最初的電路圖案之工程的半導體曝光方法。如根據專利文獻5，經由以有關之方法而進行曝光轉印之時，對於結晶方位而言可曝光於正確的位置之同時，即使在不同的裝置亦可作為呈曝光於相同的位置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-101137號公報 [專利文獻2]國際公開第2017/150283號 [專利文獻3]國際公開第2017/150284號 [專利文獻4]日本特開2015-35551號公報 [專利文獻5]日本特開平9-74062號公報
伴隨著近年來之電子機器的更小型輕量化，對於再配線層係具有極高度細微化線路/空間(L/S)之配線圖案(例如，L/S=2μm/2μm)者為佳。為了對應於有關的要求，考慮於如專利文獻2及3所示，具備降低厚度之極薄銅層之附有玻璃載體銅箔(或者附有陶瓷載體銅箔)上，以上述之堆積法等而形成再配線層者。另一方面，在光微影處理中，曝光裝置之曝光解像度與曝光區域係一般而言，從有權衡的關係情況，對於微細電路形成用的曝光解像度優越之曝光裝置係通常，曝光區域為狹窄(例如，70mm角)。因此，可採用在進行形成初步電路的曝光及顯像之後，重新進行形成微細電路之曝光及顯像的2階段之電路形成處理。即，首先欲形成對於晶片安裝必要之粗設計，而曝光區域係雖寬(例如，250mm角)，但歷經使用對於曝光解像度差之曝光裝置之曝光及之後的顯像，形成初步電路(例如，L/S=10μm/10μm之粗電路)(第1階段的電路形成)。接著，歷經使用微細電路形成用之曝光裝置的曝光及之後的顯像而形成微細電路(第2階段的電路形成)。但，有關的2階段的電路形成手法係不僅處理為複雜，而且事先形成初步電路之故，對於更加形成微細電路時必須有要高精確度位置校準，而招致產率的下降。如前述，雖知道有使用顯示形成於半導體(Si)晶圓上之結晶方位的圖案之位置校準技術(參照專利文獻5)，但最初附有載體銅箔並非如半導體(Si)晶圓之單結晶之故，形成顯示結晶方位之圖案情況，本身為不可能，而適合於附載體金屬箔之對準標記為佳。
本發明者們係此次在附載體金屬箔中，經由設置構成對準標記之加工部於載體本身之時，得到可將配線形成時之初步電路用的曝光及微細電路用的曝光雙方，將相同的對準標記作為基準進行，其結果，可以1階段的電路形成處理同時形成初步電路及微細電路之見解。
隨之，本發明之目的係提供：可將配線形成時之初步電路用的曝光及微細電路用的曝光雙方，將相同的對準標記作為基準進行，其結果，可以1階段的電路形成處理同時形成初步電路及微細電路之附載體金屬箔。
如根據本發明之一形態，提供：具備載體，和設置於前述載體之至少一方的面上之剝離層，和設置於前述剝離層上之金屬層的附載體金屬箔，其中前述附載體金屬箔則具有： 遍布於全域存在有前述載體，前述剝離層及前述金屬層之配線用範圍， 和設置於前述附載體金屬箔之前述至少一方的面，構成使用於伴隨曝光及顯像之配線形成時的位置校準的對準標記之至少2個的位置決定用範圍的附載體金屬箔。
如根據本發明之另一形態，提供：使用前述附載體金屬箔而歷經曝光及顯像，形成配線的方法，其中包含先行於曝光，將前述附載體金屬箔的前述位置決定用範圍作為基準而進行位置校準之工程， 個別進行電路寬度不同之複數的電路之曝光，且同時進行前述複數的電路之顯像之方法。
如根據本發明之另一形態，提供：前述附載體金屬箔之製造方法，其中包含： 準備載體的工程， 和加工前述載體之至少一方的面之特定範圍，形成至少構成2個前述對準標記之加工部，經由此等而劃定至少2個位置決定用範圍之工程， 和於前述載體的前述至少一方的面，依序形成前述剝離層及前述金屬層之工程的方法。
附載體金屬箔
於圖1及2，模式性顯示本發明之附載體金屬箔的一例。如圖1及2所示，附載體金屬箔10係依序具備：載體12，和剝離層16，和金屬層18之構成。載體12係例如，由玻璃或陶瓷所構成。剝離層16係設置於載體12之至少一方的面上。金屬層18係設置於剝離層16上。根據期望，附載體金屬箔10係於載體12與剝離層16之間更具有中間層14亦可。各中間層14，剝離層16及金屬層18係由1層所構成之單層亦可，而亦可由2層以上所構成之多層。附載體金屬箔10係作為於載體12之兩面，呈成為上下對稱而依序具備上述之各種層所成之構成亦可。並且，本發明之附載體金屬箔10係如圖2及3所示，具有配線用範圍W，和至少2個之位置決定用範圍P。配線用範圍W係遍布於其全域而存在有載體12，剝離層16及金屬層18之配線用的範圍。另一方面，位置決定用範圍P係構成使用於伴隨曝光及顯像之配線形成時之位置校準的對準標記之範圍。位置決定用範圍P係經由設置於載體12之上述之至少一方的面(即，設置有剝離層16及金屬層18側的面)之加工部所劃定。即，配線用範圍W係使用於配線的形成之範圍，另一方面，位置決定用範圍P係成為先行於曝光而進行位置校準時之基準的範圍。然而，對於位置決定用範圍P係上述之各種層則存在於其全域乃至一部分亦可，而亦可作為一切不存在。另外，對於附載體金屬箔10係存在有配線用範圍W及位置決定用範圍P以外的範圍(即，未使用於配線之形成及位置校準之基準的範圍)亦可，而亦可存在有例如後述之載體-金屬層間的剝離強度高之範圍，或未剝離載體-金屬層間的範圍。如此，在附載體金屬箔10中，經由設置構成對準標記之加工部於載體12本身之時，得到可將配線形成時之初步電路用的曝光及微細電路用的曝光雙方，將相同的對準標記作為基準進行，其結果，成為可以1階段的電路形成處理同時形成初步電路及微細電路雙方(即，同時顯像初步電路及微細電路)。
在本發明中，配線形成係典型來說係指：再配線層之形成，再配線層係指：意味包含絕緣層與形成於該絕緣層之內部及/或表面之配線層的層。藉由此再配線層，可電性連接例如，配置於半導體晶片上之晶片電極，和以較晶片電極為大的間距而配置於印刷配線板上之端子者。對於使用本發明之附載體金屬箔之再配線層的理想形成方法，係作為後述之構成。另外，初步電路係指：意味具有較5μm為大而500μm以下之電路寬度的電路。初步電路係亦可為其本身構成再配線層之構成，而為了使用於再配線層之形成的電路(所謂虛擬電路)亦可。另一方面，微細電路係指：意味具有0.1μm以上5μm以下之電路寬度的電路。
附載體金屬箔10所具有之對準標記的個數(換言之，相互隔離之位置決定用範圍P的數量)係2個以上200個以下為佳，而更理想為4個以上100個以下，有更理想為6個以上50個以下。另外，對於再配線層區域係一般而言，集合有微細電路之多角形狀(典型而言係四角形)之微細電路集合範圍則複數個相互隔離而形成，而對準標記的個數係微細電路集合範圍之個數的2倍以上8倍以下為佳，更理想為3倍以上6倍以下。由如此作為，成為可保持高附載體金屬箔10之製造效率同時，在再配線層之形成時，可更高精確度進行經由曝光裝置之位置校準。作為對準標記之理想形狀(平面視形狀)的例係可舉出：圓形，十字形，多角形(例如矩形)，及此等之組合，特別理想係為圓形。經由曝光裝置之位置決定係檢出對準標記之邊界，再歷經特定對準標記之中心點位置所進行則為一般，但當對準標記為圓形狀時，成為可減少特定中心點時之誤差，而可更高一層精確度進行位置決定者。
對準標記係具有設置於載體12之凹部12a為佳。即，如圖4所示，構成對準標記之加工部係其本身亦可為凹部12a。由如此作為，強調凹部12a及其周圍之明暗差乃至色差之結果，對準標記的邊界(即，凹部12a之邊界)之辨識性則提升，可更高一層精確度進行位置決定者。或者，對準標記係具有設置於載體12之凸部12b為佳。即，如圖5所示，構成對準標記之加工部係亦可包含凹部12a，和對於凹部12a圍繞周圍之凸部12b之構成。由如此作為，強調凸部12b及其周圍(即，凹部12a)之明暗差乃至色差之結果，在對準標記的凸部12b之邊界的辨識性則提升，可更高一層精確度進行位置決定者。
如圖6所示，凹部12a之最大深度d係0.1μm以上1000μm以下為佳，而更理想為0.5μm以上800μm以下、又更理想為1.0μm以上500μm以下、特別理想為3.0μm以上400μm以下。當為如此範圍內之最大深度時，可抑制載體之機械性強度的降低，可有效果防止製造處理中之載體的變形或斷裂之同時，在層積各種層於載體上之後，亦未埋入有構成對準標記之加工部，而形成有與加工部實質上同一形狀之對準標記，可確保充分的辨識性之故，可更一層提升曝光時之位置校準。從同樣的觀點，凹部12a之平面視形狀為圓形，其外徑φ為50μm以上5000μm以下為佳，而更理想為70μm以上3000μm以下、又更理想為80μm以上1000μm以下、特別理想為100μm以上500μm以下。
從更一層提升對準標記之辨識性的觀點，如圖7所示，載體12之主面s，和凹部12a之內壁面的接線t所成角度θ為40°以上130°以下為佳。對於角度θ之下限值係更理想為60°以上、而有更理想為80°以上。角度θ之上限值係未特別限定，但從容易進行加工的觀點，典型而言係角度θ為130°以下，而理想為110°以下。同樣，從更一層提升對準標記之辨識性的觀點，如圖7所示，凹部12a之開放端則帶有圓弧，而帶有圓弧之開放端之曲率半徑r為100μm以下，而更理想為50μm以下、又更理想為20μm以下。曲率半徑r之下限值係未特別限定，但典型而言係曲率半徑r為0.1μm以上。
載體12係由玻璃或陶瓷所構成為佳。玻璃載體乃至陶瓷載體係與樹脂載體等不同，尺寸安定性為高之故，在進行熱處理等之情況，亦可有效果降低對準標記之位置偏移，因此，成為可高精確度進行位置校準。另外，載體12之形態係亦可為薄片，薄膜及板之任一。另外，載體12係亦可為加以層積此等的薄片，薄膜及板等之構成。例如，載體12係可作為具有玻璃板，陶瓷板等之剛性的支持體而發揮機能者為佳。作為構成載體12之陶瓷之理想的例係可舉出：氧化鋁，鋯，氮化矽，氮化鋁，其他種之精密陶瓷等。更理想係從在伴隨加熱之處理，附載體金屬箔10之彎曲防止之觀點，熱膨脹係數(CTE)為不足25ppm/K(典型來說係1.0ppm/K以上23ppm/K以下)之材料，作為如此之材料的例係可舉出如上述之陶瓷及玻璃。另外，從處理性或晶片安裝時之平坦性確保的觀點，載體12係維氏硬度為100HV以上者為佳，而更理想為150HV以上2500HV以下。作為滿足此等特性的材料，載體12係由玻璃所構成者則特別理想。作為載體12而使用玻璃之情況，輕量，且熱膨脹係數為低，絕緣性為高，剛直，表面為平坦之故，有著可將金屬層18之表面作為極度平滑等之優點。另外，載體12為玻璃之情況，有著具有有利於微細電路形成的表面平坦性(共面性)的點，在配線製造工程之無電鍍銅或各種電鍍工程中，有著具有耐藥品性的點，在從附載體金屬箔剝離載體時，可採用化學性分離法的點等之優點。作為構成載體12之玻璃的理想例係可舉出：石英玻璃，硼矽酸玻璃，無鹼玻璃，鈉鈣玻璃，矽酸鋁玻璃，及此等之組合，而更理想為無鹼玻璃，鈉鈣玻璃，及此等之組合，而特別理想為無鹼玻璃。無鹼玻璃係將二氧化矽，氧化鋁，氧化硼，及氧化鈣或氧化鋇等之鹼土類金屬氧化物作為主成分，更含有硼酸，實質上未含有鹼金屬的玻璃者。此無鹼玻璃係在自0℃至350℃為止之廣溫度帶域中，熱膨脹係數則在3ppm/K以上5ppm/K以下之範圍為低而安定之故，有著可將在伴隨加熱之處理之玻璃的彎曲作為最小限度之優點。載體12的厚度係100μm以上2000μm以下為佳，而更理想為300μm以上1800μm以下、又更理想為400μm以上1100μm以下。當為如此範圍內之厚度時，確保對於操作未帶來障礙之適當的強度同時，可實現配線之薄型化，及在電子構件搭載時產生的彎曲之降低者。
鄰接於載體12之剝離層16側(對於存在之情況係連接於中間層14側)之表面係使用雷射顯微鏡，依照JIS B 0601-2001而測定，具有0.1nm以上70nm以下之算術平均粗度Ra者為佳，更理想為0.5nm以上60nm以下、又更理想為1.0nm以上50nm以下、特別理想為1.5nm以上40nm以下、最為理想為2.0nm以上30nm以下。如此，載體12表面之算術平均粗度越小，在與金屬層18之剝離層16相反側的表面(金屬層18之外側表面)中可帶來期望為低之算術平均粗度Ra，經由此，在使用配線用範圍W上之金屬層18所形成之配線中，成為適合於形成高度微細化之配線圖案(例如，線路/空間(L/S)為自0.1μm/0.1μm至5μm/5μm)之構成。
經由期望而設置之中間層14係亦可為1層構成，或2層以上之構成。對於中間層14則以2層以上的層所構成之情況，中間層14係包含：設置於載體12正上方之第1中間層14a，和鄰接設置於剝離層16的第2中間層14b。第1中間層14a係從確保與載體12之密著性的點，以選自Ti、Cr、Al及Ni所成的群之至少1種的金屬所構成的層為佳。第1中間層14a係亦可為純金屬，或合金。第1中間層14a之厚度係5nm以上500nm以下者為佳，而更理想為10nm以上300nm以下、又更理想為18nm以上200nm以下、特別理想為20nm以上100nm以下。第2中間層14b係從將與剝離層16之剝離強度控制為所期望值的點，以Cu所構成的層者為佳。第2中間層14b之厚度係5nm以上500nm以下者為佳，而更理想為10nm以上400nm以下、又更理想為15nm以上300nm以下、特別理想為20nm以上200nm以下。對於第1中間層14a與第2中間層14b之間係存在有其他的介入存在層亦可，而作為介入存在層之構成材料的例係可舉出：選自Ti、Cr、Mo、Mn、W及Ni所成的群之至少1種的金屬和與Cu之合金等。另一方面，對於中間層14為1層構成之情況，係將上述之第1中間層14a作為中間層直接採用亦可，而將第1中間層14a及第2中間層14b，以1層之中間合金層而置換亦可。此中間合金層係以選自Ti、Cr、Mo、Mn、W、Al及Ni所成的群之至少1種的金屬之含有量為1.0at%以上，且Cu含有量為30at%以上之銅合金所構成者為佳。中間合金層之厚度係5nm以上500nm以下者為佳，而更理想為10nm以上400nm以下、又更理想為15nm以上300nm以下、特別理想為20nm以上200nm以下。然而，上述之各層的厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而進行測定的值。構成中間層14之金屬係含有因原料成分或成膜工程等引起之不可避不純物亦可。另外，雖未特別限制，但在中間層14之成膜後暴露於大氣之情況，因此等而引起而混入的氧之存在係被容許。中間層14係亦可由任何的方法所製造者，但經由使用金屬標靶的射頻磁控濺鍍法而形成的層則在可提升膜厚分布的均一性的點而特別理想。
剝離層16係對於載體12，及存在之情況係作為將中間層14的剝離作為可能，乃至容易的層。剝離層16係亦可為有機剝離層及無機剝離層之任一。作為使用於有機剝離層之有機成分的例，可舉出：含氮有機化合物，含硫磺有機化合物，羧酸等。作為含氮有機化合物的例係可舉出：三唑化合物，咪唑化合物等。另一方面，作為使用於無機剝離層之無機成分的例係可舉出：Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo之至少一種類以上之金屬氧化物，碳等。在此等之中，剝離層16係主要含有碳所成的層則從剝離容易性或膜形成性的點等而為理想，更理想係主要由碳或碳化氫所成的層，又更理想係硬質碳膜之非晶質碳所成的層。此情況，剝離層16(即，碳層)係經由XPS而加以測定之碳濃度為60原子%以上者為佳，更理想為70原子%以上、又更理想為80原子%以上、特別理想為85原子%以上。碳濃度之上限值係未特別加以限定，而亦可為100原子%，但現實為98原子%以下。剝離層16(特別是碳層)係可含有不可避不純物(例如，來自環境等之周圍環境的氧，碳，氫等)。另外，對於剝離層16(特別是碳層)係因之後所層積之金屬層18等之成膜手法引起而有混入金屬原子。碳係與載體之相互擴散性及反應性為小，而即使受到由超過300℃之溫度的沖壓加工等，亦可防止在金屬層與接合界面之間的經由高溫加熱之金屬結合的形成，而維持載體之剝離除去為容易之狀態者。此剝離層16係經由濺鍍等之氣相法而形成的層則從抑制非晶質碳中的過度之不純物的點，其他的層之連續生產性的點等而為理想。剝離層16(特別是碳層)之厚度係1nm以上20nm以下為佳，而更理想為1nm以上10nm以下。此厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而測定的值。
剝離層16係含有金屬氧化物層及碳層，或含有金屬氧化物層及碳的層亦可。特別是附載體金屬箔10包含中間層14之情況，碳層則貢獻於載體12之安定的剝離同時，可抑制金屬氧化物層伴隨來自中間層14及金屬層18之金屬元素的加熱之擴散，作為結果，例如在以350℃以上之高溫進行加熱之後，亦成為可保持安定之剝離性。金屬氧化物層係包含Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo及由此等之組合所構成之金屬的氧化物的層為佳。金屬氧化物層係使用金屬標靶，經由在氧化性環境下，進行濺鍍之反應性濺鍍法而形成的層，但從經由成膜時間的調整而可容易控制膜厚的點為特別理想。金屬氧化物層的厚度係0.1nm以上100nm以下為佳。作為金屬氧化物層之厚度的上限值係更理想為60nm以下、又更理想為30nm以下、特別理想為10nm以下。此厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而測定的值。層積金屬氧化物層及碳層的順序係無特別限定。剝離層16係金屬氧化物層及碳層之邊界則在未明確特定之混相(即，含有金屬氧化物及碳的層)之狀態而存在亦可。
同樣，從在以高溫之熱處理後，亦保持安定之剝離性的觀點，剝離層16係亦可為鄰接於金屬層18側的面為氟化處理面及/或氮化處理面之金屬含有層。對於金屬含有層係氟的含有量及氮的含有量的和為1.0原子%以上之範圍(以下，稱為「(F+N)範圍」則遍布存在於10nm以上之厚度為佳，而(F+N)範圍係存在於金屬含有層的金屬層18側為佳。(F+N)範圍之厚度(SiO 2換算)係作為經由使用XPS而進行附載體金屬箔10之深度方向元素分析而特定的值。氟化處理面乃至氮化處理面係可經由反應性離子蝕刻(RIE：Reactive ion etching)，或反應性濺鍍法而理想形成者。另一方面，含於金屬含有層之金屬元素係具有負的標準電極電位者為佳。作為含於金屬含有層之金屬元素的理想例係可舉出：Cu、Ag、Sn、Zn、Ti、Al、Nb、Zr、W、Ta、Mo及此等之組合(例如，合金或金屬間化合物)。在金屬含有層之金屬元素的含有率係50原子%以上100原子%以下者為佳。金屬含有層係亦可為由1層所構成之單層，或由2層以上所構成之多層。金屬含有層之厚度係10nm以上1000nm以下者為佳，而更理想為30nm以上500nm以下、又更理想為50nm以上400nm以下、特別理想為100nm以上300以下。金屬含有層本身的厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而測定的值。
金屬層18係由金屬所構成的層。金屬層18係亦可為1層構成，或2層以上之構成。對於金屬層18則以2層以上的層所構成之情況，金屬層18係可為於與剝離層16之載體12相反的面側，依序層積有自第1金屬層18a至第m金屬層(m係2以上的整數)為止之各金屬層之構成。金屬層18全體之厚度係1nm以上2000nm以下者為佳，而理想為100nm以上1500nm以下、更理想為200nm以上1000nm以下、又更理想為300nm以上800nm以下，特別理想為350nm以上500nm以下。金屬層18的厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而測定的值。以下，對於金屬層18以第1金屬層18a及第2金屬層18b之2層而加以構成的例，進行說明。
第1金屬層18a係如為對於附載體金屬箔10而言，賦予蝕刻停止機能或反射防止機能等之所期望的機能者為佳。作為構成第1金屬層18a之金屬的理想例係可舉出：Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、Mo及此等之組合，更理想係Ti、Zr、Al、Cr、W、Ni、Mo及此等之組合，又更理想為Ti、Al、Cr、Ni、Mo及此等之組合，特別理想係Ti、Mo及此等之組合。此等元素係對於急速蝕刻液(例如，銅急速蝕刻液)而言具有不會溶解之性質，其結果，可對於急速蝕刻液而言呈現優越之耐藥品性者。隨之，第1金屬層18a係成為較後述的第2金屬層18b，不易經由急速蝕刻液而蝕刻的層，因此，可作為蝕刻停止層而發揮機能。另外，構成第1金屬層18a之上述的金屬係亦具有防止光的反射之機能之故，第1金屬層18a係亦可作為在畫像檢查(例如，自動畫像檢査(AOI)中，為了使辨識性提升之反射防止層而發揮機能。第1金屬層18a係亦可為純金屬，或合金。構成第1金屬層18a之金屬係含有因原料成分或成膜工程等引起之不可避不純物亦可。另外，上述金屬之含有率的上限係未特別限定，而亦可為100原子%。第1金屬層18a係經由物理氣相沉積(PVD)法而形成的層者為佳，更理想係經由濺鍍而形成的層。第1金屬層18a之厚度係1nm以上500nm以下者為佳，而更理想為10nm以上400nm以下、又更理想為30nm以上300nm以下、特別理想為50nm以上200nm以下。
作為構成第2金屬層18b之金屬的理想例係可舉出：第4族、第5族、第6族、第9族、第10族及第11族之過渡元素，Al，以及此等組合(例如，合金或金屬間化合物)，更理想為第4族及第11族之過渡元素、Al、Nb、Co、Ni、Mo、及此等組合，又更理想為第11族之過渡元素、Ti、Al、Mo、及此等組合，特別理想為Cu、Ti、Mo、及此等組合，最理想為Cu。第2金屬層18b係可由任何方法而所製造者，例如，經由無電解金屬鍍敷法及電解金屬鍍敷法等之濕式成膜法，濺鍍及真空蒸鍍等之物理氣相沉積(PVD)法，化學氣相成膜，或此等之組合而形成之金屬箔即可。特別理想之第2金屬層18b係從容易對應於經由極薄化之微距化的觀點，經由濺鍍法或真空蒸鍍等之物理氣相沉積(PVD)法而形成的金屬層，而最為理想係經由濺鍍法而製造之金屬層。另外，第2金屬層18b係為無粗化之金屬層者為佳。另一方面，對於使用附載體金屬箔10於印刷配線板的製造之情況，第2金屬層18b係亦可為只要未對於印刷配線板製造時之配線圖案形成帶來障礙，而經由預備性粗化或軟蝕刻處理或洗淨處理，氧化還原處理而產生二次性的粗化者即可。從對應於如上述之微距化的觀點，第2金屬層18b之厚度係10nm以上1000nm以下為佳，而更理想為20nm以上900nm以下、又更理想為30nm以上700nm以下、又再更理想為50nm以上600nm以下，特別理想為70nm以上500nm以下、最為理想係100nm以上400nm以下。如此範圍內之厚度的金屬層係經由濺鍍法而製造者則在成膜厚度的面內均一性，或以薄片狀或滾筒狀之生產性的觀點而為理想。
與第2金屬層18b之第1金屬層18a相反側的表面(金屬層18之外側表面)則依據JIS B 0601-2001而所測定之算術平均粗度Ra為1.0nm以上100nm以下者為佳，更理想為2.0nm以上40nm以下、又更理想為3.0nm以上35nm以下、特別理想為4.0nm以上30nm以下、最為理想為5.0nm以上15nm以下。如此算術平均粗度越小，可作為在例如使用金屬層18之配線用範圍W所形成之配線中，適合於形成高度微細化之配線圖案(例如，線路/空間(L/S)為自0.1μm/0.1μm至5μm/5μm)之構成者。
對於金屬層18為1層構成之情況，作為金屬層18而直接採用上述之第2金屬層18b者為佳。另一方面，對於金屬層18為m層(m係3以上的整數)構成之情況，可將金屬層18之第1金屬層18a至第(m-1)金屬層為止，作為上述之第1金屬層18a之構成者為佳，而將金屬層18之最外層，即第m金屬層，作為上述之第2金屬層18b之構成者為佳。
對於附載體金屬箔10係將在切斷處，金屬層18則呈成為不易自載體12剝離之範圍，作為余白部分而設置亦可。即，在形成配線於附載體金屬箔10之後，安裝晶片等時，安裝設備則呈成為可處理之尺寸，切斷附載體金屬箔10，進行縮減為例如數十mm角至數百mm角程度。此點，露出於附載體金屬箔10之切斷面的剝離層16之剝離強度為低之故，經由切斷時乃至切斷後的負荷，有著金屬層18自載體12剝離之情況。因此，由對於附載體金屬箔，作為余白部分而設置載體-金屬層間之剝離強度為高之範圍(例如，依照JIS Z 0237-2009所測定之剝離強度為30gf/cm以上3000gf/cm以下之範圍)，或載體-金屬層間未剝離之範圍(例如未存在有剝離層之範圍)者，可有效防止自切斷面不希望金屬層18之剝離。上述剝離強度為高之範圍係例如，對於本來平坦之載體12表面，進行粗化處理等，將依照JIS B 0601-2001所測定之最大高度Rz為1.0μm以上30.0μm以下之凹凸範圍，形成為特定的圖案形狀(例如，格子狀，柵狀或十字狀)之後，可經由層積各種層而形成。如此之粗化處理係由配合於構成載體12表面的對準標記之加工部的形成而進行者，製造效率則提升。另一方面，上述未剝離之範圍係例如，(i)可經由以自載體12表面懸浮之狀態，保持配置構成為特定圖案形狀之框架，將各種層進行成膜而形成者。或者，(ii)於載體12上，將各種層進形成膜而得到暫定之附有玻璃載體金屬箔之後，對於此暫定之附載體金屬箔而言，以雷射照射等之手法，經由對於特定圖案狀進行加熱而亦可形成者。
附載體金屬箔10之全體的厚度係未特別限定，但理想為500μm以上3000μm以下、更理想為700μm以上2500μm以下、又更理想為900μm以上2000μm以下、特別理想為1000μm以上1700μm以下。附載體金屬箔10之尺寸係未特別限定，但理想為10cm角以上、更理想為20cm角以上、又更理想為25cm角以上。附載體金屬箔10之尺寸的上限係未特別限定，但作為上限之一的基準，可舉出1000cm角。另外，附載體金屬箔10係在配線之形成前後，可以本身單獨處理之形態。
附載體金屬箔的製造方法 本發明之附載體金屬箔10係可經由(1)準備載體，(2)將載體的特定範圍進行加工，形成對準標記，(3)於載體上，將剝離層，金屬層等之各種層進行成膜而製造者。
(1)載體之準備 首先，準備載體12。載體12係由玻璃或陶瓷所構成為佳。一般而言，玻璃製品及陶瓷製品係對於平坦性優越之故，藉由剝離層16而層積於載體12上之金屬層18的配線用範圍W上的表面亦成為平坦的形狀，而配線用範圍W上的金屬層18之平坦面則可作為微細電路之形成。對於載體12之理想的材質或特性係如前述。然而，在以下的說明中，僅對於載體12之一方的表面，進行構成對準標記之加工部的形成，及各種層之成膜，但對於製造兩面附載體金屬箔之情況，對於載體12之另一方的表面，當然亦可進行同樣的操作，而進行構成對準標記之加工部的形成，及各種層之成膜。
(2)構成對準標記之加工部的形成 接著，加工載體12之表面的特定範圍，形成構成至少2個之對準標記的加工部，經由此而劃定至少2個之位置決定用範圍P。作為理想的加工方法的例，可舉出：蝕刻法，噴佈法，雷射刻蝕法，及此等之組合，從提升吞吐量的觀點，更理想為噴佈法，雷射刻蝕法，及此等之組合。特別是使用噴佈法而形成構成對準標記之加工部為佳，由如此作為，可更一層降低加工污染(例如，因加工而引起之載體的變質或異物的飛散等)。經由噴佈處理之加工係對於載體12表面的特定範圍(即，欲形成構成對準標記之加工部的範圍)而言，可經由自噴嘴投射粒子狀之媒體(投射材)而進行者。理想之噴嘴的吐出徑係0.1mm以上10.0mm以下，而更理想為0.2mm以上8.5mm以下。媒體的粒徑係1.0μm以上1000μm以下為佳，而更理想為10.0μm以上800μm以下，投射量係10g/分以上3000g/分以下為佳，而更理想為20g/分以上2000g/分以下。另外，理想之媒體的吐出壓力係0.01MPa以上1.0MPa以下，而更理想為0.05MPa以上0.8MPa以下。作為媒體的材質之理想例係可舉出：氧化鋁，鋯，碳化矽，鐵，鋁，鋅，玻璃，水蒸氣，綠天然焦，碳化硼。媒體之莫氏硬度係4以上為佳，更理想為5.5以上，又更理想為6.0以上。另外，作為經由蝕刻處理之加工的理想例係可舉出：使用含有氟酸(氟化氫酸)之溶液的濕式處理，及經由使用含有氟之處理氣體(例如，CF 4或SF 6等)之反應性離子蝕刻(RIE：Reactive ion etching)的乾式處理。另一方面，經由雷射刻蝕處理之加工係例如，可使用YAG雷射、YLF雷射、YVO 4雷射、碳酸氣體雷射、CW(連續振盪)雷射、及固體UV雷射等而進行者。加工條件係未特別加以限定，亦可直接採用公知的條件，而配合載體12之材質而適宜變更公知的條件亦可。
為了對於期望的範圍，選擇性進行加工(特別是噴佈處理或蝕刻處理)，而採用遮罩為佳。具體而言，在加工之前，對於載體12之表面的特定範圍(即，欲形成構成對準標記之加工部的範圍)以外的部分，形成遮蔽層為佳。此情況，在加工後，除去遮蔽層為佳。
(3)對於載體上之各種層的成膜 對於形成有構成對準標記之加工部側的載體12之表面，根據期望而將中間層14(例如，第1中間層14a及第2中間層14b)，剝離層16，及金屬層18(例如，第1金屬層18a及第2金屬層18b)進行成膜，經由此而形成配線用範圍W。中間層14(存在之情況)，剝離層16，及金屬層18之各層的成膜係從容易對應於經由極薄化之微距化的觀點，經由物理氣相沉積(PVD)法而進行者為佳。作為物理氣相沉積(PVD)法的例係可舉出：濺鍍法，真空蒸鍍法，及離子電鍍法等，但從可在0.05nm至5000nm為止之寬廣範圍進行膜厚控制的點，可遍布寬幅度乃至面積而確保膜厚均一性的點等，最理想為濺鍍法。特別是，由濺鍍法而形成中間層14(存在之情況)，剝離層16，及金屬層18之所有的層者，製造效率則變特別高。經由物理氣相沉積(PVD)法的成膜係如使用公知的氣相成膜裝置而依照公知的條件進行即可，未特別加以限定。例如，採用濺鍍法之情況，濺鍍方式係為射頻磁控濺鍍，2極濺鍍法，對向標靶濺鍍法等公知之種種方法即可，但射頻磁控濺鍍則在成膜速度為快，生產性高的點而為理想。濺鍍係亦可由DC(直流)及RF(高頻率)之任一的電源而進行。另外，標靶形狀亦可使用廣為人知之板型標靶，但從標靶使用效率的觀點，使用圓筒型標靶者為佳。以下，對於經由中間層14(存在之情況)，剝離層16，及金屬層18之各層的物理氣相沉積(PVD)法(理想係濺鍍法)之成膜，進行說明。然而，在以下的說明中，附載體金屬箔10係作為中間層14則由第1中間層14a及第2中間層14b所構成，而剝離層16則為碳層，金屬層18則由第1金屬層18a及第2金屬層18b所構成者。
經由第1中間層14a之物理氣相沉積(PVD)法(理想為濺鍍法)的成膜係使用以選自Ti、Cr、Al及Ni所成的群之至少1種的金屬所構成之標靶，在非氧化性環境下而經由射頻磁控濺鍍所進行者則在可提升膜厚分布均一性的點而為理想。標靶的純度係99.9wt%以上為佳。作為使用於濺鍍的氣體係使用氬氣等之非活性氣體者為佳。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可，未特別加以限定。另外，從未有異常放電或電漿照射不良等之稼動不佳，而連續性成膜之觀點，成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造，容量，真空泵的排氣容量，成膜電源的額定容量等，如由調整成膜電力，氬氣的流量者而進行設定即可。另外，濺鍍電力係考慮成膜之膜厚均一性，生產性等，而如在標靶之每單位面積0.05W/cm 2以上10.0W/cm 2以下之範圍內，作適宜設定即可。
經由第2中間層14b之物理氣相沉積(PVD)法(理想為濺鍍法)的成膜係使用銅標靶，在非氧化性環境下，經由射頻磁控濺鍍所進行者則在可提升膜厚分布均一性的點而為理想。銅標靶的純度係99.9wt%以上為佳。作為使用於濺鍍的氣體係使用氬氣等之非活性氣體者為佳。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可，未特別加以限定。另外，從未有異常放電或電漿照射不良等之稼動不佳，而連續性成膜之觀點，成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造，容量，真空泵的排氣容量，成膜電源的額定容量等，如由調整成膜電力，氬氣的流量者而進行設定即可。另外，濺鍍電力係考慮成膜之膜厚均一性，生產性等，而如在標靶之每單位面積0.05W/cm 2以上10.0W/cm 2以下之範圍內，作適宜設定即可。
經由剝離層16之物理氣相沉積(PVD)法(理想係濺鍍法)之成膜係使用碳標靶而在氬等之非活性環境下加以進行者為佳。碳標靶係由石墨所構成者為佳，但會含有不可避不純物(例如，來自環境等之周圍環境的氧或碳)。碳標靶之純度係99.99wt%以上為佳，更理想為99.999wt%以上。另外，從未有異常放電或電漿照射不良等之稼動不佳，而連續性成膜之觀點，成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造，容量，真空泵的排氣容量，成膜電源的額定容量等，如由調整成膜電力，氬氣的流量者而進行設定即可。另外，濺鍍電力係考慮成膜之膜厚均一性，生產性等，而如在標靶之每單位面積0.05W/cm 2以上10.0W/cm 2以下之範圍內，作適宜設定即可。
經由第1金屬層18a之物理氣相沉積(PVD)法(理想係濺鍍法)之成膜係使用以選自Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni及Mo所成的群之至少1種的金屬所構成之標靶，經由射頻磁控濺鍍法而進行者為理想。標靶的純度係99.9%以上為佳。特別是，經由第1金屬層18a之射頻磁控濺鍍法的成膜係在氬氣等之非活性氣體環境下，壓力0.1Pa以上20Pa以下而進行者為佳。濺鍍壓力係更理想為0.2Pa以上15Pa以下、又更理想為0.3Pa以上10Pa以下。然而，上述壓力範圍之控制係如因應裝置構造，容量，真空泵的排氣容量，成膜電源的額定容量等，經由調整成膜電力，氬氣的流量者而進行設定即可。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可，未特別加以限定。另外，濺鍍電力係考慮成膜之膜厚均一性，生產性等，而如在標靶之每單位面積1.0W/cm 2以上15.0W/cm 2以下之範圍內，作適宜設定即可。另外，在製膜時將載體溫度保持為一定者則在容易得到安定之膜特性(例如，膜阻抗或結晶尺寸)的點而為理想。成膜時之載體溫度係在25℃以上300℃以下之範圍內進行調整者為佳，更理想為40℃以上200℃以下、又更理想為50℃以上150℃以下之範圍內。
經由第2金屬層18b之物理氣相沉積(PVD)法(理想係濺鍍法)之成膜係使用以選自Cu、Au、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni及Mo所成的群之至少1種的金屬所構成之標靶，在氬等之非活性環境下而進行者為理想。銅標靶等之金屬標靶係由金屬銅等之金屬所構成者為佳，但會含有不可避不純物。金屬標靶之純度係99.9%以上為佳，更理想為99.99%，又更理想為99.999%以上。為了避免第2金屬層18b之氣相成膜時之溫度上升，在濺鍍時，可設置平台之冷卻機構。另外，從未有異常放電或電漿照射不良等之稼動不佳，而安定成膜之觀點，成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造，容量，真空泵的排氣容量，成膜電源的額定容量等，如由調整成膜電力，氬氣的流量者而進行設定即可。另外，濺鍍電力係考慮成膜之膜厚均一性，生產性等，而如在標靶之每單位面積0.05W/cm 2以上10.0W/cm 2以下之範圍內，作適宜設定即可。
附載體金屬箔之使用方法(配線的形成方法) 可使用本發明之附載體金屬箔10而形成配線(例如，再配線層)。即，如根據本發明之理想形態，提供：使用附載體金屬箔10而歷經曝光及顯像，形成配線的方法。此方法係包含：先行於曝光，將附載體金屬箔10之位置決定用範圍P作為基準而進行位置校準的工程。另外，此方法係個別進行電路寬度不同之複數的電路(理想係具有微細電路與初步電路)之曝光，且同時進行該複數的電路之顯像。以下，對於使用本發明之附載體金屬箔10的再配線層之理想的形成方法之一例，進行說明。此方法係包含：(1)層積光阻劑於附載體金屬箔，(2)在第一位置校準後，進行初步電路用的曝光，(3)在第二位置校準後，進行微細電路用之曝光，(4)進行顯像而形成光阻圖案之後，(5)進行電路形成者。
(1)光阻劑之層積 如圖8(i)所示，於附載體金屬箔10之金屬層18的表面，層積光阻劑20。光阻劑20係可使用一般使用於再配線層之製造的公知材料。光阻劑20係亦可為負片型及正片型之任一，而亦可為薄膜形式及液狀形式之任一。光阻劑20係為感光性薄膜為佳，例如為感光性乾膜。
(2)初步電路用的曝光 欲形成對於晶片安裝必要之粗設計，而於光阻劑20之配線用範圍W上的表面，進行初步電路用之曝光。另外，先行於初步電路用的曝光，將附載體金屬箔10之位置決定用範圍P作為基準而進行第一位置校準。經由此，如圖8(ii)所示，形成初步電路用曝光部20a。初步電路用的曝光係使用曝光區域廣(例如，250mm角)曝光裝置而進行為佳。作為曝光裝置之曝光方式的例係可舉出：步進方式及Laser Direct Imaging(LDI)方式，但從曝光解像度的觀點，理想為步進方式。另外，作為使用於步進方式之曝光裝置的光罩的例係可舉出：玻璃光罩或Cr光罩等，但從高精確度進行曝光的觀點，使用Cr光罩為佳。
(3)微細電路用的曝光 接著，對於光阻劑20之配線用範圍W上的表面，進行微細電路用的曝光。另外，先行於微細電路用的曝光，將附載體金屬箔10之位置決定用範圍P作為基準而進行第二位置校準。經由此，如圖8(iii)所示，形成微細電路用曝光部20b。微細電路用的曝光裝置之曝光方式係步進方式為佳，而使用於步進方式之曝光裝置的光罩係Cr光罩為佳。在此，使用於初步電路用之曝光的曝光區域廣的曝光裝置係通常對於曝光解像度為差之故，使用同一曝光裝置而進行初步電路用的曝光與微細電路用的曝光情況係一般為困難。此點，由存在有位置決定用範圍P於附載體金屬箔10本身者，即使使用個別的曝光裝置情況，亦可將同一的對準標記作為基準而高精確度進行位置校準。其結果，未有如以往歷經2階段之曝光顯像，而成為可以1次的顯像，同時形成初步電路用及微細電路用之光阻圖案。從上述的觀點，經由本發明之方法而形成之再配線層係對於微細電路之最小電路寬度F而言之初步電路之最大電路寬度R的比R/F為2.0以上500以下為佳，而更理想為5.0以上300以下、又更理想為10以上100以下。然而，對於可使用同一曝光裝置而進行初步電路用的曝光與微細電路用的曝光情況(例如，上述比R/F為小之情況)，係當然可使用同一曝光裝置而進行初步電路用的曝光與微細電路用的曝光。
(4)光阻圖案的形成 如圖8(iv)所示，經由進行光阻劑20之顯像之時，形成由初步電路用圖案22a及微細電路用圖案22b所構成之光阻圖案22。顯像係如使用市售的顯像液等而依照一般使用於再配線層之製造的公知手法及條件即可，未特別限定。如此，使用本發明之附載體金屬箔之再配線層的理想形成方法係個別進行微細電路用之曝光與初步電路用之曝光，且同時進行微細電路及初步電路的顯像者，經由此，可以1階段的電路形成處理，同時形成初步電路及微細電路。
(5)再配線層之形成 對於光阻圖案22間施以電性鍍敷(例如，電鍍銅)之後，剝離光阻圖案22，再經由蝕刻而除去經由光阻圖案22的剝離而露出之金屬層18的不要部分(即，未形成配線圖案的部分)，形成具有初步電路及微細電路之第1配線層。之後，於形成有附載體金屬箔10之第1配線層的面，交互形成絕緣層及第n配線層(n係2以上的整數)。如此作為，可得到形成有包含絕緣層與形成於該絕緣層之內部及/或表面的配線層的層之再配線層的無芯支持體者。在本工程之各種操作係如依照一般使用於再配線層之製造的公知手法及條件即可，未特別限定。
再配線層之形成後，進行搭載晶片等之電子元件於再配線層上的工程，製造半導體封裝亦可。另外，經由公知的手法而除去載體12，中間層14(存在之情況)及剝離層16亦可。如前述，如此在形成再配線層之後，進行晶片的安裝之處理係稱為RDL-First法的手法。如根據此工法，在進行晶片的安裝之前，可進行無芯支持體表面之配線層或之後所層積之各堆積配線層之電性檢查之故，可避開各配線層之不良部分而僅對於良品部分安裝晶片。其結果，RDL-First法在可迴避晶片之浪費使用的點，與逐次層積配線層於晶片表面之工法的Chip-First法等做比較時，經濟上而為有利。另外，作為搭載於作為任意工程所想定之再配線層上之電子元件的例，係可舉出半導體元件，晶片電容器，阻抗體等。作為電子元件搭載方式的例，係可舉出覆晶安裝方式，晶片接合方式等。覆晶安裝方式係進行電子元件之安裝墊片，和再配線層之接合的方式。對於此安裝墊片上係形成有柱狀電極(柱狀體)或焊錫突起電極等亦可，而在安裝前，於再配線層表面貼上封閉樹脂膜之NCF(Non-Conductive Film)等亦可。接合係使用焊錫等之低熔點金屬而加以進行者為佳，但使用向異導電性薄膜等亦可。晶片接合接著方式係對於再配線層而言，接著與電子元件之安裝墊片面相反側的面之方式。對於此接著係使用含有熱硬化性樹脂與熱傳導性的無機充填物之樹脂組成物的電糊或薄膜者為佳。 [實施例]
經由以下的例，更具體地說明本發明。
例1 如圖1所示，於載體12上形成構成對準標記之加工部之後，依序將作為中間層14(第1中間層14a及第2中間層14b)、剝離層16之碳層，及金屬層18(第1金屬層18a及第2金屬層18b)進行成膜而製作附載體金屬箔10。具體的步驟係如以下。
(1) 載體之準備 作為載體12而準備200mm×250mm，厚度為1.1mm之玻璃薄板(材質：鈉鈣玻璃)。
(2) 構成對準標記之加工部的形成 於載體12的表面，將遮蔽層，形成為相互隔離而配置直徑400μm之6個圓形狀加工範圍(露出部分)之圖案。此遮蔽層的形成係使用感光性薄膜，經由滾輪層積而進行。接著，使用增壓鼓風裝置(股份有限公司ALPS ENGINEERING製、BSP-50D)對於在遮蔽層被覆有上述圓形狀加工範圍以外的部分之載體12表面而言，由呈形成有目的的深度200μm的孔，自吐出徑0.4mm的噴嘴，以0.5MPa以上之吐出壓力投射2~5秒鐘粒徑0.05mm的媒體(材質：綠天然焦)者，對於載體12之露出部分進行噴佈處理。如此作為，於載體12之表面，作為構成對準標記之加工部而形成6個凹部12a，劃定位置決定用範圍P。之後，除去遮蔽層。
(3) 第1中間層之形成 於載體12之上述表面(形成有凹部側的面)，作為第1中間層14a，由以下的裝置及條件，經由濺鍍而形成厚度100nm的鈦層。 - 裝置：枚葉式射頻磁控濺鍍裝置(Canon Tokki股份有限公司製，MLS464) - 標靶：直徑8英寸(203.2mm)之鈦標靶(純度99.999%) - 到達真空度：不足1×10 -4Pa - 載氣：Ar(流量：100sccm) - 濺鍍壓：0.35Pa - 濺鍍電力：1000W(3.1W/cm 2) - 成膜時温度：40℃
(4) 第2中間層之形成 於第1中間層14a上，作為第2中間層14b，由以下的裝置及條件，經由濺鍍而形成厚度100nm之Cu層。 - 裝置：枚葉式DC濺鍍裝置(Canon Tokki股份有限公司製，MLS464) - 標靶：直徑8英寸(203.2mm)之Cu標靶(純度99.98%) - 到達真空度：不足1×10 -4Pa - 氣體：氬氣(流量：100sccm) - 濺鍍壓：0.35Pa - 濺鍍電力：1000W(6.2W/cm 2) - 成膜時温度：40℃
(5) 碳層的形成 於Cu層上，作為剝離層16，由以下的裝置及條件，經由濺鍍而形成厚度6nm之非晶質碳層。 - 裝置：枚葉式DC濺鍍裝置(Canon Tokki股份有限公司製，MLS464) - 標靶：直徑8英寸(203.2mm)之碳標靶(純度99.999%) - 到達真空度：不足1×10 -4Pa - 載氣：Ar(流量：100sccm) - 濺鍍壓：0.35Pa - 濺鍍電力：250W(0.7W/cm 2) - 成膜時温度：40℃
(6) 第1金屬層之形成 於剝離層16之表面，作為第1金屬層18a，由以下的裝置及條件，經由濺鍍而形成厚度100nm之鈦層。 - 裝置：枚葉式DC濺鍍裝置(Canon Tokki股份有限公司製，MLS464) - 標靶：直徑8英寸(203.2mm)之鈦標靶(純度99.999%) - 載氣：Ar(流量：100sccm) - 到達真空度：不足1×10 -4Pa - 濺鍍壓：0.35Pa - 濺鍍電力：1000W(3.1W/cm 2)
(7) 第2金屬層之形成 於第1金屬層18a上，作為第2金屬層18b，由以下的裝置及條件，經由濺鍍而形成膜厚300nm之Cu層，得到附載體金屬箔10。 - 裝置：枚葉式DC濺鍍裝置(Canon Tokki股份有限公司製，MLS464) - 標靶：直徑8英寸(203.2mm)之Cu標靶(純度99.98%) - 到達真空度：不足1×10 -4Pa - 載氣：Ar(流量：100sccm) - 濺鍍壓：0.35Pa - 濺鍍電力：1000W(3.1W/cm 2) - 成膜時温度：40℃
(8)對準標記之測定 使用雷射顯微鏡(OLYMPUS股份有限公司製LEXT OLS3000)，對於構成對準標記之凹部12a進行觀察。經由進行觀察像的畫像解析，測定凹部12a之最大深度d，平面視凹部12a時之外徑φ、載體12之主面s與凹部12a之內壁面的接線t所成角度θ、以及凹部12a之開放端的曲率半徑r。對於解析係並用搭載於上述顯微鏡之手段，及畫像解析軟體ImageJ。對於各參數，算出在3個圓形狀加工範圍而測定的值之平均值。結果係如表1所示。然而，凹部12a之形狀係認為在層積各種層於載體上之後(即，構成對準標記之凹部)亦實質上相同。
例2 在對準標記之形成工程中，經由適宜變更噴佈處理的條件，而使載體12之主面s與凹部12a之內壁面的接線t所成角度θ、及凹部12a之開放端的曲率半徑r變化以外係與例1同樣作為而進行附載體金屬箔10之製作。另外，構成對準標記之凹部的測定亦與例1同樣作為而進行。
例3~5 在對準標記之形成工程中，取代噴佈處理，而經由雷射刻蝕處理，形成構成6個對準標記之凹部以外係與例1同樣作為而進行附載體金屬箔10之製作。另外，構成對準標記之凹部的測定亦與例1同樣作為而進行。雷射刻蝕處理係對於在載體12之表面，相互隔離之6個地點而言，經由以下條件而照射固體UV雷射而進行。 [雷射加工條件] - 裝置：Toray Engineering股份有限公司製雷射圖案化裝置 - 輸出：35mW - 波長：355nm - 目的口徑：400μm(例3及4)或2000μm(例5) - 目的深度：200μm(例3及5)或100μm(例4)
評估 對於例1~5之附載體金屬箔10，如以下所示，進行各種評估。評估結果係如表1所示。
＜評估1：曝光顯像性能＞ 經由以下步驟而評估附載體金屬箔10之曝光顯像性能。如圖8所示，於附載體金屬箔10之第2金屬層18b上，層積光阻劑20。將此附載體金屬箔10搬入至初步電路用曝光裝置(日本牛尾電機股份有限公司、UX-5系列)。由初步電路用曝光裝置而進行在附載體金屬箔10之位置決定用範圍P的圖案資訊之檢出及位置校準，對於配線用範圍W上的表面而言，以電路寬度成為100μm之圖案進行曝光。之後，馬上將附載體金屬箔10，自初步電路用曝光裝置移入至微細電路用曝光裝置(日本牛尾電機股份有限公司、UX-7系列)。由微細電路用曝光裝置而進行在附載體金屬箔10之位置決定用範圍P的圖案資訊之檢出及位置校準，對於配線用範圍W上的表面而言，以電路寬度成為2μm之圖案進行曝光。對於附載體金屬箔10，以公知的條件進行顯像，形成由初步電路用圖案22a及微細電路用圖案22b所構成之光阻圖案22。對於光阻圖案22形成後之附載體金屬箔10，以公知的條件進行電鍍銅，之後剝離光阻圖案22。以公知的條件而蝕刻除去經由光阻圖案22之剝離而露出之金屬層18的不要部分。由如此作為，於附載體金屬箔10上，形成電路寬度100μm之初步電路及電路寬度2μm之微細電路。由SEM而觀察電路形成後之附載體金屬箔10。其結果，在例1~5之任一的附載體金屬箔10中，均可確認到如同作為目的的設計而形成有初步電路及微細電路。
＜評估2：載體的斷裂頻率＞ 經由以下步驟而評估載體12之斷裂頻率。首先，準備5片100mm×100mm，厚度1.1mm的玻璃薄片(材質：鈉鈣玻璃)，各以與例1~5同樣的條件，形成構成9個對準標記之凹部。構成各對準標記之凹部之目的位置(中心點)係將玻璃薄片之1個角(端部)的座標，訂定為基準點(0,0)，再將位置於其對角的角之座標作成(100,100)時，在(25,25)、(50,25)、(75,25)、(25,50)、(50,50)、(75,50)、(25,75)、(50,75)、及(75,75)之座標作為顯示各自的地點。接著，對於形成構成對準標記之凹部的玻璃薄片，及作為比較對象，未形成構成對準標記之凹部的玻璃薄片(100mm×100mm、厚度1.1mm、材質：鈉鈣玻璃)，實施依照規格編號：ASTM C1499-01之玻璃的彎曲試驗。對於未形成構成對準標記之凹部的玻璃薄片之面強度而言，算出形成構成對準標記之凹部的玻璃薄片的面強度的比，由以下的基準而分等級。 - 評估A：面強度的比為0.9以上 - 評估B：面強度的比為0.7以上，不足0.9 - 評估C：面強度的比為不足0.7
＜評估3：對準標記之辨識性＞ 經由以下的步驟而評估對準標記之辨識性。與評估2同樣，對於5片的玻璃薄片，以和例1~5同樣的條件而形成構成9個對準標記之凹部之後，以例1的條件，依序將中間層14(第1中間層14a及第2中間層14b)、作為剝離層16之碳層，及金屬層18(第1金屬層18a及第2金屬層18b)進行成膜而製作附載體金屬箔10。之後，使用上述曝光裝置，反覆10次辨識所形成之對準標記，測定對準標記之中心點的尺寸誤差。接著，算出尺寸誤差之平均值，由以下的基準而分等級。 - 評估A：尺寸誤差的平均值為不足±50μm - 評估B：尺寸誤差的平均值為±50μm以上，不足±150μm - 評估C：尺寸誤差的平均值為±150μm以上
＜評估4：加工污染＞ 經由以下的步驟而評估加工污染的評估。與評估2同樣，對於5片的玻璃薄片，以和例1~5同樣的條件而形成構成9個對準標記之凹部之後，以雷射顯微鏡，進行構成對準標記之凹部周圍的觀察(最大5mm×5mm視野)。將對於凹部周圍所觀察之變色擴散的程度，由以下的基準而分等級。 - 評估A：於凹部的周邊無變色，或於凹部的周邊雖有變色，但其變色收在自凹部的外緣不足5μm之範圍內。 - 評估B：於凹部的周邊雖有變色，但其變色收在自凹部的外緣100μm以下之範圍內。 - 評估C：於凹部的周邊有變色，而其變色波及至自凹部的外緣超過100μm之範圍。
Figure 02_image001
10:附載體金屬箔 12:載體 14:中間層 14a:第1中間層 14b:第2中間層 16:剝離層 18:金屬層 18a:第1金屬層 18b:第2金屬層 20:光阻劑 22:光阻圖案 22a:初步電路用圖案 22b:微細電路用圖案 P:位置決定用範圍 W:配線用範圍
[圖1]係顯示本發明之附載體金屬箔的一形態之上面模式圖。 [圖2]係顯示在圖1所示之附載體金屬箔之A-A’線剖面的層構成之一例的剖面模式圖。 [圖3]係在圖2所示之附載體金屬箔的位置決定用範圍之擴大圖。 [圖4]係構成設置於載體之對準標記的加工部之擴大圖，而加工部為凹部之情況的圖。 [圖5]係構成設置於載體之對準標記的加工部之擴大圖，而包含加工部為凹部，和於凹部圍繞周圍之凸部之情況的圖。 [圖6]係為了說明圖4及5所示之凹部的最大深度d及外徑φ的圖。 [圖7]係在圖6中以點線所圍繞之部分的擴大圖，為了說明角度θ及曲率半徑r的圖。 [圖8]係為了說明對於本發明之附載體金屬箔進行曝光及顯像的步驟之一例的工程流程圖。
10:附載體金屬箔
P:位置決定用範圍
W:配線用範圍

Claims (13)

  1. 一種附有載體金屬箔，係具備載體、和設於前述載體之至少一方之面上之剝離層、和設於前述剝離層上之金屬層的附有載體金屬箔，其特徵係前述附有載體金屬箔係具有遍及於前述附有載體金屬箔之全域，存在前述載體、前述剝離層及前述金屬層之配線用領域、設於前述附有載體金屬箔之前述至少一方之面，伴隨曝光及顯影，形成使用於配線形成時之定位之對準標記之至少2個定位用領域；鄰接於前述載體之前述剝離層側之表面係具有0.1nm以上70nm以下之算術平均粗糙度Ra。
  2. 如請求項1記載之附有載體金屬箔，其中，前述對準標記之形狀為選自圓形、十字形及多角形所成群之至少一種。
  3. 如請求項1或2記載之附有載體金屬箔，其中，前述對準標記係具有設於前述載體之凹部。
  4. 如請求項3記載之附有載體金屬箔，其中，前述凹部之平面所視形狀為外徑50μm以上5000μm以下之圓形。
  5. 如請求項3記載之附有載體金屬箔，其中，前述載體之主面、和前述凹部之內壁面之接線所成角度為40°以上。
  6. 如請求項3記載之附有載體金屬箔，其 中，前述凹部之開放端為圓形，該圓形開放端之曲率半徑為100μm以下。
  7. 如請求項1或2記載之附有載體金屬箔，其中，前述對準標記係具有2個以上200個以下。
  8. 如請求項1或2記載之附有載體金屬箔，其中，前述載體係以玻璃或陶瓷所構成。
  9. 一種附有載體金屬箔之使用方法，係使用記載於請求項1~8之任一項之附有載體金屬箔，經過曝光及顯影，形成配線之方法，其特徵係包含在曝光之前，以前述附有載體金屬箔之前述定位用領域為基準，進行定位之工程；各別進行電路寬度之不同之複數之電路之曝光，且同時進行前述複數之電路之顯影，使用記載於請求項1~8之任一項之附有載體金屬箔，經過曝光及顯影，形成配線之方法。
  10. 如請求項9記載之方法，其中，形成前述配線之方法為形成再配線層之方法，前述複數之電路係具有電路寬度為0.1μm以上5μm以下之微細電路、和電路寬度為較5μm為500μm以下之粗糙電路。
  11. 如請求項10記載之方法，其中，對於前述微細電路之最小電路寬度F之前述粗糙電路之最大電路寬度R之比R/F為2.0以上500以下。
  12. 一種附有載體金屬箔之製造方法，係如請求項1~8之任一項記載之附有載體金屬箔的製造方法， 其特徵係依順序包含：準備至少一方之面具有0.1nm以上70nm以下之算術平均粗糙度Ra之載體的工程、和加工前述載體之前述至少一方之面之特定領域，形成構成至少2個之前述對準標記的加工部，由此分割至少2個定位用領域的工程、和於前述載體之前述至少一方之面，順序形成前述剝離層及前述金屬層的工程。
  13. 如請求項12記載之方法，其中，前述對準標記之形成係使用選自蝕刻法、噴砂法及雷射燒蝕法之至少一種方法加以進行。
TW111106139A 2019-05-20 2020-05-20 附載體金屬箔以及其使用方法及製造方法 TWI804203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-094333 2019-05-20
JP2019094333 2019-05-20

Publications (2)

Publication Number Publication Date
TW202224112A TW202224112A (zh) 2022-06-16
TWI804203B true TWI804203B (zh) 2023-06-01

Family

ID=73458280

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111106139A TWI804203B (zh) 2019-05-20 2020-05-20 附載體金屬箔以及其使用方法及製造方法
TW112115943A TW202333310A (zh) 2019-05-20 2020-05-20 附載體金屬箔以及其使用方法及製造方法
TW109116675A TWI759745B (zh) 2019-05-20 2020-05-20 附載體金屬箔以及其使用方法及製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112115943A TW202333310A (zh) 2019-05-20 2020-05-20 附載體金屬箔以及其使用方法及製造方法
TW109116675A TWI759745B (zh) 2019-05-20 2020-05-20 附載體金屬箔以及其使用方法及製造方法

Country Status (6)

Country Link
US (1) US20220223456A1 (zh)
EP (1) EP3975240A4 (zh)
JP (1) JP7142774B2 (zh)
KR (1) KR20210137176A (zh)
TW (3) TWI804203B (zh)
WO (1) WO2020235537A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744216A (en) * 2006-05-19 2007-12-01 Mikuni Electoron Co Ltd Method of manufacturing LCD apparatus by using halftone exposure method
US20080315373A1 (en) * 2007-06-25 2008-12-25 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of ic process after uv-blocking metal layer is formed over the whole wafer
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
US20120032356A1 (en) * 2008-12-24 2012-02-09 X-Fab Semiconductor Foundries Ag Production of high alignment marks and such alignment marks on a semiconductor wafer
TW201621978A (zh) * 2014-08-26 2016-06-16 尼康股份有限公司 元件製造方法及轉印基板
CN106298626A (zh) * 2016-08-11 2017-01-04 中国电子科技集团公司第四十研究所 一种用于微带电路的图形电镀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW380288B (en) * 1996-06-25 2000-01-21 Seiko Epson Corp Conductive pattern transfer printing method on film carrier and the mask and film carrier using the same
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US8365402B2 (en) * 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP5998644B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
CN106550554B (zh) 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744216A (en) * 2006-05-19 2007-12-01 Mikuni Electoron Co Ltd Method of manufacturing LCD apparatus by using halftone exposure method
US20080315373A1 (en) * 2007-06-25 2008-12-25 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of ic process after uv-blocking metal layer is formed over the whole wafer
US20120032356A1 (en) * 2008-12-24 2012-02-09 X-Fab Semiconductor Foundries Ag Production of high alignment marks and such alignment marks on a semiconductor wafer
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
TW201621978A (zh) * 2014-08-26 2016-06-16 尼康股份有限公司 元件製造方法及轉印基板
CN106298626A (zh) * 2016-08-11 2017-01-04 中国电子科技集团公司第四十研究所 一种用于微带电路的图形电镀方法

Also Published As

Publication number Publication date
TW202333310A (zh) 2023-08-16
US20220223456A1 (en) 2022-07-14
CN113826194A (zh) 2021-12-21
JP7142774B2 (ja) 2022-09-27
JPWO2020235537A1 (ja) 2021-12-02
KR20210137176A (ko) 2021-11-17
EP3975240A1 (en) 2022-03-30
TWI759745B (zh) 2022-04-01
WO2020235537A1 (ja) 2020-11-26
EP3975240A4 (en) 2022-09-07
TW202111883A (zh) 2021-03-16
TW202224112A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
TWI682694B (zh) 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法
JP2024061738A (ja) キャリア付金属箔、及びそれを用いたミリ波アンテナ基板の製造方法
TWI716837B (zh) 附玻璃載體銅箔及其製造方法
JP6806951B2 (ja) ガラスキャリア付銅箔及びその製造方法
KR102613885B1 (ko) 캐리어를 구비한 구리박
TWI804203B (zh) 附載體金屬箔以及其使用方法及製造方法
JP7212210B2 (ja) 配線基板の製造方法
JP7427846B1 (ja) キャリア付金属箔
TWI817577B (zh) 配線基板之製造方法