JP7212210B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP7212210B2
JP7212210B2 JP2022561204A JP2022561204A JP7212210B2 JP 7212210 B2 JP7212210 B2 JP 7212210B2 JP 2022561204 A JP2022561204 A JP 2022561204A JP 2022561204 A JP2022561204 A JP 2022561204A JP 7212210 B2 JP7212210 B2 JP 7212210B2
Authority
JP
Japan
Prior art keywords
layer
carrier
metal
device layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022561204A
Other languages
English (en)
Other versions
JPWO2022102182A1 (ja
Inventor
有紀子 北畠
威範 柳井
宜範 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2022102182A1 publication Critical patent/JPWO2022102182A1/ja
Application granted granted Critical
Publication of JP7212210B2 publication Critical patent/JP7212210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板の製造方法に関する。
近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚さの低減、及び配線板としてのより一層の軽量化が要求されている。
このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア基板を用いることなく、絶縁層と配線層とを交互に積層（ビルドアップ）して多層化する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付金属箔を使用することが提案されている。例えば、特許文献１（特開２００５－１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
また、特許文献１に示されるような埋め込み回路の微細化のため、金属層の厚さを１μｍ以下としたキャリア付金属箔が望まれる。そこで、金属層の厚さ低減を実現するため、スパッタリング等の気相法により金属層を形成することが提案されている。例えば、特許文献２（国際公開第２０１７／１５０２８３号）には、ガラスシート等のキャリア上に、剥離層、反射防止層、及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。また、特許文献３（国際公開第２０１７／１５０２８４号）には、ガラスシート等のキャリア上に、中間層（例えば密着金属層及び剥離補助層）、剥離層及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。特許文献２及び３には、所定の金属で構成される中間層を介在させることでキャリアの機械的剥離強度の優れた安定性をもたらすことや、反射防止層が望ましい暗色を呈することで、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させることも教示されている。
とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ－ＷＬＰ（Ｆａｎ－Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）やＰＬＰ（Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ－ＷＬＰやＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成した後にチップの実装及び封止を行い、その後に支持体を剥離する、ＲＤＬ－Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ－Ｆｉｒｓｔ）法と呼ばれる工法がある。例えば、特許文献４（特開２０１５－３５５５１号公報）には、ガラス又はシリコンウェハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。
ところで、コアレスビルドアップ法等を用いて作製した配線層付キャリアから、キャリアを剥離する際、配線層が大きく湾曲して断線や剥離を引き起こす結果、配線層の接続信頼性が低下することが起こりうる。そこで、かかる問題に対処したキャリアの除去方法が提案されている。例えば、特許文献５（特開２０２０－１１９９５２号公報）には、キャリアの表面に仮接着層を介して設けられたワーク（例えば、仮接着層に接する配線層と、配線層に接合された複数のチップと、各チップを封止するモールド層とを含む）からキャリアを除去する方法が開示されている。特許文献５に開示される方法では、ワークが設けられたキャリアの表面側に比べてキャリアの裏面側が側方に突出した段差部を形成し、ワークを上方から保持した状態で、段差部に下向きの力を加えることにより、ワークからキャリアを容易に除去できるとされている。また、特許文献６（特開２０２０－２７８８８号公報）には、キャリアの表面に仮接着層を介して設けられたワークからキャリアを除去する方法に関して、ワーク側からキャリアの外周縁に沿ってキャリアの裏面にまで達しない深さまで切削ブレードを切り込ませ、キャリアの裏面側が表面側より外向きに突出した段差部を形成することが開示されている。
特開２００５－１０１１３７号公報 国際公開第２０１７／１５０２８３号 国際公開第２０１７／１５０２８４号 特開２０１５－３５５５１号公報 特開２０２０－１１９９５２号公報 特開２０２０－２７８８８号公報
キャリアを剥離した後の配線層の表面に対して、回路パターンの露光転写を含むフォトリソグラフィプロセスを行うことがある。ここで、一般的な露光装置では、露光が行われるウェハやパネル等の対応サイズが定められており、この対応サイズに一致したウェハ等を用意することが求められる。すなわち、ウェハ等の大きさが所定の対応サイズから外れる場合（例えば対応サイズより小さい場合）、露光前の位置合わせの基準となるアライメントマークのずれが生じる結果、位置合わせが適切に行われず、その後の露光に支障を来すおそれがある。この点、特許文献５及び６に開示されるキャリアの剥離方法は、キャリア剥離時のデバイス層（例えば、配線層、電子素子（チップ）及びモールド層を含む）へのダメージは抑制されるものの、デバイス層自体の加工を伴う結果、サイズが必然的に小さくなってしまうため、加工後のデバイス層に対してフォトリソグラフィプロセスを精度良く行うことは困難である。
本発明者らは、今般、キャリア、剥離層、金属層及びデバイス層を順に備えた積層シートのデバイス層以外の部分に対して所定の切込み線を入れ、この切込み線から外側の外縁部分を除去してデバイス層に加圧可能露出部を形成させることにより、キャリア剥離時のデバイス層へのダメージを抑制でき、かつ、キャリア剥離後のデバイス層に対してフォトリソグラフィプロセスを精度良く実施可能な配線基板を製造できるとの知見を得た。
したがって、本発明の目的は、キャリア剥離時のデバイス層へのダメージを抑制でき、かつ、キャリア剥離後のデバイス層に対してフォトリソグラフィプロセスを精度良く実施可能な、配線基板の製造方法を提供することにある。
本発明の一態様によれば、配線基板の製造方法であって、
キャリア上に剥離層、金属層及びデバイス層を順に備えた積層シートを用意する工程と、
平面視した場合に前記デバイス層の輪郭よりも内側を通ってその両端が前記積層シートの端部に達するように、かつ、断面視した場合に前記キャリア、前記剥離層及び前記金属層を貫通するように、前記積層シートの前記キャリア側の表面から切込み線を入れる工程と、
前記キャリア、前記剥離層及び前記金属層における、前記切込み線から外側の外縁部分を除去し、それにより前記デバイス層の前記金属層側の表面の一部を露出させて前記キャリアの剥離を促進するための加圧可能露出部とする工程と、
を含む、方法が提供される。
本発明の他の一態様によれば、キャリア上に剥離層、金属層及びデバイス層を順に備えた、配線基板材料であって、
平面視した場合に前記デバイス層の輪郭よりも内側を通る少なくとも１本の線に沿って、前記キャリア、前記剥離層及び前記金属層の外縁部分が少なくとも１箇所欠けており、それにより前記デバイス層の前記金属層側の表面の一部が露出されている、配線基板材料が提供される。
本発明の配線基板の製造方法の一例を模式断面図で示す工程流れ図である。 図１Ａと対応する工程を、積層シートをキャリア側から見た模式上面図で示す工程流れ図である。 金属層の延出部分をデバイス層の輪郭に沿って予め切断する工程の一例を示す図であり、図１Ａ（ｉｉ）に示される工程よりも前の工程に相当する。 矩形状の積層シートにおける、（ｉ）切込み線の位置の一例と、（ｉｉ）当該切込み線から外側の外縁部分を除去した後の状態とを示す上面図である。 円板状の積層シートにおける、（ｉ）切込み線の位置の一例と、（ｉｉ）当該切込み線から外側の外縁部分を除去した後の状態とを示す上面図である。 積層シートからキャリアを剥離する工程の一例を示す図であり、図１Ａ（ｉｉｉ）に示される工程以降の工程に相当する。 従来の配線基板の製造方法の一例を模式断面図で示す工程流れ図であり、前半の工程（工程（ｉ）及び（ｉｉ））に相当する。 従来の配線基板の製造方法の一例を模式断面図で示す工程流れ図であり、図５に示される工程に続く後半の工程（工程（ｉｉｉ）及び（ｉｖ））に相当する。 キャリアがシリコンウェハである場合に、剥離による外部応力の進展する方向とへき開方位とが一致し、シリコンウェハにクラックが入る場合を上面図で示す工程流れ図であり、前半の工程（工程（ｉ）及び（ｉｉ））に相当する。 キャリアがシリコンウェハである場合に、剥離による外部応力の進展する方向とへき開方位とが一致し、シリコンウェハにクラックが入る場合を上面図で示す工程流れ図であり、図７Ａに示される工程に続く後半の工程（工程（ｉｉｉ）及び（ｉｖ））に相当する。 キャリアがシリコンウェハである場合に、剥離による外部応力の進展する方向とへき開方位とが不一致であり、シリコンウェハのクラックが抑制される場合を上面図で示す工程流れ図であり、前半の工程（工程（ｉ）及び（ｉｉ））に相当する。 キャリアがシリコンウェハである場合に、剥離による外部応力の進展する方向とへき開方位とが不一致であり、シリコンウェハのクラックが抑制される場合を上面図で示す工程流れ図であり、図８Ａに示される工程に続く後半の工程（工程（ｉｉｉ）及び（ｉｖ））に相当する。
配線基板の製造方法
本発明は配線基板の製造方法に関する。本発明の方法は、（１）積層シートの用意、（２）切込み線の形成、（３）加圧可能露出部の形成、（４）所望により行われるキャリアの剥離、及び（５）所望により行われる金属層の除去の各工程を含む。
以下、図面を参照しながら、工程（１）～（５）の各々について説明する。
（１）積層シートの用意
本発明の配線基板の製造方法の一例が図１Ａ及び１Ｂに示される。まず、図１Ａ（ｉ）に示されるように、キャリア１２上に剥離層１５、金属層１６及びデバイス層２０を順に備えた積層シート１０を用意する。剥離層１５は、キャリア１２上に設けられ、キャリア１２と金属層１６との剥離に寄与する層である。金属層１６は、剥離層１５上に設けられる金属で構成される層である。デバイス層２０は、金属層１６上に設けられる、デバイス機能を有する層である。
積層シート１０は、キャリア１２と剥離層１５との間に中間層１４をさらに有していてもよい。中間層１４、剥離層１５及び金属層１６の各々は、１層から構成される単層であってもよく、２層以上から構成される複層であってもよい。
キャリア１２は、ガラス、セラミックス、シリコン、樹脂、及び金属のいずれで構成されるものであってもよいが、好ましくはガラスキャリア、単結晶シリコンキャリア又は多結晶シリコンキャリアである。本発明の好ましい態様によれば、キャリア１２は、直径１００ｍｍ以上の円板状であり、より好ましくは直径２００ｍｍ以上４５０ｍｍ以下の円板状である。本発明の別の好ましい態様によれば、キャリア１２は、短辺が１００ｍｍ以上の矩形状であり、より好ましくは短辺が１５０ｍｍ以上６００ｍｍ以下で、かつ、長辺が２００ｍｍ以上６５０ｍｍ以下の矩形状である。
デバイス層２０は、配線層２０ａ、配線層２０ａ上に設けられた電子素子２０ｂ、及び少なくとも電子素子２０ｂを包囲するモールド層２０ｃを含むのが好ましく、より好ましくは、モールド層２０ｃは、配線層２０ａ及び電子素子２０ｂを包囲する。もっとも、デバイス層２０は、主として配線層２０ａで構成され、電子素子２０ｂ及び／又はモールド層２０ｃを含まないものであってもよい。
好ましくは、積層シート１０は、次のようにして用意することができる。まず、キャリア１２上に、所望により設けられる中間層１４（すなわち任意の層）、剥離層１５、及び金属層１６を備えたキャリア付金属箔１８を用意する。次いで、金属層１６の表面に第１配線層を形成する。その後、第１配線層を基礎としてデバイス層２０を構築する。第１配線層の形成及びデバイス層２０の構築は、公知の手法によって行えばよく、例えば上述したコアレスビルドアップ法を好ましく採用することができる。以下の説明において、キャリア１２、中間層１４（存在する場合）、剥離層１５及び金属層１６を「キャリア付金属箔１８」と総称することがある。なお、キャリア付金属箔１８の好ましい態様については後述するものとする。
積層シート１０は、平面視した場合に金属層１６がデバイス層２０の端部からはみ出した延出部分Ｅを有していてもよい。この場合、図２（ｉ）及び（ｉｉ）に示されるように、後述する切込み線Ｃを入れる前に、延出部分Ｅにおいて金属層１６（所望により、さらに剥離層１５及び中間層１４（存在する場合））をデバイス層２０の輪郭に沿って予め切断しておくのが好ましい。こうすることで、キャリア付金属箔１８を、デバイス層２０からより一層容易かつ確実に剥離することができる。
（２）切込み線の形成
用意した積層シート１０のキャリア１２側の表面から切込み線Ｃを入れる。この切込み線Ｃは、図１Ａ（ｉｉ）に示されるように、断面視した場合にキャリア１２、中間層１４（存在する場合）、剥離層１５及び金属層１６を貫通するように積層シート１０に入れられる。このとき、切込み線Ｃは、図１Ｂ（ｉｉ）に示されるように、平面視した場合にデバイス層２０の輪郭よりも内側を通ってその両端（すなわち切込み線Ｃの両端）が積層シート１０の端部に達するように入れられる。このような切込み線Ｃを積層シート１０に入れることで、キャリア付金属箔１８における、切込み線Ｃから外側の外縁部分が、切込み線Ｃから内側の部分とは切り離された状態となる。その結果、後述する加圧可能露出部Ｐの形成工程において、キャリア付金属箔１８の切込み線Ｃから外側の外縁部分を除去することが可能となる。切込み線Ｃの形成方法は、公知の手法を採用すればよく、特に限定されない。例えば、カッター等の切削工具、又は切削ブレード等の工作機械を用いて積層シート１０に切込み線Ｃを入れることができる。
積層シート１０には、後述する加圧可能露出部Ｐが多角形状又は円弧形状を有するように、切込み線Ｃが設けられるのが好ましい。ここで、図３Ａ及び３Ｂに、矩形状（長方形又は正方形の形状）の積層シート（図３Ａ）及び円板状（ウェハ形状）の積層シート（図３Ｂ）における、（ｉ）切込み線Ｃの位置の一例と、（ｉｉ）切込み線Ｃから外側の外縁部分を除去した後の状態とをそれぞれ示す。積層シート１０が矩形状である場合、例えば図３Ａ（ｉ）に示される点線に沿ってキャリア１２側から切削ブレードを用いてキャリア付金属箔１８に切込み線Ｃを入れることで、三角形状を有する加圧可能露出部Ｐを形成することができる（図３Ａ（ｉｉ））。また、積層シート１０が円板状である場合、例えば図３Ｂ（ｉ）に示される点線に沿ってキャリア１２側から切削ブレードを用いてキャリア付金属箔１８に切込み線Ｃを入れることで、円弧形状を有する加圧可能露出部Ｐを形成することができる（図３Ｂ（ｉｉ））。
積層シート１０には、切込み線Ｃが少なくとも２箇所設けられることにより、デバイス層２０に後述する加圧可能露出部Ｐが少なくとも２箇所形成されるのが、キャリア１２の剥離時における配線層２０ａ及び電子素子２０ｂへのダメージを効果的に抑制できる観点から好ましい。例えば、積層シート１０が矩形状である場合、図３Ａ（ｉ）に示されるように、キャリア付金属箔１８及びデバイス層２０における対角線上の２つの角（あるいは四隅）を切り欠くように切込み線Ｃを設けるのが好ましい。また、積層シート１０が円板状である場合、図３Ｂ（ｉ）に示されるように、キャリア付金属箔１８及びデバイス層２０の双方を通る互いに平行な２つの直線（あるいはさらに当該２つの直線と垂直な２つの直線）に沿って切込み線Ｃを設けるのが好ましい。積層シート１０において、切込み線Ｃ（及び加圧可能露出部Ｐ）が設けられる箇所の数の上限は特に限定されるものではないが、典型的には４箇所以下である。
デバイス層２０が、配線層２０ａ、配線層２０ａ上に設けられた電子素子２０ｂ、並びに配線層２０ａ及び電子素子２０ｂを包囲するモールド層２０ｃを含む場合、切込み線Ｃは、平面視した場合に、配線層２０ａ及び電子素子２０ｂを横切ることなく、モールド層２０ｃを横切るように設けられるのが好ましい。こうすることで、モールド層２０ｃのみからなる部分に後述する加圧可能露出部Ｐを形成することができるため、キャリア１２の剥離時における配線層２０ａ及び電子素子２０ｂへのダメージを効果的に抑制することができる。かかる観点から、切込み線Ｃは、平面視した場合にデバイス層２０の輪郭から０．５ｍｍ以上３０．０ｍｍ以下内側の領域を通るように設けられるのが好ましく、より好ましくは１．０ｍｍ以上１５．０ｍｍ以下、さらに好ましくは１．５ｍｍ以上５．０ｍｍ以下内側の領域を通るように設けられる。
（３）加圧可能露出部の形成
切込み線Ｃを形成した積層シート１０から、キャリア１２、中間層１４（存在する場合）、剥離層１５及び金属層１６における、切込み線Ｃから外側の外縁部分を除去する。これにより、図１Ａ（ｉｉｉ）及び図１Ｂ（ｉｉｉ）に示されるように、デバイス層２０の金属層１６側の表面の一部を露出させて加圧可能露出部Ｐとすることができる。加圧可能露出部Ｐは、キャリア１２の剥離を促進するために、デバイス層２０に対して直接的に力を加えることが可能な部位である。本明細書において「加圧」とは、物（対象）に力を加えることを意味し、物（対象）を「押すこと」及び「引くこと」の双方の意味を含む。以下の説明において、デバイス層２０に加圧可能露出部Ｐが設けられた積層シート１０を「配線基板２２」又は「配線基板材料」と称することがある。
上述のとおり、キャリア１２を剥離した後のデバイス層２０（例えば配線層２０ａを含む）の表面に対して、回路パターンの露光転写を含むフォトリソグラフィプロセスを行うことがある。ここで、一般的な露光装置では、露光が行われるウェハやパネル等の対応サイズが定められており、この対応サイズに一致したウェハ等を用意することが求められる。すなわち、ウェハ等の大きさが所定の対応サイズから外れる場合（例えば対応サイズより小さい場合）、露光前の位置合わせの基準となるアライメントマークのずれが生じる結果、位置合わせが適切に行われず、その後の露光に支障を来すおそれがある。
この点、特許文献５及び６に開示されるような従来の方法は、キャリア剥離後の配線層等を含むデバイス層に対してフォトリソグラフィプロセスを精度良く行うことは困難であった。ここで、図５及び６には、従来の配線基板の製造方法の一例が示される。図５及び６に示される従来工程では、まず、キャリア付金属箔１１８上にデバイス層１２０が設けられた積層シート１１０を用意する（図５の工程（ｉ））。この例において、キャリア付金属箔１１８は、キャリア１１２上に、中間層１１４、剥離層１１５、及び金属層１１６を順に備える。また、デバイス層１２０は、配線層１２０ａ、電子素子１２０ｂ、及びモールド層１２０ｃを含む。次いで、用意した積層シート１１０のデバイス層１２０側から、切削ブレードＢを用いてキャリア付金属箔１１８に到達する切込みを入れ、デバイス層１２０における切込みから外側の外縁部分を除去して延出部分Ｅを形成する（図５の工程（ｉｉ））。その後、吸引装置Ｓによりデバイス層１２０を固定した状態で、形成した延出部分Ｅに対して、デバイス層１２０からキャリア１１２を引き離す方向に力を加える（図６の工程（ｉｉｉ））。こうして、キャリア１１２及び中間層１１４を、デバイス層１２０から剥離層１１５の位置で剥離する（図６の工程（ｉｖ））。
このように、従来の配線基板の製造方法は、デバイス層１２０の外縁部分（例えば、デバイス層１２０の輪郭から０．２ｍｍ以上５ｍｍ以下の位置より外側部分）を除去するものであった。このため、加工前のデバイス層１２０が露光装置の対応サイズと一致していても（例えば、直径３００ｍｍの円板状）、加工後のデバイス層１２０のサイズ（例えば、直径２９５ｍｍの円板状）は露光装置の対応サイズよりも小さいものとなっていた。したがって、キャリア１１２剥離後のデバイス層１２０に対してフォトリソグラフィプロセスを行う場合、デバイス層１２０と露光装置とのサイズの差に起因してアライメントマークのずれが生じる結果、露光前の位置合わせが適切に行われないおそれがある。したがって、従来の配線基板の製造方法は、キャリア剥離後のデバイス層に対してフォトリソグラフィプロセスを精度良く行うことが困難である。
これに対して、本発明の方法は、積層シート１０におけるキャリア１２、中間層１４（存在する場合）、剥離層１５及び金属層１６を加工することで加圧可能露出部Ｐを形成するため、デバイス層２０のサイズが保持される。したがって、キャリア１２を剥離した後のデバイス層２０に対して、アライメントマークに基づく露光前の位置合わせが適切に行われる結果、フォトリソグラフィプロセスを精度良く実施することができる。その上、キャリア１２の剥離の際は、加圧可能露出部Ｐに対して適度な力を加えることで、容易にキャリア１２を剥離することができるため、デバイス層２０へのダメージを抑制することができる。また、キャリア１２の剥離除去は物理的な剥離により簡便に行うことができるため、剥離層を溶解する溶液の液浸やレーザー照射等の工程を伴う剥離手法を採用しなくてもよいという利点もある。
（４）キャリアの剥離（任意工程）
所望により、キャリア付金属箔１８の外縁部分を除去した後、キャリア１２及び中間層１４（存在する場合）を配線基板２２から剥離層１５の位置で剥離する。このとき、配線基板２２が加圧可能露出部Ｐを有することで、容易にキャリア１２を剥離することが可能となる。ここで、図４には、キャリア１２を剥離する工程の一例が示される。図４（ｉ）及び（ｉｉ）に示されるように、キャリア１２等の剥離は、キャリア１２を固定した状態で、デバイス層２０の加圧可能露出部Ｐをキャリア１２からデバイス層２０を引き離す方向（図４（ｉ）の矢印で示される方向）に力を加えることにより行われるのが好ましい。加圧可能露出部Ｐへの加圧手法は特に限定されず、手や治工具、機械等を用いることができる。例えば、押圧部材を用いて加圧可能露出部Ｐを押圧する、又はフック部材を加圧可能露出部Ｐに引っ掛け、キャリア１２からデバイス層２０を引き離す方向に引っ張ることにより、キャリア１２を剥離することができる。
この剥離工程でキャリアが単結晶シリコンキャリアである場合、剥離の進展方向に留意することが好ましい。ここで、キャリア付金属箔１８のキャリア１２が単結晶シリコンキャリアである場合における、キャリア１２の剥離工程を図７Ａ、７Ｂ、８Ａ及び８Ｂにそれぞれ示す。図７Ａ～８Ｂに示される工程では、キャリア１２が単結晶シリコンキャリアであるキャリア付金属箔１８を用意し（図７Ａ（ｉ）及び図８Ａ（ｉ））、キャリア付金属箔１８の金属層１６上にデバイス層２０を形成した後（図７Ａ（ｉｉ）及び図８Ａ（ｉｉ））、キャリア１２の剥離を行う（図７Ｂ（ｉｉｉ）及び（ｉｖ）並びに図８Ｂ（ｉｉｉ）及び（ｉｖ））。
図７Ｂ（ｉｉｉ）及び（ｉｖ）に示すように、外部応力ＳＴの進展する方向とへき開方位ＣＬとが一致する方向で剥離をした場合、最初の剥離による外部応力ＳＴが加わった点を起点として、へき開方位ＣＬに沿ってクラックＣＲが発生する等、シリコンキャリアが破壊されてしまう可能性がある。こうしたシリコンキャリアのへき開による破壊を抑制するため、キャリア１２が単結晶シリコンキャリアのときは、図８Ｂ（ｉｉｉ）及び（ｉｖ）に示すように、シリコンキャリア上のｘ軸（図中の左右方向）及びｙ軸（図中の上下方向）のへき開方位ＣＬのいずれの方向とも不一致となるように、外部応力ＳＴを加えてキャリア１２の剥離を行うことが好ましい。
より具体的に説明する。図７Ａ（ｉ）及び図８（ｉ）に示すように、キャリア１２の中心からノッチＮまでの半直線Ｌを起点として、右回り（時計回り）に角度θを規定すると、θ＝０°、９０°、１８０°、及び２７０°がへき開方位ＣＬに該当する。このため、剥離による外部応力ＳＴの進展方向θｒについては、図８Ｂ（ｉｉｉ）に示すように、θｒが１°＜θｒ＜８９°の範囲内となるように、外部応力ＳＴの進展方向を保持しつつ剥離を行うことが好ましく、５°＜θｒ＜８５°の範囲内とすることがより好ましい。このようなθｒの範囲を満たす剥離方法によりシリコンウェハで構成されるキャリア１２の破壊の抑制が可能となる。この剥離の際の特に好ましいθｒの範囲は、半直線Ｌを起点として右回りにθｒ＝４５±５°、１３５±５°、２２５±５°及び３１５±５°である。これらの角度はシリコンウェハの結晶方位＜１００＞方向で最もウェハがへき開しづらいため、これらの角度で外部応力を進展させることで、ウェハの破壊を効果的に抑制しつつキャリアの除去を行うことが可能となる。また、外部応力ＳＴの進展方向θｒを上記角度とすべく、加圧可能露出部Ｐをθｒ＝４５±１０°、１３５±１０°、２２５±１０°及び／又は３１５±１０°に形成した後に、キャリア１２の剥離を行うのが好ましい。
加圧可能露出部Ｐが少なくとも２箇所形成される場合、キャリア１２の剥離は、上記少なくとも２箇所の加圧可能露出部Ｐをキャリア１２からデバイス層２０を引き離す方向に力を加えることにより行われるのが好ましい。こうすることで、加圧可能露出部Ｐが１箇所のみの場合と比べて、加圧可能露出部Ｐに加わる力を分散させることができ、結果としてデバイス層２０のダメージをより一層効果的に抑制することが可能となる。この効果をさらに高めるために、キャリア１２の剥離は、デバイス層２０をキャリア１２により規定される面（キャリア面）に対して、垂直方向に引き離す方向に力を加えることにより行われるのが好ましい。
典型的には、デバイス層２０の弾性率がキャリア１２の弾性率よりも低いものでありうる。例えば、デバイス層２０の弾性率がキャリア１２の弾性率の１倍未満、より典型的には０．７倍未満、より好ましくは０．５倍未満である。この態様の例としては、デバイス層２０（例えばモールド層２０ｃ）が樹脂を含む場合が挙げられる。この場合、キャリア１２等を剥離する前に、デバイス層２０の金属層１６と反対側の面、及び／又は露出したデバイス層２０の端部に補強材を当接させるのが好ましい。こうすることで、キャリア１２の剥離をよりスムーズに行うことができ、かつ、キャリア１２剥離時のデバイス層２０へのダメージをより一層低減することができる。補強材の当接は、デバイス層２０に補強材を接着（例えば接着剤や粘着テープを用いた接着）させることにより行われてもよいし、接着剤等を用いることなくデバイス層２０に補強材を単に密着させることにより行われてもよい。補強材は、金属、ゴム（例えばシリコンゴム）、樹脂（例えばエポキシ樹脂）、又はそれらの組合せで構成されるのが好ましい。デバイス層２０の金属層１６と反対側の面に補強材を当接させる場合、当該面全体を補強材（例えばシリコンゴムのような剛性を有しない補強材）に当接させてもよいし、平面視した場合に少なくとも配線層２０ａ及び電子素子２０ｂが覆われるように上記面の一部を補強材（例えば金属板のような剛性を有する補強材）に当接させてもよい。
あるいは、デバイス層２０の弾性率がキャリア１２の弾性率よりも高いものであってもよい。例えば、デバイス層２０の弾性率がキャリア１２の弾性率の１倍超、より典型的には２倍超、より好ましくは４倍超である。この態様の例としては、デバイス層２０（例えばモールド層２０ｃ）がセラミックスを含む場合が挙げられる。この場合、上述した補強材をデバイス層２０に当接させることなくキャリア１２の剥離を好ましく行うことができる。もっとも、本態様においても、補強材をデバイス層２０に当接させた後に、キャリア１２を剥離してもよいことはいうまでもない。
（５）金属層の除去（任意工程）
所望により、キャリア１２の剥離後に露出した金属層１６をエッチングにより除去する。こうすることで埋め込み配線が露出するため、その上にフォトリソグラフィプロセスによる更なる回路を形成するのにより適したものとなる。金属層１６のエッチングは公知の手法に基づき行えばよく、特に限定されない。
配線基板材料
本発明の好ましい態様によれば、キャリア付金属箔１８と、キャリア付金属箔１８上に設けたデバイス層２０とを備えた、配線基板２２（配線基板材料）が提供される。この配線基板２２は、平面視した場合にデバイス層２０の輪郭よりも内側を通る少なくとも１本の線に沿って、キャリア付金属箔１８の外縁部分が少なくとも１箇所欠けている（図１Ｂ（ｉｉｉ）参照）。これにより、配線基板２２は、デバイス層２０のキャリア付金属箔１８側の表面の一部が露出して、キャリア１２(及び存在する場合には中間層１４)の剥離を促進するための加圧可能露出部Ｐを成している（図１Ａ（ｉｉｉ）参照）。このような配線基板２２によれば、キャリア１２(及び存在する場合には中間層１４)の剥離時のデバイス層２０へのダメージを抑制でき、かつ、剥離後のデバイス層２０に対してフォトリソグラフィプロセスを精度良く実施することができる。
配線基板２２（配線基板材料）は、あらゆる方法によって製造されたものであってよい。典型的には、配線基板２２は、上述した配線基板の製造方法において、デバイス層２０に加圧可能露出部Ｐを形成した後で、かつ、キャリア１２を剥離する前の積層シート１０に相当するものである。したがって、配線基板２２は、例えば図１Ａ（ｉｉｉ）及び図１Ｂ（ｉｉｉ）に示されるような構成を採用することができる。配線基板２２に含まれるデバイス層２０については上述したとおりである。
キャリア付金属箔
図１Ａを参照しつつ上述したとおり、本発明の方法において所望により用いられるキャリア付金属箔１８は、キャリア１２、所望により中間層１４、剥離層１５、及び金属層１６を順に備える。
上述のとおり、キャリア１２の材質はガラス、セラミックス、シリコン、樹脂、及び金属のいずれであってもよい。好ましくは、キャリア１２は、ガラス、単結晶シリコン、多結晶シリコン又はセラミックスで構成される。キャリア１２の形態はシート、フィルム及び板のいずれであってもよい。また、キャリア１２はこれらのシート、フィルム及び板等が積層されたものであってもよい。例えば、キャリア１２はガラス板、セラミックス板、シリコンウェハ、金属板等といった剛性を有する支持体として機能しうるものであってもよいし、金属箔や樹脂フィルム等といった剛性を有しない形態であってもよい。キャリア１２を構成する金属の好ましい例としては、銅、チタン、ニッケル、ステンレススチール、アルミニウム等が挙げられる。セラミックスの好ましい例としては、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウム、その他各種ファインセラミックス等が挙げられる。樹脂の好ましい例としては、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリイミド、ナイロン、液晶ポリマー、ポリエーテルエーテルケトン（ＰＥＥＫ（登録商標））、ポリアミドイミド、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリテトラフルオロエチレン（ＰＴＦＥ）、エチレンテトラフルオロエチレン（ＥＴＦＥ）等が挙げられる。より好ましくは、電子素子を搭載する際の加熱に伴うコアレス支持体の反り防止の観点から、熱膨張係数（ＣＴＥ）が２５ｐｐｍ／Ｋ未満（典型的には１．０ｐｐｍ／Ｋ以上２３ｐｐｍ／Ｋ以下）の材料であり、そのような材料の例としては、上述したような各種樹脂（特にポリイミド、液晶ポリマー等の低熱膨張樹脂）、ガラス、単結晶シリコン、多結晶シリコン及びセラミックス等が挙げられる。また、ハンドリング性やチップ実装時の平坦性確保の観点から、キャリア１２はビッカース硬度が１００ＨＶ以上であるのが好ましく、より好ましくは１５０ＨＶ以上２５００ＨＶ以下である。これらの特性を満たす材料として、キャリア１２はガラス、シリコン又はセラミックスで構成されるのが好ましく、より好ましくはガラス又はセラミックスで構成され、特に好ましくはガラスで構成される。ガラスから構成されるキャリア１２としては、例えばガラス板が挙げられる。ガラスをキャリア１２として用いた場合、軽量で、熱膨脹係数が低く、絶縁性が高く、剛直で表面が平坦なため、金属層１６の表面を極度に平滑にできる等の利点がある。また、キャリア１２がガラスである場合、微細回路形成に有利な表面平坦性（コプラナリティ）を有している点、配線製造工程におけるデスミアや各種めっき工程において耐薬品性を有している点、キャリア付金属箔１８からキャリア１２を剥離する際に化学的分離法が採用できる点等の利点がある。キャリア１２を構成するガラスの好ましい例としては、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダライムガラス、アルミノシリケートガラス、及びそれらの組合せが挙げられ、より好ましくは無アルカリガラス、ソーダライムガラス、及びそれらの組合せであり、特に好ましくは無アルカリガラスである。無アルカリガラスは、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、及び酸化カルシウムや酸化バリウム等のアルカリ土類金属酸化物を主成分とし、更にホウ酸を含有する、アルカリ金属を実質的に含有しないガラスのことである。この無アルカリガラスは、０℃から３５０℃までの広い温度帯域において熱膨脹係数が３ｐｐｍ／Ｋ以上５ｐｐｍ／Ｋ以下の範囲で低く安定しているため、加熱を伴うプロセスにおけるガラスの反りを最小限にできるとの利点がある。キャリア１２の厚さは１００μｍ以上２０００μｍ以下が好ましく、より好ましくは３００μｍ以上１８００μｍ以下、さらに好ましくは４００μｍ以上１１００μｍ以下である。キャリア１２がこのような範囲内の厚さであると、ハンドリングに支障を来さない適切な強度を確保しながら配線の薄型化、及び電子部品搭載時に生じる反りの低減を実現することができる。
所望により設けられる中間層１４は、１層構成であってもよいし、２層以上の構成であってもよい。中間層１４が２層以上の層で構成される場合には、中間層１４は、キャリア１２直上に設けられた第１中間層と、剥離層１５に隣接して設けられた第２中間層とを含む。第１中間層は、キャリア１２との密着性を確保する点から、Ｔｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましい。第１中間層は、純金属であってもよいし、合金であってもよい。第１中間層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１８ｎｍ以上２００ｎｍ以下、特に好ましくは２０ｎｍ以上１００ｎｍ以下である。第２中間層は、剥離層１５との剥離強度を所望の値に制御する点から、Ｃｕで構成される層であるのが好ましい。第２中間層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは１５ｎｍ以上３００ｎｍ以下、特に好ましくは２０ｎｍ以上２００ｎｍ以下である。第１中間層と第２中間層との間には、別の介在層が存在していてもよく、介在層の構成材料の例としては、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ及びＮｉからなる群から選択される少なくとも１種の金属とＣｕとの合金等が挙げられる。一方、中間層１４が１層構成の場合には、上述した第１中間層を中間層としてそのまま採用してもよいし、第１中間層及び第２中間層を、１層の中間合金層で置き換えてもよい。この中間合金層は、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属の含有量が１．０ａｔ％以上であり、かつ、Ｃｕ含有量が３０ａｔ％以上である銅合金で構成されるのが好ましい。中間合金層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは１５ｎｍ以上３００ｎｍ以下、特に好ましくは２０ｎｍ以上２００ｎｍ以下である。なお、上述した各層の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。中間層１４を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、特に制限されるものではないが、中間層１４の成膜後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。中間層１４は、いかなる方法で製造されたものであってもよいが、金属ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を具備できる点で特に好ましい。
剥離層１５は、キャリア１２、及び存在する場合には中間層１４の剥離を可能ないし容易とする層である。剥離層１５は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｃｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｍｏの少なくとも一種類以上を含む金属酸化物若しくは金属酸窒化物、又は炭素等が挙げられる。これらの中でも、剥離層１５は主として炭素を含んでなる層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボンからなる層である。この場合、剥離層１５（すなわち炭素含有層）はＸＰＳにより測定される炭素濃度が６０原子％以上であるのが好ましく、より好ましくは７０原子％以上、さらに好ましくは８０原子％以上、特に好ましくは８５原子％以上である。炭素濃度の上限値は特に限定されず１００原子％であってもよいが、９８原子％以下が現実的である。剥離層１５は不可避不純物（例えば雰囲気等の周囲環境に由来する酸素、炭素、水素等）を含みうる。また、剥離層１５には後に積層される金属層１６等の成膜手法に起因して、剥離層１５として含有された金属以外の種類の金属原子が混入しうる。剥離層１５として炭素含有層を用いた場合にはキャリアとの相互拡散性及び反応性が小さく、３００℃を超える温度でのプレス加工等を受けても、金属層と接合界面との間での高温加熱による金属結合の形成を防止して、キャリアの引き剥がし除去が容易な状態を維持することができる。剥離層１５はスパッタリング等の気相法により形成された層であるのが剥離層１５中の過度な不純物を抑制する点、他の層の連続生産性の点などから好ましい。剥離層１５として炭素含有層を用いた場合の厚さは１ｎｍ以上２０ｎｍ以下が好ましく、より好ましくは１ｎｍ以上１０ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
剥離層１５は、金属酸化物層及び炭素含有層のそれぞれの層を含むか、又は金属酸化物及び炭素の双方を含む層であってもよい。特に、キャリア付金属箔１８が中間層１４を含む場合、炭素含有層がキャリア１２の安定的な剥離に寄与するとともに、金属酸化物層が中間層１４及び金属層１６に由来する金属元素の加熱に伴う拡散を抑制することができ、結果として例えば３５０℃以上もの高温で加熱された後においても、安定した剥離性を保持することが可能となる。金属酸化物層はＣｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｍｏ及びそれらの組合せで構成される金属の酸化物を含む層であるのが好ましい。金属酸化物層は金属ターゲットを用い、酸化性雰囲気下でスパッタリングを行う反応性スパッタリング法により形成された層であるのが、成膜時間の調整によって膜厚を容易に制御可能な点から特に好ましい。金属酸化物層の厚さは０．１ｎｍ以上１００ｎｍ以下であるのが好ましい。金属酸化物層の厚さの上限値としては、より好ましくは６０ｎｍ以下、さらに好ましくは３０ｎｍ以下、特に好ましくは１０ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。このとき、剥離層１５として金属酸化物層及び炭素層が積層される順は特に限定されない。また、剥離層１５は、金属酸化物層及び炭素含有層の境界が明瞭には特定されない混相（すなわち金属酸化物及び炭素の双方を含む層）の状態で存在していてもよい。
同様に、高温での熱処理後においても安定した剥離性を保持する観点から、剥離層１５は、金属層１６に隣接する側の面がフッ化処理面及び／又は窒化処理面である金属含有層であってもよい。金属含有層にはフッ素の含有量及び窒素の含有量の和が１．０原子％以上である領域（以下、「（Ｆ＋Ｎ）領域」と称する）が１０ｎｍ以上の厚さにわたって存在するのが好ましく、（Ｆ＋Ｎ）領域は金属含有層の金属層１６側に存在するのが好ましい。（Ｆ＋Ｎ）領域の厚さ（ＳｉＯ２換算）は、ＸＰＳを用いてキャリア付金属箔１８の深さ方向元素分析を行うことにより特定される値とする。フッ化処理面ないし窒化処理面は、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）、又は反応性スパッタリング法により好ましく形成することができる。一方、金属含有層に含まれる金属元素は、負の標準電極電位を有するのが好ましい。金属含有層に含まれる金属元素の好ましい例としては、Ｃｕ、Ａｇ、Ｓｎ、Ｚｎ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｗ、Ｔａ、Ｍｏ及びそれらの組合せ（例えば合金や金属間化合物）が挙げられる。金属含有層における金属元素の含有率は５０原子％以上１００原子％以下であることが好ましい。金属含有層は１層から構成される単層であってもよく、２層以上から構成される多層であってもよい。金属含有層全体の厚さは、１０ｎｍ以上１０００ｎｍ以下であることが好ましく、より好ましくは３０ｎｍ以上５００ｎｍ以下、さらに好ましくは５０ｎｍ以上４００ｎｍ以下、特に好ましくは１００ｎｍ以上３００ｎｍ以下である。金属含有層自体の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
あるいは、剥離層１５は、炭素層等に代えて、金属酸窒化物含有層であってもよい。金属酸窒化物含有層のキャリア１２と反対側（すなわち金属層１６側）の表面は、ＴａＯＮ 、ＮｉＯＮ、ＴｉＯＮ、ＮｉＷＯＮ及びＭｏＯＮからなる群から選択される少なくとも１種の金属酸窒化物を含むのが好ましい。また、キャリア１２と金属層１６との密着性を確保する点から、金属酸窒化物含有層のキャリア１２側の表面は、Ｃｕ、Ｔｉ、Ｔａ、Ｃｒ、Ｎｉ、Ａｌ、Ｍｏ、Ｚｎ、Ｗ、ＴｉＮ及びＴａＮからなる群から選択される少なくとも１種を含むのが好ましい。こうすることで、金属層１６表面の異物粒子数を抑制して回路形成性を向上し、かつ、高温で長時間加熱された後においても、安定した剥離強度を保持することが可能となる。金属酸窒化物含有層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは２０ｎｍ以上２００ｎｍ以下、特に好ましくは３０ｎｍ以上１００ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
金属層１６は金属で構成される層である。金属層１６は、１層構成であってもよいし、２層以上の構成であってもよい。金属層１６が２層以上の層で構成される場合には、金属層１６は、剥離層１５のキャリア１２と反対の面側に、第１金属層から第ｍ金属層（ｍは２以上の整数）までの各金属層が順に積層した構成とすることができる。金属層１６全体の厚さは１ｎｍ以上２０００ｎｍ以下であることが好ましく、好ましくは１００ｎｍ以上１５００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下、さらに好ましくは３００ｎｍ以上８００ｎｍ以下、特に好ましくは３５０ｎｍ以上５００ｎｍ以下である。金属層１６の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。以下、金属層１６が第１金属層及び第２金属層の２層で構成される例について説明する。
第１金属層は、キャリア付金属箔１８に対してエッチングストッパー機能や反射防止機能等の所望の機能を付与するものであることが好ましい。第１金属層を構成する金属の好ましい例としては、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｍｏ及びそれらの組合せが挙げられ、より好ましくはＴｉ、Ｚｒ、Ａｌ、Ｃｒ、Ｗ、Ｎｉ、Ｍｏ及びそれらの組合せ、さらに好ましくはＴｉ、Ａｌ、Ｃｒ、Ｎｉ、Ｍｏ及びそれらの組合せ、特に好ましくはＴｉ、Ｍｏ及びそれらの組合せである。これらの元素は、フラッシュエッチング液（例えば銅フラッシュエッチング液）に対して溶解しないという性質を有し、その結果、フラッシュエッチング液に対して優れた耐薬品性を呈することができる。したがって、第１金属層は、後述する第２金属層よりもフラッシュエッチング液によってエッチングされにくい層となり、それ故エッチングストッパー層として機能しうる。また、第１金属層を構成する上述の金属は光の反射を防止する機能も有するため、第１金属層は、画像検査（例えば自動画像検査（ＡＯＩ））において視認性を向上させるための反射防止層としても機能しうる。第１金属層は、純金属であってもよいし、合金であってもよい。第１金属層を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、上記金属の含有率の上限は特に限定されず、１００原子％であってもよい。第１金属層は物理気相堆積（ＰＶＤ）法により形成された層であるのが好ましく、より好ましくはスパッタリングにより形成された層である。第１金属層の厚さは、１ｎｍ以上５００ｎｍ以下であることが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは３０ｎｍ以上３００ｎｍ以下、特に好ましくは５０ｎｍ以上２００ｎｍ以下である。
第２金属層を構成する金属の好ましい例としては、第４族、第５族、第６族、第９族、第１０族及び第１１族の遷移元素、Ａｌ、並びにそれらの組合せ（例えば合金や金属間化合物）が挙げられ、より好ましくは第４族及び第１１族の遷移元素、Ａｌ、Ｎｂ、Ｃｏ、Ｎｉ、Ｍｏ、並びにそれらの組合せ、さらに好ましくは第１１族の遷移元素、Ｔｉ、Ａｌ、Ｍｏ、及びそれらの組合せ、特に好ましくはＣｕ、Ｔｉ、Ｍｏ、及びそれらの組合せ、最も好ましくはＣｕである。第２金属層は、いかなる方法で製造されたものでよく、例えば、無電解金属めっき法及び電解金属めっき法等の湿式成膜法、スパッタリング及び真空蒸着等の物理気相堆積（ＰＶＤ）法、化学気相成膜、又はそれらの組合せにより形成した金属箔であってよい。特に好ましい第２金属層は、極薄化によるファインピッチ化に対応しやすい観点から、スパッタリング法や真空蒸着等の物理気相堆積（ＰＶＤ）法により形成された金属層であり、最も好ましくはスパッタリング法により製造された金属層である。また、第２金属層は、無粗化の金属層であるのが好ましいが、配線パターン形成に支障を来さないかぎり予備的粗化やソフトエッチング処理や洗浄処理、酸化還元処理により二次的な粗化が生じたものであってもよい。ファインピッチ化に対応する観点から、第２金属層の厚さは１０ｎｍ以上１０００ｎｍ以下であることが好ましく、より好ましくは２０ｎｍ以上９００ｎｍ以下、さらに好ましくは３０ｎｍ以上７００ｎｍ以下、さらにより好ましくは５０ｎｍ以上６００ｎｍ以下、特に好ましくは７０ｎｍ以上５００ｎｍ以下、最も好ましくは１００ｎｍ以上４００ｎｍ以下である。このような範囲内の厚さの金属層はスパッタリング法により製造されるのが成膜厚さの面内均一性や、シート状やロール状での生産性の観点で好ましい。
金属層１６が１層構成の場合には、上述した第２金属層を金属層１６としてそのまま採用することが好ましい。一方、金属層１６がｎ層（ｎは３以上の整数）構成である場合には、金属層１６の第１金属層から第（ｎ－１）金属層までを上述した第１金属層の構成とすることが好ましく、金属層１６の最外層、すなわち第ｎ金属層を上述した第２金属層の構成とすることが好ましい。
金属層１６、所望により中間層１４、及び所望により剥離層１５（すなわち少なくとも金属層１６、例えば金属層１６及び中間層１４）が、キャリア１２の端面にまで延出することにより、当該端面が被覆されるのが好ましい。すなわち、キャリア１２の表面のみならず端面も少なくとも金属層１６で被覆されていることが好ましい。端面も被覆することで、配線基板の製造工程におけるキャリア１２への薬液の浸入を防止することができる他、キャリア付金属箔１８又は積層シート１０をハンドリングする際の側端部における剥離によるチッピング、すなわち剥離層１５上の皮膜（すなわち金属層１６）の欠けを強固に防止させることができる。キャリア１２の端面における被覆領域は、キャリア１２の表面から厚さ方向（すなわちキャリア表面に対して垂直な方向）に向かって、好ましくは０．１ｍｍ以上の領域、より好ましくは０．２ｍｍ以上の領域、さらに好ましくはキャリア１２の端面全域にわたるものとする。

Claims (18)

  1. 配線基板の製造方法であって、
    キャリア上に剥離層、金属層及びデバイス層を順に備えた積層シートを用意する工程と、
    平面視した場合に前記デバイス層の輪郭よりも内側を通ってその両端が前記積層シートの端部に達するように、かつ、断面視した場合に前記キャリア、前記剥離層及び前記金属層を貫通するように、前記積層シートの前記キャリア側の表面から切込み線を入れる工程と、
    前記キャリア、前記剥離層及び前記金属層における、前記切込み線から外側の外縁部分を除去し、それにより前記デバイス層の前記金属層側の表面の一部を露出させて前記キャリアの剥離を促進するための加圧可能露出部とする工程と、
    を含む、方法。
  2. 前記積層シートが、平面視した場合に前記金属層が前記デバイス層の端部からはみ出した延出部分を有しており、
    前記方法が、前記切込み線を入れる前に、前記延出部分において前記金属層を前記デバイス層の輪郭に沿って予め切断しておく工程をさらに含む、請求項１に記載の方法。
  3. 前記外縁部分の除去後、前記キャリアを前記積層シートから前記剥離層の位置で剥離する工程をさらに含む、請求項１又は２に記載の方法。
  4. 前記キャリアの剥離が、前記キャリアを固定した状態で、前記デバイス層の前記加圧可能露出部を前記キャリアから前記デバイス層を引き離す方向に力を加えることを含む、請求項３に記載の方法。
  5. 前記切込み線が、平面視した場合に前記デバイス層の輪郭から０．５ｍｍ以上３０．０ｍｍ以下内側の領域を通るように設けられる、請求項１～４のいずれか一項に記載の方法。
  6. 前記加圧可能露出部が、多角形状又は円弧形状を有するように、前記切込み線が設けられる、請求項１～５のいずれか一項に記載の方法。
  7. 前記切込み線が少なくとも２箇所設けられることにより、前記加圧可能露出部が少なくとも２箇所形成され、
    前記キャリアの剥離が、前記少なくとも２箇所の加圧可能露出部を前記キャリアから前記デバイス層を引き離す方向に力を加えることにより行われる、請求項３～６のいずれか一項に記載の方法。
  8. 前記キャリアの剥離が、前記デバイス層を前記キャリアにより規定される面に対して、垂直方向に引き離す方向に力を加えることにより行われる、請求項７に記載の方法。
  9. 前記デバイス層が、配線層、前記配線層上に設けられた電子素子、並びに前記配線層及び前記電子素子を包囲するモールド層を含み、
    前記切込み線が、平面視した場合に、前記配線層及び前記電子素子を横切ることなく、前記モールド層を横切るように設けられる、請求項１～８のいずれか一項に記載の方法。
  10. 前記デバイス層の弾性率が前記キャリアの弾性率よりも低い、請求項１～９のいずれか一項に記載の方法。
  11. 前記デバイス層が樹脂を含む、請求項１０に記載の方法。
  12. 前記デバイス層の弾性率が前記キャリアの弾性率よりも高い、請求項１～９のいずれか一項に記載の方法。
  13. 前記デバイス層がセラミックスを含む、請求項１２に記載の方法。
  14. 前記キャリアが、ガラスキャリアである、請求項１～１３のいずれか一項に記載の方法。
  15. 前記キャリアが、直径１００ｍｍ以上の円板状、又は短辺が１００ｍｍ以上の矩形状である、請求項１～１４のいずれか一項に記載の方法。
  16. 前記積層シートの用意が、
    キャリア上に剥離層及び金属層を備えたキャリア付金属箔を用意する工程と、
    前記金属層の表面に第１配線層を形成する工程と、
    前記第１配線層を基礎として前記デバイス層を構築する工程と、
    を含む、請求項１～１５のいずれか一項に記載の方法。
  17. 前記キャリアの剥離後に露出した前記金属層をエッチングにより除去する工程をさらに含む、請求項３～１６のいずれか一項に記載の方法。
  18. キャリア上に剥離層、金属層及びデバイス層を順に備えた、配線基板材料であって、
    平面視した場合に前記デバイス層の輪郭よりも内側を通る少なくとも１本の線に沿って、前記キャリア、前記剥離層及び前記金属層の外縁部分が少なくとも１箇所欠けており、それにより前記デバイス層の前記金属層側の表面の一部が露出されている、配線基板材料。

JP2022561204A 2020-11-11 2021-08-06 配線基板の製造方法 Active JP7212210B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020187948 2020-11-11
JP2020187948 2020-11-11
PCT/JP2021/029415 WO2022102182A1 (ja) 2020-11-11 2021-08-06 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2022102182A1 JPWO2022102182A1 (ja) 2022-05-19
JP7212210B2 true JP7212210B2 (ja) 2023-01-24

Family

ID=81601067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022561204A Active JP7212210B2 (ja) 2020-11-11 2021-08-06 配線基板の製造方法

Country Status (7)

Country Link
US (1) US20230420270A1 (ja)
EP (1) EP4246565A4 (ja)
JP (1) JP7212210B2 (ja)
KR (1) KR20230104908A (ja)
CN (1) CN116636316A (ja)
TW (1) TWI825464B (ja)
WO (1) WO2022102182A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053565A1 (ja) * 2022-09-05 2024-03-14 三井金属鉱業株式会社 配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228613A (ja) 2010-03-30 2011-11-10 Nippon Denkai Ltd 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP2011238895A (ja) 2010-04-13 2011-11-24 Denso Corp 半導体装置およびその製造方法
JP2014072440A (ja) 2012-09-28 2014-04-21 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
WO2018066114A1 (ja) 2016-10-06 2018-04-12 三井金属鉱業株式会社 多層配線板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
KR101460034B1 (ko) * 2013-03-27 2014-11-11 주식회사 심텍 캐리어 기판을 이용하는 박형 인쇄회로기판의 제조 방법
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
CN109997418B (zh) * 2016-11-28 2023-05-05 三井金属矿业株式会社 多层布线板的制造方法
JP7187112B2 (ja) 2018-08-13 2022-12-12 株式会社ディスコ キャリア板の除去方法
JP7146354B2 (ja) 2019-01-22 2022-10-04 株式会社ディスコ キャリア板の除去方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228613A (ja) 2010-03-30 2011-11-10 Nippon Denkai Ltd 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP2011238895A (ja) 2010-04-13 2011-11-24 Denso Corp 半導体装置およびその製造方法
JP2014072440A (ja) 2012-09-28 2014-04-21 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
WO2018066114A1 (ja) 2016-10-06 2018-04-12 三井金属鉱業株式会社 多層配線板の製造方法

Also Published As

Publication number Publication date
EP4246565A4 (en) 2024-05-08
EP4246565A1 (en) 2023-09-20
TWI825464B (zh) 2023-12-11
TW202218892A (zh) 2022-05-16
CN116636316A (zh) 2023-08-22
JPWO2022102182A1 (ja) 2022-05-19
WO2022102182A1 (ja) 2022-05-19
US20230420270A1 (en) 2023-12-28
KR20230104908A (ko) 2023-07-11

Similar Documents

Publication Publication Date Title
KR102493697B1 (ko) 다층 배선판의 제조 방법
US11527415B2 (en) Multilayer circuit board manufacturing method
WO2018066114A1 (ja) 多層配線板の製造方法
WO2018066113A1 (ja) 多層配線板の製造方法
JP7212210B2 (ja) 配線基板の製造方法
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
JP7239789B1 (ja) 配線基板の製造方法
WO2024053565A1 (ja) 配線基板の製造方法
WO2022209978A1 (ja) 多層基板の製造方法及び配線基板
JP7142774B2 (ja) キャリア付金属箔並びにその使用方法及び製造方法
JP7427846B1 (ja) キャリア付金属箔
CN117652212A (zh) 布线基板的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230112

R150 Certificate of patent or registration of utility model

Ref document number: 7212210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150