TWI825464B - 配線基板的製造方法 - Google Patents

配線基板的製造方法 Download PDF

Info

Publication number
TWI825464B
TWI825464B TW110129749A TW110129749A TWI825464B TW I825464 B TWI825464 B TW I825464B TW 110129749 A TW110129749 A TW 110129749A TW 110129749 A TW110129749 A TW 110129749A TW I825464 B TWI825464 B TW I825464B
Authority
TW
Taiwan
Prior art keywords
layer
carrier
metal
peeling
device layer
Prior art date
Application number
TW110129749A
Other languages
English (en)
Other versions
TW202218892A (zh
Inventor
北畠有紀子
柳井威範
松浦宜範
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202218892A publication Critical patent/TW202218892A/zh
Application granted granted Critical
Publication of TWI825464B publication Critical patent/TWI825464B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供配線基板的製造方法，能夠抑制載體剝離時對裝置層的破壞，且對載體剝離後的裝置層能夠高精度實施光微影製程。該配線基板的製造方法，包含：準備在載體上依序具備剝離層、金屬層及裝置層的層積片材的步驟；以在平面視時通過比裝置層的輪廓還內側且其兩端到達層積片材的端部的方式，並且以在剖面視時貫通載體、剝離層及金屬層的方式，從層積片材的載體側的表面劃入切入線的步驟；將載體、剝離層及金屬層中比切入線還外側的外緣部分除去，藉此使裝置層的金屬層側的表面的一部分露出，並作為用來促進載體的剝離的可加壓露出部的步驟。

Description

配線基板的製造方法
本發明係有關於配線基板的製造方法。
近年，為了提升印刷配線板的實裝密度並小型化，廣泛地進行印刷配線板的多層化。這種多層印刷配線板，在多數攜帶用電子機器中，將輕量化及小型化作為目的利用。接著，該多層印刷配線板，要求層間絕緣層的厚度的更加降低、及作為配線板的更輕量化。
作為滿足這種要求的技術，採用利用無芯積層法的多層印刷配線板的製造方法。無芯積層法為不利用所謂的核芯基板，而將絕緣層與配線層交互層積(積層)進行多層化的方法。在無芯積層法中，為了使支持體與多層印刷配線板的剝離能容易進行，提案使用附載體金屬箔。例如，專利文獻1(特開2005-101137號公報)揭示半導體元件搭載用封裝基板的製造方法，包含：在附載體銅箔的載體面貼附絕緣樹脂層作為支持體，在附載體銅箔的超薄銅層側藉由光阻加工、圖案電解鍍銅、光阻除去等步驟形成第一配線導體後，形成積層配線層，將附載體支持基板剝離，除去超薄銅層。
又，為了專利文獻1所示的那種埋入電路的微細化，期望將金屬層的厚度設為1μm以下的附載體金屬箔。在此，為了實現金屬層的厚度降低，提案藉由濺鍍等氣相法形成金屬層。例如，專利文獻2(國際公開第 2017/150283號)揭示附載體銅箔，在玻璃片材等載體上，藉由濺鍍形成剝離層、抗反射層、及超薄銅箔(例如膜厚300nm)。又，專利文獻3(國際公開第2017/150284號)揭示附載體銅箔，在玻璃片材等載體上，藉由濺鍍形成中間層(例如密著金屬層及剝離補助層)、剝離層及超薄銅層(例如膜厚300nm)。專利文獻2及3也教示了藉由使以預定金屬構成的中間層介於之間而帶來載體的機械剝離強度的優良穩定性、及藉由使抗反射層呈現期望的暗色，使影像檢查(例如自動影像檢查(AOI))中的辨識性提升。
尤其是伴隨著電子裝置的更加小型化及省電化，對半導體晶片及印刷配線板的高積體化及薄型化的需求提高。作為滿足相關需求的次世代封裝技術，近年檢討了FO-WLP(Fan-Out Wafer Level Packaging)及PLP(Panel Level Packaging)的採用。接著，在FO-WLP及PLP中，也檢討了無芯積層法的採用。作為這種工法的一種，有在無核芯支持體表面形成配線層及因應必要形成積層配線層後進行晶片的實裝及封裝，之後剝離支持體的稱為RDL-First(Redistribution Layer-First)法的工法。例如，專利文獻4(特開2015-35551號公報)揭示半導體裝置的製造方法，包含：向由玻璃或矽晶圓而成的支持體的主面的金屬剝離層的形成、向其上的絕緣樹脂層的形成、向其上的包含積層層的再配線層(Redistribution Layer)的形成、向其上的半導體積體電路的實裝及封裝、支持體的除去所致的剝離層的露出、剝離層的除去所致的2次實裝墊片的露出、還有向2次實裝墊片的表面的焊接凸塊的形成、以及2次實裝。
此外，從利用無芯積層法等製作的附配線層載體，將載體剝離時，因配線層大幅地彎曲引起斷線或剝離的結果，可能會造成配線層的連接信賴性降低。在此，提案有對處相關問題的載體除去方法。例如，專利文獻5(特開2020-119952號公報)揭示從在載體的表面隔介暫黏接層設置的工件(例如，包含接觸暫黏接層的配線層、接合至配線層的複數晶片、及將各晶片封裝的模層)除去載體的方法。專利文獻5揭示的方法中，形成與設置工件的載體的表面側相比載體的裏面側在側方突出的段差部，在將工件從上方保持的狀態下，藉由對段差部施加向下的力，能夠從工件輕易將載體除去。又，專利文獻6(特開2020-27888號公報)揭示關於從在載體的表面隔介暫黏接層設置的工件除去載體的方法，從工件側沿著載體的外周緣到未到達載體的裏面的深度為止使削切刀片切入，形成載體的裏面側比表面側還向外突出的段差部。 [先前技術文獻] [專利文獻]
[專利文獻1] 特開2005-101137號公報 [專利文獻2] 國際公開第2017/150283號 [專利文獻3] 國際公開第2017/150284號 [專利文獻4] 特開2015-35551號公報 [專利文獻5] 特開2020-119952號公報 [專利文獻6] 特開2020-27888號公報
有對剝離載體後的配線層的表面，進行包含電路圖案的曝光轉印的光微影製程的情形。其中，在一般的曝光裝置中，要求決定進行曝光的晶圓及面板等的對應尺寸，準備一致於該對應尺寸的晶圓等。亦即，晶圓等的大小偏離預定的對應尺寸時(例如比對應尺寸還小時)，產生成為曝光前的對位的基準的對準標記的偏差的結果，無法適切地進行對位，會有對之後的曝光帶來阻礙之虞。該點，專利文獻5及6揭示的載體的剝離方法，雖抑制了對載體剝離時的裝置層(例如，包含配線層、電子元件(晶片)及模層)的破壞，但因為伴隨著裝置層自體的加工的結果，尺寸必然會變小，難以對加工後的裝置層進行高精度的光微影製程。
本發明者們如今得到藉由對依序具備載體、剝離層、金屬層及裝置層的層積片材的裝置層以外的部分劃入預定的切入線，從該切入線將外側的外緣部分除去在裝置層形成可加壓露出部，能夠抑制載體剝離時對裝置層的破壞，且能夠製造對載體剝離後的裝置層能高精度實施光微影製程的配線基板的見解。
因此，本發明的目的為提供配線基板的製造方法，能夠抑制載體剝離時對裝置層的破壞，且對載體剝離後的裝置層能夠高精度實施光微影製程。
根據本發明的一態樣，提供一種配線基板的製造方法，包含： 準備在載體上依序具備剝離層、金屬層及裝置層的層積片材的步驟； 以在平面視時通過比前述裝置層的輪廓還內側且其兩端到達前述層積片材的端部的方式，並且以在剖面視時貫通前述載體、前述剝離層及前述金屬層的方式，從前述層積片材的前述載體側的表面劃入切入線的步驟； 將前述載體、前述剝離層及前述金屬層中比前述切入線還外側的外緣部分除去，藉此使前述裝置層的前述金屬層側的表面的一部分露出，並作為用來促進前述載體的剝離的可加壓露出部的步驟。
根據本發明的其他一態樣，提供一種配線基板材料，在載體上依序具備剝離層、金屬層及裝置層，其中， 前述載體、前述剝離層及前述金屬層的外緣部分沿著在平面視時通過比前述裝置層的輪廓還內側的至少1條線欠缺至少1處，藉此露出前述裝置層的前述金屬層側的表面的一部分。
配線基板的製造方法
本發明係有關於配線基板的製造方法。本發明的方法包含：(1)層積片材的準備、(2)切入線的形成、(3)可加壓露出部的形成、(4)根據期望進行的載體的剝離、及(5)根據期望進行的金屬層的除去的各步驟。
以下，參照圖式，說明關於步驟(1)～(5)的各者。
(1)層積片材的準備 本發明的配線基板的製造方法的一例表示於圖1A及1B。首先，如圖1A(i)所示，準備在載體12上依序具備剝離層15、金屬層16及裝置層20的層積片材10。剝離層15設於載體12上，為有助於載體12與金屬層16的剝離的層。金屬層16為以設於剝離層15上的金屬構成的層。裝置層20為設於金屬層16上的具有裝置功能的層。
層積片材10在載體12與剝離層15之間更具有中間層14也可以。中間層14、剝離層15及金屬層16的各者，為由1層構成的單層也可以、為由2層以上構成的複層也可以。
載體12雖可以由玻璃、陶瓷、矽、樹脂、及金屬的任一者構成，但較佳為玻璃載體、單結晶矽載體或多晶矽載體。根據本發明的較佳態樣，載體12為直徑100mm以上的圓板狀、較佳為直徑200mm以上450mm以下的圓板狀。根據本發明的別的較佳態樣，載體12為短邊為100mm以上的矩形狀、更佳為短邊為150mm以上600mm以下、且長邊為200mm以上650mm以下的矩形狀。
裝置層20，包含配線層20a、設於配線層20a上的電子元件20b、以及至少包圍電子元件20b的模層20c較佳、模層20c包含配線層20a及電子元件20b更佳。此外，裝置層20主要以配線層20a構成，不包含電子元件20b及/或模層20c也可以。
層積片材10較佳為能以如下準備。首先，準備在載體12上，具備根據期望設置的中間層14(亦即任意的層)、剝離層15、及金屬層16的附載體金屬箔18。接著，在金屬層16的表面形成第1配線層。之後，將第1配線層作為基礎構築裝置層20。第1配線層的形成及裝置層20的構築，藉由公知的手法進行即可，較佳能夠採用例如上述的無芯積層法。以下的說明中，有將載體12、中間層14(存在的情形)、剝離層15及金屬層16總稱為「附載體金屬箔18」的情形。此外，關於附載體金屬箔18的較佳態樣將於後述。
層積片材10，具有平面視時金屬層16從裝置層20的端部突出的延伸突出部分E也可以。此時，如圖2(i)及(ii)所示，在劃入後述切入線C前，於延伸突出部分E中將金屬層16(根據期望還有剝離層15及中間層14(存在的情形))沿著裝置層20的輪廓預先切斷較佳。藉此，能夠將附載體金屬箔18更容易且確實從裝置層20剝離。
(2)切入線的形成 從準備的層積片材10的載體12側的表面劃入切入線C。該切入線C，如圖1A(ii)所示，在剖面視時以貫通載體12、中間層14(存在的情形)、剝離層15及金屬層16的方式劃入層積片材10。此時，切入線C，如圖1B(ii)所示，以在平面視時通過比裝置層20的輪廓還內側且其兩端(亦即切入線C的兩端)到達層積片材10的端部的方式劃入。藉由將這種切入線C劃入層積片材10，附載體金屬箔18中比切入線C還外側的外緣部分會與比切入線C還內側的部分成為切離的狀態。其結果，在後述可加壓露出部P的形成步驟中，能夠從附載體金屬箔18的切入線C將外側的外緣部分除去。切入線C的形成方法採用公知的手法進行即可，沒有特別的限定。例如，能夠使用切刀等削切工具、或削切刀片等工作機械在層積片材10劃入切入線C。
在層積片材10，以後述可加壓露出部P具有多角形狀或圓弧形狀的方式，設置切入線C較佳。其中，在圖3A及3B分別示出矩形狀(長方形或正方形的形狀)的層積片材(圖3A)及圓板狀(晶圓形狀)的層積片材(圖3B)中(i)切入線C的位置的一例、及(ii)從切入線C將外側的外緣部分除去後的狀態。層積片材10為矩形狀時，藉由沿著例如圖3A(i)所示的虛線從載體12側利用削切刀片在附載體金屬箔18劃入切入線C，能夠形成具有三角形狀的可加壓露出部P(圖3A(ii))。又，層積片材10為圓板狀時，藉由沿著例如圖3B(i)所示的虛線從載體12側利用削切刀片在附載體金屬箔18劃入切入線C，能夠形成具有圓弧形狀的可加壓露出部P(圖3B(ii))。
在層積片材10，藉由切入線C在至少2處設置，在裝置層20至少2處形成後述可加壓露出部P，從能夠有效地抑制在載體12的剝離時對配線層20a及電子元件20b的破壞的觀點來看較佳。例如，層積片材10為矩形狀時，如圖3A(i)所示，以將附載體金屬箔18及裝置層20中對角線上的2個角(或者四角)切除的方式設置切入線C較佳。又，層積片材10為圓板狀時，如圖3B(i)所示，沿著通過附載體金屬箔18及裝置層20的雙方的相互平行的2條直線(或者再與該2條直線垂直的2條直線)設置切入線C較佳。層積片材10中，設置切入線C(及可加壓露出部P)之處的數量上限雖沒有特別限定，但典型為4處以下。
裝置層20，包含配線層20a、設於配線層20a上的電子元件20b、以及至少包圍配線層20a及電子元件20b的模層20c的情形，切入線C在平面視時，不橫切配線層20a及電子元件20b，而是橫切模層20c的方式設置。藉此，因為能夠在僅由模層20c形成的部分形成後述可加壓露出部P，能夠有效地抑制載體12的剝離時對配線層20a及電子元件20b的破壞。從相關的觀點來看，切入線C，以在平面視時通過比裝置層20的輪廓還內側0.5mm以上30.0mm以下的區域的方式設置較佳、以通過比裝置層20的輪廓還內側1.0mm以上15.0mm以下更佳、以通過比裝置層20的輪廓還內側1.5mm以上5.0mm以下再佳。
(3)可加壓露出部的形成 從形成切入線C的層積片材10，將載體12、中間層14(存在的情形)、剝離層15及金屬層16中比切入線C還外側的外緣部分除去。藉此，如圖1A(iii)及圖1B(iii)所示，能夠使裝置層20的金屬層16側的表面的一部分露出作為可加壓露出部P。可加壓露出部P，是為了促進載體12的剝離，而能夠對裝置層20直接施加力的部位。本說明書中，「加壓」表示對物(對象)施加力，包含「壓」及「拉」物(對象)這兩種意思。以下的說明中，有將在裝置層20設置可加壓露出部P的層積片材10稱為「配線基板22」或「配線基板材料」的情形。
如同上述，有對剝離載體12後的裝置層20(例如包含配線層20a)的表面，進行包含電路圖案的曝光轉印的光微影製程的情形。其中，在一般的曝光裝置中，要求決定進行曝光的晶圓及面板等的對應尺寸，準備一致於該對應尺寸的晶圓等。亦即，晶圓等的大小偏離預定的對應尺寸時(例如比對應尺寸還小時)，產生成為曝光前的對位的基準的對準標記的偏差的結果，無法適切地進行對位，有對之後的曝光帶來阻礙之虞。
該點，專利文獻5及6揭示的載體的剝離方法，難以對包含載體剝離後的配線層等的裝置層進行高精度的光微影製程。其中，圖5及6示出從前的配線基板的製造方法的一例。圖5及6所示的從前步驟中，首先，準備在附載體金屬箔118上設置裝置層120的層積片材110(圖5的步驟(i))。在該例中，附載體金屬箔118在載體112上依序具備中間層114、剝離層115、及金屬層116。又，裝置層120包含配線層120a、電子元件120b、及模層120c。接著，從準備的層積片材110的裝置層120側，使用削切刀片B劃入到達附載體金屬箔118的切入，從裝置層120中的切入將外側的外緣部分除去形成延伸突出部分E(圖5的步驟(ii))。之後，在藉由吸引裝置S固定裝置層120的狀態下，對形成的延伸突出部分E，在從裝置層120分離載體112的方向施加力(圖6的步驟(iii))。藉此，將載體112及中間層114從裝置層120在剝離層115的位置剝離(圖6的步驟(iv))。
藉此，從前的配線基板的製造方法，為將裝置層120的外緣部分(例如，從裝置層120的輪廓比0.2mm以上5mm以下的位置還外側部分)除去者。因此，即便加工前的裝置層120與曝光裝置的對應尺寸一致(例如，直徑300mm的圓板狀)，加工後的裝置層120的尺寸(例如，直徑295mm的圓板狀)成為比曝光裝置的對應尺寸還小。因此，對載體112剝離後的裝置層120進行光微影製程時，因裝置層120與曝光裝置的尺寸之差產生對準標記的偏差的結果，會有無法適切地進行曝光前的對位之虞。因此，從前的配線基板的製造方法，難以對載體剝離後的裝置層進行高精度的光微影製程。
相對於此，本發明的方法，因為藉由將層積片材10中的載體12、中間層14(存在的情形)、剝離層15及金屬層16進行加工形成可加壓露出部P，保持了裝置層20的尺寸。因此，對將載體12剝離後的裝置層20，適切地進行基於對準標記的曝光前的對位的結果，能夠高精度地實施光微影製程。而且，載體12的剝離時，藉由對可加壓露出部P施加適度的力，因為能夠容易將載體12剝離，能夠抑制對裝置層20的破壞。又，因為載體12的剝離除去能夠藉由物理剝離簡便地進行，也有不必採用將剝離層溶解的溶液的液浸及伴隨雷射照射等步驟的剝離手法即可的優點。
(4)載體的剝離(任意步驟) 根據期望，將附載體金屬箔18的外緣部分除去後，將載體12及中間層14(存在的情形)從配線基板22在剝離層15的位置剝離。此時，因為配線基板22具有可加壓露出部P，能夠容易將載體12剝離。其中，圖4示出將載體12剝離的步驟的一例。如圖4(i)及(ii)所示，載體12等的剝離，藉由在固定載體12的狀態下，將裝置層20的可加壓露出部P在從載體12分離裝置層20的方向(圖4(i)的箭頭所示的方向)施加力來進行較佳。對可加壓露出部P的加壓手法沒有特別限定，能夠使用手或治工具、機械等。例如，藉由使用按壓構件按壓可加壓露出部P，或以鉤構件拉可加壓露出部P，在從載體12將裝置層20分離的方向拉伸，能夠將載體12剝離。
在該剝離步驟中載體為單結晶矽載體時，留意剝離的進展方向較佳。其中，將附載體金屬箔18的載體12為單結晶矽載體時的載體12的剝離步驟分別示於圖7A、7B、8A及8B。圖7A～8B所示的步驟中，準備載體12為單結晶矽載體的附載體金屬箔18(圖7A(i)及圖8A(i))，在附載體金屬箔18的金屬層16上形成裝置層20後(圖7A(ii)及圖8A(ii))，進行載體12的剝離(圖7B(iii)及(iv)還有圖8B(iii)及(iv))。
如圖7B(iii)及(iv)所示，在外部應力ST的進展方向與劈開方位CL一致的方向剝離時，有將最初的剝離的施加外部應力ST的點作為起點，沿著劈開方位CL產生裂縫CR等，矽載體被破壞的可能性。為了抑制這種因矽載體的劈開造成的破壞，載體12為單結晶矽載體時，如圖8B(iii)及(iv)所示，以矽載體上的x軸(圖中的左右方向)及y軸(圖中的上下方向)的劈開方位CL的任一者的方向不一致的方式，施加外部應力ST進行載體12的剝離較佳。
更具體進行說明。如圖7A(i)及圖8(i)所示，將從載體12的中心到缺口N為止的半直線L作為起點，以右旋(順時鐘)規定角度θ時，θ=0°、90°、180°、及270°該當於劈開方位CL。因此，關於剝離所致的外部應力ST的進展方向θr，如圖8B(iii)所示，以θr成為1°＜θr＜89°的範圍內的方式，保持外部應力ST的進展方向同時進行剝離較佳、設為5°＜θr＜85°的範圍內更佳。藉由滿足這種θr的範圍的剝離方法能夠抑制以矽晶圓構成的載體12的破壞。該剝離時特佳的θr的範圍，為將半直線L作為起點右旋θr=45±5°、135±5°、225±5°及315±5°。該等角度因為在矽晶圓的結晶方位＜100＞方向晶圓最難劈開，藉由以該等角度使外部應力進展，能夠有效地抑制晶圓的破壞同時進行載體的除去。又，為了將外部應力ST的進展方向θr作為上述角度，將可加壓露出部P以θr=45±10°、135±10°、225±10°及/或315±10°形成後，進行載體12的剝離較佳。
可加壓露出部P在至少2處形成時，載體12的剝離，藉由對上述至少2處的可加壓露出部P在從載體12將裝置層20分離的方向施加力來進行較佳。藉此，與可加壓露出部P僅在1處的情形相比，能夠使對可加壓露出部P施加的力分散，作為結果能夠更加有效地抑制裝置層20的破壞。為了更加提高該效果，載體12的剝離，藉由將裝置層20相對於由載體12規定的面(載體面)，在垂直方向分離的方向施加力來進行較佳。
典型為裝置層20的彈性率能比載體12的彈性率還低。例如，裝置層20的彈性率為載體12的彈性率的1倍未滿、更典型為0.7倍未滿、更佳為0.5倍未滿。作為該態樣之例，有裝置層20(例如模層20c)包含樹脂的情形。此時，在將載體12等剝離前，使補強材抵接於裝置層20的與金屬層16相反側的面、及/或露出的裝置層20的端部較佳。藉此，能夠使載體12的剝離更平穩地進行，且能夠更降低載體12剝離時對裝置層20的破壞。補強材的抵接，藉由在裝置層20使補強材黏接(例如使用黏著劑或黏著膠帶的黏接)來進行也可以、不使用黏著劑等藉由使補強材單純密著於裝置層20來進行也可以。補強材，以金屬、橡膠(例如矽橡膠)、樹脂(例如環氧樹脂)、或其等組合構成者較佳。在裝置層20的與金屬層16相反側的面使補強材抵接時，在該面全體使補強材(例如矽橡膠那種無剛性的補強材)抵接也可以、在平面視時以至少覆蓋配線層20a及電子元件20b的方式使上述面的一部分抵接於補強材(例如金屬板那種具有剛性的補強材)也可以。
或者裝置層20的彈性率能比載體12的彈性率還高也可以。例如，裝置層20的彈性率為載體12的彈性率的1倍超過、更典型為2倍超過、更佳為4倍超過。作為該態樣之例，有裝置層20(例如模層20c)包含陶瓷的情形。此時，能夠不使上述補強材抵接至裝置層20而較佳地進行載體12的剝離。此外，在本態樣中也一樣，當然也可以在使補強材抵接至裝置層20後，將載體12剝離。
(5)金屬層的除去(任意步驟) 根據期望，將在載體12的剝離後露出的金屬層16藉由蝕刻除去。藉此因為埋入的配線露出，成為適合在其上更形成光微影製程所致的電路者。金屬層16的蝕刻依公知的方法進行即可，沒有特別的限定。
配線基板材料 根據本發明的較佳態樣，提供具備附載體金屬箔18、於附載體金屬箔18上的裝置層20的配線基板22(配線基板材料)。該配線基板22，沿著在平面視時通過比裝置層20的輪廓還內側的至少1條線，附載體金屬箔18的外緣部分欠缺至少1處(圖1B(iii)參照)。藉此，配線基板22，露出裝置層20的附載體金屬箔18側的表面的一部分，形成用來促進載體12(及存在的情形為中間層14)的剝離的可加壓露出部P(圖1A(iii)參照)。根據這種配線基板22，能夠抑制載體12(及存在的情形為中間層14)的剝離時對裝置層20的破壞，且對載體剝離後的裝置層20能夠高精度實施光微影製程。
配線基板22(配線基板材料)為藉由任意方法製造者。典型為配線基板22，在上述配線基板的製造方法中，相當於在裝置層20形成可加壓露出部P後，且將載體12剝離前的層積片材10者。因此，配線基板22，採用例如圖1A(iii)及圖1B(iii)所示的那種構造。關於包含在配線基板22中的裝置層20如同上述。
附載體金屬箔 參照圖1A並如同上述，本發明的方法中根據期望使用的附載體金屬箔18，依序具備載體12、根據期望的中間層14、剝離層15、及金屬層16。
如同上述，載體12的材質可以是玻璃、陶瓷、矽、樹脂、及金屬的任一者。較佳為載體12以玻璃、單結晶矽、多晶矽或陶瓷構成。載體12的形態也可以是片材、薄膜及板的任一種。又，載體12也可以是層積該等片材、薄膜及板等者。例如，載體12可以是能作為玻璃板、陶瓷板、矽晶圓、金屬板等有剛性的支持體作用者、也可以是金屬箔及樹脂薄膜等沒有剛性的形態。作為構成載體12的金屬的較佳例，有銅、鈦、鎳、不銹鋼、鋁等。作為陶瓷的較佳例，可以是氧化鋁、氧化鋯、氮化矽、氮化鋁、及其他各種微陶瓷等。作為樹脂的較佳例，可以是聚對苯二甲酸乙二脂(PET)、聚萘二甲酸(PEN)、聚醯胺、聚醯亞胺、尼龍、液晶聚合物、聚醚醚酮(PEEK(註冊商標))、聚醯胺醯亞胺、聚醚碸、聚苯硫醚、聚四氟乙烯(PTFE)、乙烯四氟乙烯(ETFE)等。更佳為從伴隨搭載電子元件時的加熱的無核芯支持體的彎曲防止的觀點來看，熱膨脹係數(CTE)為25ppm/K未滿(典型為1.0ppm/K以上23ppm/K以下)的材料，作為這種材料之例，有如同上述的各種樹脂(特別是聚醯亞胺、液晶聚合物等低熱膨脹樹脂)、玻璃、單結晶矽、多晶矽及陶瓷等。又，從處理性及晶片實裝時的平坦性確保的觀點來看，載體12其維氏硬度(Vickers' hardness)較佳為100HV以上、更佳為150HV以上2500HV以下。作為滿足該等特性的材料，載體12以玻璃、矽或陶瓷構成較佳、更佳為以玻璃或陶瓷構成、特佳為以玻璃構成。作為由玻璃構成的載體12，例如有玻璃板。將玻璃作為載體12使用時，因為輕量、熱膨脹係數低、絕緣性高、剛直且表面平坦，有能使金屬層16的表面極度平滑等的優點。又，載體22為玻璃時，有在微細電路形成具有有利的表面平坦性(共面性)的點、在配線製造步驟中的除膠渣及各種鍍膜步驟中具有耐藥性的點、從附載體金屬箔18將載體12剝離時能夠採用化學分離法的點等的優點。作為構成載體12的玻璃的較佳例，可以是石英玻璃、硼矽酸玻璃、無鹼玻璃、鈉鈣玻璃、氨基矽酸玻璃、及其組合、更佳為無鹼玻璃、鈉鈣玻璃、及其組合、特佳為無鹼玻璃。無鹼玻璃指的是將二氧化矽、氧化鋁、氧化硼、及氧化鈣或氧化鋇等鹼土類金屬氧化物作為主成分，更含有硼酸，而實質上未含有鹼金屬的玻璃。該無鹼玻璃，因為在從0℃到350℃的廣溫度帶中熱膨脹係數在3ppm/K以上5ppm/K以下的範圍內低且穩定，有能使在伴隨加熱的製程中能使玻璃的彎曲為最小限的優點。載體12的厚度較佳為100μm以上2000μm以下、更佳為300μm以上1800μm以下、再佳為400μm以上1100μm以下。若載體12是這種範圍內的厚度，則能夠確保對處理不會帶來阻礙的適切強度，同時實現在印刷配線板的薄型化、及電子部件搭載時產生的彎曲的降低。
根據期望設置的中間層14可以是1層構造、也可以是2層以上的構造。中間層14以2層以上的層構成時，中間層14，包含設於載體12正上方的第1中間層、鄰接剝離層15設置的第2中間層。第1中間層，從確保與載體12的密著性的點來看，為以由Ti、Cr、Al及Ni組成的群中選擇出的至少1種金屬構成的層較佳。第1中間層可以是純金屬、也可以是合金。第1中間層的厚度較佳為5nm以上500nm以下、更佳為10nm以上300nm以下、再佳為18nm以上200nm以下、特佳為20nm以上100nm以下。第2中間層，從將與剝離層15的剝離強度控制在所期望之值的點來看，為以Cu構成的層較佳。第2中間層的厚度較佳為5nm以上500nm以下、更佳為10nm以上400nm以下、再佳為15nm以上300nm以下、特佳為20nm以上200nm以下。在第1中間層與第2中間層之間，存在別的介在層也可以，作為介在層的構成材料之例，有由從Ti、Cr、Mo、Mn、W及Ni組成的群中選擇出的至少1種金屬與Cu的合金等。另一方面，中間層14以1層構成時，將上述第1中間層作為中間層維持原狀採用也可以，將第1中間層及第2中間層以1層的中間合金層置換也可以。該中間合金層，由從Ti、Cr、Mo、Mn、W及Ni組成的群中選擇出的至少1種金屬的含有量為1.0at%以上，且Cu含有量為30at%以上的銅合金構成較佳。中間合金層的厚度較佳為5nm以上500nm以下、更佳為10nm以上400nm以下、再佳為15nm以上300nm以下、特佳為20nm以上200nm以下。此外，上述各層的厚度，設為藉由穿透性電子顯微鏡的能量分散型X線光譜分析器(TEM-EDX)分析層剖面測定的值。構成中間層14的金屬包含因原料成分及成膜步驟等引起的不可避雜質也可以。又，雖沒有特別限制，但在中間層14的成膜後曝露於大氣時，容許因此而混入的氧的存在。中間層14雖能由任何方法製造，但利用金屬靶極的磁控濺鍍法形成的層在能夠具備膜厚分佈的均勻性的點特佳。
剝離層15，為能夠且容易將載體12、及存在的情形為中間層14剝離的層。剝離層15不管是有機剝離層或無機剝離層都可以。作為使用於有機剝離層的有機成份之例有氮含有有機化合物、硫含有有機化合物、羧酸等。作為氮含有有機化合物之例，可以是三唑化合物，咪唑化合物等。另一方面，作為用於無機剝離層的無機成份之例，可以是包含Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo的至少一種以上的金屬氧化物或金屬氮氧化物、或者碳等。在其等之中也一樣，剝離層15主要由含有碳的層是因剝離容易性及膜形成性的點等來看較佳、更佳為主要由碳或碳化氫形成的層、再更佳為由硬質碳膜的非晶碳形成的層。此時，剝離層15(亦即碳含有層)為藉由XPS測定的碳濃度為60原子%以上較佳、更佳為70原子%以上、再佳為80原子%以上、特佳為85原子%以上。碳濃度的上限值沒有特別限定，可以是100原子%，但98原子%以下較現實。剝離層15能包含不可避雜質(例如因氛圍等周圍環境而來的氧、碳、氫等)。又，剝離層15中可能混入之後層積的金屬層16等的成膜手法所引起，作為剝離層15含有的金屬以外的種類的金屬原子。作為剝離層15使用碳含有層時，與載體的相互擴散性及反應性小，即便受到在超過300℃的溫度的加壓加工等，也能夠防止在金屬層與接合界面之間的高溫加熱所致的金屬結合的形成，維持載體的剝離除去容易的狀態。剝離層15為藉由濺鍍等的氣相法形成的層，是因為從抑制了剝離層15中的過度的雜質的點、其他層的連續生產性的點等來看較佳。作為剝離層15使用碳含有層時的厚度較佳為1nm以上20nm以下、更佳為1nm以上10nm以下。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
剝離層15，可以是包含金屬氧化物層及碳含有層各者的層、或包含金屬氧化物及碳兩者的層。特別是附載體金屬箔18包含中間層14時，碳含有層有助於載體12的穩定剝離，並同能夠抑制金屬氧化物層伴隨因中間層14及金屬層16而來的金屬元素的加熱的擴散，作為結果在例如350℃以上的高溫加熱後，也能夠保持穩定的剝離性。金屬氧化物層為包含以Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo及其等的組合構成的金屬的氧化物的層較佳。金屬氧化物層雖是藉由使用金屬靶材，在氧化性氛圍下進行濺鍍的反應性濺鍍法形成的層，但在藉由成膜時間的調整容易控制膜厚的點來看特佳。金屬氧化物層的厚度較佳為0.1nm以上100nm以下。作為金屬氧化物層的厚度的上限值，較佳為60nm以下、再佳為30nm以下、特佳為10nm以下。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。此時，作為剝離層15層積金屬氧化物層及碳層的順序沒有特別限定。又，剝離層15，以金屬氧化物層及碳含有層的邊界未明顯被特定的混相(亦即包含金屬氧化物及碳雙方的層)的狀態存在也可以。
同樣地，從在高溫的熱處理後也保持穩定的剝離性的觀點來看，剝離層15是鄰接金屬層16側的面為氟化處理面及/或氮化處理面的金屬含有層也可以。金屬含有層中，氟的含有量及氮的含有量之和為1.0原子%以上的區域(以下稱為「(F+N)區域」)在10nm以上的厚度存在者較佳，(F+N)區域為在金屬含有層的金屬層16側存在者較佳。(F+N)區域的厚度(SiO 2換算)，設為藉由使用XPS進行附載體金屬箔18的深度方向元素分析來特定的值。氟化處理面乃至氮化處理面，能夠藉由反應性離子蝕刻(RIE：Reactive ion etching)、或反應性濺鍍法較佳地形成。另一方面，金屬含有層中含有的金屬元素，有負的標準電極電位較佳。作為金屬含有層中包含的金屬元素的較佳例，有Cu、Ag、Sn、Zn、Ti、Al、Nb、Zr、W、Ta、Mo及其等的組合(例如合金或金屬間化合物)。金屬含有層中的金屬元素的含有率為50原子%以上100原子%以下較佳。金屬含有層為由1層構成的單層也可以、為由2層以上構成的複層也可以。金屬含有層全體的厚度較佳為10nm以上1000nm以下、更佳為30nm以上500nm以下、再佳為50nm以上400nm以下、特佳為100nm以上300nm以下。金屬含有層自體的厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
或者剝離層15，取代碳層等，為金屬氮氧化物含有層也可以。金屬氮氧化物含有層的與載體12相反側(亦即金屬層16側)的表面，為由TaON、NiON、TiON、NiWON及MoON組成的群中選擇出的至少1種金屬酸氮化物較佳。又，從確保載體12與金屬層16的密著性的點來看，金屬氮氧化物含有層的載體12側的表面，為由Cu、Ti、Ta、Cr、Ni、Al、Mo、Zn、W、TiN及TaN組成的群中選擇出的至少1種較佳。藉此，抑制金屬層16表面的異物粒子數提升電路形成性，且以高溫長時間加熱後，也能夠保持穩定的剝離強度。金屬氮氧化物含有層的厚度較佳為5nm以上500nm以下、更佳為10nm以上400nm以下、再佳為20nm以上200nm以下、特佳為30nm以上100nm以下。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
金屬層16為以金屬構成的層。金屬層16也可以是1層構造、也可以是2層以上的構造。金屬層16以2層以上的層構成時，金屬層16，能夠作為在剝離層15的與載體12相對的面側，依序層積從第1金屬層到第m金屬層(m為2個以上的整數)的各金屬層的構造。金屬層16全體的厚度較佳為1nm以上2000nm以下、更佳為100nm以上1500nm以下、再佳為200nm以上1000nm以下、特佳為300nm以上800nm以下、再特佳為350nm以上500nm以下。金屬層16的厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。以下，說明關於金屬層16以第1金屬層及第2金屬層的2層構成之例。
第1金屬層為對附載體金屬箔18賦予蝕刻停止功能及抗反射功能等的所期望功能者。作為構成第1金屬層的金屬的較佳例，有Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、Mo及其等的組合、較佳為Ti、Zr、Al、Cr、W、Ni、Mo及其等的組合、更佳為Ti、Al、Cr、Ni、Mo及其等的組合、特佳為Ti、Mo及其等的組合。該等元素，具有對快速蝕刻液(例如銅快速蝕刻液)不會溶解的性質，其結果，能夠對快速蝕刻液呈現優良的耐藥性。因此，第1金屬層，成為後述第2金屬層更難以被快速蝕刻液蝕刻的層，因此能作為蝕刻停止層作用。又，因為構成第1金屬層的上述金屬具有防止光的反射的功能，第1金屬層，也能夠作為在影像檢查(例如自動影像檢查(AOI))中用來使辨識性提升的抗反射層作用。第1金屬屬可以是純金屬、也可以是合金。構成第1金屬層的金屬包含因原料成分及成膜步驟等引起的不可避雜質也可以。又，上述金屬的含有率的上限沒有特別限定，也可以是100原子%。第1金屬層為藉由物理氣相沉積(PVD)法形成的層較佳、更佳為藉由濺鍍形成的層。第1金屬層的厚度較佳為1nm以上500nm以下、更佳為10nm以上400nm以下、再佳為30nm以上300nm以下、特佳為50nm以上200nm以下。
作為構成第2金屬層的金屬的較佳例，有第4族、第5族、第6族、第9族、第10族及第11族的過渡元素、Al、還有其等的組合(例如合金及金屬間化合物)、更佳為第4族及第11族的過渡元素、Al、Nb、Co、Ni、Mo、及其等的組合、再佳為第11族的過渡元素、Ti、Al、Mo、及其等的組合、特佳為Cu、Ti、Mo、及其等的組合、最佳為Cu。第2金屬層可以是以任何方法製造者，例如，是藉由無電解金屬鍍膜法及電解金屬鍍膜法等的濕式成膜法、濺鍍及真空蒸鍍等的物理氣相沉積(PVD)法、化學氣相成膜、或由該等的組合形成的金屬箔即可。特別是第2金屬層較佳為從容易對應超薄化造成的微距化的觀點來看，為藉由濺鍍法及真空蒸鍍等的物理氣相沉積(PVD)法形成的金屬層，最好是藉由濺鍍法製造的金屬層。又，第2金屬層，雖較佳為無粗化的金屬層，但只要對配線圖案形成不會帶來阻礙，為藉由預備的粗化或軟蝕刻處理或洗淨處理、氧化還原處理產生二次粗化者也可以。從對應微距化的觀點來看，第2金屬層的厚度較為10nm以上1000nm以下、更佳為20nm以上900nm以下、再佳為30nm以上700nm以下、再更佳為50nm以上600nm以下、特佳為70nm以上500nm以下、最佳為100nm以上400nm以下。這種範圍內的厚度的金屬層藉由濺鍍法製造是以從成膜厚度的面內均勻性、或以片狀及滾輪狀的生產性的觀點來看較佳。
金屬層16為1層構造時，將上述第2金屬層作為金屬層16維持原狀採用較佳。另一方面，金屬層16為n層(n為3以上的整數)構造時，將金屬層16的從第1金屬層到第(n-1)金屬層設為上述第1金屬層的構造較佳，將金屬層16的最外層(亦即第n金屬層)設為上述第2金屬層的構造較佳。
金屬層16、根據期望的中間層14、及根據期望的剝離層15(亦即至少金屬層16，例如金屬層16及中間層14)，藉由延伸突出至載體12的端面，被覆該端面較佳。亦即，不只是載體12的表面，端面也至少被金屬層16被覆較佳。因為端面也被被覆，除了能夠防止配線基板的製造步驟中對載體12的藥液的浸入以外，也能夠強固地防止將附載體金屬箔18或層積片材10進行處理時的側端部的剝離所致的碎屑，亦即剝離層15上的被膜(亦即金屬層16)的缺陷。載體12的端面的被覆區域，從載體12的表面向厚度方向(亦即相對於載體表面垂直的方向)，較佳為0.1mm以上的區域、更佳為0.2mm以上的區域、再佳為載體12的端面全域。
10:層積片材 22:配線基板 12:載體 14:中間層 15:剝離層 16:金屬層 20:裝置層 20a:配線層 20b:電子元件 20c:模層 18:附載體金屬箔 C:切入線 E:延伸突出部分 P:可加壓露出部 B:削切刀片 118:附載體金屬箔 120:裝置層 110:層積片材 112:載體 114:中間層 115:剝離層 116:金屬層 120a:配線層 120b:電子元件 120c:模層 CL:劈開方位 L:半直線 CR:裂縫 ST:外部應力 N:缺口
[圖1A]將本發明的配線基板的製造方法的一例以示意剖面圖表示的步驟流程圖。 [圖1B]將與圖1A對應的步驟，以從載體側看層積片材的示意俯視圖表示的步驟流程圖。 [圖2]表示將金屬層的延伸突出部分沿著裝置層的輪廓預先切斷的步驟的一例的圖，相當於比圖1A(ii)所示的步驟還前的步驟。 [圖3A]表示矩形狀的層積片材中(i)切入線的位置的一例、及(ii)從該切入線將外側的外緣部分除去後的狀態的俯視圖。 [圖3B]表示圓板狀的層積片材中(i)切入線的位置的一例、及(ii)從該切入線將外側的外緣部分除去後的狀態的俯視圖。 [圖4]表示從層積片材將載體剝離的步驟的一例的圖，相當於圖1A(iii)所示的步驟以後的步驟。 [圖5]將從前的配線基板的製造方法的一例以示意剖面圖表示的步驟流程圖，相當於前半的步驟(步驟(i)及(ii))。 [圖6]將從前的配線基板的製造方法的一例以示意剖面圖表示的步驟流程圖，相當於接續圖5所示的步驟的後半的步驟(步驟(iii)及(iv))。 [圖7A]載體為矽晶圓時，剝離所致的外部應力的進展方向與劈開方位一致，在矽晶圓出現裂縫的情形以俯視圖表示的步驟流程圖，相當於前半的步驟(步驟(i)及(ii))。 [圖7B]載體為矽晶圓時，剝離所致的外部應力的進展方向與劈開方位一致，在矽晶圓出現裂縫的情形以俯視圖表示的步驟流程圖，相當於接續圖7A所示的步驟的後半的步驟(步驟(iii)及(iv))。 [圖8A]載體為矽晶圓時，剝離所致的外部應力的進展方向與劈開方位不一致，抑制矽晶圓的裂縫的情形以俯視圖表示的步驟流程圖，相當於前半的步驟(步驟(i)及(ii))。 [圖8B]載體為矽晶圓時，剝離所致的外部應力的進展方向與劈開方位不一致，抑制矽晶圓的裂縫的情形以俯視圖表示的步驟流程圖，相當於接續圖8A所示的步驟的後半的步驟(步驟(iii)及(iv))。
10:層積片材
12:載體
14:中間層
15:剝離層
16:金屬層
18:附載體金屬箔
20:裝置層
20a:配線層
20b:電子元件
20c:模層
22:配線基板
C:切入線
P:可加壓露出部

Claims (18)

  1. 一種配線基板的製造方法，包含： 準備在載體上依序具備剝離層、金屬層及裝置層的層積片材的步驟； 以在平面視時通過比前述裝置層的輪廓還內側且其兩端到達前述層積片材的端部的方式，並且以在剖面視時貫通前述載體、前述剝離層及前述金屬層的方式，從前述層積片材的前述載體側的表面劃入切入線的步驟； 將前述載體、前述剝離層及前述金屬層中比前述切入線還外側的外緣部分除去，藉此使前述裝置層的前述金屬層側的表面的一部分露出，並作為用來促進前述載體的剝離的可加壓露出部的步驟。
  2. 如請求項1記載的方法，其中，前述層積片材，具有在平面視時前述金屬層從前述裝置層的端部突出的延伸突出部分； 前述方法，更包含：在劃入前述切入線前，在前述延伸突出部分中將前述金屬層沿著前述裝置層的輪廓預先切斷的步驟。
  3. 如請求項1或2記載的方法，更包含：在前述外緣部分的除去後，將前述載體從前述層積片材在前述剝離層的位置剝離的步驟。
  4. 如請求項3記載的方法，其中，前述載體的剝離，包含在固定前述載體的狀態下，對前述裝置層的前述可加壓露出部在從前述載體分離前述裝置層的方向施加力。
  5. 如請求項1或2記載的方法，其中，前述切入線，以在平面視時通過比前述裝置層的輪廓還內側0.5mm以上30.0mm以下的區域的方式設置。
  6. 如請求項1或2記載的方法，其中，以前述可加壓露出部具有多角形狀或圓弧形狀的方式，設置前述切入線。
  7. 如請求項3記載的方法，其中，藉由將前述切入線在至少2處設置，前述可加壓露出部在至少2處形成； 前述載體的剝離，藉由對前述至少2處的可加壓露出部在從前述載體分離前述裝置層的方向施加力來進行。
  8. 如請求項7記載的方法，其中，前述載體的剝離，藉由將前述裝置層相對於由前述載體規定的面，在垂直方向分離的方向施加力來進行。
  9. 如請求項1或2記載的方法，其中，前述裝置層，包含配線層、設於前述配線層上的電子元件、以及包圍前述配線層及前述電子元件的模層； 前述切入線以在平面視時，不橫切前述配線層及前述電子元件，而是橫切前述模層的方式設置。
  10. 如請求項1或2記載的方法，其中，前述裝置層的彈性率比前述載體的彈性率還低。
  11. 如請求項10記載的方法，其中，前述裝置層包含樹脂。
  12. 如請求項1或2記載的方法，其中，前述裝置層的彈性率比前述載體的彈性率還高。
  13. 如請求項12記載的方法，其中，前述裝置層包含陶瓷。
  14. 如請求項1或2記載的方法，其中，前述載體為玻璃載體。
  15. 如請求項1或2記載的方法，其中，前述載體為直徑100mm以上的圓板狀、或短邊為100mm以上的矩形狀。
  16. 如請求項1或2記載的方法，其中，前述層積片材的準備，包含： 準備在載體上具備剝離層及金屬層的附載體金屬箔的步驟； 在前述金屬層的表面形成第1配線層的步驟； 將前述第1配線層作為基礎構築前述裝置層的步驟。
  17. 如請求項3記載的方法，更包含：將在前述載體的剝離後露出的前述金屬層藉由蝕刻除去的步驟。
  18. 一種配線基板材料，在載體上依序具備剝離層、金屬層及裝置層； 前述載體、前述剝離層及前述金屬層的外緣部分沿著在平面視時通過比前述裝置層的輪廓還內側的至少1條線欠缺至少1處，藉此露出前述裝置層的前述金屬層側的表面的一部分。
TW110129749A 2020-11-11 2021-08-12 配線基板的製造方法 TWI825464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-187948 2020-11-11
JP2020187948 2020-11-11

Publications (2)

Publication Number Publication Date
TW202218892A TW202218892A (zh) 2022-05-16
TWI825464B true TWI825464B (zh) 2023-12-11

Family

ID=81601067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129749A TWI825464B (zh) 2020-11-11 2021-08-12 配線基板的製造方法

Country Status (7)

Country Link
US (1) US20230420270A1 (zh)
EP (1) EP4246565A4 (zh)
JP (1) JP7212210B2 (zh)
KR (1) KR20230104908A (zh)
CN (1) CN116636316A (zh)
TW (1) TWI825464B (zh)
WO (1) WO2022102182A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053565A1 (ja) * 2022-09-05 2024-03-14 三井金属鉱業株式会社 配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109691246A (zh) * 2016-10-06 2019-04-26 三井金属矿业株式会社 多层布线板的制造方法
TW202029311A (zh) * 2019-01-22 2020-08-01 日商迪思科股份有限公司 載板移除方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5473838B2 (ja) * 2010-03-30 2014-04-16 日本電解株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
JP2014072440A (ja) * 2012-09-28 2014-04-21 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
KR101460034B1 (ko) * 2013-03-27 2014-11-11 주식회사 심텍 캐리어 기판을 이용하는 박형 인쇄회로기판의 제조 방법
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
TWI829627B (zh) * 2016-11-28 2024-01-21 日商三井金屬鑛業股份有限公司 黏著薄片及其剝離方法
JP7187112B2 (ja) 2018-08-13 2022-12-12 株式会社ディスコ キャリア板の除去方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109691246A (zh) * 2016-10-06 2019-04-26 三井金属矿业株式会社 多层布线板的制造方法
TW202029311A (zh) * 2019-01-22 2020-08-01 日商迪思科股份有限公司 載板移除方法

Also Published As

Publication number Publication date
JP7212210B2 (ja) 2023-01-24
TW202218892A (zh) 2022-05-16
WO2022102182A1 (ja) 2022-05-19
EP4246565A4 (en) 2024-05-08
US20230420270A1 (en) 2023-12-28
CN116636316A (zh) 2023-08-22
JPWO2022102182A1 (zh) 2022-05-19
EP4246565A1 (en) 2023-09-20
KR20230104908A (ko) 2023-07-11

Similar Documents

Publication Publication Date Title
KR102493697B1 (ko) 다층 배선판의 제조 방법
WO2017150284A1 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US11527415B2 (en) Multilayer circuit board manufacturing method
KR102386554B1 (ko) 유리 캐리어를 구비하는 구리박 및 그 제조 방법
KR102380411B1 (ko) 유리 캐리어를 구비하는 구리박 및 그 제조 방법
TWI825464B (zh) 配線基板的製造方法
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
TWI817577B (zh) 配線基板之製造方法
JP7427846B1 (ja) キャリア付金属箔
EP4318567A1 (en) Multilayer substrate manufacturing method and wiring substrate
WO2024053565A1 (ja) 配線基板の製造方法
TWI804203B (zh) 附載體金屬箔以及其使用方法及製造方法
CN117652212A (zh) 布线基板的制造方法
KR20230117139A (ko) 캐리어를 구비하는 금속박 및 그 제조 방법