TWI807546B - 配線基板及其修整方法、以及多層配線板 - Google Patents

配線基板及其修整方法、以及多層配線板 Download PDF

Info

Publication number
TWI807546B
TWI807546B TW110147661A TW110147661A TWI807546B TW I807546 B TWI807546 B TW I807546B TW 110147661 A TW110147661 A TW 110147661A TW 110147661 A TW110147661 A TW 110147661A TW I807546 B TWI807546 B TW I807546B
Authority
TW
Taiwan
Prior art keywords
wiring board
region
insulating
layer
wiring
Prior art date
Application number
TW110147661A
Other languages
English (en)
Other versions
TW202231160A (zh
Inventor
中村利美
小宮未希子
松浦宜範
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202231160A publication Critical patent/TW202231160A/zh
Application granted granted Critical
Publication of TWI807546B publication Critical patent/TWI807546B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一種配線基板，能夠提升修整時及其後的機械強度、耐水性、耐濕性及製品良率。該配線基板，具備：將以金屬層構成的主配線圖案埋設於絕緣層中的裝置區域、包圍的裝置區域周圍，將以與主配線圖案電性獨立的金屬層構成的虛擬配線圖案埋設於絕緣層中的周邊區域、介在於裝置區域與周邊區域之間，以絕緣層構成的未存在金屬層的絕緣邊界區域。絕緣邊界區域，具有在平面視時，能劃出與裝置區域的外緣的至少1邊的內切線平行，交互穿越構成虛擬配線圖案的金屬層與構成絕緣邊界區域的絕緣層的假想直線的曲折形狀。裝置區域，在平面視時，從假想直線隔著絕緣邊界區域完全分離。

Description

配線基板及其修整方法、以及多層配線板
本發明係有關於配線基板及其修整方法、以及多層配線板。
近年，為了提升印刷配線板(配線基板)的實裝密度並小型化，廣泛地進行印刷配線板的多層化。這種多層印刷配線板(多層配線板)，在多數攜帶用電子機器中，將輕量化及小型化作為目的利用。接著，該多層印刷配線板，要求層間絕緣層的厚度的更加降低、及作為配線板的更輕量化。
作為滿足這種要求的技術，採用利用無芯積層法的多層印刷配線板的製造方法。無芯積層法為不利用所謂的核芯基板，而將絕緣層與配線層交互層積(積層)進行多層化的方法。在無芯積層法中，為了使支持體與多層印刷配線板的剝離能容易進行，提案使用附載體金屬箔。例如，專利文獻1(特開2005-101137號公報)揭示半導體元件搭載用封裝基板的製造方法，包含：在附載體銅箔的載體面貼附絕緣樹脂層作為支持體，在附載體銅箔的超薄銅層側藉由光阻加工、圖案電解鍍銅、光阻除去等工程形成第一配線導體後，形成積層配線層，將附載體支持基板剝離，除去超薄銅層。
又，為了專利文獻1所示的那種埋入電路的微細化，期望將金屬層的厚度設為1μm以下的附載體金屬箔。在此，為了實現金屬層的厚度降低，提案藉由濺鍍等氣相法形成金屬層。例如，專利文獻2(國際公開第2017/150283號)揭示附載體銅箔，在玻璃片材等載體上，藉由濺鍍形成剝離層、抗反射層、及超薄銅箔(例如膜厚300nm)。又，專利文獻3(國際公開第2017/150284號)揭示附載體銅箔，在玻璃片材等載體上，藉由濺鍍形成中間層(例如密著金屬層及剝離補助層)、剝離層及超薄銅層(例如膜厚300nm)。專利文獻2及3也教示了藉由使以預定金屬構成的中間層介於之間而帶來載體的機械剝離強度的優良穩定性、及藉由使抗反射層呈現期望的暗色，使影像檢查(例如自動影像檢查(AOI))中的辨識性提升。
尤其是伴隨著電子裝置的更加小型化及省電化，對半導體晶片及印刷配線板的高積體化及薄型化的需求提高。作為滿足相關需求的次世代封裝技術，近年檢討了FO-WLP(Fan-Out Wafer Level Packaging)及PLP(Panel Level Packaging)的採用。接著，在FO-WLP及PLP中，也檢討了無芯積層法的採用。作為這種工法的一種，有在無核芯支持體表面形成配線層及因應必要形成積層配線層後進行晶片的實裝及封裝，之後剝離支持體的稱為RDL-First(Redistribution Layer-First)法的工法。例如，專利文獻4(特開2015-35551號公報)揭示半導體裝置的製造方法，包含：向由玻璃或矽晶圓而成的支持體的主面的金屬剝離層的形成、向其上的絕緣樹脂層的形成、向其上的包含積層層的再配線層(Redistribution Layer)的形成、向其上的半導體積體電路的實裝及封裝、支持體的除去所致的剝離層的露出、剝離層的除去所致的2次實裝墊片的露出、還有向2次實裝墊片的表面的焊接凸塊的形成、以及2次實裝。
又，也已知具有複數用來實裝半導體晶片等的裝置區域的配線基板。相關的配線基板中，藉由將各裝置區域的周圍切斷(修整)，能夠得到分割後的複數小型基板。因此，能修整的配線基板，例如，具備半導體晶片實裝用的配線圖案存在的複數裝置區域、及包圍該等裝置區域的周圍，將被拋棄的周邊區域。該點，能修整的配線基板，會有因裝置區域與周邊區域的配線圖案密度的不均勻性所引起，容易產生破裂及彎曲等的問題。
為了對應該問題，已知有藉由在將被拋棄的周邊區域設置虛擬配線圖案，調整配線圖案密度的平衡。例如，專利文獻5(特開2016-72413號公報)揭示關於具備在半導體基板上形成的裝置區域、及以包圍該裝置區域的方式形成的周邊區域的半導體裝置，在周邊區域，以包圍裝置區域的方式形成非週期的圖案。又，專利文獻6(特開2006-332344)揭示關於在晶片區域的周緣部的複數層間絕緣膜的層積構造中具備虛擬補強圖案的半導體裝置，虛擬補強圖案藉由虛擬配線與線狀的虛擬孔構成。再來，專利文獻7(特開2009-239149號公報)揭示關於具有切割線區域、及由切割線區域畫分的複數元件形成區域的半導體晶圓，具備配設於切割線區域的導電性圖案。 [先前技術文獻] [專利文獻]
[專利文獻1] 特開2005-101137號公報 [專利文獻2] 國際公開第2017/150283號 [專利文獻3] 國際公開第2017/150284號 [專利文獻4] 特開2015-35551號公報 [專利文獻5] 特開2016-72413號公報 [專利文獻6] 特開2006-332344號公報 [專利文獻7] 特開2009-239149號公報
此外，使用專利文獻2及3所示的那種附載體金屬箔形成配線基板(例如再配線層)的情形，進行將配線基板從載體剝離的工程。該工程，例如，包含在配線基板貼附補強片(第2載體)，修整配線基板等，將修整後的配線基板及補強片的組合從載體剝離。該點，在將配線基板等從載體剝離時，無法照著修整的位置將配線基板剝離，會在配線基板產生未意圖的龜裂(傷痕及破裂等)。產生該龜裂的配線基板，在製造工程中從該龜裂滲入蝕刻液、除膠渣液、各種鍍膜液或該等洗淨液、或空氣中的水分及因其等由來的結露水等的結果，容易產生絕緣破壞及配線部分的腐蝕等不良狀態。另一方面，從提升製品良率的觀點來看，在將配線基板等從載體剝離前，也期望對裝置區域進行電性檢查。
本發明者，如今得到在應修整的配線基板中，藉由於裝置區域與包圍其周圍的周邊區域之間，使具有能畫出滿足預定條件的假想直線的曲折形狀的絕緣邊界區域介在於修整用，能夠提升修整時及其後的機械強度、耐水性、耐濕性及製品良率的見解。
因此本發明的目的為提供一種配線基板，能夠提升修整時及其後的機械強度、耐水性、耐濕性及製品良率。
根據本發明的一態樣，提供 一種配線基板，具備：將以金屬層構成的主配線圖案埋設於絕緣層中的裝置區域； 包圍前述裝置區域的周圍，將以與前述主配線圖案電性獨立的金屬層構成的虛擬配線圖案埋設於絕緣層中的周邊區域； 介在於前述裝置區域與前述周邊區域之間，以絕緣層構成的未存在金屬層的絕緣邊界區域； 其中， 前述絕緣邊界區域，具有在平面視時，能劃出與前述裝置區域的外緣的至少1邊的內切線平行，交互穿越構成前述虛擬配線圖案的金屬層與構成前述絕緣邊界區域的絕緣層的假想直線的曲折形狀； 前述裝置區域，在平面視時，從前述假想直線隔著前述絕緣邊界區域完全分離。
根據本發明的其他一態樣，提供一種包含前述配線基板的多層配線板。
根據本發明的再別的一態樣，提供一種配線基板的修整方法，包含： 準備前述配線基板的工程； 將前述配線基板沿前述假想直線切斷，將前述周邊區域除去的工程。
配線基板及其修整方法
在圖1概念表示本發明的配線基板，另一方面在圖2A表示在圖1中以虛線包圍的部分的擴大圖。如圖1所示，本發明的配線基板10具備裝置區域D、周邊區域P、及絕緣邊界區域B。在裝置區域D，將以金屬層構成的主配線圖案埋設於絕緣層中。周邊區域P為包圍裝置區域D的周圍的區域。在周邊區域P，將以與主配線圖案電性獨立的金屬層構成的虛擬配線圖案埋設於絕緣層中。絕緣邊界區域B為介在於裝置區域D與周邊區域P之間，以絕緣層構成的未存在金屬層的區域。如圖1及2A所示，絕緣邊界區域B，具有在平面視時，能劃出與裝置區域D的外緣的至少1邊的內切線I平行，交互穿越構成虛擬配線圖案的金屬層與構成絕緣邊界區域B的絕緣層的假想直線L的曲折形狀。接著，裝置區域D，在平面視時，從假想直線L隔著絕緣邊界區域B完全分離。如此，在應修整的配線基板10中，藉由於裝置區域D與包圍其周圍的周邊區域P之間，使具有能畫出上述預定的假想直線L的曲折形狀的絕緣邊界區域B介在於修整用，能夠提升修整時及其後的機械強度、耐水性、耐濕性及製品良率。此外，內切線I與假想直線L在幾何學上平行(完全平行)較佳，但若在達到本發明的目的的範圍內實質平行(略平行)即可。
如同上述，使用專利文獻2及3所示的那種附載體金屬箔形成配線基板(例如再配線層)的情形，進行將配線基板從載體剝離的工程。其中，圖3A~4B示出將配線基板從載體剝離的工程之一例。在該工程中，首先在附載體金屬箔100(例如，依序具有載體、剝離層及金屬層)上，將具備裝置區域D、周邊區域P及絕緣邊界區域B的配線基板110藉由公知的手法(例如上述積層法)形成(圖3A(i)及3B(i))。接著，在配線基板110上經由黏接層等將補強片120(第2載體)層積(圖3A(ii)及3B(ii))。之後，使用削切工具T，畫出貫通補強片120及配線基板110的切縫(圖3A (iii))。此時，藉由以穿越絕緣邊界區域B的方式畫出切入線C，將配線基板110的裝置區域D與包圍其周圍的周邊區域P分割(圖3B(iii))。接著，將分割後的配線基板110(裝置區域D部分)及補強片120的組合從附載體金屬箔100剝離(圖4A(iv)及4B(iv))。藉此，將修整後的配線基板110轉印至補強片120(圖4A(v)及4B(v))。
但是，將從前的配線基板從載體剝離時，無法照著修整的位置將配線基板剝離，會在配線基板產生未意圖的龜裂(傷痕及破裂等)。產生該龜裂的配線基板，在製造工程中從該龜裂滲入蝕刻液、除膠渣液、各種鍍膜液或該等洗淨液、或空氣中的水分及因其等由來的結露水等的結果，容易產生絕緣破壞及配線部分的腐蝕等不良狀態。關於該原因，本發明者們調查後，發現在分割裝置區域D與周邊區域P的切斷位置有問題。其中，圖5示出從前的配線基板之一例。如圖5所示，從前的配線基板210，具有介在於裝置區域D與周邊區域P之間的以絕緣層構成，且未存在金屬層的直線形狀的絕緣邊界區域B。因此，用來分割裝置區域D與周邊區域P的切入線C連續穿越構成絕緣邊界區域B的絕緣層。其結果，因構成絕緣邊界區域B的低強度的絕緣層引起，於修整乃至載體剝離時，會在配線基板210產生龜裂。此外，因為配線基板的金屬與絕緣材料的組合一般會決定好，難以變更構成絕緣層的絕緣材料的種類。
相對於此，本發明的配線基板10，絕緣邊界區域B，具有能劃出交互穿越構成(周邊區域P的)虛擬配線圖案的金屬層、與構成絕緣邊界區域B的絕緣層的假想直線L的曲折形狀。因此，沿著該假想直線L將配線基板10切斷時，在切斷位置，絕緣層、及以比構成絕緣層的絕緣材料還高強度的金屬構造成的金屬層(於長度方向、寬度方向及/或厚度方向)會交互存在。其結果，配線基板10，與絕緣層在切斷位置連續存在的從前的配線基板210相比，機械強度會大大提升。又，配線基板10，在平面視時，裝置區域D從假想直線L隔著絕緣邊界區域B完全分離。也就是說，沿著假想直線L將配線基板10切斷時也一樣，裝置區域D被絕緣邊界區域B包圍。因此，藉由絕緣邊界區域B能夠有效地防止蝕刻液、除膠渣液、各種鍍膜液或該等洗淨液、或空氣中的水分及由其等而來的結露水等水分浸入裝置區域D的電路內及其附近，提升了配線基板10的耐水性及耐濕性。
因此，配線基板10沿著假想直線L切斷較佳。亦即，根據本發明的較佳態樣，提供配線基板10的修整方法，包含準備配線基板10的工程、將配線基板10沿著假想直線L切斷，將周邊區域P除去的工程。
另一方面，為了提升配線基板的機械強度，也考慮連接裝置區域的主配線圖案與周邊區域的虛擬配線圖案，使得在切斷位置存在強度高的金屬層。不過，該構造的配線基板，因為裝置區域與周邊區域並未電性獨立，在進行修整乃至載體剝離前的階段，難以對各個裝置區域進行電性檢查。相對於此，本發明的配線基板10，藉由絕緣邊界區域B分割裝置區域D的主配線圖案、與周邊區域P的虛擬配線圖案，使其電性獨立。因此，例如，在對配線基板10進行修整乃至載體剝離前的階段也一樣，能夠對每個裝置區域D進行電性檢查。其結果，因為在識別及掌握配線基板10的不良處所後進行之後的工程，省去了在向有不良的位置及裝置區域的後工程中的加工工程，能夠讓工程更合理化 。再來，晶片接合等的下工程中，因為不會產生因配線基板10的不良引起的不良品，也能夠謀求近年持續高機能且高價的封裝製品的最終良率的提升。
絕緣邊界區域B，具有在平面視時，能劃出就裝置區域D的外緣的全部的邊，與該等各邊的內切線I平行，交互穿越構成虛擬配線圖案的金屬層與構成絕緣邊界區域B的絕緣層的假想直線L的曲折形狀較佳。接著，裝置區域D，在平面視時，從就上述全部的邊的假想直線L隔著絕緣邊界區域B完全分離較佳。藉此，能夠更加提升配線基板10的機械強度及耐水性及耐濕性。
絕緣邊界區域B的曲折形狀，不限於圖1及2A所示的形狀，包含如圖2B~2H所示的那種形狀，能夠是任意的形狀。例如，絕緣邊界區域B的曲折形狀是用以下方式構成：與絕緣邊界區域B接觸的周邊區域P的外緣形狀、及/或與絕緣邊界區域B接觸的裝置區域D的外緣形狀包含梳形(例如圖2A參照)、以曲線形成的波形(例如圖2B參照)、三角形(例如圖2C參照)、梯形(例如圖2E及2H參照)、紡錘形(例如圖2D參照)、拉鏈形(例如圖2F及2G參照)或其等的組合較佳、含有梳形更佳。藉此，平面視配線基板10時，成為組入構成虛擬配線圖案乃至主配線圖案的金屬層與構成絕緣邊界區域B的絕緣層的邊界的形狀的結果，能夠更加提升修整時及其後的配線基板10的機械強度。此外，構成假想直線L穿越的虛擬配線圖案的金屬層之數、及構成絕緣邊界區域B的絕緣層之數，分別相對於假想直線L的長度為每1mm為1個以上3000個以下較佳、更佳為每1mm為4個以上1000個以下。
從上述同樣觀點來看，絕緣邊界區域B的曲折形狀包含波狀圖案較佳。該波狀圖案包含正弦波(例如圖2B參照)、鋸齒波、方波(例如圖2A參照)、梯形波(例如圖2E及2H參照)、三角波(例如圖2C參照)、或其等的組合較佳、更佳為包含方波。此外，上述正弦波、鋸齒波、方波、梯形波及三角波在達成本發明的目的的範圍內，部分或全體變形也可以。例如，如圖2D、2F及2G所示的那種絕緣邊界區域B的形狀，作為方波乃至梯形波的變形例，包含於該等波狀圖案。又，絕緣邊界區域B的寬度，若設為一定則設計及製造會變得更容易，但在達成本發明的目的的範圍內，至少一部分不是一定也可以。
絕緣邊界區域B的寬度(亦即裝置區域D及周邊區域P的離間距離)雖沒有特別限定，但典型為0.1μm以上2000μm以下、更典型為0.5μm以上1000μm以下、再來佳為1μm以上250μm以下。又，絕緣邊界區域B的寬度為配線基板的厚度t的0.02倍以上250倍以下較佳、更佳為0.10倍以上50倍以下。
配線基板10，構成主配線圖案的金屬層的金屬的線膨脹係數為構成絕緣邊界區域B的絕緣層的樹脂的線膨脹係數的0.10倍以上10倍以下較佳、更佳為0.20倍以上5倍以下、再佳為0.30倍以上3倍以下、特佳為0.50倍以上2倍以下。若為這種範圍內，能夠有效防止水分從裝置區域D與絕緣邊界區域B的界面浸入，能夠更加提升配線基板10的耐水性及耐濕性。
配線基板10的尺寸沒有特別限定。基板形狀為長方形時，較佳為1.0mm角以上150cm角以下、更佳為3mm角以上75cm角以下。又，配線基板10具備的裝置區域D的個數，雖沒有特別限定，但較佳為1個以上5000個以下、更佳為4個以上2000個以下。
配線基板10為藉由任意方法製造者即可。例如，準備在載體上具備剝離層及金屬層的附載體金屬箔，在該附載體金屬箔上使用公知的手法層積配線層及絕緣層，能夠得到具備上述預定的裝置區域D、周邊區域P、及絕緣邊界區域B的配線基板10。因此，配線基板10具有載體、及載體上的剝離層，剝離層上具備裝置區域D、周邊區域P、及絕緣邊界區域B也可以。如同上述，該構造的配線基板10，在進行修整乃至載體剝離前也能夠進行電性檢查。又，能夠有效地抑制進行修整乃至載體剝離時的向配線基板10的龜裂等的產生，同時能夠有效防止除膠渣液及結露水、或空氣中的水分等浸入裝置區域D的電路內、還有因其等引起因的短路及遷移發生。
載體雖可以由玻璃、陶瓷、矽、樹脂、及的任一者構成，但較佳為包含矽的基板或玻璃基板。作為包含矽的基板，若是作為元素含有Si者則任何基板都可以，能夠適用SiO 2基板、SiN基板、單晶Si基板、Si多晶基板等。更佳為玻璃載體、單結晶矽基板或多晶矽基板。又，載體為玻璃載體時，有在微細電路形成具有有利的表面平坦性(共面性)的點、在配線製造工程中的除膠渣及各種鍍膜工程中具有耐藥性的點、還有從配線基板將載體剝離時能夠採用化學分離法的點等的優點。作為構成載體的玻璃的較佳例，可以是石英玻璃、硼矽酸玻璃、無鹼玻璃、鈉鈣玻璃、氨基矽酸玻璃、及其組合、更佳為無鹼玻璃、鈉鈣玻璃、及其組合、特佳為無鹼玻璃。無鹼玻璃指的是將二氧化矽、氧化鋁、氧化硼、及氧化鈣或氧化鋇等鹼土類金屬氧化物作為主成分，更含有硼酸者，而實質上未含有鹼金屬的玻璃。該無鹼玻璃，因為在從0℃到350℃的廣溫度帶中熱膨脹係數在3ppm/K以上5ppm/K以下的範圍內低且穩定，有能使在伴隨加熱的製程中能使玻璃的彎曲為最小限的優點。載體的厚度較佳為100μm以上2000μm以下、更佳為300μm以上1800μm以下、再佳為400μm以上1100μm以下。若載體是這種範圍內的厚度，則能夠確保對處理不會帶來阻礙的適切強度，同時實現在配線的薄型化、及電子部件搭載時產生的彎曲的降低。
載體的表面，以JIS B 0601-2001為準據測定到的最大高度Rz為1.0μm未滿較佳、更佳為0.001μm以上0.5μm以下、再佳為0.001μm以上0.1μm以下、再更佳為0.001μm以上0.08μm以下、特佳為0.001μm以上0.05μm以下、最佳為0.001μm以上0.02μm以下。這樣載體表面的最大高度Rz越小，在載體上層積的金屬層的最外面(亦即與剝離層相反側的表面)能夠帶來期望低最大高度Rz，藉此，在使用配線基板10製造的印刷配線板中，成為適用於形成線/空間(L/S)為13μm以下/13μm以下(例如從12μm/ 12μm到2μm/2μm)這種程度高度微細化的配線圖案者。
剝離層為能夠乃至容易進行載體的剝離的層。剝離層除了是能藉由施加物理力的方法進行剝離者以外，能藉由雷射進行剝離的方法(雷射剝離LLO)也可以。亦即，剝離層以藉由硬化後的雷射光線照射降低界面的黏接強度的樹脂構成也可以、或者藉由雷射光線照射進行改質的矽及碳化矽等的層也可以。又，不進行雷射照射而能藉由施加物理力的方法剝離的情形，有機剝離層及無機剝離層的任一者都可以。作為使用於有機剝離層的有機成份之例有氮含有有機化合物、硫含有有機化合物、羧酸等。作為氮含有有機化合物之例，可以是三唑化合物，咪唑化合物等。另一方面，作為用於無機剝離層的無機成份之例，可以是包含Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo的至少一種以上的金屬氧化物或金屬氮氧化物、或者碳等。在其等之中也一樣，剝離層主要由含有碳的層是因從剝離容易性及膜形成性的點等來看較佳、更佳為主要由碳或碳化氫形成的層、再更佳為由硬質碳膜的非晶碳形成的層。此時，剝離層(亦即碳含有層)為藉由XPS測定的碳濃度為60原子%以上較佳、更佳為70原子%以上、再佳為80原子%以上、特佳為85原子%以上。碳濃度的上限值沒有特別限定，可以是100原子%，但98原子%以下較現實。剝離層能包含不可避雜質(例如因氛圍等周圍環境而來的氧、碳、氫等)。又，剝離層中可能會混入之後層積的成膜手法所引起，作為剝離層含有的金屬以外的種類的金屬原子。作為剝離層使用碳含有層時，與載體的相互擴散性及反應性小，即便受到在超過300℃的溫度的加壓加工等，也能夠維持載體的剝離除去容易的狀態。剝離層為藉由濺鍍等的氣相法形成的層，是因為從抑制了剝離層中的過度的雜質的點、其他層的連續生產性的點等來看較佳。作為剝離層使用碳含有層時的厚度較佳為1nm以上20nm以下、更佳為1nm以上10nm以下。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
或者剝離層，取代碳層等，為金屬氮氧化物含有層也可以。金屬酸氮化物含有層的與載體相反側(亦即金屬層側)的表面，為由TaON 、NiON、TiON、NiWON及MoON組成的群中選擇出的至少1種金屬酸氮化物較佳。又，從確保載體與金屬層的密著性的點來看，金屬氮氧化物含有層的載體側的表面，為由Cu、Ti、Ta、Cr、Ni、Al、Mo、Zn、W、TiN及TaN組成的群中選擇出的至少1種較佳。藉此，抑制金屬層表面的異物粒子數提升電路形成性，且以高溫長時間加熱後，也能夠保持穩定的剝離強度。金屬氮氧化物含有層的厚度較佳為5nm以上500nm以下、更佳為10nm以上400nm以下、再佳為20nm以上200nm以下、特佳為30nm以上100nm以下。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
配線基板10，只要具備裝置區域D、周邊區域P、及絕緣邊界區域B，且只要不損及配線基板10本來的機能，包含載體及剝離層以外的其他層也可以。作為這種其他層之一例，有如專利文獻2(國際公開第2017/150283號)及專利文獻3(國際公開第2017/150284號)所示的那種中間層、抗反射層(蝕刻停止層)、超薄銅層(金屬層)等。
多層配線板 本發明的配線基板10也可以是將配線層及絕緣層多層化的多層配線板。亦即，根據本發明的較佳態樣，提供包含上述配線基板10的多層配線板。該多層配線板，例如，在附載體金屬箔的表面，藉由上述積層法交互層積配線層與絕緣層形成層積層後，藉由將附載體金屬箔剝離除去能夠較佳地製造。此時，上述預定的裝置區域D、周邊區域P、及絕緣邊界區域B藉由多層化的配線層及絕緣層的任一層或全部的層構成較佳。 [實施例]
以下，利用實施例來更進一步說明本發明。
例1 準備在載體上將剝離層(非晶碳層)及金屬層(銅層)藉由濺鍍成膜的附載體金屬箔。在該附載體金屬箔的銅層表面層積配線層及絕緣層，製作配線基板。具體的順序如以下所示。
(1)附載體金屬箔的準備 準備在作為載體的350mm×350mm的尺寸為厚度1.1mm的玻璃片(材質：鈉鈣玻璃)上，將非晶碳層(厚度6nm)及銅層(厚度300nm)藉由濺鍍成膜的附載體金屬箔。
(2)配線基板的製作 藉由對附載體金屬箔的銅層側的表面施予圖案化，形成主配線圖案及虛擬配線圖案配線層。具體上，首先，在附載體金屬箔的銅層側的表面貼附感光性乾薄膜，進行曝光及顯像，形成預定圖案的光阻層。接著，在銅層的露出表面(亦即未被光阻層遮蔽的部分)進行圖案電解鍍銅，形成電解鍍銅層後，將光阻層剝離。藉此，使銅層及電解鍍銅層殘留成主配線圖案及虛擬配線圖案狀，另一方面，使未形成該等配線圖案的部分的銅層露出。之後，以蝕刻液除去露出的銅層的不要部分，形成主配線圖案及虛擬配線圖案相互電性獨立的配線層。再來，在附載體金屬箔的配線層側，層積絕緣樹脂材料(感光性絕緣材料，昭和電工MATERIALS股份公司製AR-5100)，以230℃進行60分鐘的熱硬化處理，形成絕緣層。藉此，製作具備裝置區域D、周邊區域P、如圖2A所示的那種方波狀的絕緣邊界區域B的配線基板。
例2(比較) 如圖5所示，除了以絕緣邊界區域B具有直線形狀的方式形成配線層及絕緣層以外，與例1同樣進行配線基板的製作。
評價 從以例1及2製作的配線基板將載體剝離除去後，觀察剝離載體之側的配線基板表面的狀態。載體的剝離，在配線基板的與載體相反側的表面經由黏接層層積補強片(預浸物，Panasonic股份公司製FR-4，厚度200μm)後，藉由將載體從配線基板以手剝除來進行。
將以例1製作的配線基板中的載體剝離後的配線基板表面照像攝影後，得到圖6所示的影像。又，將載體剝離後的例1的配線基板的絕緣邊界區域B周邊藉由光學顯微鏡(60倍)觀察後，得到圖7所示的影像。此外，圖7也一併示出配線基板切斷用的切入線C的位置。如圖6及7所示，在以例1製作的配線基板中，在載體剝離後的表面未發現傷痕及破裂等。又，將配線基板依照切入線C切斷後，在配線基板表面未發現傷痕及破裂等。
另一方面，將在以例2製作的配線基板中的圖案的邊界產生脫層的配線基板表面照像攝影後，得到圖8所示的影像。又，將載體剝離後的例2的配線基板的絕緣邊界區域B周邊藉由光學顯微鏡(60倍)觀察後，得到圖9所示的影像。此外，圖9也一併示出配線基板切斷用的切入線C的位置。如圖8及9所示，在以例2製作的配線基板中，確認到在載體剝離後的表面存在傷痕及破裂等。
根據以上結果，具備以例1製作的曲折形狀(方波狀)的絕緣邊界區域的配線基板，相較於具備以例2製作的直線形狀的絕緣邊界區域的配線基板，強度更高，更難以產生破裂。
10:配線基板 D:裝置區域 P:周邊區域 B:絕緣邊界區域 I:內切線 100:附載體金屬箔 110:配線基板 120:補強片 T:削切工具 C:切入線 210:配線基板
[圖1]將本發明的配線基板之一例概念表示的示意俯視圖。 [圖2A]以圖1的配線基板中的虛線包圍的部分的擴大圖，表示絕緣邊界區域的形狀之一例。 [圖2B]表示絕緣邊界區域的形狀的其他之一例。 [圖2C]表示絕緣邊界區域的形狀的其他之一例。 [圖2D]表示絕緣邊界區域的形狀的其他之一例。 [圖2E]表示絕緣邊界區域的形狀的其他之一例。 [圖2F]表示絕緣邊界區域的形狀的其他之一例。 [圖2G]表示絕緣邊界區域的形狀的其他之一例。 [圖2H]表示絕緣邊界區域的形狀的其他之一例。 [圖3A]將配線基板的轉印工程之一例以示意剖面圖表示的工程流程圖，相當於前半的工程(工程(i)~工程(iii))。 [圖3B]將與圖3A對應的工程以示意俯視圖表示的工程流程圖。 [圖4A]將配線基板的轉印工程的一例以示意剖面圖表示的工程流程圖，相當於接續圖3A所示的工程的後半的工程(工程(iv)及(v))。 [圖4B]將與圖4A對應的工程以示意俯視圖表示的工程流程圖。 [圖5]表示從前的配線基板中的絕緣邊界區域的形狀之一例的示意圖。 [圖6]攝影以例1製作的配線基板中的載體剝離後的表面的照片。 [圖7]圖6的配線基板中的絕緣邊界區域附近的光學顯微鏡照片。 [圖8]攝影以例2製作的配線基板中的在各個圖案端部的一部分產生脫層的基板表面的外觀照片。 [圖9]圖8的配線基板中的絕緣邊界區域附近的光學顯微鏡照片。
10:配線基板
B:絕緣邊界區域
D:裝置區域
I:內切線
L:假想直線
P:周邊區域

Claims (10)

  1. 一種配線基板，具備：將以金屬層構成的主配線圖案埋設於絕緣層中的裝置區域； 包圍前述裝置區域的周圍，將以與前述主配線圖案電性獨立的金屬層構成的虛擬配線圖案埋設於絕緣層中的周邊區域； 介在於前述裝置區域與前述周邊區域之間，以絕緣層構成的未存在金屬層的絕緣邊界區域； 其中， 前述絕緣邊界區域，具有在平面視時，能畫出與前述裝置區域的外緣的至少1邊的內切線平行，交互穿越構成前述虛擬配線圖案的金屬層與構成前述絕緣邊界區域的絕緣層的假想直線的曲折形狀； 前述裝置區域，在平面視時，從前述假想直線隔著前述絕緣邊界區域完全分離。
  2. 如請求項1記載的配線基板，其中，前述絕緣邊界區域，具有在平面視時，能畫出就前述裝置區域外緣的全部的邊，與該等各邊的內切線平行，交互穿越構成前述虛擬配線圖案的金屬層與構成前述絕緣邊界區域的絕緣層的假想直線的曲折形狀；前述裝置區域，在平面視時，從就前述全部的邊的假想直線隔著前述絕緣邊界區域完全分離。
  3. 如請求項1或2記載的配線基板，其中，前述曲折形狀是用以下方式構成：與前述絕緣邊界區域接觸的前述周邊區域的外緣形狀、及/或與前述絕緣邊界區域接觸的前述裝置區域的外緣形狀包含從由梳形、以曲線形成的波形、三角形、梯形、紡錘形及拉鏈形組合的群中選擇出的至少1種。
  4. 如請求項1或2記載的配線基板，其中，前述曲折形狀包含波狀圖案。
  5. 如請求項4記載的配線基板，其中，前述波狀圖案包從由正弦波、鋸齒波、方波、梯形波及三角波組成的群選擇出的至少1種形狀。
  6. 如請求項1或2記載的配線基板，其中，構成前述主配線圖案的金屬層的金屬的線膨脹係數為構成前述絕緣邊界區域的絕緣層的樹脂的線膨脹係數的0.10倍以上10倍以下。
  7. 如請求項1或2記載的配線基板，其中，前述配線基板具有載體、及前述載體上的剝離層，前述剝離層上具備前述裝置區域、前述周邊區域、及前述絕緣邊界區域。
  8. 如請求項7記載的配線基板，其中，前述載體為玻璃載體。
  9. 一種多層配線板，包含如請求項1～8中任一項記載的配線基板。
  10. 一種配線基板的修整方法，包含：準備如請求項1~8中任一項記載的配線基板的工程； 將前述配線基板沿前述假想直線切斷，將前述周邊區域除去的工程。
TW110147661A 2020-12-23 2021-12-20 配線基板及其修整方法、以及多層配線板 TWI807546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-214312 2020-12-23
JP2020214312 2020-12-23

Publications (2)

Publication Number Publication Date
TW202231160A TW202231160A (zh) 2022-08-01
TWI807546B true TWI807546B (zh) 2023-07-01

Family

ID=82157842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147661A TWI807546B (zh) 2020-12-23 2021-12-20 配線基板及其修整方法、以及多層配線板

Country Status (7)

Country Link
US (1) US20240080990A1 (zh)
EP (1) EP4270449A1 (zh)
JP (1) JPWO2022138238A1 (zh)
KR (1) KR20230124640A (zh)
CN (1) CN116635979A (zh)
TW (1) TWI807546B (zh)
WO (1) WO2022138238A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3813496A4 (en) * 2019-01-21 2022-03-23 Murata Manufacturing Co., Ltd. EXPANDABLE CIRCUIT BOARD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2016143728A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
WO2019163605A1 (ja) * 2018-02-20 2019-08-29 三井金属鉱業株式会社 ガラスキャリア付銅箔及びその製造方法
TW202005482A (zh) * 2018-05-31 2020-01-16 日商日東電工股份有限公司 配線電路基板集合體片材、其製造方法及配線電路基板之製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP4675159B2 (ja) 2005-05-26 2011-04-20 パナソニック株式会社 半導体装置
KR100722597B1 (ko) * 2005-07-04 2007-05-28 삼성전기주식회사 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
JP5173525B2 (ja) 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016072413A (ja) 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2016143728A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
WO2019163605A1 (ja) * 2018-02-20 2019-08-29 三井金属鉱業株式会社 ガラスキャリア付銅箔及びその製造方法
TW202005482A (zh) * 2018-05-31 2020-01-16 日商日東電工股份有限公司 配線電路基板集合體片材、其製造方法及配線電路基板之製造方法

Also Published As

Publication number Publication date
KR20230124640A (ko) 2023-08-25
CN116635979A (zh) 2023-08-22
JPWO2022138238A1 (zh) 2022-06-30
TW202231160A (zh) 2022-08-01
US20240080990A1 (en) 2024-03-07
EP4270449A1 (en) 2023-11-01
WO2022138238A1 (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
KR102493697B1 (ko) 다층 배선판의 제조 방법
CN108701656B (zh) 带载体的铜箔和其制造方法、以及带布线层的无芯支撑体和印刷电路板的制造方法
US11527415B2 (en) Multilayer circuit board manufacturing method
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
TW201933957A (zh) 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法
WO2022102182A1 (ja) 配線基板の製造方法
TWI817577B (zh) 配線基板之製造方法
JP7427846B1 (ja) キャリア付金属箔
JPH1051108A (ja) 転写シート及びそれを用いた配線基板の製造方法
EP4318567A1 (en) Multilayer substrate manufacturing method and wiring substrate
JP7142774B2 (ja) キャリア付金属箔並びにその使用方法及び製造方法
WO2024053565A1 (ja) 配線基板の製造方法
CN117652212A (zh) 布线基板的制造方法