JP4675159B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4675159B2 JP4675159B2 JP2005154064A JP2005154064A JP4675159B2 JP 4675159 B2 JP4675159 B2 JP 4675159B2 JP 2005154064 A JP2005154064 A JP 2005154064A JP 2005154064 A JP2005154064 A JP 2005154064A JP 4675159 B2 JP4675159 B2 JP 4675159B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- interlayer insulating
- insulating film
- pattern
- reinforcing pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
以下に、本発明の第1の実施形態に係る半導体装置について説明する。
図4(a)に示すように、シリコンなどの半導体ウエハよりなる基板40の上には、複数の層間絶縁膜41、42、43、44、45、46の積層構造が形成されており、該積層構造の上には、表面保護膜47が形成されている。ここで、例えば、層間絶縁膜41、42、43、44、45、46としてSiOC膜などの低い誘電率(比誘電率3.9以下)を有するLow−k膜を形成し、表面保護膜40としてシリコン窒化膜を形成する。なお、各層間絶縁膜41、42、43、44、45、46の間には、SiCN膜のようなストッパー材を形成してもよい。
図5(a)及び(b)並びに図6(a)及び(b)は、本発明の第1の実施形態に係る半導体装置の変形例を示す平面図である。
以下、本発明の第2の実施形態に係る半導体装置について説明する。
以下に、本発明の第2の実施形態に係る半導体装置を構成するダミー補強パターンの配置例について説明する。
以下に、本発明の第2の実施形態に係る半導体装置を構成するダミー補強パターンの構造例について説明する。
12 半導体チップ
13 スクライブライン
21 コーナー部
22 電極パッド
23 能動領域
31、31a、31b、31c、31d、31e、31f、31g、31i、31h、31j、62、62a、62b、62c、62d、62e、62f、62g、62h、62i ダミー補強パターン
41、42、43、44、45、46 層間絶縁膜
47 表面保護膜
48、50、52 ビア
49、51、53 配線
55、57、59 ダミービア
56、58、60 ダミー配線
61、61a シールリング
71a、71c、71e ダミービア
71b、71d、71f ダミー配線
81a、81c、81e ビア
81b、81d、81f 配線
Claims (6)
- 基板におけるチップ領域に形成された素子と、
前記基板上に形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜のうちの少なくとも1つに形成された配線と、
前記複数の層間絶縁膜のうちの少なくとも1つに形成され、且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するビアと、
前記チップ領域の周縁部における前記複数の層間絶縁膜の積層構造中に、前記チップ領域の内部領域を取り囲むように少なくとも1箇所のコーナー部を除いて途切れなく延在するように形成されているダミー補強パターンとを備え、
前記ダミー補強パターンは、前記複数の層間絶縁膜のうちの少なくとも1つに形成されたダミー配線と、前記複数の層間絶縁膜のうちの少なくとも1つに形成されたライン状のダミービアとによって構成されていることを特徴とする半導体装置。 - 基板におけるチップ領域に形成された素子と、
前記基板上に形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜のうちの少なくとも1つに形成された配線と、
前記複数の層間絶縁膜のうちの少なくとも1つに形成され、且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するビアと、
前記チップ領域の周縁部における前記複数の層間絶縁膜の積層構造中に、少なくとも1箇所のコーナー部を除いて前記チップ領域の内部領域を取り囲むように延在するように形成されているダミー補強パターンとを備え、
前記ダミー補強パターンは分断部分を備え、
前記ダミー補強パターンは、前記複数の層間絶縁膜のうちの少なくとも1つに形成されたダミー配線と、前記複数の層間絶縁膜のうちの少なくとも1つに形成されたライン状のダミービアとによって構成されていることを特徴とする半導体装置。 - 前記ダミー補強パターンは、少なくとも第1のダミー補強パターンと第2のダミー補強パターンとを備え、前記第1のダミー補強パターンと前記第2のダミー補強パターンとは互いに間隔を置いて形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記ダミー補強パターンは、少なくとも第1のダミー補強パターンと第2のダミー補強パターンとを備え、前記第1のダミー補強パターンと前記第2のダミー補強パターンとは互いに間隔を置いて形成されており、
前記第1のダミー補強パターンと前記第2のダミー補強パターンとは、それぞれにおける前記分断部分の位置が異なっていることを特徴とする請求項2に記載の半導体装置。 - 前記第1のダミー補強パターン及び前記第2のダミー補強パターンは、互いに鍵状にかみ合うように形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記チップ領域の周縁部における前記複数の層間絶縁膜の積層構造中に、前記チップ領域の内部領域を取り囲むように形成されたシールリングをさらに備えていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005154064A JP4675159B2 (ja) | 2005-05-26 | 2005-05-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005154064A JP4675159B2 (ja) | 2005-05-26 | 2005-05-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332344A JP2006332344A (ja) | 2006-12-07 |
JP4675159B2 true JP4675159B2 (ja) | 2011-04-20 |
Family
ID=37553715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005154064A Expired - Fee Related JP4675159B2 (ja) | 2005-05-26 | 2005-05-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4675159B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4820683B2 (ja) | 2006-04-28 | 2011-11-24 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置と半導体装置の絶縁破壊防止方法 |
WO2009145727A1 (en) * | 2008-05-28 | 2009-12-03 | Agency For Science, Technology And Research | A semiconductor structure and a method of manufacturing a semiconductor structure |
JP2010010595A (ja) * | 2008-06-30 | 2010-01-14 | Oki Data Corp | 複合半導体装置、プリントヘッド及び画像形成装置 |
JP5535490B2 (ja) * | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP5456411B2 (ja) * | 2009-08-19 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5630027B2 (ja) * | 2010-01-29 | 2014-11-26 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器、半導体装置 |
JP5945180B2 (ja) * | 2012-07-19 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR102611982B1 (ko) | 2016-05-25 | 2023-12-08 | 삼성전자주식회사 | 반도체 장치 |
JP6435037B2 (ja) * | 2017-11-21 | 2018-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN109841577B (zh) * | 2017-11-27 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 芯片及其制造方法、晶圆结构 |
KR102029099B1 (ko) * | 2018-02-05 | 2019-10-07 | 삼성전자주식회사 | 반도체 패키지 |
JP7273488B2 (ja) | 2018-12-04 | 2023-05-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、及び電子機器 |
WO2022138238A1 (ja) | 2020-12-23 | 2022-06-30 | 三井金属鉱業株式会社 | 配線基板及びそのトリミング方法、並びに多層配線板 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62193263A (ja) * | 1986-02-20 | 1987-08-25 | Fujitsu Ltd | 樹脂封止型半導体装置 |
JPS63236319A (ja) * | 1987-03-24 | 1988-10-03 | Nec Corp | 半導体装置の製造方法 |
JPH0249429A (ja) * | 1988-08-10 | 1990-02-19 | Nec Corp | 半導体装置 |
JPH02186635A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 半導体集積装置 |
JPH02297953A (ja) * | 1989-05-11 | 1990-12-10 | Nec Corp | 半導体装置 |
JPH03136332A (ja) * | 1989-10-23 | 1991-06-11 | Miyazaki Oki Electric Co Ltd | 樹脂封止型半導体装置 |
JPH04306837A (ja) * | 1991-04-03 | 1992-10-29 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH08172062A (ja) * | 1994-12-16 | 1996-07-02 | Oki Electric Ind Co Ltd | 半導体ウエハ及び半導体ウエハの製造方法 |
JPH08236522A (ja) * | 1995-02-27 | 1996-09-13 | Oki Electric Ind Co Ltd | 半導体チップ |
JP2004079732A (ja) * | 2002-08-15 | 2004-03-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004172169A (ja) * | 2002-11-15 | 2004-06-17 | Toshiba Corp | 半導体装置 |
-
2005
- 2005-05-26 JP JP2005154064A patent/JP4675159B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62193263A (ja) * | 1986-02-20 | 1987-08-25 | Fujitsu Ltd | 樹脂封止型半導体装置 |
JPS63236319A (ja) * | 1987-03-24 | 1988-10-03 | Nec Corp | 半導体装置の製造方法 |
JPH0249429A (ja) * | 1988-08-10 | 1990-02-19 | Nec Corp | 半導体装置 |
JPH02186635A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 半導体集積装置 |
JPH02297953A (ja) * | 1989-05-11 | 1990-12-10 | Nec Corp | 半導体装置 |
JPH03136332A (ja) * | 1989-10-23 | 1991-06-11 | Miyazaki Oki Electric Co Ltd | 樹脂封止型半導体装置 |
JPH04306837A (ja) * | 1991-04-03 | 1992-10-29 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH08172062A (ja) * | 1994-12-16 | 1996-07-02 | Oki Electric Ind Co Ltd | 半導体ウエハ及び半導体ウエハの製造方法 |
JPH08236522A (ja) * | 1995-02-27 | 1996-09-13 | Oki Electric Ind Co Ltd | 半導体チップ |
JP2004079732A (ja) * | 2002-08-15 | 2004-03-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004172169A (ja) * | 2002-11-15 | 2004-06-17 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006332344A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4675159B2 (ja) | 半導体装置 | |
JP5175066B2 (ja) | 半導体装置 | |
JP4776195B2 (ja) | 半導体装置 | |
JP5235378B2 (ja) | 半導体装置 | |
KR101581431B1 (ko) | 가드링들을 갖는 반도체 칩들 및 그 제조방법들 | |
US7538433B2 (en) | Semiconductor device | |
US7777304B2 (en) | Semiconductor device | |
JP2008270488A (ja) | 半導体装置及びその製造方法 | |
JP2011146563A (ja) | 半導体装置 | |
JP4280204B2 (ja) | 半導体装置 | |
JP6301763B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
TWI466257B (zh) | 半導體裝置及其製造方法 | |
JP4675146B2 (ja) | 半導体装置 | |
JP4675147B2 (ja) | 半導体装置 | |
JP5424747B2 (ja) | 半導体装置 | |
JP5300814B2 (ja) | 半導体装置 | |
JP2009218504A (ja) | 半導体装置 | |
JP5945180B2 (ja) | 半導体装置及びその製造方法 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2009076782A (ja) | 半導体基板、その製造方法、および半導体チップ | |
JP4814694B2 (ja) | 半導体装置 | |
JP5726989B2 (ja) | 半導体装置 | |
JP2009218503A (ja) | 半導体装置及びその製造方法 | |
JP2012204630A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007042972A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |