CN109841577B - 芯片及其制造方法、晶圆结构 - Google Patents

Abstract

一种芯片及其制造方法、晶圆结构，所述芯片包括：基底，所述基底包括中心功能区和包围所述中心功能区的外围连接区；一个或多个焊垫，所述焊垫位于所述外围连接区上；一个或多个支撑垫，所述支撑垫位于所述外围连接区上。通过在所述外围连接区上设置支撑垫，所述支撑垫在后续晶圆切割的过程中能够起到支撑作用，从而能够有效降低切割力对所述基底造成损伤的几率，有利于减少分层缺陷出现的可能，有利于提高制造良率、改善器件性能。

Description

芯片及其制造方法、晶圆结构

技术领域

本发明涉及半导体制造领域，特别涉及一种芯片及其制造方法、晶圆结构。

背景技术

微电子器件的生产中，集成电路形成在半导体衬底上，所述半导体衬底的材料通常为硅，也可以使用诸如砷化镓或铜、铝金属层等其他材料。随着半导体工艺以及集成电路产业的发展，芯片的特征尺寸不断减小，单个半导体衬底所包含的芯片单元的数量越来越多，因此需要通过划片工艺将衬底切割成可封装的微电子器件芯片。

随着半导体器件尺寸的不断缩小，成品衬底在后期切割的过程中，容易出现分层缺陷(Delamination defect)。分层缺陷的出现影响了所形成芯片的良率，造成形成芯片制造良率过低、器件性能退化的问题。

发明内容

本发明解决的问题是提供一种芯片及其制造方法、晶圆结构，以抑制分层缺陷的出现，从而达到提高芯片制造良率、改善器件性能的目的。

为解决上述问题，本发明提供一种芯片，包括：

基底，所述基底包括中心功能区和包围所述中心功能区的外围连接区；一个或多个焊垫，所述焊垫位于所述外围连接区上；一个或多个支撑垫，所述支撑垫位于所述外围连接区上。

可选的，所述芯片的最小尺寸小于或等于1mm。

相应的，本发明还提供一种晶圆结构，包括：

多个本发明的芯片；所述多个芯片的基底相连，且相邻所述芯片的基底上设置有切割道。

相应的，本发明还提供一种芯片制造方法，包括：

提供基底，所述基底包括中心功能区和包围所述中心功能区的外围连接区；在所述外围连接区上形成一个或多个焊垫和一个或多个支撑垫。

与现有技术相比，本发明的技术方案具有以下优点：

所述支撑垫位于所述外围连接区上，用于在后续晶圆切割的过程中起到支撑作用；因此所述支撑垫的设置，为所述基底提供额外的支撑作用，从而能够有效减少垂直所述基底表面的切割力对所述基底的损伤，进而降低分层缺陷出现的几率，以达到提高制造良率、改善器件性能的目的。

本发明可选方案中，所述支撑垫和所述焊垫沿所述中心功能区周向均匀分布，即使所述支撑垫和所述焊垫均匀分布于所述外围连接区上，包围所述中心功能区；因此所述支撑垫和所述焊垫能够有效降低切割力对所述基底的损失，有利于提高制造良率、改善器件性能。

本发明可选方案中，所述外围连接区包括多个拐角区，每个所述拐角区上设置有所述焊垫和所述支撑垫中的至少一种。每个拐角区上，所述支撑垫和所述焊垫均能够提供足够的支撑作用，从而能够有效减少切割力对拐角区所造成的损伤，有利于提高制造良率、改善器件性能。

本发明可选方案中，所述基底包括位于所述外围连接区内的顶部金属层，所述焊垫通过所述连接插塞与所述顶部金属层实现电连接；所述支撑垫通过所述隔离层与所述顶部金属层实现电绝缘。所以所述支撑垫与所述芯片内部半导体元器件之间是电绝缘的，因此所述支撑垫的形成不会对所述芯片的电学功能造成影响，从而有利于提高制造良率、改善器件性能。

附图说明

图1是一种芯片的俯视结构示意图；

图2至图8是本发明芯片制造方法一实施例各个步骤对应的剖面结构示意图；

图9是本发明芯片制造方法另一实施例步骤所对应的俯视结构示意图；

图10是本发明芯片制造方法再一实施例步骤所对应的俯视结构示意图。

具体实施方式

由背景技术可知，现有技术所制造的芯片存在容易出现分层缺陷的问题，从而影响了芯片的制造良率和器件性能。现结合一种芯片的结构分析其分层缺陷问题的原因：

参考图1，示出了一种芯片的俯视结构示意图。

所述芯片包括：基底10，所述基底10包括中心功能区11和包围所述中心功能区11的外围连接区12。

所述中心功能区11内形成有半导体元器件，用于实现所述芯片的电学功能；所述外围连接区12上形成有焊垫21，用于实现所述芯片与外部电路的连接。

随着技术节点的推进、器件尺寸的减小，所述芯片的最小尺寸d逐渐减小；所述芯片最小尺寸d的减小能够使单个晶圆上所形成芯片的数量增大，从而能够有效降低所述芯片的成本。

所述芯片最小尺寸d的减小、单个晶圆上所形成芯片的数量增大，会使切割所述晶圆以获得单个芯片的过程中，单位面积的晶圆受到切割的次数增多；切割次数的增多，会使切割力对单位面积晶圆造成损伤的几率增大，从而使分层缺陷产生的风险提高。

特别是位于所述芯片的拐角位置(如图1中圈13或圈14所示位置)，晶圆的切割道在所述拐角位置边上相交，因此所述拐角位置会受到切割力的影响更大，更容易出现分层缺陷。

另一方面，所述由于部分所述外围连接区上形成有所述焊垫21(如图1中圈13所示位置)。所述焊垫21能够在晶圆切割的过程中提供额外的支撑力，从而能够有效的减少切割力的损伤，因此在形成有所述焊垫21的拐角位置不容易出现分层缺陷的问题。

与形成有所述焊垫的拐角位置相比，未形成有焊垫的所述拐角位置(如图1中圈14所示位置)，由于未形成有焊垫，因此所述拐角位置的基底10的支撑力不足，所以金属切割过程中切割力造成损伤的几率更高，更容易出现分层缺陷的问题，从而导致所述芯片制造良率过低、器件性能退化的问题。

为解决所述技术问题，本发明提供一种芯片及其制造方法，通过在所述外围连接区上设置支撑垫，所述支撑垫在后续晶圆切割的过程中能够起到支撑作用，从而能够有效降低切割力对所述基底造成损伤的几率，有利于减少分层缺陷出现的可能，有利于提高制造良率、改善器件性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图2至图8，示出了本发明芯片制造方法一实施例各个步骤对应的剖面结构示意图。

参考图2至图4，提供基底110，所述基底110包括中心功能区111和包围所述中心功能区111的外围连接区112。

需要说明的是，如图2所示，本实施例中，提供基底110的步骤包括：提供晶圆结构100，所述晶圆结构100包括多个相连的所述基底110，相邻所述基底110上设置有切割道101。

所以，图2是本实施例中所述晶圆结构100的俯视结构示意图，图3是图2所示实施例中单个所述基底110的俯视结构示意图，图4是图3所示实施例中沿A1A2线的剖面结构示意图。

如图2所示，本实施例中，所述晶圆结构100中的多个基底110呈阵列排布，所述切割道101沿所述多个基底110所构成阵列的行方向或列方向延伸。

所述基底110用于提供工艺操作基础和工艺操作平台。

所述基底110的中心功能区111内形成有电子元器件，用于实现所形成芯片的电学功能；所述外围连接区112用于为后续焊垫的形成提供空间，从而实现所形成芯片与其他电路的电性连接。

本实施例中，所述芯片的最小尺寸小于或等于1mm。因此，所述基底110的最小尺寸小于或等于1mm。本实施例中，所述基底110为长方形，具有长边和短边，所以所述基底110的短边长度D小于或等于1mm。

此外，所述中心功能区111为方形，即所述中心功能区111为长方形或正方形，所述外围连接区112为包围所述中心功能区111的方环形。本实施例中，所述中心功能区111为长方形，所述基底110的短边长度D即为所述方环形的外围连接区112短边的长度。

所述基底110尺寸越小，则单位尺寸晶圆上所形成芯片的数量越多，后续切割晶圆以获得单个芯片的过程中，单位尺寸晶圆所进行切割次数越多，晶圆受到切割力影响越大。

参考图4，示出了图3所示实施例中外围连接区112的剖面结构示意图。

所述基底110包括：顶部金属层113，所述顶部金属层113位于所述外围连接区111内。具体的，所述基底110的外围连接区111内形成有内部金属层115，所述顶部金属层113位于所述内部金属层115上；所述顶部金属层113和所述内部金属层115之间还设置有内部插塞116。

所述内部金属层115与所述基底110中心功能区111内的电子元器件相连；所述内部插塞116与所述内部金属层115和所述顶部金属层113均实现电连接；所以所述顶部金属层113通过所述内部插塞116和所述内部金属层115能够实现所述中心功能区111内的电子元器件与外部电路的电性连接，从而实现所形成芯片的电学功能。

如图4所示，所述基底110还包括：隔离层114，所述隔离层114位于所述顶部金属层113上。

所述隔离层114用于实现所述顶部金属层113与后续所形成支撑垫之间的电绝缘，还用于实现所述顶部金属层113以及所形成芯片中其他半导体元器件与外部环境的隔离，从而保证所形成芯片的性能。

具体的，所述隔离层114的材料为绝缘材料。本实施例中，所述隔离层114的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以选自氮化硅、氮氧化硅等其他绝缘材料。

需要说明的是，本实施例中，所述隔离层114上还形成有绝缘层(图中未标示)，以实现后续所形成焊垫和支撑垫之间的电绝缘。具体的，所述绝缘层的材料可以为氧化硅、氮化硅和氮氧化硅等绝缘材料中的一种或多种。

参考图5至图8，在所述外围连接区112上形成一个或多个焊垫120和一个或多个支撑垫130。

其中，图5是图2所示晶圆结构相对应的俯视结构示意图，图6是图3所示实施例中相对应的俯视结构示意图，图7是图6所示实施例中沿B1B2线的剖面结果示意图，图8是图6所示实施例中沿C1C2线的剖面结构示意图。

所述焊垫120用于实现所形成芯片与外部电路的电性连接，进而实现所形成芯片的电学功能；所述支撑垫130用于在后续晶圆切割的过程中起到支撑作用。

所述支撑垫130的设置，为所述基底110提供额外的支撑作用，从而能够有效减少垂直所述基底110表面的切割力对所述基底110的损伤，进而降低分层缺陷出现的几率，以达到提高制造良率、改善器件性能的目的。

本实施例中，所述外围连接区包括多个拐角区170。在每个所述拐角区117上形成所述焊垫130和所述支撑垫120中的至少一种。

具体的，所述外围连接区112为方环形，所以所述方环形的外围连接区在所述拐角区117发生弯折。所述方环形的外围连接区具有4个直边区(图中未示出)和4个拐角区117，所述4个直边区和所述4个拐角区117沿所述中心功能区111周向间隔设置，相邻所述直边区通过所述拐角区117相连。

本实施例中，形成所述焊垫120和所述支撑垫130的步骤包括：在所述中心功能区111一条对角线两侧的两个拐角区117上形成所述焊垫120，在所述中心功能区111另一条对角线两侧的两个拐角区117上形成所述支撑垫130。

与直边区相比，所述拐角区117受到切割力的影响更大，形成分层缺陷的几率更大，因此在每个所述拐角区117上形成所述焊垫120或者所述支撑垫130中的至少一种，能够使每个拐角区117上，所述支撑垫130和所述焊垫120均能够提供足够的支撑作用，从而能够降低切割力的影响、降低分层缺陷出现的几率，有利于制造良率、器件性能的改善。

本实施例中，所述支撑垫130和所述焊垫120沿所述中心功能区111周向分布，因此所述一个或多个支撑垫130和所述一个或多个焊垫120能够在所述基底110上围成一圈，从而能够有效提高所述外围连接区的支撑强度，进而减少所述外围连接区112内出现分层缺陷的可能，以达到提高制造良率、改善器件性能的目的。

具体的，如图6所示，本实施例中，所述支撑垫130和所述焊垫120均为长方形；且平行所述基底110表面的平面内，所述支撑垫130的尺寸与所述焊垫120的尺寸相等，即所述支撑垫130的长、宽与所述焊垫120的长、宽分别相等。也就是说，本实施例中，所述支撑垫130和所述焊垫120为形状相同，尺寸相等。

一般情况下，所述焊垫120的形状即为长方形，将所述支撑垫130设置为与所述焊垫120相同形状、相同尺寸的长方形，能够有效降低所述支撑垫130的形成工艺难度，而且可以在所述焊垫120的形成过程中同时形成所述支撑垫130，从而有利于降低工艺难度、提高器件性能。

如图6所示，本实施例中，所述焊垫120的数量为多个，所述支撑垫130的数量为多个，所以所述支撑垫130和所述焊垫120沿所述中心功能区111周向均匀分布。使所述多个支撑垫130和所述多个焊垫120均匀分布的做法，能够有效改善所述多个支撑垫130和所述多个焊垫120所提供支持的均匀性，有利于减少分层缺陷出现的可能，有利于制造良率和器件性能的提高。

参考图7和图8，其中图7示出了图6所示实施例中所述焊垫120的剖面结构示意图，图8示出了图6所示实施例中所述支撑垫130的剖面结构示意图。

由于所述外围连接区112内还形成有所述顶部金属层113以及依次与所述顶部金属层113电性连接的所述内部插塞116和所述内部金属层115，所述顶部金属层113上还覆盖有所述隔离层114。

所以提供所述基底111之后，形成所述焊垫120和所述支撑垫130之前，所述制造方法还包括：在所述隔离层114内形成一个或多个连接插塞121。具体的，所述连接插塞121与所述顶部金属层113相接触，以实现与所述顶部金属层113的电连接。

所以如图7所示，形成所述焊垫120和所述支撑垫130的步骤包括：形成位于所述连接插塞121上的焊垫120；所述焊垫120通过所述连接插塞121与所述顶部金属层113实现电连接。

如图8所示，形成所述焊垫120和所述支撑垫130的步骤还包括：形成位于所述隔离层114上的支撑垫130；所述支撑垫130通过所述隔离层114与所述顶部金属层113实现电绝缘。

所述连接插塞121和所述焊垫120，能够实现所形成芯片内部电子元器件与外部电路的电性连接，所述支撑垫130通过所述隔离层114与所形成芯片内部电子元器件电绝缘，所以所述支撑垫130的形成不会对所形成芯片的电学功能造成影响，从而有利于提高制造良率、改善器件性能。

继续参考图5，所述晶圆结构100包括多个相连的所述基底110，相邻所述基底110上设置有切割道101；所以形成所述焊垫120和所述支撑垫130之后，所述制造方法还包括：沿所述切割道101切割所述晶圆结构100，以获得单个芯片。

切割所述晶圆结构100能够使相连的所述多个基底110在所述切割道101的位置分开，从而获得仅具有一个基底110的单个芯片。具体的，可以采用金刚石刀片或激光切割技术对所述晶圆结构100进行切割，本发明对此不做赘述。

所述焊垫120和所述支撑垫130能够在切割所述晶圆结构100的过程中起到有效的支撑作用，从而能够有效防止切割力对所述基底110造成损伤，能够有效减少分层缺陷的出现，有利于提高所述芯片的制造良率和器件性能。

参考图9，示出了本发明芯片制造方法另一实施例步骤所对应的俯视结构示意图。

本实施例与前一实施例相同之处，本发明在此不再赘述。本实施例与前一实施例不同之处在于，本实施例中，所述支撑垫的形状不同。

本实施例中，所述外围连接区212还包括：第一直边区212a和第二直边区212b，所述第一直边区212a和所述第二直边区212b通过一个所述拐角区212c相连。

具体的，如图9所示，所述中心功能区211为方形，所述外围连接区212为方环形，所述第一直边区212a、一个所述拐角区212c以及所述第二直边区212b依次相连，构成半个所述外围连接区212；所以所述外围连接区212包括2个所述第一直边区212a、2个所述拐角区212c以及2个所述第二直边区212b，并且两个所述第一直边区212a相互平行，2个所述第二直边区212b相互平行，而且所述第二直边区212b与所述第一直边区212a相垂直。

所以形成所述支撑垫230和所述焊垫220的步骤包括：在至少部分所述第一直边区212a和至少部分所述第二直边区212b以及所述拐角区212c上形成所述支撑垫230，所述支撑垫230包括第一延伸部231和第二延伸部232；所述第一延伸部231和所述第二延伸部232在连接所述第一直边区212a和所述第二直边区212b的拐角区212c上相连，且所述第一延伸部231延伸至至少部分所述第一直边区212a上，所述第二延伸部232延伸至至少部分所述第二直边区212b上。

具体的，所述支撑垫230呈L形，所述第一延伸部231和所述第二延伸部232垂直设置；所述第一延伸部231的延伸方向与所述第一直边区212a的延伸方向平行，且所述第一延伸部231延伸至部分所述第一直边区212a上；所述第二延伸部232的延伸方向与所述第二直边区212b的延伸方向平行，且所述第二延伸部232横跨所述第二直边区212b，从所述第二直边区212b的一端延伸至另一端。

需要说明的是，本实施例中，所述外围连接区211为方环形，还包括另外2个拐角区212c，所述第一直边区212a一端与上面形成有所述支撑垫230的拐角区212c相连，进而实现与一个所述第二直边区212a相连；所述第一直边区212远离所述支撑垫230的一端与另一个拐角区212c相邻，进而与另一个所述第二直边区212a相连。

所以形成所述焊垫220和所述支撑垫230的步骤还包括：在另两个拐角区212c上形成所述焊垫220。具体的，所述焊垫220及其形成过程的本发明在此不再赘述。

此外，本实施例中，形成所述焊垫220和所述支撑垫230的步骤还包括：在所述支撑垫230所露出的所述第一直边区212a和在所述支撑垫230所露出的所述第二直边区212b上形成所述焊垫220。

具体的，本实施例中，所述第二延伸部232横跨所述第二直边区212b，从所述第二直边区212b的一端延伸至另一端；因此所述第二直边区212b上并未有足够的空间以形成所述焊垫220。

所述第一延伸部231仅延伸至部分所述第一直边区212a上，所以在所述第一延伸部231所露出的第一直边区212a上形成一个或多个所述焊垫220。

因此，所述多个焊垫220和所述支撑垫230能够在所述外围连接区211上，形成包围所述中心功能区211的环形，能够使整个包围所述中心功能区211的外围连接区211均匀受到支撑，从而有效提高所述外围连接区211支撑的均匀性，有利于减少分层缺陷的出现。

参考图10，示出了本发明芯片制造方法再一实施例步骤所对应的俯视结构示意图。

本实施例与前述实施例相同之处，本发明在此不再赘述。本实施例与前述实施例不同之处在于，本实施例中，所述支撑垫的形状不同。

本实施例中，所述拐角区包括第一拐角区312a和第二拐角区312c；所述外围连接区还包括：第一直边区312b和第二直边区312d，所述第一拐角区312a、所述第一直边区312b、所述第二拐角区312c以及所述第二直边区312d依次相连。

具体的，如图10所示，所述中心功能区311为方形，所述外围连接区为方环形，所述第一拐角区312a、所述第一直边区312b、所述第二拐角区312c以及所述第二直边区312d依次相连，以构成半个所述外围连接区。

所以，所述外围连接区包括2个所述第一拐角区312a、2个所述第一直边区312b、2个所述第二拐角区312c以及2个所述第二直边区312d；2个所述第一直边区312b相互平行；2个所述第二直边区312d相互平行；所述第一直边区312b和所述第一直边区312d相互垂直；而且2个所述第一拐角区312a和2个所述第二拐角区312c分别位于所述中心功能区311两条对角线的两侧。

所以，形成所述焊垫320和所述支撑垫330步骤包括：形成位于所述第一拐角区312a上的焊垫320和位于所述第二拐角区312c上长条形的支撑垫331；且在所述第一直边区312b上，所述第二拐角区312b上的所述支撑垫331从所述第二拐角区312c上延伸至所述第一拐角区312a上且与所述第一拐角区312a上的所述焊垫320相连。

具体的，所述第二拐角区312c上的所述支撑垫331呈长条形。而且，所述第一直边区312b上的所述支撑垫331横跨整个所述第一直边区312b，从所述第一直边区312b的靠近所述第二拐角区312c的一端延伸至靠近所述第一拐角区312a的一端，并与所述第一拐角区312a上的焊垫320相连，也就是说，所述第一拐角区312a上的焊垫320沿所述第一直边区312b延伸方向延伸至所述第二拐角区312c上。

需要说明的是，如图10所示，本实施例中，形成所述焊垫320和所述支撑垫步骤还包括：在所述第二直边区312d上形成所述支撑垫332，沿所述第二直边区312d延伸方向，所述第二直边区312d上的支撑垫332延伸至至少部分所述第二直边区312d上。

此外，本实施例中，形成所述焊垫320和所述支撑垫的步骤还包括：在所述支撑垫所露出的所述第一直边区312b和在所述支撑垫所露出的所述第二直边区312d上形成所述焊垫220。

本实施例中，所述第一直边区312b上的所述支撑垫331横跨整个所述第一直边区312b，从所述第一直边区312b的靠近所述第二拐角区312c的一端延伸至靠近所述第一拐角区312a的一端，即所述第一直边区312b上并未有足够的空间以形成所述焊垫320；而所述第二直边区312d上的所述支撑垫332仅位于部分所述第二直边区312d上，而且根据所形成芯片的设计需要，本实施例中，所述焊垫320的数量为多个，因此形成所述焊垫320和所述支撑垫步骤还包括：在所述支撑垫332所露出的所述第二直边区312d上形成一个或多个焊垫320。具体的，所述焊垫320及其形成过程，本发明在此不再赘述。

因此，所述焊垫320和所述支撑垫能够在所述外围连接区上，包围所述中心功能区311的环形，能够使整个包围所述中心功能区311的外围连接区均匀受到支撑，从而有效提高所述外围连接区支撑的均匀性，有利于减少分层缺陷的出现。

相应的，本发明还提供一种芯片。

参考图6至图8，示出了本发明芯片一实施例的结构示意图。其中，图6是所述芯片实施例的俯视结构示意图。

所述芯片包括：基底110，所述基底110包括中心功能区111和包围所述中心功能区111的外围连接区112；一个或多个焊垫120，所述焊垫120位于所述外围连接区112上；一个或多个支撑垫130，所述支撑垫130位于所述外围连接区112上。

所述基底110用于提供工艺操作基础和工艺操作平台。

所述基底110的中心功能区111内形成有电子元器件，用于实现所形成芯片的电学功能；所述外围连接区112用于为后续焊垫的形成提供空间，从而实现所形成芯片与其他电路的电性连接。

本实施例中，所述芯片的最小尺寸小于或等于1mm。因此，所述基底110的最小尺寸小于或等于1mm。本实施例中，所述基底110为长方形，具有长边和短边，所以所述基底110的短边长度D小于或等于1mm。

此外，所述中心功能区111为方形，即所述中心功能区111为长方形或正方形，所述外围连接区112为包围所述中心功能区111的方环形。本实施例中，所述中心功能区111为长方形，所述基底110的短边长度D(如图3所示)即为所述方环形的外围连接区112短边的长度。

所述基底110尺寸越小，则单位尺寸晶圆上所形成芯片的数量越多，切割晶圆以获得单个芯片的过程中，单位尺寸晶圆所进行切割次数越多，晶圆受到切割力影响越大。

所述焊垫120用于实现所形成芯片与外部电路的电性连接，进而实现所形成芯片的电学功能；所述支撑垫130用于在后续晶圆切割的过程中起到支撑作用。

所述支撑垫130的设置，为所述基底110提供额外的支撑作用，从而能够有效减少垂直所述基底110表面的切割力对所述基底110的损伤，进而降低分层缺陷出现的几率，以达到提高制造良率、改善器件性能的目的。

本实施例中，所述外围连接区包括多个拐角区170。每个所述拐角区170上设置有所述焊垫120和所述支撑垫130中的至少一种。

具体的，所述外围连接区112为方环形，所以所述方环形的外围连接区在所述拐角区117发生弯折。所述方环形的外围连接区具有4个直边区(图中未示出)和4个拐角区117，所述4个直边区和所述4个拐角区117沿所述中心功能区111周向间隔设置，相邻所述直边区通过所述拐角区117相连。

本实施例中，所述焊垫120至少位于所述中心功能区111一条对角线两侧的两个拐角区117上；所述支撑垫130至少位于所述中心功能区111另一条对角线两侧的两个拐角区117上。

与直边区相比，所述拐角区117受到切割力的影响更大，形成分层缺陷的几率更大，因此在每个所述拐角区117上设置所述焊垫120或者所述支撑垫130中的至少一种，能够使每个拐角区117上，所述支撑垫130和所述焊垫120均能够提供足够的支撑作用，从而能够降低切割力的影响、降低分层缺陷出现的几率，有利于制造良率、器件性能的改善。

本实施例中，所述支撑垫130和所述焊垫120沿所述中心功能区111周向分布，因此所述一个或多个支撑垫130和所述一个或多个焊垫120能够在所述基底110上围成一圈，从而能够有效提高所述外围连接区的支撑强度，进而减少所述外围连接区112内出现分层缺陷的可能，以达到提高制造良率、改善器件性能的目的。

具体的，如图6所示，本实施例中，所述支撑垫130和所述焊垫120均为长方形；且平行所述基底110表面的平面内，所述支撑垫130的尺寸与所述焊垫120的尺寸相等，即所述支撑垫130的长、宽与所述焊垫120的长、宽分别相等。也就是说，本实施例中，所述支撑垫130和所述焊垫120为形状相同，尺寸相等。

一般情况下，所述焊垫120的形状即为长方形，将所述支撑垫130设置为与所述焊垫120相同形状、相同尺寸的长方形，能够有效降低所述支撑垫130的形成工艺难度，而且可以在所述焊垫120的形成过程中同时形成所述支撑垫130，从而有利于降低工艺难度、提高器件性能。

如图6所示，本实施例中，所述焊垫120的数量为多个，所述支撑垫130的数量为多个，所以所述支撑垫130和所述焊垫120沿所述中心功能区111周向均匀分布。使所述多个支撑垫130和所述多个焊垫120均匀分布的做法，能够有效改善所述多个支撑垫130和所述多个焊垫120所提供支持的均匀性，有利于减少分层缺陷出现的可能，有利于制造良率和器件性能的提高。

参考图7和图8，其中图7是图6所示实施例中沿B1B2线的剖面结构示意图，图8是图6所示实施例中沿C1C2线的剖面结构示意图。

所述基底110包括：顶部金属层113，所述顶部金属层113位于所述外围连接区111内。具体的，所述基底110的外围连接区111内形成有内部金属层115，所述顶部金属层113位于所述内部金属层115上；所述顶部金属层113和所述内部金属层115之间还设置有内部插塞116。

所述内部金属层115与所述基底110中心功能区111内的电子元器件相连；所述内部插塞116与所述内部金属层115和所述顶部金属层113均实现电连接；所以所述顶部金属层113通过所述内部插塞116和所述内部金属层115能够实现所述中心功能区111内的电子元器件与外部电路的电性连接，从而实现所形成芯片的电学功能。

如图7和图8所示，所述基底110还包括：隔离层114，所述隔离层114位于所述顶部金属层113上。

所述隔离层114用于实现所述顶部金属层113与后续所形成支撑垫之间的电绝缘，还用于实现所述顶部金属层113以及所形成芯片中其他半导体元器件与外部环境的隔离，从而保证所形成芯片的性能。

具体的，所述隔离层114的材料为绝缘材料。本实施例中，所述隔离层114的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以选自氮化硅、氮氧化硅等其他绝缘材料。

需要说明的是，本实施例中，所述隔离层114上还形成有绝缘层(图中未标示)，以实现后续所形成焊垫和支撑垫之间的电绝缘。具体的，所述绝缘层的材料可以为氧化硅、氮化硅和氮氧化硅等绝缘材料中的一种或多种。

如图7和图8所示，所述芯片还包括：一个或多个连接插塞121(如图7所示)，所述连接插塞121位于所述焊垫120与所述顶部金属层113之间的绝缘层114内；如图7所示，所述焊垫120通过所述连接插塞121与所述顶部金属层113实现电连接；如图8所示，所述支撑垫130通过所述隔离层114与所述顶部金属层113实现电绝缘。

所述连接插塞121和所述焊垫120，能够实现所形成芯片内部电子元器件与外部电路的电性连接，所述支撑垫130通过所述隔离层114与所形成芯片内部电子元器件电绝缘，所以所述支撑垫130的形成不会对所形成芯片的电学功能造成影响，从而有利于提高制造良率、改善器件性能。

参考图9，示出了本发明芯片另一实施例的俯视结构示意图。

本实施例与前一实施例相同之处，本发明在此不再赘述。本实施例与前一实施例不同之处在于，本实施例中，所述支撑垫的形状不同。

本实施例中，所述外围连接区212还包括：第一直边区212a和第二直边区212b，所述第一直边区212a和所述第二直边区212b通过一个所述拐角区212c相连。

具体的，如图9所示，所述中心功能区211为方形，所述外围连接区212为方环形，所述第一直边区212a、一个所述拐角区212c以及所述第二直边区212b依次相连，构成半个所述外围连接区212；所以所述外围连接区212包括2个所述第一直边区212a、2个所述拐角区212c以及2个所述第二直边区212b，并且两个所述第一直边区212a相互平行，2个所述第二直边区212b相互平行，而且所述第二直边区212b与所述第一直边区212a相垂直。

所以如图9所示，所述支撑垫230包括第一延伸部231和第二延伸部232；所述第一延伸部231和所述第二延伸部232在连接所述第一直边区212a和所述第二直边区212b的拐角区212c上相连，且所述第一延伸部231延伸至至少部分所述第一直边区212a上，所述第二延伸部232延伸至至少部分所述第二直边区212b上。

具体的，所述支撑垫230呈L形，所述第一延伸部231和所述第二延伸部232垂直设置；所述第一延伸部231的延伸方向与所述第一直边区212a的延伸方向平行，且所述第一延伸部231延伸至部分所述第一直边区212a上；所述第二延伸部232的延伸方向与所述第二直边区212b的延伸方向平行，且所述第二延伸部232横跨所述第二直边区212b，从所述第二直边区212b的一端延伸至另一端。

需要说明的是，本实施例中，所述外围连接区211为方环形，还包括另外2个拐角区212c，所述第一直边区212a一端与上面形成有所述支撑垫230的拐角区212c相连，进而实现与一个所述第二直边区212a相连；所述第一直边区212远离所述支撑垫230的一端与另一个拐角区212c相邻，进而与另一个所述第二直边区212a相连。

所以所述芯片还包括：焊垫220，位于另外两个拐角区212c上。具体的，所述焊垫220的具体技术方案本发明在此不再赘述。

此外，本实施例中，所述焊垫220的数量为多个，所述多个焊垫220还分布于所述支撑垫220所露出的所述第一直边区212a和所述支撑垫230所露出的所述第二直边区212b上。

具体的，本实施例中，所述第二延伸部232横跨所述第二直边区212b，从所述第二直边区212b的一端延伸至另一端；因此所述第二直边区212b上并未有足够的空间以设置所述焊垫220。

所述第一延伸部231仅延伸至部分所述第一直边区212a上，所以所述焊垫220还分布于所述第一延伸部231所露出的第一直边区212a上。因此，所述多个焊垫220和所述支撑垫230能够在所述外围连接区211上，形成包围所述中心功能区211的环形，能够使整个包围所述中心功能区211的外围连接区211均匀受到支撑，从而有效提高所述外围连接区211支撑的均匀性，有利于减少分层缺陷的出现。

参考图10，示出了本发明芯片再一实施例的俯视结构示意图。

本实施例与前述实施例相同之处，本发明在此不再赘述。本实施例与前述实施例不同之处在于，本实施例中，所述支撑垫的形状不同。

本实施例中，所述拐角区包括第一拐角区312a和第二拐角区312c；所述外围连接区还包括：第一直边区312b和第二直边区312d，所述第一拐角区312a、所述第一直边区312b、所述第二拐角区312c以及所述第二直边区312d依次相连。

具体的，如图10所示，所述中心功能区311为方形，所述外围连接区为方环形，所述第一拐角区312a、所述第一直边区312b、所述第二拐角区312c以及所述第二直边区312d依次相连，以构成半个所述外围连接区。

所以，所述外围连接区包括2个所述第一拐角区312a、2个所述第一直边区312b、2个所述第二拐角区312c以及2个所述第二直边区312d；2个所述第一直边区312b相互平行；2个所述第二直边区312d相互平行；所述第一直边区312b和所述第一直边区312d相互垂直；而且2个所述第一拐角区312a和2个所述第二拐角区312c分别位于所述中心功能区311两条对角线的两侧。

所以，所述支撑垫为长条形；在所述第一直边区312b上，所述第二拐角区312c上的所述支撑垫331从所述第二拐角区312c上延伸至所述第一拐角区312a上且与所述第一拐角区312a上的所述焊垫320相连。

具体的，所述第二拐角区312c上的所述支撑垫331呈长条形。而且，所述第一直边区312b上的所述支撑垫331横跨整个所述第一直边区312b，从所述第一直边区312b的靠近所述第二拐角区312c的一端延伸至靠近所述第一拐角区312a的一端，并与所述第一拐角区312a上的焊垫320相连，也就是说，所述第一拐角区312a上的焊垫320沿所述第一直边区312b延伸方向延伸至所述第二拐角区312c上。

此外，如图10所示，所述第二直边区312d上也设置有所述支撑垫332；沿所述第二直边区312d延伸方向，所述第二直边区312d上的支撑垫332位于至少部分所述第二直边区312d上。

需要说明的是，本实施例中，所述焊垫220的数量为多个，位于所述支撑垫所露出的所述第一直边区312b和在所述支撑垫所露出的所述第二直边区312d上。

具体的，所述第一直边区312b上的所述支撑垫331横跨整个所述第一直边区312b，从所述第一直边区312b的靠近所述第二拐角区312c的一端延伸至靠近所述第一拐角区312a的一端，即所述第一直边区312b上并未有足够的空间以形成所述焊垫320。

而所述第二直边区312d上的所述支撑垫332仅位于部分所述第二直边区312d上，因此所述多个焊垫320还分布于所述支撑垫332所露出的所述第二直边区312d上。具体的，所述焊垫320及其形成过程的具体技术方案本发明在此不再赘述。

所以，所述焊垫320和所述支撑垫能够在所述外围连接区上，包围所述中心功能区311的环形，能够使整个包围所述中心功能区311的外围连接区均匀受到支撑，从而有效提高所述外围连接区支撑的均匀性，有利于减少分层缺陷的出现。

此外，本发明还提供一种晶圆结构。参考图5，示出了本发明晶圆结构一实施例的俯视结构示意图。

如图5所示，所述晶圆结构100包括：多个本发明所提供的芯片；所述多个芯片的基底110相连，且相邻所述芯片的基底110上设置有切割道101。

所述芯片为本发明的芯片。所述芯片的具体技术方案，参考前述实施例，本发明在此不再赘述。

所述多个芯片的基底110相连，相邻所述芯片基底110上的切割道101用于为切割所述晶圆结构110提供工艺空间和工艺基础。

具体的，所述晶圆结构100中的多个基底110呈阵列排布，所述切割道101沿所述多个基底110所构成阵列的行方向或列方向延伸。

由于所述基底110上设置有所述焊垫和所述支撑垫，能够在切割所述晶圆结构110的过程中提供有效的支撑，从而能够有效防止切割力对所述基底110造成损伤，能够有效减少分层缺陷的出现，有利于提高所述芯片的制造良率和器件性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种芯片，其特征在于，包括：

基底，所述基底包括中心功能区和包围所述中心功能区的外围连接区，所述基底包括：顶部金属层，所述顶部金属层位于所述外围连接区内；隔离层，所述隔离层位于所述顶部金属层上；

一个或多个焊垫，所述焊垫位于所述外围连接区上；

一个或多个支撑垫，所述支撑垫位于所述外围连接区上；

所述一个或多个支撑垫和所述一个或多个焊垫在所述基底上围成一周；

一个或多个连接插塞，所述连接插塞位于所述焊垫与所述顶部金属层之间的绝缘层内；所述焊垫通过所述连接插塞与所述顶部金属层实现电连接；所述支撑垫通过所述隔离层与所述顶部金属层实现电绝缘。

2.如权利要求1所述的芯片，其特征在于，所述外围连接区包括多个拐角区，每个所述拐角区上设置有所述焊垫和所述支撑垫中的至少一种。

3.如权利要求1所述的芯片，其特征在于，所述支撑垫和所述焊垫沿所述中心功能区周向分布。

4.如权利要求1所述的芯片，其特征在于，所述支撑垫和所述焊垫均为长方形；平行所述基底表面的平面内，所述支撑垫的尺寸与所述焊垫的尺寸相等。

5.如权利要求1或4所述的芯片，其特征在于，所述支撑垫和所述焊垫沿所述中心功能区周向均匀分布。

6.如权利要求2所述的芯片，其特征在于，所述外围连接区还包括：第一直边区和第二直边区，所述第一直边区和所述第二直边区通过一个所述拐角区相连；

所述支撑垫包括第一延伸部和第二延伸部；所述第一延伸部和所述第二延伸部在连接所述第一直边区和所述第二直边区的拐角区上相连，且所述第一延伸部延伸至至少部分所述第一直边区上，所述第二延伸部延伸至至少部分所述第二直边区上。

7.如权利要求2所述的芯片，其特征在于，所述拐角区包括第一拐角区和第二拐角区，所述第一拐角区上设置有所述焊垫，所述第二拐角区上设置有所述支撑垫；

所述外围连接区还包括：第一直边区和第二直边区，所述第一拐角区、所述第一直边区、所述第二拐角区以及所述第二直边区依次相连；

所述支撑垫为长条形；在所述第一直边区上，所述第二拐角区上的所述支撑垫从所述第二拐角区上延伸至所述第一拐角区上且与所述第一拐角区上的所述焊垫相连。

8.如权利要求7所述的芯片，其特征在于，所述第二直边区上也设置有所述支撑垫；沿所述第二直边区延伸方向，所述第二直边区上的支撑垫位于至少部分所述第二直边区上。

9.如权利要求1所述的芯片，其特征在于，所述芯片的最小尺寸小于或等于1mm。

10.一种晶圆结构，其特征在于，包括：

多个如权利要求1至权利要求9任意一项权利要求所述的芯片；

所述多个芯片的基底相连，且相邻所述芯片的基底上设置有切割道。

11.一种芯片的制造方法，其特征在于，包括：

提供基底，所述基底包括中心功能区和包围所述中心功能区的外围连接区，所述基底包括：顶部金属层，所述顶部金属层位于所述外围连接区内；隔离层，所述隔离层位于所述顶部金属层上；

在所述外围连接区上形成一个或多个焊垫和一个或多个支撑垫，所述一个或多个支撑垫和所述一个或多个焊垫在所述基底上围成一周；

提供所述基底之后，形成所述焊垫和所述支撑垫之前，所述制造方法还包括：在所述隔离层内形成一个或多个连接插塞；形成位于所述连接插塞上的焊垫和位于所述隔离层上的支撑垫，所述焊垫通过所述连接插塞与所述顶部金属层实现电连接，所述支撑垫通过所述隔离层与所述顶部金属层实现电绝缘。

12.如权利要求11所述的制造方法，其特征在于，所述外围连接区包括多个拐角区；在每个所述拐角区上形成所述焊垫和所述支撑垫中的至少一种。

13.如权利要求12所述的制造方法，其特征在于，所述外围连接区还包括：第一直边区和第二直边区，所述第一直边区和所述第二直边区通过一个所述拐角区相连；

在至少部分所述第一直边区和至少部分所述第二直边区以及所述拐角区上形成所述支撑垫，所述支撑垫包括第一延伸部和第二延伸部；所述第一延伸部和所述第二延伸部在连接所述第一直边区和所述第二直边区的拐角区上相连，且所述第一延伸部延伸至至少部分所述第一直边区上，所述第二延伸部延伸至至少部分所述第二直边区上。

14.如权利要求12所述的制造方法，其特征在于，所述拐角区包括第一拐角区和第二拐角区；

所述外围连接区还包括：第一直边区和第二直边区，所述第一拐角区、所述第一直边区、所述第二拐角区以及所述第二直边区依次相连；

形成所述焊垫和所述支撑垫步骤包括：形成位于所述第一拐角区上的焊垫和位于所述第二拐角区上长条形的支撑垫；且在所述第一直边区上，所述第二拐角区上的所述支撑垫从所述第二拐角区上延伸至所述第一拐角区上且与所述第一拐角区上的所述焊垫相连。

15.如权利要求14所述的制造方法，其特征在于，形成所述焊垫和所述支撑垫步骤还包括：在所述第二直边区上形成所述支撑垫，沿所述第二直边区延伸方向，所述第二直边区上的支撑垫延伸至至少部分所述第二直边区上。

16.如权利要求11所述的制造方法，其特征在于，提供基底的步骤包括：

提供晶圆结构，所述晶圆结构包括多个相连的基底，相邻所述基底上设置有切割道；

形成所述焊垫和所述支撑垫之后，所述制造方法还包括：沿所述切割道切割所述晶圆结构，以获得单个芯片。

Images