JP2004079732A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004079732A JP2004079732A JP2002236972A JP2002236972A JP2004079732A JP 2004079732 A JP2004079732 A JP 2004079732A JP 2002236972 A JP2002236972 A JP 2002236972A JP 2002236972 A JP2002236972 A JP 2002236972A JP 2004079732 A JP2004079732 A JP 2004079732A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- dummy
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ＣＭＰの負荷に対する絶縁膜の耐久性の向上が図られ、ＣＭＰによる膜剥がれが大幅に低減された半導体装置を提供する。
【解決手段】半導体基板１上に比誘電率が２．５以下である低比誘電率膜２を設ける。膜２の表面上に比誘電率が２．５よりも大きいＳｉＣ膜３を設ける。膜３を貫通して膜２の内部にかけて設けた配線用凹部５の内側、および凹部５が形成されている領域から所定の範囲内で膜３を貫通して膜２の内部にかけて設けたダミー配線用凹部６の内側、およびＳｉＣ膜３の表面上にＴａＮ膜７およびＣｕ膜８を設ける。ＣＭＰ処理を行って、配線用凹部５およびダミー配線用凹部６の内側にＴａＮ膜７およびＣｕ膜８を残す。これにより配線９を形成するとともに、配線９が形成されている領域から所定の範囲内で膜３を貫通して膜２の内部にかけてダミー配線１０を形成する。
【選択図】 図４
【解決手段】半導体基板１上に比誘電率が２．５以下である低比誘電率膜２を設ける。膜２の表面上に比誘電率が２．５よりも大きいＳｉＣ膜３を設ける。膜３を貫通して膜２の内部にかけて設けた配線用凹部５の内側、および凹部５が形成されている領域から所定の範囲内で膜３を貫通して膜２の内部にかけて設けたダミー配線用凹部６の内側、およびＳｉＣ膜３の表面上にＴａＮ膜７およびＣｕ膜８を設ける。ＣＭＰ処理を行って、配線用凹部５およびダミー配線用凹部６の内側にＴａＮ膜７およびＣｕ膜８を残す。これにより配線９を形成するとともに、配線９が形成されている領域から所定の範囲内で膜３を貫通して膜２の内部にかけてダミー配線１０を形成する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の配線付近の構造に係り、特にシステムＬＳＩや高速ロジックＬＳＩなどの多層配線構造を有する半導体装置において、各層の絶縁膜のＣＭＰに対する耐久性の向上が図られた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの配線ＲＣ遅延を緩和して多層配線を高性能化するために、低抵抗の配線および低比誘電率の絶縁膜が用いられている。低抵抗の配線の材料としては、例えば抵抗率ρが約１．８μΩｃｍの銅（Ｃｕ）が用いられる。また、低比誘電率の絶縁膜としては、例えば有機成分を含有し、比誘電率ｋが約２．５以下の低比誘電率膜（ｌｏｗ−ｋ膜）が用いられる。
【０００３】
一般に、Ｃｕ、Ｗ、あるいはＡｌなどを材料とするダマシン配線を形成する工程にはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程が含まれている。ところが、低比誘電率膜の殆どは多孔質（ポーラス）構造であるため、ＣＭＰ工程における機械的なストレス（負荷）に対して極めて脆い。低比誘電率膜に対してＣＭＰを行うと、機械的なストレスによって膜自体が破壊されるため、低比誘電率膜に対してＣＭＰを直接行うことは殆ど不可能である。したがって、通常は、非ポーラス構造からなる他の絶縁膜を低比誘電率膜の上に設けて、ＣＭＰによる低比誘電率膜の破壊を防いでいる。
【０００４】
【発明が解決しようとする課題】
しかしながら、この絶縁膜および低比誘電率膜からなる積層膜の殆どは、その界面における密着力が極めて弱い。このため、積層膜に対してＣＭＰを行うと、殆どの場合、絶縁膜が低比誘電率膜から剥がれてしまう。また、積層膜を単層で用いる場合にはその界面における膜剥がれを生じ難くすることができても、積層膜を複数層に積層すると各層間の界面において膜剥がれが生じ易くなる。したがって、積層膜としての層間絶縁膜を複数層に積層した多層配線構造を実現するに際しては、各層間における膜同士の密着力がＣＭＰの負荷よりも強い膜構造が必要とされる。特に、システムＬＳＩ（Ｓｙｓｔｅｍ−ＬＳＩ）や、高速ロジックＬＳＩ（高速Ｌｏｇｉｃ−ＬＳＩ）などの次世代の半導体装置で要求される１０層を超える層間絶縁膜を形成する場合には、各層間における膜同士の密着力がさらに大きな膜構造が必要となる。
【０００５】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、絶縁膜の積層数に拘らず、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性の向上が図られ、ＣＭＰによる膜剥がれが低減された半導体装置、およびそのような半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明に係る半導体装置は、基板と、この基板上に設けられ、比誘電率が所定の値以下である第１の絶縁膜と、前記第１の絶縁膜の表面上に設けられ、比誘電率が前記所定の値よりも大きい第２の絶縁膜と、前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて設けられた配線用凹部内に形成された配線と、この配線が形成されている領域から所定の範囲内で前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて設けられたダミー配線用凹部内に形成されたダミー配線と、を具備することを特徴とするものである。
【０００７】
この半導体装置においては、比誘電率が所定の値以下である第１の絶縁膜が基板上に設けられている。それとともに、第１の絶縁膜の表面上に比誘電率が所定の値よりも大きい第２の絶縁膜が設けられている。そして、第１の絶縁膜および第２の絶縁膜の配線が形成されている領域から所定の範囲内で、第２の絶縁膜を貫通して第１の絶縁膜の内部にかけて設けられたダミー配線用凹部内に、ダミー配線が形成されている。これにより、第１の絶縁膜と第２の絶縁膜とがダミー配線によって実質的に接続されている。この結果、第１の絶縁膜と第２の絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。すなわち、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されている。
【０００８】
また、前記課題を解決するために、本発明に係る半導体装置は、基板と、この基板上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ層目（ｎは１以上の整数）の層間絶縁膜と、この第ｎ層目の層間絶縁膜上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ＋１層目の層間絶縁膜と、前記第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目の配線用凹部内に形成された第ｎ層目の配線と、この第ｎ層目の配線が形成されている領域から所定の範囲内で前記第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目のダミー配線用凹部内に形成された第ｎ層目のダミー配線と、前記第ｎ＋１層目の層間絶縁膜の内部に設けられた第ｎ＋１層目の配線用凹部内に形成された第ｎ＋１層目の配線と、前記第ｎ層目のダミー配線に連続するように、前記第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して設けられた第ｎ＋１層目のダミー配線用凹部内に形成された第ｎ＋１層目のダミー配線と、を具備することを特徴とするものである。
【０００９】
この半導体装置においては、基板上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ層目（ｎは１以上の整数）の層間絶縁膜の内部に、第ｎ層目の配線が形成されている。それとともに、第ｎ層目の配線が形成されている領域から所定の範囲内で第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目のダミー配線用凹部内に、第ｎ層目のダミー配線が形成されている。また、第ｎ層目の層間絶縁膜上に、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ＋１層目の層間絶縁膜が設けられている。そして、第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して設けられた第ｎ＋１層目のダミー配線用凹部内に、第ｎ層目のダミー配線に連続するように第ｎ＋１層目のダミー配線が形成されている。これにより、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜とが、第ｎ層目のダミー配線および第ｎ＋１層目のダミー配線によって実質的に接続されている。この結果、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。すなわち、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されている。
【００１０】
また、前記課題を解決するために、本発明に係る半導体装置の製造方法は、基板上に比誘電率が所定の値以下である第１の絶縁膜を設ける工程と、前記第１の絶縁膜の表面上に比誘電率が前記所定の値よりも大きい第２の絶縁膜を設ける工程と、前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて配線用凹部を形成するとともに、この配線用凹部の形成領域から所定の範囲内で前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけてダミー配線用凹部を形成する工程と、前記第２の絶縁膜の表面上、前記配線用凹部の内側、および前記ダミー配線用凹部の内側に導電材料を設ける工程と、前記第２の絶縁膜の表面上の前記導電材料を研磨して除去することにより、前記導電材料を前記配線用凹部の内側に残して配線を形成するとともに、前記導電材料を前記ダミー配線用凹部の内側に残して前記配線の形成領域から所定の範囲内でダミー配線を形成する工程と、を含むことを特徴とするものである。
【００１１】
この半導体装置の製造方法においては、基板上に比誘電率が所定の値以下である第１の絶縁膜を設けた後、この第１の絶縁膜の表面上に比誘電率が所定の値よりも大きい第２の絶縁膜を設ける。続けて、第２の絶縁膜を貫通して第１の絶縁膜の内部にかけて配線用凹部を形成するとともに、この配線用凹部の形成領域から所定の範囲内で第２の絶縁膜を貫通して第１の絶縁膜の内部にかけてダミー配線用凹部を形成する。続けて、第２の絶縁膜の表面上、配線用凹部の内側、およびダミー配線用凹部の内側に導電材料を設けた後、第２の絶縁膜の表面上の導電材料を研磨して除去する。これにより、導電材料を配線用凹部の内側に残して配線を形成するとともに、導電材料をダミー配線用凹部の内側に残してダミー配線を形成する。そして、このダミー配線を用いて第１の絶縁膜と第２の絶縁膜とを実質的に接続する。この結果、第１の絶縁膜と第２の絶縁膜との界面における密着力をＣＭＰの物理的な負荷に耐え得る大きさに向上させる。すなわち、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性を向上させる。
【００１２】
【発明の実施の形態】
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
【００１３】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図９を参照しつつ説明する。図１および図２は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３は、本実施形態に係る半導体装置の製造方法を示す工程断面図および平面図である。図４は、本実施形態に係る半導体装置のダミー配線付近を示す断面図および平面図である。図５は、層内または層間における絶縁膜の剥がれを示す断面図である。図６〜図９は、それぞれ本実施形態で形成するダミー配線の具体例を、それらの平面視でのパターン形状の種類ごとに分類して示す平面図である。
【００１４】
この第１実施形態では、配線本体部とヴィアプラグ部（コンタクトプラグ部）とを一体に形成する、いわゆるデュアルダマシン構造を有する配線を４層に積層して設ける多層配線構造からなる半導体装置、およびその製造方法について説明する。また、本実施形態で採用するダミー配線は、これを上方から臨んだパターン形状が線対称であるダミー配線とする。具体的には、平面視でのパターン形状がいわゆるコ字形状であるダミー配線を採用する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００１５】
先ず、図１（ａ）に示すように、図示しない素子分離領域や各種半導体素子などが形成された半導体基板１上に、比誘電率が所定の値以下である第１の絶縁膜２を設ける。具体的には、比誘電率が２．５以下の絶縁膜である低比誘電率膜（ｌｏｗ−ｋ膜）２として、例えばＪＳＲ社製のＬＫＤ−５１０９をＣＶＤ法により基板１の表面上に約３００ｎｍ堆積させる。続けて、低比誘電率膜２上に比誘電率が所定の値よりも大きい第２の絶縁膜３を設ける。具体的には、比誘電率が２．５より大きい絶縁膜であるＳｉＣ膜３を、例えばＣＶＤ法により低比誘電率膜２の表面上に約６０ｎｍ堆積させる。これにより、低比誘電率膜２およびＳｉＣ膜３からなる第１層目の層間絶縁膜４を半導体基板１上に形成する。
【００１６】
なお、本実施形態においては、後述する第２層〜第４層のすべての層の低比誘電率膜２に、第１層目の低比誘電率膜２と同じＪＳＲ社製のＬＫＤ−５１０９を用いることとする。同様に、第２層〜第４層のすべての層の絶縁膜３に、第１層目の絶縁膜３と同じＳｉＣ膜３を用いることとする。
【００１７】
次に、図１（ｂ）に示すように、ＳｉＣ膜３を貫通して低比誘電率膜２の内部にかけて、第１層目の配線用凹部（溝）５およびダミー配線用凹部（溝）６を形成する。これら配線用凹部５およびダミー配線用凹部６は、例えばＲＩＥ法によりそれぞれの深さが約２００ｎｍとなるように形成される。本実施形態では、配線用凹部５およびダミー配線用凹部６を並行して形成する。これは、後述する第２層〜第４層のすべての層の配線用凹部およびダミー配線用凹部についても同様である。つまり、本実施形態では、半導体装置内において実際に配線として機能する実効配線と、実際に配線としては機能しないダミー配線とを各層で並行して形成する。以下の説明においては、実効配線を単に配線と称することとする。
【００１８】
なお、図１〜図５において、Ａで示す領域が第１層目の配線を形成する領域である。また、図１〜図５において、Ｂで示す領域が第１層目のダミー配線を形成する領域である。また、図２〜図５において、Ｃで示す領域が第２層目の配線を形成する領域である。
【００１９】
次に、図１（ｃ）に示すように、ＳｉＣ膜３の表面上、配線用凹部５の内側、およびダミー配線用凹部６の内側に、バリアメタル膜としてのＴａＮ膜７をその膜厚が約２０ｎｍとなるように設ける。続けて、ＴａＮ膜７の表面上に、後述する配線９およびダミー配線１０となる導電材料を設ける。具体的には、Ｃｕ膜８を、その膜厚が約８００ｎｍとなるようにＴａＮ膜７の表面上に設ける。これらＴａＮ膜７およびＣｕ膜８は、それぞれ例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法および鍍金により形成される。
【００２０】
次に、図１（ｄ）に示すように、不要なＴａＮ膜７およびＣｕ膜８を除去する。具体的には、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、ＳｉＣ膜３上のＴａＮ膜７およびＣｕ膜８を研磨して除去する。これにより、配線用凹部５およびダミー配線用凹部６の外側の不要なＴａＮ膜７およびＣｕ膜８をＳｉＣ膜３上から除去して、配線用凹部５およびダミー配線用凹部６の内側のみにＴａＮ膜７およびＣｕ膜８を残す。つまり、配線用凹部５およびダミー配線用凹部６の内側にのみバリアメタル膜となるＴａＮ膜７、ならびに配線９およびダミー配線１０となるＣｕ膜８が埋め込まれる。この結果、ＳｉＣ膜３を貫通して低比誘電率膜２の内部にかけて、第１層目のＣｕ配線９およびＣｕダミー配線１０が形成される。なお、本実施形態においては、後述する第２層〜第４層のすべての層の配線およびダミー配線を、この第１層目のＣｕ配線９およびＣｕダミー配線１０と同じくＣｕ膜８を用いて形成する。同様に、第２層〜第４層のすべての層のバリアメタル膜を、第１層目のバリアメタル膜７と同じくＴａＮ膜７を用いて形成する。
【００２１】
この第１層目のＣｕ配線９およびＣｕダミー配線１０を形成する際のＣＭＰ工程の実施条件を次に示す。
【００２２】
（第１研磨：１ｓｔ． Ｐｏｌｉｓｈ）
スラリー（Ｓｌｕｒｒｙ）：ＣＭＳ７３０３／７３０４（ＪＳＲ社製）
スラリー流量：２５０ｃｃ／ｍｉｎ
研磨パッド（Ｐａｄ）：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数：ともに１００ｒｐｍ
研磨時間（Ｐｏｌｉｓｈｉｎｇ ｔｉｍｅ）：２ｍｉｎ
（第２研磨：２ｎｄ． Ｐｏｌｉｓｈ）
スラリー（Ｓｌｕｒｒｙ）：ＣＭＳ８３０１（ＪＳＲ社製）
スラリー流量：２００ｃｃ／ｍｉｎ
研磨パッド（Ｐａｄ）：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数：ともに１００ｒｐｍ
研磨時間（Ｐｏｌｉｓｈｉｎｇ ｔｉｍｅ）：１ｍｉｎ
このように、本実施形態のＣＭＰ工程は２段階に分けて行われる。これらのＣＭＰ工程の実施条件は、第２層目〜第４層目のＣｕ配線およびＣｕダミー配線を形成する際においても同じである。第１研磨（１ｓｔ． Ｐｏｌｉｓｈ）は、主にＣｕ膜８を研磨して除去するために行われる。また、第２研磨（２ｎｄ． Ｐｏｌｉｓｈ）は、主にＴａＮ膜７を研磨して除去するために行われる。
【００２３】
ここで、ＣＭＰ工程により第１層目のＣｕ配線９を形成する際に、併せて本実施形態のＣｕダミー配線１０を形成する場合と、ダミー配線を全く形成しない場合との違いについて説明する。本発明者らが行った実験によれば、Ｃｕダミー配線１０を形成しない場合、図５（ａ）に示すように、第１研磨を行っている最中に低比誘電率膜２とＳｉＣ膜３との界面において膜剥がれが生じた。ところが、Ｃｕダミー配線１０を形成する本実施形態の場合、図１（ｄ）に示すように、第１研磨はもちろんのこと、第２研磨を終了しても低比誘電率膜２とＳｉＣ膜３との界面において膜剥がれは殆ど生じなかった。これは、次のように説明できる。
【００２４】
ＳｉＣ膜３から低比誘電率膜２にかけてＣｕダミー配線１０を形成することにより、Ｃｕダミー配線１０とＳｉＣ膜３とがＴａＮ膜７を介して間接的に接触する。それとともに、Ｃｕダミー配線１０と低比誘電率膜２とがＴａＮ膜７を介して間接的に接触する。Ｃｕダミー配線１０およびＴａＮ膜７とＳｉＣ膜３とは、互いに異種の材料から形成されている。そして、ＣｕおよびＴａＮとＳｉＣとは、互いに密着し合う性質を有している。同様に、Ｃｕダミー配線１０およびＴａＮ膜７と低比誘電率膜２とは、互いに異種の材料から形成されている。そして、ＣｕおよびＴａＮと低比誘電率膜２の材料とは、互いに密着し合う性質を有している。したがって、ＳｉＣ膜３と低比誘電率膜２とは、Ｃｕダミー配線１０およびＴａＮ膜７を介して実質的に接続される。これにより、ＳｉＣ膜３と低比誘電率膜２との界面における密着力は、ＣＭＰの物理的な負荷に耐え得る大きさに向上される。この結果、第１層目のＣｕ配線９およびＣｕダミー配線１０を形成する際の、ＣＭＰ工程における機械的なストレスに対する層間絶縁膜４の耐久性が向上され、層内における膜剥がれが低減される。
【００２５】
本発明者らが行った実験によれば、Ｃｕダミー配線１０とＳｉＣ膜３との密着力は、それらの接触面積が大きい程強くなることが確認されている。同様に、Ｃｕダミー配線１０と低比誘電率膜２との密着力は、それらの接触面積が大きい程強くなることが確認されている。
【００２６】
なお、ＳｉＣ膜３は、主に次に述べる２つの理由により低比誘電率膜２の上に堆積されている。一つは、低比誘電率膜２がＣＭＰ工程の機械的なストレス（ＣＭＰストレス：ＣＭＰ ｓｔｒｅｓｓ）を直接受けるのを保護するためである。そしてもう一つは、低比誘電率膜２の吸水作用を抑制するためである。このように、ＳｉＣ膜３は低比誘電率膜２の品質の劣化を抑制するために設けられている。したがって、低比誘電率膜２を用いて層間絶縁膜４を構成する場合、ＳｉＣ膜３が低比誘電率膜２の表面から剥がれることを避けるのが好ましい。
【００２７】
なお、図示は省略するが、本実施形態とは異なるダミー配線を形成した場合においても、少なくともこの第１層目のＣＭＰ工程においては膜剥がれが生じないことが本発明者らによって確認されている。
【００２８】
次に、図２（ａ）に示すように、Ｃｕ配線９およびＣｕダミー配線１０の酸化および拡散を防止するために、第１層目の酸化および拡散防止膜となる第３の絶縁膜１１を設ける。具体的には、Ｃｕ配線９、Ｃｕダミー配線１０、およびＳｉＣ膜３の表面上に、例えばＣＶＤ法によりＳｉＣ膜１１をその膜厚が約５０ｎｍとなるように堆積させる。続けて、第２層目の低比誘電率膜２およびＳｉＣ膜３を設ける。これにより、第２層目の層間絶縁膜４を形成する。具体的には、第２層目の低比誘電率膜２を、例えばＣＶＤ法によりＳｉＣ膜１１の表面上に約６００ｎｍ堆積させる。続けて、第２層目のＳｉＣ膜３を、例えばＣＶＤ法により第２層目の低比誘電率膜２の表面上に約６０ｎｍ堆積させる。これにより、低比誘電率膜２およびＳｉＣ膜３からなる第２層目の層間絶縁膜４をＳｉＣ膜１１上に形成する。
【００２９】
次に、図２（ｂ）に示すように、第２層目のＳｉＣ膜３および低比誘電率膜２から第１層目のＳｉＣ膜１１にかけて、第２層目の配線用凹部１２およびダミー配線用凹部１３を形成する。前述したように、この第２層目においても、配線用凹部１２およびダミー配線用凹部１３を並行して形成する。つまり、第２層目の配線（実効配線）１６と、第２層目のダミー配線１７とを並行して形成する。この第２層目においては、Ｃｕ配線１６を、その配線本体部１９とコンタクトプラグ部（ヴィアプラグ部）１８とを一体とする、いわゆるデュアルダマシン構造に形成する。したがって、第２層目の配線用凹部１２も、その上側が配線本体部用凹部１５、その下側がコンタクトプラグ用凹部（ヴィアプラグ用凹部）１４からなる２段構造に形成される。それとともに、配線本体部用凹部１５およびコンタクトプラグ用凹部１４は一体に形成される。配線用凹部１２は、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１を貫通して、第１層目のＣｕ配線９の上面の一部を露出させるように形成される。
【００３０】
具体的には、コンタクトプラグ用凹部１４は、例えばＲＩＥ法によりその深さが約３００ｎｍとなるように形成される。また、配線本体部用凹部１５は、コンタクトプラグ用凹部１４の上部に連通して、第２層目のＳｉＣ膜３の表面に開口されるように形成される。具体的には、配線本体部用凹部１５は、例えばＲＩＥ法によりその深さが約３６０ｎｍとなるように形成される。
【００３１】
また、ダミー配線用凹部１３は、第１層目のＣｕダミー配線１０の上面のすべてを露出させるように形成される。したがって、ダミー配線用凹部１３も、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１を貫通して形成される。具体的には、ダミー配線用凹部１３は、例えばＲＩＥ法によりその深さが約６６０ｎｍとなるように、かつ、その幅が第１層目のダミー配線用凹部６と略同じ大きさになるように形成される。
【００３２】
次に、図２（ｃ）に示すように、第２層目のＳｉＣ膜３の表面上、配線用凹部１２の内側、およびダミー配線用凹部１３の内側に、第２層目のバリアメタル膜としてのＴａＮ膜７をその膜厚が約２０ｎｍとなるように設ける。続けて、第２層目のＴａＮ膜７の表面上に、Ｃｕ配線１６およびＣｕダミー配線１７となるＣｕを設ける。具体的には、Ｃｕ膜８を、その膜厚が約８００ｎｍとなるように第２層目のＴａＮ膜７の表面上に設ける。これら第２層目のＴａＮ膜７およびＣｕ膜８は、例えばスパッタリング法および鍍金により形成される。
【００３３】
次に、図３（ａ）に示すように、不要なＴａＮ膜７およびＣｕ膜８を除去する。具体的には、ＣＭＰ法を用いて、第２層目のＳｉＣ膜３上のＴａＮ膜７およびＣｕ膜８を研磨して除去する。これにより、配線用凹部１２の外側およびダミー配線用凹部１３の外側の不要なＴａＮ膜７およびＣｕ膜８を除去して、配線用凹部１２の内側およびダミー配線用凹部１３の内側のみにＴａＮ膜７およびＣｕ膜８を残す。つまり、配線用凹部１２およびダミー配線用凹部１３の内側にのみバリアメタル膜となるＴａＮ膜７、ならびに配線１６およびダミー配線１７となるＣｕ膜８が埋め込まれる。この結果、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１を略貫通して、Ｃｕ配線１６およびＣｕダミー配線１７が形成される。なお、図３（ａ）は、図３（ｂ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。図３（ｂ）は、第２層目のＣｕ配線１６およびＣｕダミー配線１７が形成された多層配線構造の一部を、その上方から臨んで示す平面図である。また、図３（ｂ）においては、第１層目のＣｕ配線９およびＣｕダミー配線１０、ならびに第２層目のＣｕ配線１６およびＣｕダミー配線１７のそれぞれの相対的な関係を分かり易くするために、それら各配線９，１０，１６，１７などの形成位置、寸法、および形状などを実際とは意図的にずらして描いて示してある。
【００３４】
ここで、ＣＭＰ工程により第２層目のＣｕ配線１６を形成する際に、併せて本実施形態のＣｕダミー配線１７を形成する場合と、第１層目のＣｕダミー配線１０と不連続なダミー配線２４を形成する場合との違いについて説明する。第１層目のＣｕダミー配線１０と不連続なダミー配線２４は、図５（ｂ）に示すように、第２層目の層間絶縁膜４を貫通しないダミー配線用凹部２３内に形成される。本発明者らが行った実験によれば、不連続なダミー配線２４を形成する場合、図５（ｂ）に示すように、第１研磨を行っている最中に第１層目のＳｉＣ膜１１と第２層目の低比誘電率膜２との界面で膜剥がれが生じた。すなわち、第１層目と第２層目との層間で膜剥がれが生じた。ところが、Ｃｕダミー配線１７を形成する本実施形態の場合、図３（ａ）に示すように、第１研磨はもちろんのこと、第２研磨を終了しても各層内および各層間で膜剥がれは殆ど生じなかった。これは、次のように説明できる。
【００３５】
第２層目のＳｉＣ膜３から第１層目のＳｉＣ膜１１にかけてＣｕダミー配線１７を形成することにより、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１と、Ｃｕダミー配線１７とがＴａＮ膜７を介して間接的に接触する。これにより、第１層目のＣｕダミー配線１０を形成する場合と同様に、第２層目のＳｉＣ膜３、第２層目の低比誘電率膜２、および第１層目のＳｉＣ膜１１は、それぞれＣｕダミー配線１７およびＴａＮ膜７を介して実質的に接続される。この結果、第２層目のＳｉＣ膜３、第２層目の低比誘電率膜２、および第１層目のＳｉＣ膜１１のそれぞれの界面における密着力は、ＣＭＰの物理的な負荷に耐え得る大きさに向上される。すなわち、第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する際の、ＣＭＰ工程における機械的なストレスに対する第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１の耐久性が向上され、各絶縁膜３，２，１１間における膜剥がれが低減される。
【００３６】
また、第２層目のＣｕダミー配線１７は、図３（ａ）に示すように、第２層目のＴａＮ膜７を介して第１層目のＣｕダミー配線１０と積層方向において連続するように形成される。第２層目のＣｕダミー配線１７および第１層目のＣｕダミー配線１０はＣｕから形成されているとともに、金属元素のＴａを主成分とするＴａＮ膜７を介して間接的に接触している。したがって、第２層目のＣｕダミー配線１７と第１層目のＣｕダミー配線１０との密着力はＣＭＰの物理的な負荷に十分耐え得る大きさになっている。また、第１層目のＳｉＣ膜１１と第１層目のＳｉＣ膜３とは、それぞれ第２層目のＣｕダミー配線１７およびＴａＮ膜７ならびに第１層目のＣｕダミー配線１０を介して実質的に接続される。さらに、第１層目のＳｉＣ膜１１と第１層目のＳｉＣ膜３とは同じ材料により形成されているので、それら各ＳｉＣ膜３，１１の界面における密着力はＣＭＰの物理的な負荷に十分耐え得る大きさになっている。この結果、第２層目の低比誘電率膜２、第１層目のＳｉＣ膜１１、および第１層目のＳｉＣ膜３のそれぞれの界面における密着力は、ＣＭＰの物理的な負荷に耐え得る大きさに向上される。すなわち、第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する際の、ＣＭＰ工程における機械的なストレスに対する第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１の耐久性が向上され、第１層目と第２層目との間における膜剥がれが低減される。
【００３７】
このように、第１層目のＣｕダミー配線１０に連続するように形成される第２層目のＣｕダミー配線１７によって、第１層目のＳｉＣ膜１１、第２層目の低比誘電率膜２、および第２層目のＳｉＣ膜３のＣＭＰに対する耐久性が向上される。この結果、第２層目の層内における膜剥がれはもちろんこと、第１層目と第２層目との層間における膜剥がれも低減される。
【００３８】
本発明者らが行った実験によれば、第１層目のＣｕダミー配線１０と同様に、第２層目のＣｕダミー配線１７と各絶縁膜２，３，１１との密着力は、それらの接触面積が大きい程強くなることが確認されている。また、第２層目のＣｕダミー配線１７と第１層目のＣｕダミー配線１０との密着力も、それらのＴａＮ膜７を介した接触面積が大きい程強くなることが確認されている。さらに、第１層目のＳｉＣ膜１１と第１層目のＳｉＣ膜３との密着力も、第２層目のＣｕダミー配線１７と第１層目のＣｕダミー配線１０とのＴａＮ膜７を介した接触面積が大きい程強くなることが確認されている。
【００３９】
この後、以上説明した第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する工程と同様の工程を２回繰り返す。これにより、第３層目のＣｕ配線１６およびＣｕダミー配線１７、ならびに第４層目のＣｕ配線１６およびＣｕダミー配線１７などを形成する。第４層目のＣｕ配線１６およびＣｕダミー配線１７などを形成した後、第４層目のＳｉＣ膜３、Ｃｕ配線１６、およびＣｕダミー配線１７のそれぞれの表面上に第４層目のＳｉＣ膜１１を設ける。これにより、図４（ａ）に示すように、所望の半導体装置２０を得る。すなわち、４層の多層配線構造を有する本実施形態の半導体装置２０を得る。
【００４０】
次に、本実施形態に係るダミー配線の平面視におけるパターン形状、およびダミー配線の形成領域などについて説明する。
【００４１】
先ず、ダミー配線の平面視におけるパターン形状について説明する。図６〜図９に、ダミー配線の平面視におけるパターン形状として好ましいパターン形状を示す。図６（ａ）〜（ｌ）には、ダミー配線の平面視におけるパターン形状が線対称図形であるダミーパターン（ｄｕｍｍｙ ｐａｔｔｅｒｎ）の例を示す。前述した半導体装置２０においては、図６（ａ）に示すように、平面視がコ字形状のダミーパターンを採用した。また、図７（ａ）〜（ｈ）には、ダミー配線の平面視におけるパターン形状が点対称図形であるダミーパターンの例を示す。また、図８（ａ）〜（ｃ）には、ダミー配線の平面視におけるパターン形状が、２つのパターンの対として線対称図形となるダミーパターンの例を示す。さらに、図９（ａ）〜（ｃ）には、ダミー配線の平面視におけるパターン形状が、２つのパターンの対として点対称図形となるダミーパターンの例を示す。
【００４２】
このように、本実施形態で好ましく用いられるダミー配線は、その単体の平面視におけるパターン形状が非直線形状に形成されている。特に、本実施形態で用いられ得るダミー配線のうちの幾つかは、その単体の平面視におけるパターン形状が、図形、文字、および数字のうちの少なくとも１種類を模した形状に形成される。これらのパターン形状を有するダミー配線は構成が簡素なので形成し易いとともに、ＣＭＰによる機械的ストレスなどの大きな応力（外力）に容易に耐えることができる。
【００４３】
本実施形態において好ましくは、前述したような単体もしくは対として線対称または点対称となる形状を有するダミーパターンを用いてダミー配線を形成する。これにより、非対称な形状を有するダミーパターンを用いてダミー配線を形成する場合に比べて、ＣＭＰ工程において発生する様々な方向へのＣＭＰストレスに対する抗力（耐力）を向上できる。また、本発明者らが行った実験によれば、ＣＭＰストレスに対する耐力は、線対称図形よりも点対称図形の方が大きいことが分かっている。
【００４４】
また、本発明者らが行った実験によれば、ダミー配線の平面視におけるパターン形状として、例えば円環形状、楕円環形状、あるいは長円環形状などはたとえ対称図形であっても好ましくないことが分かった。同様に、三角枠形状、あるいは四角枠形状などの多角枠形状も好ましくないことが分かった。これらのパターン形状は、ダミー配線の内側（内部）に低比誘電率膜などを閉じ込めて、ダミー配線の外側の低比誘電率膜などと分離させる形状である。すなわち、ダミー配線およびその内側の低比誘電率膜などに加えられたＣＭＰストレスをダミー配線の外側（外部）に解放することができない、いわゆる閉じた系のパターン形状である。このような閉じた系のパターン形状からなるダミー配線にＣＭＰストレスが加わると、ＣＭＰストレスをパターンの外部に逃がすことができないので、ダミー配線の内側でＣＭＰストレスによる膜破壊が生じ易い。あるいは、ダミー配線の内側で膜剥がれが生じなくとも、ダミー配線の内側の膜にせん断破壊が生じている可能性がある。このような破壊された膜は、多層配線構造を形成する工程を経ていく間に、膜剥がれの核となる可能性を有している。
【００４５】
さらに、ダミー配線の平面視におけるパターン形状は、たとえその内側に低比誘電率膜などを閉じ込める形状でなくとも、前述したような閉じた系の内側（内部）を配線材料で略完全に埋め込むような形状は好ましくない。すなわち、円形状、楕円形状、長円形状、三角形状、あるいは四角形状などは好ましくない。このような形状でも、前述したような閉じた系と同様の作用によりダミー配線自体にＣＭＰストレスが集中し、膜破壊などが生じ易い。
【００４６】
したがって、本実施形態のダミー配線の平面視におけるパターン形状は、ダミー配線の内側の低比誘電率膜などがダミー配線の外側の低比誘電率膜などと連続している形状であることが好ましい。すなわち、本実施形態のダミー配線の平面視におけるパターン形状は、ダミー配線およびその内側の低比誘電率膜などに加えられたＣＭＰストレスをダミー配線の外側に解放することができる、いわゆる開いた系のパターン形状であることが好ましい。
【００４７】
このように、本実施形態のダミー配線は、図６〜図９に列挙した図例のように、簡素な形状で対称性を有するともに、開いた系からなるパターン形状を有していることが好ましい。なお、本発明者らが行った実験によれば、前述したせん断などによる膜破壊は、ダミー配線の寸法がおおよそ１μｍ以下の場合に顕著に現われることが分かっている。すなわち閉じた系のパターン形状であっても、ダミー配線の寸法が約１μｍよりも大きい場合には、前述した膜破壊を生じ難くすることが可能である。
【００４８】
次に、ダミー配線の形成領域などについて、図４（ｂ）を参照しつつ説明する。図４（ｂ）は、図４（ａ）に示す第１実施形態の半導体装置２０を、その上方から臨んで示す平面図である。ただし、ダミー配線の形成領域などを理解し易いように、Ｃｕ配線１６（９）およびＣｕダミー配線１７（１０）の本数、形成位置、寸法、および形状などは、図４（ａ）と図４（ｂ）とで意図的に相違させて描いて示してある。
【００４９】
本発明者らが行った実験によれば、ＣＭＰ工程による膜剥がれは、配線形成領域（実効配線部）およびその極近傍では殆ど生じないことが分かった。一方、配線形成領域から約１００μｍ以内に、配線やダミー配線などが何も形成されていないフィールド部（ｆｉｅｌｄ部）で殆どの膜剥がれが生じていることが分かった。したがって、配線形成領域の周りの約１００×１００μｍ２の領域中に、何がしかの構造物が存在すると、膜剥がれが生じ難くなることが予想される。本発明者らが行った実験によれば、例えば配線形成領域の周りの約１００×１００μｍ２のフィールド部中に少なくとも約０．０１×０．０１μｍ２の範囲でダミー配線を形成すれば、膜剥がれがより生じ難くなることが分かった。以下、具体例を挙げて説明する。
【００５０】
前述した本実施形態の半導体装置の製造工程においては、理解を容易にするためにＣｕ配線１６（９）およびＣｕダミー配線１７（１０）が第１〜第４の各層の一箇所ずつに形成されるものとして説明した。しかし、実際の半導体装置の製造工程においては、図４（ｂ）に示すように、Ｃｕ配線１６（９）およびＣｕダミー配線１７（１０）は第１〜第４の各層の複数箇所に形成される。ここでは、第１〜第４の各層に複数本のＣｕ配線１６（９）がまとまって形成されるものとして説明する。また、第１〜第４の各層のフィールド部内に複数本のＣｕダミー配線１７（１０）がまとまって形成されるものとして説明する。
【００５１】
例えば、図４（ｂ）に示すように、第１〜第４の各層の所定の領域に複数本のＣｕ配線１６（９）がまとまって形成されている。これらの各層のＣｕ配線１６（９）が形成されている領域を配線形成領域とする。図４（ｂ）中一点鎖線で囲んで示すように、配線形成領域の右側に隣接する領域が、本来、配線などが形成されないフィールド部２１となる。ここで、各層のフィールド部２１のＬｆおよびＷｆで示す部分の寸法を、それぞれ約１００μｍとする。すなわち、各層のフィールド部２１の面積を約１００×１００μｍ２とする。これら各層のフィールド部２１内に、複数本のＣｕダミー配線１７（１０）を形成する。具体的には、図４（ｂ）中二点鎖線で囲んで示すように、各層のフィールド部２１内の一部の領域に複数本のＣｕダミー配線１７（１０）をまとめて形成する。この各層のＣｕダミー配線１７（１０）を形成する領域をダミー配線形成領域２２とする。そして、各層のダミー配線形成領域２２のＬｄおよびＷｄで示す部分の寸法を、それぞれ少なくとも約０．０１μｍとする。すなわち、各層のダミー配線形成領域２２の面積を少なくとも約０．０１×０．０１μｍ２とする。この設定によれば、各層のダミー配線形成領域２２の面積は、各層のフィールド部２１の面積の少なくとも約０．０００１％を占有する大きさとなる。
【００５２】
このような設定に基づいて、各層に複数本のＣｕダミー配線１７（１０）を形成することにより、各層のフィールド部２１における膜剥がれ、および各層間の膜剥がれをより低減できる。また、図４（ｂ）に示すように、複数本のＣｕダミー配線１７（１０）全体の配置パターンの形状が対称性を有するように、各層の各Ｃｕダミー配線１７（１０）を形成するとよい。より好ましくは、Ｃｕダミー配線１７（１０）全体の配置パターンの形状が点対称性を有するように、各層の各Ｃｕダミー配線１７（１０）を形成するとよい。これにより、ＣＭＰストレスに対する抗力をより向上できる。
【００５３】
ただし、図４（ｂ）においては、各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などは、実際の各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などと一致していない。図面を見易くして本発明の趣旨を理解し易くするために、各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などを、実際の各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などと相違させて描いて示してある。
【００５４】
以上説明したように、この第１実施形態によれば、第１層目〜第４層目の各層間絶縁膜４を形成している各ＳｉＣ膜３から各低比誘電率膜２にかけてＣｕダミー配線１７（１０）を形成する。それとともに、各層のＣｕダミー配線１７（１０）が積層方向において連続するように、第２層目〜第４層目の各層間絶縁膜４および第１層目〜第３層目のＳｉＣ膜１１を略貫通して各Ｃｕダミー配線１７（１０）を形成する。これにより、各層の低比誘電率膜２およびＳｉＣ膜３とＣｕダミー配線１７（１０）との接触面積を増加させて、各層の低比誘電率膜２とＳｉＣ膜３との密着力を向上させることができる。また、各層間におけるＳｉＣ膜１１を介した各層間絶縁膜４同士の密着力を向上させることができる。
【００５５】
この結果、層間絶縁膜４の積層数に係らず、ＣＭＰストレスに対する層間絶縁膜４の耐久性の向上を図ることができ、各層内および各層間における膜剥がれを低減できる。すなわち、剥がれ易い各絶縁膜２，３，１１を、それらの界面の密着力を向上できる異種材料を用いて実質的に繋ぎ合わせることにより、各層内および各層間における膜剥がれなどを低減できる。ひいては、半導体装置２０の品質を向上させることができる。この効果は、特にシステムＬＳＩや、高速ロジックＬＳＩなどの次世代ＬＳＩで必須の高性能多層配線を形成する際に極めて有効である。また、各Ｃｕ配線９，１６および各Ｃｕダミー配線１０，１７を同じ材料および同じ方法で並行して形成することにより、半導体装置２０の製造工程を簡素化して半導体装置２０の製造コストの低減や生産効率の向上などを図ることができる。
【００５６】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図１０を参照しつつ説明する。図１０は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００５７】
本実施形態では、図１０に示すように、半導体基板１の表面と連続するように第１層目のＣｕダミー配線３３を形成する。それとともに、第１層目〜第４層目の各層間絶縁膜４の積層方向に沿って各層の各Ｃｕダミー配線３３が連続するように第２層目〜第４層目の各Ｃｕダミー配線３３を形成する。以下、具体的に説明する。
【００５８】
先ず、半導体基板１の表面上に第１層目の層間絶縁膜４を設ける。続けて、半導体基板１の表面を露出するように、第１層目の層間絶縁膜４をその厚さ方向に沿って貫通して第１層目のダミー配線用凹部３２を形成する。そして、このダミー配線用凹部３２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、半導体基板１の表面と連続するように、第１層目の低比誘電率膜２およびＳｉＣ膜３をそれらの厚さ方向に沿って略貫通して、第１層目のＣｕダミー配線３３が形成される。
【００５９】
次に、第１層目のＣｕダミー配線３３が形成された第１層目のＳｉＣ膜３の表面上に第１層目の酸化・拡散防止膜としてのＳｉＣ膜１１を設ける。続けて、ＳｉＣ膜１１の表面上に第２層目の層間絶縁膜４を設ける。続けて、第１層目のＣｕダミー配線３３の表面を露出するように、第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して、第２層目のダミー配線用凹部３２を形成する。そして、このダミー配線用凹部３２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第１層目のＣｕダミー配線３３と連続するように、第２層目の低比誘電率膜２およびＳｉＣ膜３ならびに第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、第２層目のＣｕダミー配線３３が形成される。
【００６０】
以後、第２層目のＣｕダミー配線３３を形成する工程を２回繰り返すことにより、第３層目および第４層目のＣｕダミー配線３３を形成する。この後、第４層目のＣｕダミー配線３３が形成された第４層目のＳｉＣ膜３の表面上に第４層目の酸化・拡散防止膜としてのＳｉＣ膜１１を設ける。これにより、所望の半導体装置３１を得る。すなわち、第１層目〜第４層目の各Ｃｕダミー配線３３が層間絶縁膜４の積層方向に沿って連続するように、かつ、第１層目のＣｕダミー配線３３が半導体基板１と連続するように形成された４層の多層配線構造を有する半導体装置３１を得る。なお、本実施形態においては、第１層目〜第４層目の各層間絶縁膜４に、Ｃｕダミー配線３３を２本ずつ並べて形成する。
【００６１】
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、第１層目の２本のＣｕダミー配線３３が半導体基板１の表面と連続するように形成されているので、半導体基板１と第１層目の層間絶縁膜４との密着力が向上されている。これにより、ＣＭＰストレスによる半導体基板１と第１層目の層間絶縁膜４との界面における膜剥がれが生じ難くなっている。ひいては、半導体基板１と第２層目〜第４層目の各層間絶縁膜４との密着力が向上されて、第１層目〜第４層目の各層内もしくは各層間における膜剥がれなどをより低減させている。
【００６２】
（第３の実施の形態）
次に、本発明に係る第３実施形態を図１１を参照しつつ説明する。図１１は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００６３】
本実施形態では、図１１に示すように、積層方向に沿って連続する３層の各Ｃｕダミー配線によって、Ｃｕダミー配線の組を２組形成する。この際、それぞれのＣｕダミー配線の組の断面視がいわゆるコ字形状となるように、各Ｃｕダミー配線を形成する。また、各ダミー配線の組は、それぞれの組自体が対称性を有する形状に形成される。それとともに、各ダミー配線の組は、対として互いに対称性を有する位置に形成される。以下、具体的に説明する。
【００６４】
先ず、半導体基板１の表面上に第１層目の層間絶縁膜４を設ける。続けて、第１層目の低比誘電率膜２およびＳｉＣ膜３にかけて、第１層目のダミー配線用凹部４２を形成する。この際、第１層目のダミー配線用凹部４２を、その低比誘電率膜２とＳｉＣ膜３との界面付近で層間絶縁膜４（ＳｉＣ膜３）の表面に沿って広がるように形成する。つまり、このダミー配線用凹部４２を、その幅が略一定の大きさからなる浅底形状に形成する。そして、このダミー配線用凹部４２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、ＳｉＣ膜３を貫通して低比誘電率膜２の内部にかけて、ＳｉＣ膜３と低比誘電率膜２との界面付近でＳｉＣ膜３の表面に沿って広がる形状を有する第１層目のＣｕダミー配線４３が形成される。
【００６５】
次に、第１層目のＣｕダミー配線４３が形成された第１層目のＳｉＣ膜３の表面上に第１層目の酸化・拡散防止膜としてのＳｉＣ膜１１を設ける。続けて、ＳｉＣ膜１１の表面上に第２層目の層間絶縁膜４を設ける。続けて、第１層目のＣｕダミー配線４３の表面の一部を露出するように、第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して第２層目のダミー配線用凹部４４を形成する。そして、このダミー配線用凹部４２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第１層目のＣｕダミー配線４３と連続するように、第２層目の低比誘電率膜２およびＳｉＣ膜３ならびに第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、第２層目のＣｕダミー配線４５が形成される。第１層目のＣｕダミー配線４３と実質的に連続する第２層目のＣｕダミー配線４５は、第１層目のＣｕダミー配線４３に比べてアスペクト比が高い縦長形状に形成されている。
【００６６】
また、第２層目の層間絶縁膜４には、第１層目のＣｕダミー配線４３と略同じＣｕダミー配線４３を、第２層目のＣｕダミー配線４５と別体に形成する。具体的には、第２層目のＣｕダミー配線４３の一部と第１層目のＣｕダミー配線４３の一部とが、積層方向において互いに重なり合う位置にＣｕダミー配線４３を形成する。ここで、第２層目のＣｕダミー配線４３と第１層目のＣｕダミー配線４３とが積層方向において互いに重なり合う範囲を図１１中Ｙで示す。
【００６７】
次に、第２層目の２本のＣｕダミー配線４５，４３が形成された第２層目のＳｉＣ膜３の表面上に第２層目のＳｉＣ膜１１を設ける。続けて、第２層目のＳｉＣ膜１１の表面上に第３層目の層間絶縁膜４を設ける。続けて、第２層目のＣｕダミー配線４５の表面を露出するように、第３層目の層間絶縁膜４および第２層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して、第３層目のダミー配線用凹部４６を形成する。この際、第３層目のダミー配線用凹部４６を、そのＳｉＣ膜３側が低比誘電率膜２側よりも層間絶縁膜４（ＳｉＣ膜３）の表面に沿って広がるように形成する。具体的には、第３層目のダミー配線用凹部４６を、そのＳｉＣ膜３と低比誘電率膜２との界面付近が、その下側の部分よりもＳｉＣ膜３の表面に沿って広がるように形成する。つまり、このダミー配線用凹部４６を、その下部が積層方向に沿って延びるように、かつ、その上部がＳｉＣ膜３の表面に沿って広がるように、第３層目の層間絶縁膜４をその厚さ方向に沿って貫通して形成する。また、ダミー配線用凹部４６の下部に対する上部の延びる向きは、第２層目のＣｕダミー配線４５に対する第１層目のＣｕダミー配線４３の延びる向きと一致させる。それとともに、ダミー配線用凹部４６の上部のＳｉＣ膜３の表面に沿った長さは、第１層目のＣｕダミー配線４３の幅と略同じ大きさに形成する。さらに、ダミー配線用凹部４６の上部の深さは、第１層目のＣｕダミー配線４３の深さと略同じ大きさに形成する。
【００６８】
次に、このダミー配線用凹部４６内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第３層目の低比誘電率膜２およびＳｉＣ膜３ならびに第２層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、かつ、ＳｉＣ膜３と低比誘電率膜２との界面付近がＳｉＣ膜３の表面に沿って広がる形状を有する第３層目のＣｕダミー配線４７が形成される。また、この第３層目のＣｕダミー配線４７は、第２層目のＣｕダミー配線４５と連続するように形成される。
【００６９】
また、第３層目の層間絶縁膜４には、第２層目のＣｕダミー配線４５と略同じＣｕダミー配線４５を、第３層目のＣｕダミー配線４７と別体に形成する。この第３層目のＣｕダミー配線４５は、第２層目のＣｕダミー配線４３と連続するように形成される。具体的には、この第３層目のＣｕダミー配線４５と第２層目のＣｕダミー配線４３との相対的な位置関係が、第２層目のＣｕダミー配線４５と第１層目のＣｕダミー配線４３との相対的な位置関係と対称性を有するような位置に第３層目のＣｕダミー配線４５を形成する。
【００７０】
これまでの工程により、積層方向に沿って実質的に連続する、横長形状の第１層目のＣｕダミー配線４３、縦長形状の第２層目のＣｕダミー配線４５、および下部が縦長形状で上部が横長形状の第３層目のＣｕダミー配線４７からなる一組のダミー配線の組を形成する。この第１層目〜第３層目の層間絶縁膜４に形成されたダミー配線の組は、図１１に示すように、その断面視がいわゆるコ字形状に形成されている。また、このダミー配線の組は、第２層目のＣｕダミー配線４５の高さ方向の略半分の位置を対称中心として、上下方向に線対称な形状に形成されている。
【００７１】
次に、第３層目の２本のＣｕダミー配線４７，４５が形成された第３層目のＳｉＣ膜３の表面上に第３層目のＳｉＣ膜１１を設ける。続けて、第３層目のＳｉＣ膜１１の表面上に第４層目の層間絶縁膜４を設ける。続けて、第３層目のＣｕダミー配線４５の表面を露出するように、第４層目の層間絶縁膜４および第３層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して、第４層目のダミー配線用凹部４８を形成する。この第４層目のダミー配線用凹部４８は、第３層目のダミー配線用凹部４６と略同じ大きさおよび形状を有する。ただし、この第４層目のダミー配線用凹部４８は、その下部に対する上部の延びる向きが第３層目のダミー配線用凹部４６の下部に対する上部の延びる向きと逆向きに形成される。そして、この第４層目のダミー配線用凹部４８内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第４層目の低比誘電率膜２およびＳｉＣ膜３ならびに第３層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、かつ、ＳｉＣ膜３と低比誘電率膜２との界面付近がＳｉＣ膜３の表面に沿って広がる形状を有する第４層目のＣｕダミー配線４９が形成される。また、この第４層目のＣｕダミー配線４９は、第３層目のＣｕダミー配線４５と連続するように形成される。
【００７２】
これまでの工程により、積層方向に沿って実質的に連続する、横長形状の第２層目のＣｕダミー配線４３、縦長形状の第３層目のＣｕダミー配線４５、および下部が縦長形状で上部が横長形状の第４層目のＣｕダミー配線４９からなる一組のダミー配線の組を形成する。ここで、前述した第１層目〜第３層目の層間絶縁膜４に形成されたダミー配線の組を一方のダミー配線の組、もしくは第１のダミー配線の組と称することとする。それとともに、第１のダミー配線の組に対して１層上層にずらされて、第２層目〜第４層目の層間絶縁膜４に形成されたダミー配線の組を他方のダミー配線の組、もしくは第２のダミー配線の組と称することとする。この第２のダミー配線の組も、前述した第１のダミー配線の組と同様に、その断面視がいわゆるコ字形状に形成されている。また、この第２のダミー配線の組は、第３層目のＣｕダミー配線４５の高さ方向の略半分の位置を対称中心として、上下方向に線対称な形状に形成されている。ただし、この第２のダミー配線の組と第１のダミー配線の組とは、それらの断面視が互いに反対向きのコ字形状となるように形成されている。
【００７３】
このような設定によれば、第１のダミー配線の組と第２のダミー配線の組とは、図１１に示すように、積層方向で嵌合するように形成されている。具体的には、第１のダミー配線の組の上下両端部のＣｕダミー配線４３，４７と、第２のダミー配線の組の上下両端部のＣｕダミー配線４３，４９とは、図１１中Ｙで示す範囲内で積層方向において互いに重なり合っている。また、第１のダミー配線の組と第２のダミー配線の組とは、図１１中Ｙで示す範囲の中心部、かつ、第３層目の低比誘電率膜２の厚さ方向の中心部を対称中心として、互いに点対称となる位置に形成されている。
【００７４】
第４層目のＣｕダミー配線４９、すなわち第２のダミー配線の組の上端部のＣｕダミー配線４９を形成した後、第４層目のＳｉＣ膜３の表面上に第４層目のＳｉＣ膜１１を設ける。これにより、所望の半導体装置４１を得る。すなわち、一対の第１のダミー配線の組および第２のダミー配線の組が、それぞれの組自体が線対称な形状に形成されているとともに、互いに点対称となる位置に形成されており、かつ、積層方向において互いに部分的に重なり合う位置に形成された４層の多層配線構造を有する半導体装置４１を得る。
【００７５】
以上説明したように、この第３実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、一対の第１および第２のダミー配線の組が、それぞれの組自体が線対称な形状に形成されているとともに、互いに点対称となる位置に形成されている。これにより、各Ｃｕダミー配線４３，４５，４７，４９に対してＣＭＰストレスが均等に掛かり易い。すなわち、各Ｃｕダミー配線４３，４５，４７，４９のうちの特定のＣｕダミー配線にＣＭＰストレスが集中するおそれが殆ど無い。したがって、ＣＭＰストレスを各Ｃｕダミー配線４３，４５，４７，４９で略均等に受け止めて、逃がすことができる。
【００７６】
さらに、第１および第２のダミー配線の組は、積層方向において互いに部分的に重なり合う位置に形成されている。これにより、各Ｃｕダミー配線４３，４５，４７，４９は、ＣＭＰストレスによる各絶縁膜２，３，１１を互いに引き離す力に対する耐力（抗力）をより強く発揮することができる。すなわち、各層内および各層間における各絶縁膜２，３，１１同士の密着力がより向上されている。特に、各ＳｉＣ膜３の表面に沿って広がる部分を有する各Ｃｕダミー配線４３，４７，４９が形成されている層間絶縁膜４においては、低比誘電率膜２とＳｉＣ膜３との界面における密着力が大幅に向上されている。本実施形態では、第１層目〜第４層目の全ての層間絶縁膜４に各Ｃｕダミー配線４３，４７，４９のうちのいずれかが形成されているので、全ての層間絶縁膜４で低比誘電率膜２とＳｉＣ膜３との密着力が大幅に向上されている。
【００７７】
したがって、この第３実施形態によれば、第１層目〜第４層目の各層内もしくは各層間における膜剥がれなどがさらに低減されている。
【００７８】
（第４の実施の形態）
次に、本発明に係る第４実施形態を図１２を参照しつつ説明する。図１２は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００７９】
本実施形態では、図１２に示すように、積層方向に沿って連続する３層ないしは４層の各Ｃｕダミー配線によって、Ｃｕダミー配線の組を複数組形成する。具体的には、前述した第３実施形態のダミー配線の組を、１０層を超える多層配線構造を有する半導体装置に応用するものである。以下、具体的に説明する。
【００８０】
先ず、第１層目〜第３層目の層間絶縁膜４には、第３実施形態の第１のダミー配線の組を形成する。すなわち、第１層目の層間絶縁膜４にはＣｕダミー配線４３を、第２層目の層間絶縁膜４にはＣｕダミー配線４５を、そして第３層目の層間絶縁膜４にはＣｕダミー配線４７をそれぞれ形成する。
【００８１】
次に、第２層目〜第５層目の層間絶縁膜４に、新たなダミー配線の組を形成する。この新たなダミー配線の組を、第３のダミー配線の組と称することとする。この第３のダミー配線の組は、具体的には、第３実施形態の第２のダミー配線の組を積層方向に沿って１層分延長して形成したダミー配線の組である。つまり、この第３のダミー配線の組は、第２のダミー配線の組の下端部であるＣｕダミー配線４３と上端部であるＣｕダミー配線４９との間に、Ｃｕダミー配線４５を２層分形成して構成されている。したがって、第２層目の層間絶縁膜４にはＣｕダミー配線４３を、第３層目および第４層目の層間絶縁膜４にはＣｕダミー配線４５を、そして第５層目の層間絶縁膜４にはＣｕダミー配線４９をそれぞれ形成する。これにより、第３のダミー配線の組が形成される。
【００８２】
次に、第２層目〜第５層目の層間絶縁膜４に形成した第３のダミー配線の組と対をなす他のダミー配線の組を第４層目〜第７層目の層間絶縁膜４に形成する。この第３のダミー配線の組と対をなす他のダミー配線の組を、第４のダミー配線の組と称することとする。この第４のダミー配線の組は、具体的には、第３のダミー配線の組とは断面視が反対向きのコ字形状となるように形成して、かつ、第３のダミー配線の組よりも２層上層にずらして形成したダミー配線の組である。つまり、第３実施形態において説明した第１のダミー配線の組と第２のダミー配線の組との関係と同様に、第３のダミー配線の組と第４のダミー配線の組とは、それぞれの組自体が線対称な形状に形成されているとともに、互いに点対称となる位置に形成されている。したがって、第４層目の層間絶縁膜４にはＣｕダミー配線４３を、第５層目および第６層目の層間絶縁膜４にはＣｕダミー配線４５を、そして第７層目の層間絶縁膜４にはＣｕダミー配線４７をそれぞれ形成する。これにより、第４のダミー配線の組が形成される。
【００８３】
以後、同様の手順により、第３のダミー配線の組と第４のダミー配線の組とを積層方向に沿って交互に形成する。なお、第１のダミー配線の組、第３のダミー配線の組、および第４のダミー配線の組は、第３実施形態において説明した第１のダミー配線の組と第２のダミー配線の組との位置関係と同様に、積層方向において互いに部分的に重なり合う位置に形成される。第３のダミー配線の組あるいは第４のダミー配線の組を構成する、各Ｃｕダミー配線４３，４５，４７，４９のいずれかが図示しない最上層の層間絶縁膜に形成されることにより、Ｃｕダミー配線４３，４５，４７，４９の形成を終了とする。図示しない最上層のＣｕダミー配線を形成した後、図示しない最上層のＳｉＣ膜の表面上に最上層の酸化・拡散防止膜としてのＳｉＣ膜を設ける。これにより、所望の半導体装置５１を得る。すなわち、第１のダミー配線の組、第３のダミー配線の組、および第４のダミー配線の組が積層方向に沿って３組以上形成された、１０層を超える多層配線構造を有する半導体装置５１を得る。
【００８４】
以上説明したように、この第４実施形態によれば、前述した第１実施形態および第３実施形態と同様の効果を得ることができる。また、１０層を超える多層配線構造を有する半導体装置５１を製造する場合においても、第３実施形態と同様のダミー配線構造を適用することができる。したがって、この第４実施形態によれば、１０層を超える多層配線構造においても、全ての層内もしくは各層間における膜剥がれなどが極めて低減されている。
【００８５】
（第５の実施の形態）
次に、本発明に係る第５実施形態を図１３を参照しつつ説明する。図１３は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００８６】
本実施形態では、図１３に示すように、第３実施形態もしくは第４実施形態のダミー配線の組を、第２実施形態と同様に半導体基板に連続するように形成する。以下、具体的に説明する。
【００８７】
例えば、第３実施形態もしくは第４実施形態の第１のダミー配線の組の下端部を構成するＣｕダミー配線を、その組の上端部と同様のＣｕダミー配線４７となるように形成する。それとともに、第３実施形態の第２のダミー配線の組、もしくは第４実施形態の第３のダミー配線の組を形成するのに先立って、第１層目の層間絶縁膜４にＣｕダミー配線４５を形成する。このＣｕダミー配線４５は、第２のダミー配線の組もしくは第３のダミー配線の組を構成するＣｕダミー配線４５と積層方向において略一直線上に重なる位置に形成される。そして、第２のダミー配線の組もしくは第３のダミー配線の組のそれぞれの下端部を構成するＣｕダミー配線を、それら各組の上端部と同様のＣｕダミー配線４９となるように形成する。
【００８８】
以後は、第３実施形態もしくは第４実施形態と同様の手順により、所望の半導体装置６１を得る。すなわち、第１のダミー配線の組と、第２のダミー配線の組あるいは第３のダミー配線の組とが、実質的に半導体基板１と接続されたダミー配線構造を有する半導体装置６１を得る。
【００８９】
以上説明したように、この第５実施形態によれば、前述した第１実施形態、第３実施形態、および第４実施形態と同様の効果を得ることができる。また、半導体装置６１の下層部に形成されている第１のダミー配線の組、第２のダミー配線の組、もしくは第３のダミー配線の組は、実質的に半導体基板１と接続されている。これにより、半導体基板１と第１層目の層間絶縁膜４との界面における密着力も含めて、各層内および各層間における各絶縁膜２，３，１１同士の密着力をさらに向上できる。したがって、この第５実施形態によれば、ＣＭＰストレスに対する耐力をさらに向上させて、１０層を超える多層配線構造を有する半導体装置６１を製造する場合においても、全ての層内もしくは各層間における膜剥がれなどが極めて低減されている。
【００９０】
（第６の実施の形態）
次に、本発明に係る第６実施形態を、図１および図１４を参照しつつ説明する。図１４は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００９１】
本実施形態では、前述した第１〜第５の各実施形態において採用した層間絶縁膜４としてのＳｉＣ膜３と酸化・拡散防止膜としてのＳｉＣ膜１１とを実質的に一体化させて低比誘電率膜２の上に設ける。すなわち、図１４に示すように、各層のＳｉＣ膜７２を１層構造として形成する。以下、具体的に説明する。
【００９２】
先ず、図１（ｃ）に示すように、第１層目の層間絶縁膜４上にＴａＮ膜７およびＣｕ膜８を設ける。続けて、第１層目の配線用凹部５およびダミー配線用凹部６内にのみＴａＮ膜７およびＣｕ膜８を残すように、ＣＭＰ処理を行う。この際、配線用凹部５およびダミー配線用凹部６の外側のＴａＮ膜７およびＣｕ膜８とともに、第１層目のＳｉＣ膜３も研磨して除去する。これにより、図１４に示すように、第１層目のＣｕ配線９およびＣｕダミー配線１０を第１層目の低比誘電率膜２の内部に形成する。この後、第１層目の低比誘電率膜２の表面上に、Ｃｕ配線９およびＣｕダミー配線１０の露出表面を覆うように第４の絶縁膜７２を設ける。具体的には、第１層目の酸化・拡散防止膜としてのＳｉＣ膜７２を設ける。すなわち、第４の絶縁膜７２は、第１〜第５の各実施形態において採用した第２の絶縁膜３（ＳｉＣ膜３）と実質的に同じ膜である。本実施形態においては、後述する第２層〜第４層の各層間絶縁膜を、実質的に低比誘電率膜２とＳｉＣ膜７２とによって構成する。また、第１層目の層間絶縁膜は、実質的に第１層目の低比誘電率膜２のみから構成される。
【００９３】
次に、第１層目のＳｉＣ膜７２の表面上に、第２層目の低比誘電率膜２および図示しない第２層目のＳｉＣ膜を設ける。続けて、第１層目のＣｕ配線９および第１層目のＣｕダミー配線１０の表面を露出するように、第２層目の低比誘電率膜２および第２層目のＳｉＣ膜を貫通して第２層目の配線用凹部１２およびダミー配線用凹部１３を形成する。続けて、第２層目のＳｉＣ膜の表面上、第２層目の配線用凹部１２の内側、およびダミー配線用凹部１３の内側にＴａＮ膜７およびＣｕ膜８を設ける。続けて、配線用凹部１２およびダミー配線用凹部１３内にのみＴａＮ膜７およびＣｕ膜８を残すように、ＣＭＰ処理を行う。この際、配線用凹部１２およびダミー配線用凹部１３の外側のＴａＮ膜７およびＣｕ膜８とともに、第２層目のＳｉＣ膜も研磨して除去する。これにより、図１４に示すように、第２層目のＣｕ配線１６およびＣｕダミー配線１７を、第１層目のＳｉＣ膜７２および第２層目の低比誘電率膜２の内部に形成する。この後、第２層目の低比誘電率膜２の表面上に、Ｃｕ配線１６およびＣｕダミー配線１７の露出表面を覆うように第２層目のＳｉＣ膜７２を設ける。
【００９４】
以後、第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する工程を２回繰り返すことにより、第３層目および第４層目のＣｕ配線１６およびＣｕダミー配線１７を形成する。この後、第４層目のＣｕ配線１６およびＣｕダミー配線１７が形成された第４層目の低比誘電率膜２の表面上に第４層目の酸化・拡散防止膜としてのＳｉＣ膜７２を設ける。これにより、所望の半導体装置７１を得る。すなわち、低比誘電率膜２単体、または低比誘電率膜２とＳｉＣ膜７２との積層膜から構成される第１層目〜第４層目の各層間絶縁膜に、各Ｃｕ配線９，１６および各Ｃｕダミー配線１０，１７がそれぞれ積層方向に沿って連続するように形成された半導体装置７１を得る。
【００９５】
なお、ＣＭＰ処理により低比誘電率膜２上のＳｉＣ膜を除去する工程から、低比誘電率膜２の表面上にＳｉＣ膜７２を設ける工程までは、低比誘電率膜２が大気に曝露されない環境下で行うことが好ましい。例えば、それらの工程を窒素雰囲気下にて行うことが好ましい。これにより、低比誘電率膜２が酸化されたり、あるいは低比誘電率膜２が大気中の水分を余分に吸収したりするおそれを殆ど無くして、低比誘電率膜２の品質の劣化を抑制できる。
【００９６】
以上説明したように、この第６実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、第１実施形態において低比誘電率膜２とともに層間絶縁膜４を形成していたＳｉＣ膜３をＣＭＰ処理により除去した後、低比誘電率膜２の表面上に新たに第４の絶縁膜（第２の絶縁膜）としてのＳｉＣ膜７２を設ける。これにより、低比誘電率膜２の膜質を殆ど劣化させることなく、低比誘電率膜２とＳｉＣ膜３との界面における膜剥がれを実質的に無視してＣＭＰ処理を行うことができる。すなわち、各層の低比誘電率膜２の膜質を殆ど劣化させることなく、各層のＣｕ配線９，１６およびＣｕダミー配線１０，１７を形成する際のＣＭＰ工程を簡素化できる。
【００９７】
なお、本発明に係る半導体装置および半導体装置の製造方法は、前述した第１〜第６の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００９８】
例えば、各層の配線を、シングルダマシン配線構造としても構わない。これに伴って各層のダミー配線を、上部および下部の２層構造に形成しても構わない。
【００９９】
また、第３〜第５の各実施形態で採用したＣｕダミー配線４７，４９の上部の形状は、図１１〜図１２で示した形状には限られない。Ｃｕダミー配線４７，４９の上部は、第２の絶縁膜であるＳｉＣ膜３の内部でのみＳｉＣ膜３の表面に沿って広がるように形成されても構わない。また、Ｃｕダミー配線４７，４９は、いわゆるＴ字形状に形成されても構わない。同様に、Ｃｕダミー配線４３とＣｕダミー配線４５とは、それらを併せた形状がＴ字形状となるように形成されても構わない。また、Ｃｕダミー配線４３とＣｕダミー配線４７とは、層間絶縁膜の表面に沿って互いに反対の向きに延びるように形成されても構わない。同様に、Ｃｕダミー配線４３とＣｕダミー配線４９とは、層間絶縁膜の表面に沿って互いに反対の向きに延びるように形成されても構わない。
【０１００】
また、第６実施形態において形成した各Ｃｕダミー配線１０，１７の形状や、それら各Ｃｕダミー配線１０，１７全体の配置は、図１４に示す形状や配置には限られない。例えば、第１層目のＣｕダミー配線１０を、第２実施形態の半導体装置３１のＣｕダミー配線３３と同様の形状に形成しても構わない。あるいは第１層目〜第４層目の各Ｃｕダミー配線１０，１７を、第３実施形態の半導体装置４１の各Ｃｕダミー配線４３，４５，４７，４９と同様の形状に形成しても構わない。また、半導体装置７１を、第４実施形態の半導体装置５１のように１０層を超える多層配線構造に形成する。そして、各層の各Ｃｕダミー配線１０，１７を、第４実施形態の各Ｃｕダミー配線４３，４５，４７，４９と同様の形状に形成しても構わない。さらに、第１層目〜第３層目の各Ｃｕダミー配線１０，１７を、第５実施形態の半導体装置６１の各Ｃｕダミー配線４５，４７，４９と同様の形状に形成しても構わない。
【０１０１】
また、第１〜第６の各実施形態において、各配線および各ダミー配線をともに銅（Ｃｕ）により形成したが、これに限るものではない。例えば、Ｃｕ、Ａｌ、Ｗ、Ｔａ、Ｎｂ、Ｔｉ、Ｖ、Ｒｕ、Ｍｏなどの金属元素のうちの１種類以上を主成分とする金属膜、あるいはこれらの元素を組み合わせた金属積層膜により形成しても構わない。また、配線とダミー配線とを互いに異なる導電材料によって形成しても構わない。少なくとも第１〜第４の各絶縁膜同士を実質的に接続して、それら各絶縁膜同士の密着力を向上させ、層間および層内における膜剥がれを低減できるる材料を用いてダミー配線を形成すればよい。
【０１０２】
また、低比誘電率膜である第１の絶縁膜としては、例えばポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜や、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜や、あるいは多孔質シリカ膜などのポーラス膜などを挙げることができる。さらに、第２〜第４の各絶縁膜は、ＳｉＣ膜には限られない。低比誘電率膜の膜質の劣化や、配線およびダミー配線の酸化および拡散などを防止できる材料を用いて形成すればよく、例えばＳｉＯ，ＳｉＯＰ，ＳｉＯＦ，ＳｉＯＮ，ＳｉＣＨ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＯＣＨなどを用いることができる。
【０１０３】
【発明の効果】
本発明に係る半導体装置によれば、基板上に設けられた第１の絶縁膜からこの第１の絶縁膜上に設けられた第２の絶縁膜にかけて形成されたダミー配線により、第１の絶縁膜と第２の絶縁膜とが実質的に接続されている。これにより、第１の絶縁膜と第２の絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。したがって、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されており、ＣＭＰによる膜剥がれが低減されている。
【０１０４】
また、本発明に係る半導体装置によれば、基板上に設けられた第ｎ層目の層間絶縁膜に第ｎ層目のダミー配線が形成されている。そして、この第ｎ層目のダミー配線に連続するように、第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して第ｎ＋１層目のダミー配線が形成されている。これにより、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜とが、第ｎ層目のダミー配線および第ｎ＋１層目のダミー配線によって実質的に接続されている。この結果、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。したがって、絶縁膜の積層数に拘らず、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されており、ＣＭＰによる膜剥がれが低減されている。
【０１０５】
また、本発明に係る半導体装置の製造方法によれば、基板上に設けられた第１の絶縁膜の表面上に第２の絶縁膜を設けた後、第２の絶縁膜を貫通して第１の絶縁膜の内部にかけてダミー配線を形成する。これにより、第１の絶縁膜と第２の絶縁膜とをダミー配線によって実質的に接続して、第１の絶縁膜と第２の絶縁膜との界面における密着力をＣＭＰの物理的な負荷に耐え得る大きさに向上させることができる。したがって、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されて、ＣＭＰによる膜剥がれが低減された半導体装置を製造できる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す工程断面図。
【図２】第１実施形態に係る半導体装置の製造方法を示す工程断面図。
【図３】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図４】第１実施形態に係る半導体装置のダミー配線付近を示す断面図および平面図。
【図５】層内または層間における絶縁膜の剥がれを示す断面図。
【図６】平面視におけるパターン形状が線対称図形であるダミー配線を示す平面図。
【図７】平面視におけるパターン形状が点対称図形であるダミー配線を示す平面図。
【図８】平面視におけるパターン形状が対として線対称図形となるダミー配線を示す平面図。
【図９】平面視におけるパターン形状が対として点対称図形となるダミー配線を示す平面図。
【図１０】第２実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１１】第３実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１２】第４実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１３】第５実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１４】第６実施形態に係る半導体装置のダミー配線付近を示す断面図。
【符号の説明】
１…半導体基板
２…低比誘電率膜（第１の絶縁膜）
３…ＳｉＣ膜（第２の絶縁膜）
４…層間絶縁膜
５，１２…配線用凹部
６，１３…ダミー配線用凹部
８…Ｃｕ膜（Ｃｕ配線、Ｃｕダミー配線、導電材料）
９，１６…Ｃｕ配線（実効配線、配線）
１０，１７，３３，４３，４５，４７，４９…Ｃｕダミー配線（ダミー配線）
１１…ＳｉＣ膜（第３の絶縁膜）
２０，３１，４１，５１，６１，７１…半導体装置
７２…ＳｉＣ膜（第２の絶縁膜、第４の絶縁膜）
【発明の属する技術分野】
本発明は、半導体装置の配線付近の構造に係り、特にシステムＬＳＩや高速ロジックＬＳＩなどの多層配線構造を有する半導体装置において、各層の絶縁膜のＣＭＰに対する耐久性の向上が図られた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの配線ＲＣ遅延を緩和して多層配線を高性能化するために、低抵抗の配線および低比誘電率の絶縁膜が用いられている。低抵抗の配線の材料としては、例えば抵抗率ρが約１．８μΩｃｍの銅（Ｃｕ）が用いられる。また、低比誘電率の絶縁膜としては、例えば有機成分を含有し、比誘電率ｋが約２．５以下の低比誘電率膜（ｌｏｗ−ｋ膜）が用いられる。
【０００３】
一般に、Ｃｕ、Ｗ、あるいはＡｌなどを材料とするダマシン配線を形成する工程にはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程が含まれている。ところが、低比誘電率膜の殆どは多孔質（ポーラス）構造であるため、ＣＭＰ工程における機械的なストレス（負荷）に対して極めて脆い。低比誘電率膜に対してＣＭＰを行うと、機械的なストレスによって膜自体が破壊されるため、低比誘電率膜に対してＣＭＰを直接行うことは殆ど不可能である。したがって、通常は、非ポーラス構造からなる他の絶縁膜を低比誘電率膜の上に設けて、ＣＭＰによる低比誘電率膜の破壊を防いでいる。
【０００４】
【発明が解決しようとする課題】
しかしながら、この絶縁膜および低比誘電率膜からなる積層膜の殆どは、その界面における密着力が極めて弱い。このため、積層膜に対してＣＭＰを行うと、殆どの場合、絶縁膜が低比誘電率膜から剥がれてしまう。また、積層膜を単層で用いる場合にはその界面における膜剥がれを生じ難くすることができても、積層膜を複数層に積層すると各層間の界面において膜剥がれが生じ易くなる。したがって、積層膜としての層間絶縁膜を複数層に積層した多層配線構造を実現するに際しては、各層間における膜同士の密着力がＣＭＰの負荷よりも強い膜構造が必要とされる。特に、システムＬＳＩ（Ｓｙｓｔｅｍ−ＬＳＩ）や、高速ロジックＬＳＩ（高速Ｌｏｇｉｃ−ＬＳＩ）などの次世代の半導体装置で要求される１０層を超える層間絶縁膜を形成する場合には、各層間における膜同士の密着力がさらに大きな膜構造が必要となる。
【０００５】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、絶縁膜の積層数に拘らず、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性の向上が図られ、ＣＭＰによる膜剥がれが低減された半導体装置、およびそのような半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明に係る半導体装置は、基板と、この基板上に設けられ、比誘電率が所定の値以下である第１の絶縁膜と、前記第１の絶縁膜の表面上に設けられ、比誘電率が前記所定の値よりも大きい第２の絶縁膜と、前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて設けられた配線用凹部内に形成された配線と、この配線が形成されている領域から所定の範囲内で前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて設けられたダミー配線用凹部内に形成されたダミー配線と、を具備することを特徴とするものである。
【０００７】
この半導体装置においては、比誘電率が所定の値以下である第１の絶縁膜が基板上に設けられている。それとともに、第１の絶縁膜の表面上に比誘電率が所定の値よりも大きい第２の絶縁膜が設けられている。そして、第１の絶縁膜および第２の絶縁膜の配線が形成されている領域から所定の範囲内で、第２の絶縁膜を貫通して第１の絶縁膜の内部にかけて設けられたダミー配線用凹部内に、ダミー配線が形成されている。これにより、第１の絶縁膜と第２の絶縁膜とがダミー配線によって実質的に接続されている。この結果、第１の絶縁膜と第２の絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。すなわち、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されている。
【０００８】
また、前記課題を解決するために、本発明に係る半導体装置は、基板と、この基板上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ層目（ｎは１以上の整数）の層間絶縁膜と、この第ｎ層目の層間絶縁膜上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ＋１層目の層間絶縁膜と、前記第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目の配線用凹部内に形成された第ｎ層目の配線と、この第ｎ層目の配線が形成されている領域から所定の範囲内で前記第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目のダミー配線用凹部内に形成された第ｎ層目のダミー配線と、前記第ｎ＋１層目の層間絶縁膜の内部に設けられた第ｎ＋１層目の配線用凹部内に形成された第ｎ＋１層目の配線と、前記第ｎ層目のダミー配線に連続するように、前記第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して設けられた第ｎ＋１層目のダミー配線用凹部内に形成された第ｎ＋１層目のダミー配線と、を具備することを特徴とするものである。
【０００９】
この半導体装置においては、基板上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ層目（ｎは１以上の整数）の層間絶縁膜の内部に、第ｎ層目の配線が形成されている。それとともに、第ｎ層目の配線が形成されている領域から所定の範囲内で第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目のダミー配線用凹部内に、第ｎ層目のダミー配線が形成されている。また、第ｎ層目の層間絶縁膜上に、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ＋１層目の層間絶縁膜が設けられている。そして、第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して設けられた第ｎ＋１層目のダミー配線用凹部内に、第ｎ層目のダミー配線に連続するように第ｎ＋１層目のダミー配線が形成されている。これにより、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜とが、第ｎ層目のダミー配線および第ｎ＋１層目のダミー配線によって実質的に接続されている。この結果、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。すなわち、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されている。
【００１０】
また、前記課題を解決するために、本発明に係る半導体装置の製造方法は、基板上に比誘電率が所定の値以下である第１の絶縁膜を設ける工程と、前記第１の絶縁膜の表面上に比誘電率が前記所定の値よりも大きい第２の絶縁膜を設ける工程と、前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて配線用凹部を形成するとともに、この配線用凹部の形成領域から所定の範囲内で前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけてダミー配線用凹部を形成する工程と、前記第２の絶縁膜の表面上、前記配線用凹部の内側、および前記ダミー配線用凹部の内側に導電材料を設ける工程と、前記第２の絶縁膜の表面上の前記導電材料を研磨して除去することにより、前記導電材料を前記配線用凹部の内側に残して配線を形成するとともに、前記導電材料を前記ダミー配線用凹部の内側に残して前記配線の形成領域から所定の範囲内でダミー配線を形成する工程と、を含むことを特徴とするものである。
【００１１】
この半導体装置の製造方法においては、基板上に比誘電率が所定の値以下である第１の絶縁膜を設けた後、この第１の絶縁膜の表面上に比誘電率が所定の値よりも大きい第２の絶縁膜を設ける。続けて、第２の絶縁膜を貫通して第１の絶縁膜の内部にかけて配線用凹部を形成するとともに、この配線用凹部の形成領域から所定の範囲内で第２の絶縁膜を貫通して第１の絶縁膜の内部にかけてダミー配線用凹部を形成する。続けて、第２の絶縁膜の表面上、配線用凹部の内側、およびダミー配線用凹部の内側に導電材料を設けた後、第２の絶縁膜の表面上の導電材料を研磨して除去する。これにより、導電材料を配線用凹部の内側に残して配線を形成するとともに、導電材料をダミー配線用凹部の内側に残してダミー配線を形成する。そして、このダミー配線を用いて第１の絶縁膜と第２の絶縁膜とを実質的に接続する。この結果、第１の絶縁膜と第２の絶縁膜との界面における密着力をＣＭＰの物理的な負荷に耐え得る大きさに向上させる。すなわち、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性を向上させる。
【００１２】
【発明の実施の形態】
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
【００１３】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図９を参照しつつ説明する。図１および図２は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３は、本実施形態に係る半導体装置の製造方法を示す工程断面図および平面図である。図４は、本実施形態に係る半導体装置のダミー配線付近を示す断面図および平面図である。図５は、層内または層間における絶縁膜の剥がれを示す断面図である。図６〜図９は、それぞれ本実施形態で形成するダミー配線の具体例を、それらの平面視でのパターン形状の種類ごとに分類して示す平面図である。
【００１４】
この第１実施形態では、配線本体部とヴィアプラグ部（コンタクトプラグ部）とを一体に形成する、いわゆるデュアルダマシン構造を有する配線を４層に積層して設ける多層配線構造からなる半導体装置、およびその製造方法について説明する。また、本実施形態で採用するダミー配線は、これを上方から臨んだパターン形状が線対称であるダミー配線とする。具体的には、平面視でのパターン形状がいわゆるコ字形状であるダミー配線を採用する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００１５】
先ず、図１（ａ）に示すように、図示しない素子分離領域や各種半導体素子などが形成された半導体基板１上に、比誘電率が所定の値以下である第１の絶縁膜２を設ける。具体的には、比誘電率が２．５以下の絶縁膜である低比誘電率膜（ｌｏｗ−ｋ膜）２として、例えばＪＳＲ社製のＬＫＤ−５１０９をＣＶＤ法により基板１の表面上に約３００ｎｍ堆積させる。続けて、低比誘電率膜２上に比誘電率が所定の値よりも大きい第２の絶縁膜３を設ける。具体的には、比誘電率が２．５より大きい絶縁膜であるＳｉＣ膜３を、例えばＣＶＤ法により低比誘電率膜２の表面上に約６０ｎｍ堆積させる。これにより、低比誘電率膜２およびＳｉＣ膜３からなる第１層目の層間絶縁膜４を半導体基板１上に形成する。
【００１６】
なお、本実施形態においては、後述する第２層〜第４層のすべての層の低比誘電率膜２に、第１層目の低比誘電率膜２と同じＪＳＲ社製のＬＫＤ−５１０９を用いることとする。同様に、第２層〜第４層のすべての層の絶縁膜３に、第１層目の絶縁膜３と同じＳｉＣ膜３を用いることとする。
【００１７】
次に、図１（ｂ）に示すように、ＳｉＣ膜３を貫通して低比誘電率膜２の内部にかけて、第１層目の配線用凹部（溝）５およびダミー配線用凹部（溝）６を形成する。これら配線用凹部５およびダミー配線用凹部６は、例えばＲＩＥ法によりそれぞれの深さが約２００ｎｍとなるように形成される。本実施形態では、配線用凹部５およびダミー配線用凹部６を並行して形成する。これは、後述する第２層〜第４層のすべての層の配線用凹部およびダミー配線用凹部についても同様である。つまり、本実施形態では、半導体装置内において実際に配線として機能する実効配線と、実際に配線としては機能しないダミー配線とを各層で並行して形成する。以下の説明においては、実効配線を単に配線と称することとする。
【００１８】
なお、図１〜図５において、Ａで示す領域が第１層目の配線を形成する領域である。また、図１〜図５において、Ｂで示す領域が第１層目のダミー配線を形成する領域である。また、図２〜図５において、Ｃで示す領域が第２層目の配線を形成する領域である。
【００１９】
次に、図１（ｃ）に示すように、ＳｉＣ膜３の表面上、配線用凹部５の内側、およびダミー配線用凹部６の内側に、バリアメタル膜としてのＴａＮ膜７をその膜厚が約２０ｎｍとなるように設ける。続けて、ＴａＮ膜７の表面上に、後述する配線９およびダミー配線１０となる導電材料を設ける。具体的には、Ｃｕ膜８を、その膜厚が約８００ｎｍとなるようにＴａＮ膜７の表面上に設ける。これらＴａＮ膜７およびＣｕ膜８は、それぞれ例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法および鍍金により形成される。
【００２０】
次に、図１（ｄ）に示すように、不要なＴａＮ膜７およびＣｕ膜８を除去する。具体的には、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、ＳｉＣ膜３上のＴａＮ膜７およびＣｕ膜８を研磨して除去する。これにより、配線用凹部５およびダミー配線用凹部６の外側の不要なＴａＮ膜７およびＣｕ膜８をＳｉＣ膜３上から除去して、配線用凹部５およびダミー配線用凹部６の内側のみにＴａＮ膜７およびＣｕ膜８を残す。つまり、配線用凹部５およびダミー配線用凹部６の内側にのみバリアメタル膜となるＴａＮ膜７、ならびに配線９およびダミー配線１０となるＣｕ膜８が埋め込まれる。この結果、ＳｉＣ膜３を貫通して低比誘電率膜２の内部にかけて、第１層目のＣｕ配線９およびＣｕダミー配線１０が形成される。なお、本実施形態においては、後述する第２層〜第４層のすべての層の配線およびダミー配線を、この第１層目のＣｕ配線９およびＣｕダミー配線１０と同じくＣｕ膜８を用いて形成する。同様に、第２層〜第４層のすべての層のバリアメタル膜を、第１層目のバリアメタル膜７と同じくＴａＮ膜７を用いて形成する。
【００２１】
この第１層目のＣｕ配線９およびＣｕダミー配線１０を形成する際のＣＭＰ工程の実施条件を次に示す。
【００２２】
（第１研磨：１ｓｔ． Ｐｏｌｉｓｈ）
スラリー（Ｓｌｕｒｒｙ）：ＣＭＳ７３０３／７３０４（ＪＳＲ社製）
スラリー流量：２５０ｃｃ／ｍｉｎ
研磨パッド（Ｐａｄ）：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数：ともに１００ｒｐｍ
研磨時間（Ｐｏｌｉｓｈｉｎｇ ｔｉｍｅ）：２ｍｉｎ
（第２研磨：２ｎｄ． Ｐｏｌｉｓｈ）
スラリー（Ｓｌｕｒｒｙ）：ＣＭＳ８３０１（ＪＳＲ社製）
スラリー流量：２００ｃｃ／ｍｉｎ
研磨パッド（Ｐａｄ）：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇｆ／ｃｍ２
キャリアおよびテーブルの回転数：ともに１００ｒｐｍ
研磨時間（Ｐｏｌｉｓｈｉｎｇ ｔｉｍｅ）：１ｍｉｎ
このように、本実施形態のＣＭＰ工程は２段階に分けて行われる。これらのＣＭＰ工程の実施条件は、第２層目〜第４層目のＣｕ配線およびＣｕダミー配線を形成する際においても同じである。第１研磨（１ｓｔ． Ｐｏｌｉｓｈ）は、主にＣｕ膜８を研磨して除去するために行われる。また、第２研磨（２ｎｄ． Ｐｏｌｉｓｈ）は、主にＴａＮ膜７を研磨して除去するために行われる。
【００２３】
ここで、ＣＭＰ工程により第１層目のＣｕ配線９を形成する際に、併せて本実施形態のＣｕダミー配線１０を形成する場合と、ダミー配線を全く形成しない場合との違いについて説明する。本発明者らが行った実験によれば、Ｃｕダミー配線１０を形成しない場合、図５（ａ）に示すように、第１研磨を行っている最中に低比誘電率膜２とＳｉＣ膜３との界面において膜剥がれが生じた。ところが、Ｃｕダミー配線１０を形成する本実施形態の場合、図１（ｄ）に示すように、第１研磨はもちろんのこと、第２研磨を終了しても低比誘電率膜２とＳｉＣ膜３との界面において膜剥がれは殆ど生じなかった。これは、次のように説明できる。
【００２４】
ＳｉＣ膜３から低比誘電率膜２にかけてＣｕダミー配線１０を形成することにより、Ｃｕダミー配線１０とＳｉＣ膜３とがＴａＮ膜７を介して間接的に接触する。それとともに、Ｃｕダミー配線１０と低比誘電率膜２とがＴａＮ膜７を介して間接的に接触する。Ｃｕダミー配線１０およびＴａＮ膜７とＳｉＣ膜３とは、互いに異種の材料から形成されている。そして、ＣｕおよびＴａＮとＳｉＣとは、互いに密着し合う性質を有している。同様に、Ｃｕダミー配線１０およびＴａＮ膜７と低比誘電率膜２とは、互いに異種の材料から形成されている。そして、ＣｕおよびＴａＮと低比誘電率膜２の材料とは、互いに密着し合う性質を有している。したがって、ＳｉＣ膜３と低比誘電率膜２とは、Ｃｕダミー配線１０およびＴａＮ膜７を介して実質的に接続される。これにより、ＳｉＣ膜３と低比誘電率膜２との界面における密着力は、ＣＭＰの物理的な負荷に耐え得る大きさに向上される。この結果、第１層目のＣｕ配線９およびＣｕダミー配線１０を形成する際の、ＣＭＰ工程における機械的なストレスに対する層間絶縁膜４の耐久性が向上され、層内における膜剥がれが低減される。
【００２５】
本発明者らが行った実験によれば、Ｃｕダミー配線１０とＳｉＣ膜３との密着力は、それらの接触面積が大きい程強くなることが確認されている。同様に、Ｃｕダミー配線１０と低比誘電率膜２との密着力は、それらの接触面積が大きい程強くなることが確認されている。
【００２６】
なお、ＳｉＣ膜３は、主に次に述べる２つの理由により低比誘電率膜２の上に堆積されている。一つは、低比誘電率膜２がＣＭＰ工程の機械的なストレス（ＣＭＰストレス：ＣＭＰ ｓｔｒｅｓｓ）を直接受けるのを保護するためである。そしてもう一つは、低比誘電率膜２の吸水作用を抑制するためである。このように、ＳｉＣ膜３は低比誘電率膜２の品質の劣化を抑制するために設けられている。したがって、低比誘電率膜２を用いて層間絶縁膜４を構成する場合、ＳｉＣ膜３が低比誘電率膜２の表面から剥がれることを避けるのが好ましい。
【００２７】
なお、図示は省略するが、本実施形態とは異なるダミー配線を形成した場合においても、少なくともこの第１層目のＣＭＰ工程においては膜剥がれが生じないことが本発明者らによって確認されている。
【００２８】
次に、図２（ａ）に示すように、Ｃｕ配線９およびＣｕダミー配線１０の酸化および拡散を防止するために、第１層目の酸化および拡散防止膜となる第３の絶縁膜１１を設ける。具体的には、Ｃｕ配線９、Ｃｕダミー配線１０、およびＳｉＣ膜３の表面上に、例えばＣＶＤ法によりＳｉＣ膜１１をその膜厚が約５０ｎｍとなるように堆積させる。続けて、第２層目の低比誘電率膜２およびＳｉＣ膜３を設ける。これにより、第２層目の層間絶縁膜４を形成する。具体的には、第２層目の低比誘電率膜２を、例えばＣＶＤ法によりＳｉＣ膜１１の表面上に約６００ｎｍ堆積させる。続けて、第２層目のＳｉＣ膜３を、例えばＣＶＤ法により第２層目の低比誘電率膜２の表面上に約６０ｎｍ堆積させる。これにより、低比誘電率膜２およびＳｉＣ膜３からなる第２層目の層間絶縁膜４をＳｉＣ膜１１上に形成する。
【００２９】
次に、図２（ｂ）に示すように、第２層目のＳｉＣ膜３および低比誘電率膜２から第１層目のＳｉＣ膜１１にかけて、第２層目の配線用凹部１２およびダミー配線用凹部１３を形成する。前述したように、この第２層目においても、配線用凹部１２およびダミー配線用凹部１３を並行して形成する。つまり、第２層目の配線（実効配線）１６と、第２層目のダミー配線１７とを並行して形成する。この第２層目においては、Ｃｕ配線１６を、その配線本体部１９とコンタクトプラグ部（ヴィアプラグ部）１８とを一体とする、いわゆるデュアルダマシン構造に形成する。したがって、第２層目の配線用凹部１２も、その上側が配線本体部用凹部１５、その下側がコンタクトプラグ用凹部（ヴィアプラグ用凹部）１４からなる２段構造に形成される。それとともに、配線本体部用凹部１５およびコンタクトプラグ用凹部１４は一体に形成される。配線用凹部１２は、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１を貫通して、第１層目のＣｕ配線９の上面の一部を露出させるように形成される。
【００３０】
具体的には、コンタクトプラグ用凹部１４は、例えばＲＩＥ法によりその深さが約３００ｎｍとなるように形成される。また、配線本体部用凹部１５は、コンタクトプラグ用凹部１４の上部に連通して、第２層目のＳｉＣ膜３の表面に開口されるように形成される。具体的には、配線本体部用凹部１５は、例えばＲＩＥ法によりその深さが約３６０ｎｍとなるように形成される。
【００３１】
また、ダミー配線用凹部１３は、第１層目のＣｕダミー配線１０の上面のすべてを露出させるように形成される。したがって、ダミー配線用凹部１３も、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１を貫通して形成される。具体的には、ダミー配線用凹部１３は、例えばＲＩＥ法によりその深さが約６６０ｎｍとなるように、かつ、その幅が第１層目のダミー配線用凹部６と略同じ大きさになるように形成される。
【００３２】
次に、図２（ｃ）に示すように、第２層目のＳｉＣ膜３の表面上、配線用凹部１２の内側、およびダミー配線用凹部１３の内側に、第２層目のバリアメタル膜としてのＴａＮ膜７をその膜厚が約２０ｎｍとなるように設ける。続けて、第２層目のＴａＮ膜７の表面上に、Ｃｕ配線１６およびＣｕダミー配線１７となるＣｕを設ける。具体的には、Ｃｕ膜８を、その膜厚が約８００ｎｍとなるように第２層目のＴａＮ膜７の表面上に設ける。これら第２層目のＴａＮ膜７およびＣｕ膜８は、例えばスパッタリング法および鍍金により形成される。
【００３３】
次に、図３（ａ）に示すように、不要なＴａＮ膜７およびＣｕ膜８を除去する。具体的には、ＣＭＰ法を用いて、第２層目のＳｉＣ膜３上のＴａＮ膜７およびＣｕ膜８を研磨して除去する。これにより、配線用凹部１２の外側およびダミー配線用凹部１３の外側の不要なＴａＮ膜７およびＣｕ膜８を除去して、配線用凹部１２の内側およびダミー配線用凹部１３の内側のみにＴａＮ膜７およびＣｕ膜８を残す。つまり、配線用凹部１２およびダミー配線用凹部１３の内側にのみバリアメタル膜となるＴａＮ膜７、ならびに配線１６およびダミー配線１７となるＣｕ膜８が埋め込まれる。この結果、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１を略貫通して、Ｃｕ配線１６およびＣｕダミー配線１７が形成される。なお、図３（ａ）は、図３（ｂ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。図３（ｂ）は、第２層目のＣｕ配線１６およびＣｕダミー配線１７が形成された多層配線構造の一部を、その上方から臨んで示す平面図である。また、図３（ｂ）においては、第１層目のＣｕ配線９およびＣｕダミー配線１０、ならびに第２層目のＣｕ配線１６およびＣｕダミー配線１７のそれぞれの相対的な関係を分かり易くするために、それら各配線９，１０，１６，１７などの形成位置、寸法、および形状などを実際とは意図的にずらして描いて示してある。
【００３４】
ここで、ＣＭＰ工程により第２層目のＣｕ配線１６を形成する際に、併せて本実施形態のＣｕダミー配線１７を形成する場合と、第１層目のＣｕダミー配線１０と不連続なダミー配線２４を形成する場合との違いについて説明する。第１層目のＣｕダミー配線１０と不連続なダミー配線２４は、図５（ｂ）に示すように、第２層目の層間絶縁膜４を貫通しないダミー配線用凹部２３内に形成される。本発明者らが行った実験によれば、不連続なダミー配線２４を形成する場合、図５（ｂ）に示すように、第１研磨を行っている最中に第１層目のＳｉＣ膜１１と第２層目の低比誘電率膜２との界面で膜剥がれが生じた。すなわち、第１層目と第２層目との層間で膜剥がれが生じた。ところが、Ｃｕダミー配線１７を形成する本実施形態の場合、図３（ａ）に示すように、第１研磨はもちろんのこと、第２研磨を終了しても各層内および各層間で膜剥がれは殆ど生じなかった。これは、次のように説明できる。
【００３５】
第２層目のＳｉＣ膜３から第１層目のＳｉＣ膜１１にかけてＣｕダミー配線１７を形成することにより、第２層目のＳｉＣ膜３および低比誘電率膜２ならびに第１層目のＳｉＣ膜１１と、Ｃｕダミー配線１７とがＴａＮ膜７を介して間接的に接触する。これにより、第１層目のＣｕダミー配線１０を形成する場合と同様に、第２層目のＳｉＣ膜３、第２層目の低比誘電率膜２、および第１層目のＳｉＣ膜１１は、それぞれＣｕダミー配線１７およびＴａＮ膜７を介して実質的に接続される。この結果、第２層目のＳｉＣ膜３、第２層目の低比誘電率膜２、および第１層目のＳｉＣ膜１１のそれぞれの界面における密着力は、ＣＭＰの物理的な負荷に耐え得る大きさに向上される。すなわち、第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する際の、ＣＭＰ工程における機械的なストレスに対する第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１の耐久性が向上され、各絶縁膜３，２，１１間における膜剥がれが低減される。
【００３６】
また、第２層目のＣｕダミー配線１７は、図３（ａ）に示すように、第２層目のＴａＮ膜７を介して第１層目のＣｕダミー配線１０と積層方向において連続するように形成される。第２層目のＣｕダミー配線１７および第１層目のＣｕダミー配線１０はＣｕから形成されているとともに、金属元素のＴａを主成分とするＴａＮ膜７を介して間接的に接触している。したがって、第２層目のＣｕダミー配線１７と第１層目のＣｕダミー配線１０との密着力はＣＭＰの物理的な負荷に十分耐え得る大きさになっている。また、第１層目のＳｉＣ膜１１と第１層目のＳｉＣ膜３とは、それぞれ第２層目のＣｕダミー配線１７およびＴａＮ膜７ならびに第１層目のＣｕダミー配線１０を介して実質的に接続される。さらに、第１層目のＳｉＣ膜１１と第１層目のＳｉＣ膜３とは同じ材料により形成されているので、それら各ＳｉＣ膜３，１１の界面における密着力はＣＭＰの物理的な負荷に十分耐え得る大きさになっている。この結果、第２層目の低比誘電率膜２、第１層目のＳｉＣ膜１１、および第１層目のＳｉＣ膜３のそれぞれの界面における密着力は、ＣＭＰの物理的な負荷に耐え得る大きさに向上される。すなわち、第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する際の、ＣＭＰ工程における機械的なストレスに対する第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１の耐久性が向上され、第１層目と第２層目との間における膜剥がれが低減される。
【００３７】
このように、第１層目のＣｕダミー配線１０に連続するように形成される第２層目のＣｕダミー配線１７によって、第１層目のＳｉＣ膜１１、第２層目の低比誘電率膜２、および第２層目のＳｉＣ膜３のＣＭＰに対する耐久性が向上される。この結果、第２層目の層内における膜剥がれはもちろんこと、第１層目と第２層目との層間における膜剥がれも低減される。
【００３８】
本発明者らが行った実験によれば、第１層目のＣｕダミー配線１０と同様に、第２層目のＣｕダミー配線１７と各絶縁膜２，３，１１との密着力は、それらの接触面積が大きい程強くなることが確認されている。また、第２層目のＣｕダミー配線１７と第１層目のＣｕダミー配線１０との密着力も、それらのＴａＮ膜７を介した接触面積が大きい程強くなることが確認されている。さらに、第１層目のＳｉＣ膜１１と第１層目のＳｉＣ膜３との密着力も、第２層目のＣｕダミー配線１７と第１層目のＣｕダミー配線１０とのＴａＮ膜７を介した接触面積が大きい程強くなることが確認されている。
【００３９】
この後、以上説明した第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する工程と同様の工程を２回繰り返す。これにより、第３層目のＣｕ配線１６およびＣｕダミー配線１７、ならびに第４層目のＣｕ配線１６およびＣｕダミー配線１７などを形成する。第４層目のＣｕ配線１６およびＣｕダミー配線１７などを形成した後、第４層目のＳｉＣ膜３、Ｃｕ配線１６、およびＣｕダミー配線１７のそれぞれの表面上に第４層目のＳｉＣ膜１１を設ける。これにより、図４（ａ）に示すように、所望の半導体装置２０を得る。すなわち、４層の多層配線構造を有する本実施形態の半導体装置２０を得る。
【００４０】
次に、本実施形態に係るダミー配線の平面視におけるパターン形状、およびダミー配線の形成領域などについて説明する。
【００４１】
先ず、ダミー配線の平面視におけるパターン形状について説明する。図６〜図９に、ダミー配線の平面視におけるパターン形状として好ましいパターン形状を示す。図６（ａ）〜（ｌ）には、ダミー配線の平面視におけるパターン形状が線対称図形であるダミーパターン（ｄｕｍｍｙ ｐａｔｔｅｒｎ）の例を示す。前述した半導体装置２０においては、図６（ａ）に示すように、平面視がコ字形状のダミーパターンを採用した。また、図７（ａ）〜（ｈ）には、ダミー配線の平面視におけるパターン形状が点対称図形であるダミーパターンの例を示す。また、図８（ａ）〜（ｃ）には、ダミー配線の平面視におけるパターン形状が、２つのパターンの対として線対称図形となるダミーパターンの例を示す。さらに、図９（ａ）〜（ｃ）には、ダミー配線の平面視におけるパターン形状が、２つのパターンの対として点対称図形となるダミーパターンの例を示す。
【００４２】
このように、本実施形態で好ましく用いられるダミー配線は、その単体の平面視におけるパターン形状が非直線形状に形成されている。特に、本実施形態で用いられ得るダミー配線のうちの幾つかは、その単体の平面視におけるパターン形状が、図形、文字、および数字のうちの少なくとも１種類を模した形状に形成される。これらのパターン形状を有するダミー配線は構成が簡素なので形成し易いとともに、ＣＭＰによる機械的ストレスなどの大きな応力（外力）に容易に耐えることができる。
【００４３】
本実施形態において好ましくは、前述したような単体もしくは対として線対称または点対称となる形状を有するダミーパターンを用いてダミー配線を形成する。これにより、非対称な形状を有するダミーパターンを用いてダミー配線を形成する場合に比べて、ＣＭＰ工程において発生する様々な方向へのＣＭＰストレスに対する抗力（耐力）を向上できる。また、本発明者らが行った実験によれば、ＣＭＰストレスに対する耐力は、線対称図形よりも点対称図形の方が大きいことが分かっている。
【００４４】
また、本発明者らが行った実験によれば、ダミー配線の平面視におけるパターン形状として、例えば円環形状、楕円環形状、あるいは長円環形状などはたとえ対称図形であっても好ましくないことが分かった。同様に、三角枠形状、あるいは四角枠形状などの多角枠形状も好ましくないことが分かった。これらのパターン形状は、ダミー配線の内側（内部）に低比誘電率膜などを閉じ込めて、ダミー配線の外側の低比誘電率膜などと分離させる形状である。すなわち、ダミー配線およびその内側の低比誘電率膜などに加えられたＣＭＰストレスをダミー配線の外側（外部）に解放することができない、いわゆる閉じた系のパターン形状である。このような閉じた系のパターン形状からなるダミー配線にＣＭＰストレスが加わると、ＣＭＰストレスをパターンの外部に逃がすことができないので、ダミー配線の内側でＣＭＰストレスによる膜破壊が生じ易い。あるいは、ダミー配線の内側で膜剥がれが生じなくとも、ダミー配線の内側の膜にせん断破壊が生じている可能性がある。このような破壊された膜は、多層配線構造を形成する工程を経ていく間に、膜剥がれの核となる可能性を有している。
【００４５】
さらに、ダミー配線の平面視におけるパターン形状は、たとえその内側に低比誘電率膜などを閉じ込める形状でなくとも、前述したような閉じた系の内側（内部）を配線材料で略完全に埋め込むような形状は好ましくない。すなわち、円形状、楕円形状、長円形状、三角形状、あるいは四角形状などは好ましくない。このような形状でも、前述したような閉じた系と同様の作用によりダミー配線自体にＣＭＰストレスが集中し、膜破壊などが生じ易い。
【００４６】
したがって、本実施形態のダミー配線の平面視におけるパターン形状は、ダミー配線の内側の低比誘電率膜などがダミー配線の外側の低比誘電率膜などと連続している形状であることが好ましい。すなわち、本実施形態のダミー配線の平面視におけるパターン形状は、ダミー配線およびその内側の低比誘電率膜などに加えられたＣＭＰストレスをダミー配線の外側に解放することができる、いわゆる開いた系のパターン形状であることが好ましい。
【００４７】
このように、本実施形態のダミー配線は、図６〜図９に列挙した図例のように、簡素な形状で対称性を有するともに、開いた系からなるパターン形状を有していることが好ましい。なお、本発明者らが行った実験によれば、前述したせん断などによる膜破壊は、ダミー配線の寸法がおおよそ１μｍ以下の場合に顕著に現われることが分かっている。すなわち閉じた系のパターン形状であっても、ダミー配線の寸法が約１μｍよりも大きい場合には、前述した膜破壊を生じ難くすることが可能である。
【００４８】
次に、ダミー配線の形成領域などについて、図４（ｂ）を参照しつつ説明する。図４（ｂ）は、図４（ａ）に示す第１実施形態の半導体装置２０を、その上方から臨んで示す平面図である。ただし、ダミー配線の形成領域などを理解し易いように、Ｃｕ配線１６（９）およびＣｕダミー配線１７（１０）の本数、形成位置、寸法、および形状などは、図４（ａ）と図４（ｂ）とで意図的に相違させて描いて示してある。
【００４９】
本発明者らが行った実験によれば、ＣＭＰ工程による膜剥がれは、配線形成領域（実効配線部）およびその極近傍では殆ど生じないことが分かった。一方、配線形成領域から約１００μｍ以内に、配線やダミー配線などが何も形成されていないフィールド部（ｆｉｅｌｄ部）で殆どの膜剥がれが生じていることが分かった。したがって、配線形成領域の周りの約１００×１００μｍ２の領域中に、何がしかの構造物が存在すると、膜剥がれが生じ難くなることが予想される。本発明者らが行った実験によれば、例えば配線形成領域の周りの約１００×１００μｍ２のフィールド部中に少なくとも約０．０１×０．０１μｍ２の範囲でダミー配線を形成すれば、膜剥がれがより生じ難くなることが分かった。以下、具体例を挙げて説明する。
【００５０】
前述した本実施形態の半導体装置の製造工程においては、理解を容易にするためにＣｕ配線１６（９）およびＣｕダミー配線１７（１０）が第１〜第４の各層の一箇所ずつに形成されるものとして説明した。しかし、実際の半導体装置の製造工程においては、図４（ｂ）に示すように、Ｃｕ配線１６（９）およびＣｕダミー配線１７（１０）は第１〜第４の各層の複数箇所に形成される。ここでは、第１〜第４の各層に複数本のＣｕ配線１６（９）がまとまって形成されるものとして説明する。また、第１〜第４の各層のフィールド部内に複数本のＣｕダミー配線１７（１０）がまとまって形成されるものとして説明する。
【００５１】
例えば、図４（ｂ）に示すように、第１〜第４の各層の所定の領域に複数本のＣｕ配線１６（９）がまとまって形成されている。これらの各層のＣｕ配線１６（９）が形成されている領域を配線形成領域とする。図４（ｂ）中一点鎖線で囲んで示すように、配線形成領域の右側に隣接する領域が、本来、配線などが形成されないフィールド部２１となる。ここで、各層のフィールド部２１のＬｆおよびＷｆで示す部分の寸法を、それぞれ約１００μｍとする。すなわち、各層のフィールド部２１の面積を約１００×１００μｍ２とする。これら各層のフィールド部２１内に、複数本のＣｕダミー配線１７（１０）を形成する。具体的には、図４（ｂ）中二点鎖線で囲んで示すように、各層のフィールド部２１内の一部の領域に複数本のＣｕダミー配線１７（１０）をまとめて形成する。この各層のＣｕダミー配線１７（１０）を形成する領域をダミー配線形成領域２２とする。そして、各層のダミー配線形成領域２２のＬｄおよびＷｄで示す部分の寸法を、それぞれ少なくとも約０．０１μｍとする。すなわち、各層のダミー配線形成領域２２の面積を少なくとも約０．０１×０．０１μｍ２とする。この設定によれば、各層のダミー配線形成領域２２の面積は、各層のフィールド部２１の面積の少なくとも約０．０００１％を占有する大きさとなる。
【００５２】
このような設定に基づいて、各層に複数本のＣｕダミー配線１７（１０）を形成することにより、各層のフィールド部２１における膜剥がれ、および各層間の膜剥がれをより低減できる。また、図４（ｂ）に示すように、複数本のＣｕダミー配線１７（１０）全体の配置パターンの形状が対称性を有するように、各層の各Ｃｕダミー配線１７（１０）を形成するとよい。より好ましくは、Ｃｕダミー配線１７（１０）全体の配置パターンの形状が点対称性を有するように、各層の各Ｃｕダミー配線１７（１０）を形成するとよい。これにより、ＣＭＰストレスに対する抗力をより向上できる。
【００５３】
ただし、図４（ｂ）においては、各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などは、実際の各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などと一致していない。図面を見易くして本発明の趣旨を理解し易くするために、各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などを、実際の各Ｃｕ配線１６（９）および各Ｃｕダミー配線１７（１０）の寸法や相対的な大きさ、ならびに各Ｃｕダミー配線１７（１０）の配置パターンの形状などと相違させて描いて示してある。
【００５４】
以上説明したように、この第１実施形態によれば、第１層目〜第４層目の各層間絶縁膜４を形成している各ＳｉＣ膜３から各低比誘電率膜２にかけてＣｕダミー配線１７（１０）を形成する。それとともに、各層のＣｕダミー配線１７（１０）が積層方向において連続するように、第２層目〜第４層目の各層間絶縁膜４および第１層目〜第３層目のＳｉＣ膜１１を略貫通して各Ｃｕダミー配線１７（１０）を形成する。これにより、各層の低比誘電率膜２およびＳｉＣ膜３とＣｕダミー配線１７（１０）との接触面積を増加させて、各層の低比誘電率膜２とＳｉＣ膜３との密着力を向上させることができる。また、各層間におけるＳｉＣ膜１１を介した各層間絶縁膜４同士の密着力を向上させることができる。
【００５５】
この結果、層間絶縁膜４の積層数に係らず、ＣＭＰストレスに対する層間絶縁膜４の耐久性の向上を図ることができ、各層内および各層間における膜剥がれを低減できる。すなわち、剥がれ易い各絶縁膜２，３，１１を、それらの界面の密着力を向上できる異種材料を用いて実質的に繋ぎ合わせることにより、各層内および各層間における膜剥がれなどを低減できる。ひいては、半導体装置２０の品質を向上させることができる。この効果は、特にシステムＬＳＩや、高速ロジックＬＳＩなどの次世代ＬＳＩで必須の高性能多層配線を形成する際に極めて有効である。また、各Ｃｕ配線９，１６および各Ｃｕダミー配線１０，１７を同じ材料および同じ方法で並行して形成することにより、半導体装置２０の製造工程を簡素化して半導体装置２０の製造コストの低減や生産効率の向上などを図ることができる。
【００５６】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図１０を参照しつつ説明する。図１０は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００５７】
本実施形態では、図１０に示すように、半導体基板１の表面と連続するように第１層目のＣｕダミー配線３３を形成する。それとともに、第１層目〜第４層目の各層間絶縁膜４の積層方向に沿って各層の各Ｃｕダミー配線３３が連続するように第２層目〜第４層目の各Ｃｕダミー配線３３を形成する。以下、具体的に説明する。
【００５８】
先ず、半導体基板１の表面上に第１層目の層間絶縁膜４を設ける。続けて、半導体基板１の表面を露出するように、第１層目の層間絶縁膜４をその厚さ方向に沿って貫通して第１層目のダミー配線用凹部３２を形成する。そして、このダミー配線用凹部３２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、半導体基板１の表面と連続するように、第１層目の低比誘電率膜２およびＳｉＣ膜３をそれらの厚さ方向に沿って略貫通して、第１層目のＣｕダミー配線３３が形成される。
【００５９】
次に、第１層目のＣｕダミー配線３３が形成された第１層目のＳｉＣ膜３の表面上に第１層目の酸化・拡散防止膜としてのＳｉＣ膜１１を設ける。続けて、ＳｉＣ膜１１の表面上に第２層目の層間絶縁膜４を設ける。続けて、第１層目のＣｕダミー配線３３の表面を露出するように、第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して、第２層目のダミー配線用凹部３２を形成する。そして、このダミー配線用凹部３２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第１層目のＣｕダミー配線３３と連続するように、第２層目の低比誘電率膜２およびＳｉＣ膜３ならびに第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、第２層目のＣｕダミー配線３３が形成される。
【００６０】
以後、第２層目のＣｕダミー配線３３を形成する工程を２回繰り返すことにより、第３層目および第４層目のＣｕダミー配線３３を形成する。この後、第４層目のＣｕダミー配線３３が形成された第４層目のＳｉＣ膜３の表面上に第４層目の酸化・拡散防止膜としてのＳｉＣ膜１１を設ける。これにより、所望の半導体装置３１を得る。すなわち、第１層目〜第４層目の各Ｃｕダミー配線３３が層間絶縁膜４の積層方向に沿って連続するように、かつ、第１層目のＣｕダミー配線３３が半導体基板１と連続するように形成された４層の多層配線構造を有する半導体装置３１を得る。なお、本実施形態においては、第１層目〜第４層目の各層間絶縁膜４に、Ｃｕダミー配線３３を２本ずつ並べて形成する。
【００６１】
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、第１層目の２本のＣｕダミー配線３３が半導体基板１の表面と連続するように形成されているので、半導体基板１と第１層目の層間絶縁膜４との密着力が向上されている。これにより、ＣＭＰストレスによる半導体基板１と第１層目の層間絶縁膜４との界面における膜剥がれが生じ難くなっている。ひいては、半導体基板１と第２層目〜第４層目の各層間絶縁膜４との密着力が向上されて、第１層目〜第４層目の各層内もしくは各層間における膜剥がれなどをより低減させている。
【００６２】
（第３の実施の形態）
次に、本発明に係る第３実施形態を図１１を参照しつつ説明する。図１１は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００６３】
本実施形態では、図１１に示すように、積層方向に沿って連続する３層の各Ｃｕダミー配線によって、Ｃｕダミー配線の組を２組形成する。この際、それぞれのＣｕダミー配線の組の断面視がいわゆるコ字形状となるように、各Ｃｕダミー配線を形成する。また、各ダミー配線の組は、それぞれの組自体が対称性を有する形状に形成される。それとともに、各ダミー配線の組は、対として互いに対称性を有する位置に形成される。以下、具体的に説明する。
【００６４】
先ず、半導体基板１の表面上に第１層目の層間絶縁膜４を設ける。続けて、第１層目の低比誘電率膜２およびＳｉＣ膜３にかけて、第１層目のダミー配線用凹部４２を形成する。この際、第１層目のダミー配線用凹部４２を、その低比誘電率膜２とＳｉＣ膜３との界面付近で層間絶縁膜４（ＳｉＣ膜３）の表面に沿って広がるように形成する。つまり、このダミー配線用凹部４２を、その幅が略一定の大きさからなる浅底形状に形成する。そして、このダミー配線用凹部４２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、ＳｉＣ膜３を貫通して低比誘電率膜２の内部にかけて、ＳｉＣ膜３と低比誘電率膜２との界面付近でＳｉＣ膜３の表面に沿って広がる形状を有する第１層目のＣｕダミー配線４３が形成される。
【００６５】
次に、第１層目のＣｕダミー配線４３が形成された第１層目のＳｉＣ膜３の表面上に第１層目の酸化・拡散防止膜としてのＳｉＣ膜１１を設ける。続けて、ＳｉＣ膜１１の表面上に第２層目の層間絶縁膜４を設ける。続けて、第１層目のＣｕダミー配線４３の表面の一部を露出するように、第２層目の層間絶縁膜４および第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して第２層目のダミー配線用凹部４４を形成する。そして、このダミー配線用凹部４２内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第１層目のＣｕダミー配線４３と連続するように、第２層目の低比誘電率膜２およびＳｉＣ膜３ならびに第１層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、第２層目のＣｕダミー配線４５が形成される。第１層目のＣｕダミー配線４３と実質的に連続する第２層目のＣｕダミー配線４５は、第１層目のＣｕダミー配線４３に比べてアスペクト比が高い縦長形状に形成されている。
【００６６】
また、第２層目の層間絶縁膜４には、第１層目のＣｕダミー配線４３と略同じＣｕダミー配線４３を、第２層目のＣｕダミー配線４５と別体に形成する。具体的には、第２層目のＣｕダミー配線４３の一部と第１層目のＣｕダミー配線４３の一部とが、積層方向において互いに重なり合う位置にＣｕダミー配線４３を形成する。ここで、第２層目のＣｕダミー配線４３と第１層目のＣｕダミー配線４３とが積層方向において互いに重なり合う範囲を図１１中Ｙで示す。
【００６７】
次に、第２層目の２本のＣｕダミー配線４５，４３が形成された第２層目のＳｉＣ膜３の表面上に第２層目のＳｉＣ膜１１を設ける。続けて、第２層目のＳｉＣ膜１１の表面上に第３層目の層間絶縁膜４を設ける。続けて、第２層目のＣｕダミー配線４５の表面を露出するように、第３層目の層間絶縁膜４および第２層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して、第３層目のダミー配線用凹部４６を形成する。この際、第３層目のダミー配線用凹部４６を、そのＳｉＣ膜３側が低比誘電率膜２側よりも層間絶縁膜４（ＳｉＣ膜３）の表面に沿って広がるように形成する。具体的には、第３層目のダミー配線用凹部４６を、そのＳｉＣ膜３と低比誘電率膜２との界面付近が、その下側の部分よりもＳｉＣ膜３の表面に沿って広がるように形成する。つまり、このダミー配線用凹部４６を、その下部が積層方向に沿って延びるように、かつ、その上部がＳｉＣ膜３の表面に沿って広がるように、第３層目の層間絶縁膜４をその厚さ方向に沿って貫通して形成する。また、ダミー配線用凹部４６の下部に対する上部の延びる向きは、第２層目のＣｕダミー配線４５に対する第１層目のＣｕダミー配線４３の延びる向きと一致させる。それとともに、ダミー配線用凹部４６の上部のＳｉＣ膜３の表面に沿った長さは、第１層目のＣｕダミー配線４３の幅と略同じ大きさに形成する。さらに、ダミー配線用凹部４６の上部の深さは、第１層目のＣｕダミー配線４３の深さと略同じ大きさに形成する。
【００６８】
次に、このダミー配線用凹部４６内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第３層目の低比誘電率膜２およびＳｉＣ膜３ならびに第２層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、かつ、ＳｉＣ膜３と低比誘電率膜２との界面付近がＳｉＣ膜３の表面に沿って広がる形状を有する第３層目のＣｕダミー配線４７が形成される。また、この第３層目のＣｕダミー配線４７は、第２層目のＣｕダミー配線４５と連続するように形成される。
【００６９】
また、第３層目の層間絶縁膜４には、第２層目のＣｕダミー配線４５と略同じＣｕダミー配線４５を、第３層目のＣｕダミー配線４７と別体に形成する。この第３層目のＣｕダミー配線４５は、第２層目のＣｕダミー配線４３と連続するように形成される。具体的には、この第３層目のＣｕダミー配線４５と第２層目のＣｕダミー配線４３との相対的な位置関係が、第２層目のＣｕダミー配線４５と第１層目のＣｕダミー配線４３との相対的な位置関係と対称性を有するような位置に第３層目のＣｕダミー配線４５を形成する。
【００７０】
これまでの工程により、積層方向に沿って実質的に連続する、横長形状の第１層目のＣｕダミー配線４３、縦長形状の第２層目のＣｕダミー配線４５、および下部が縦長形状で上部が横長形状の第３層目のＣｕダミー配線４７からなる一組のダミー配線の組を形成する。この第１層目〜第３層目の層間絶縁膜４に形成されたダミー配線の組は、図１１に示すように、その断面視がいわゆるコ字形状に形成されている。また、このダミー配線の組は、第２層目のＣｕダミー配線４５の高さ方向の略半分の位置を対称中心として、上下方向に線対称な形状に形成されている。
【００７１】
次に、第３層目の２本のＣｕダミー配線４７，４５が形成された第３層目のＳｉＣ膜３の表面上に第３層目のＳｉＣ膜１１を設ける。続けて、第３層目のＳｉＣ膜１１の表面上に第４層目の層間絶縁膜４を設ける。続けて、第３層目のＣｕダミー配線４５の表面を露出するように、第４層目の層間絶縁膜４および第３層目のＳｉＣ膜１１をそれらの厚さ方向に沿って貫通して、第４層目のダミー配線用凹部４８を形成する。この第４層目のダミー配線用凹部４８は、第３層目のダミー配線用凹部４６と略同じ大きさおよび形状を有する。ただし、この第４層目のダミー配線用凹部４８は、その下部に対する上部の延びる向きが第３層目のダミー配線用凹部４６の下部に対する上部の延びる向きと逆向きに形成される。そして、この第４層目のダミー配線用凹部４８内にＴａＮ膜７およびＣｕ膜８を設けた後、ＣＭＰ処理を行う。これにより、第４層目の低比誘電率膜２およびＳｉＣ膜３ならびに第３層目のＳｉＣ膜１１をそれらの厚さ方向に沿って略貫通して、かつ、ＳｉＣ膜３と低比誘電率膜２との界面付近がＳｉＣ膜３の表面に沿って広がる形状を有する第４層目のＣｕダミー配線４９が形成される。また、この第４層目のＣｕダミー配線４９は、第３層目のＣｕダミー配線４５と連続するように形成される。
【００７２】
これまでの工程により、積層方向に沿って実質的に連続する、横長形状の第２層目のＣｕダミー配線４３、縦長形状の第３層目のＣｕダミー配線４５、および下部が縦長形状で上部が横長形状の第４層目のＣｕダミー配線４９からなる一組のダミー配線の組を形成する。ここで、前述した第１層目〜第３層目の層間絶縁膜４に形成されたダミー配線の組を一方のダミー配線の組、もしくは第１のダミー配線の組と称することとする。それとともに、第１のダミー配線の組に対して１層上層にずらされて、第２層目〜第４層目の層間絶縁膜４に形成されたダミー配線の組を他方のダミー配線の組、もしくは第２のダミー配線の組と称することとする。この第２のダミー配線の組も、前述した第１のダミー配線の組と同様に、その断面視がいわゆるコ字形状に形成されている。また、この第２のダミー配線の組は、第３層目のＣｕダミー配線４５の高さ方向の略半分の位置を対称中心として、上下方向に線対称な形状に形成されている。ただし、この第２のダミー配線の組と第１のダミー配線の組とは、それらの断面視が互いに反対向きのコ字形状となるように形成されている。
【００７３】
このような設定によれば、第１のダミー配線の組と第２のダミー配線の組とは、図１１に示すように、積層方向で嵌合するように形成されている。具体的には、第１のダミー配線の組の上下両端部のＣｕダミー配線４３，４７と、第２のダミー配線の組の上下両端部のＣｕダミー配線４３，４９とは、図１１中Ｙで示す範囲内で積層方向において互いに重なり合っている。また、第１のダミー配線の組と第２のダミー配線の組とは、図１１中Ｙで示す範囲の中心部、かつ、第３層目の低比誘電率膜２の厚さ方向の中心部を対称中心として、互いに点対称となる位置に形成されている。
【００７４】
第４層目のＣｕダミー配線４９、すなわち第２のダミー配線の組の上端部のＣｕダミー配線４９を形成した後、第４層目のＳｉＣ膜３の表面上に第４層目のＳｉＣ膜１１を設ける。これにより、所望の半導体装置４１を得る。すなわち、一対の第１のダミー配線の組および第２のダミー配線の組が、それぞれの組自体が線対称な形状に形成されているとともに、互いに点対称となる位置に形成されており、かつ、積層方向において互いに部分的に重なり合う位置に形成された４層の多層配線構造を有する半導体装置４１を得る。
【００７５】
以上説明したように、この第３実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、一対の第１および第２のダミー配線の組が、それぞれの組自体が線対称な形状に形成されているとともに、互いに点対称となる位置に形成されている。これにより、各Ｃｕダミー配線４３，４５，４７，４９に対してＣＭＰストレスが均等に掛かり易い。すなわち、各Ｃｕダミー配線４３，４５，４７，４９のうちの特定のＣｕダミー配線にＣＭＰストレスが集中するおそれが殆ど無い。したがって、ＣＭＰストレスを各Ｃｕダミー配線４３，４５，４７，４９で略均等に受け止めて、逃がすことができる。
【００７６】
さらに、第１および第２のダミー配線の組は、積層方向において互いに部分的に重なり合う位置に形成されている。これにより、各Ｃｕダミー配線４３，４５，４７，４９は、ＣＭＰストレスによる各絶縁膜２，３，１１を互いに引き離す力に対する耐力（抗力）をより強く発揮することができる。すなわち、各層内および各層間における各絶縁膜２，３，１１同士の密着力がより向上されている。特に、各ＳｉＣ膜３の表面に沿って広がる部分を有する各Ｃｕダミー配線４３，４７，４９が形成されている層間絶縁膜４においては、低比誘電率膜２とＳｉＣ膜３との界面における密着力が大幅に向上されている。本実施形態では、第１層目〜第４層目の全ての層間絶縁膜４に各Ｃｕダミー配線４３，４７，４９のうちのいずれかが形成されているので、全ての層間絶縁膜４で低比誘電率膜２とＳｉＣ膜３との密着力が大幅に向上されている。
【００７７】
したがって、この第３実施形態によれば、第１層目〜第４層目の各層内もしくは各層間における膜剥がれなどがさらに低減されている。
【００７８】
（第４の実施の形態）
次に、本発明に係る第４実施形態を図１２を参照しつつ説明する。図１２は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００７９】
本実施形態では、図１２に示すように、積層方向に沿って連続する３層ないしは４層の各Ｃｕダミー配線によって、Ｃｕダミー配線の組を複数組形成する。具体的には、前述した第３実施形態のダミー配線の組を、１０層を超える多層配線構造を有する半導体装置に応用するものである。以下、具体的に説明する。
【００８０】
先ず、第１層目〜第３層目の層間絶縁膜４には、第３実施形態の第１のダミー配線の組を形成する。すなわち、第１層目の層間絶縁膜４にはＣｕダミー配線４３を、第２層目の層間絶縁膜４にはＣｕダミー配線４５を、そして第３層目の層間絶縁膜４にはＣｕダミー配線４７をそれぞれ形成する。
【００８１】
次に、第２層目〜第５層目の層間絶縁膜４に、新たなダミー配線の組を形成する。この新たなダミー配線の組を、第３のダミー配線の組と称することとする。この第３のダミー配線の組は、具体的には、第３実施形態の第２のダミー配線の組を積層方向に沿って１層分延長して形成したダミー配線の組である。つまり、この第３のダミー配線の組は、第２のダミー配線の組の下端部であるＣｕダミー配線４３と上端部であるＣｕダミー配線４９との間に、Ｃｕダミー配線４５を２層分形成して構成されている。したがって、第２層目の層間絶縁膜４にはＣｕダミー配線４３を、第３層目および第４層目の層間絶縁膜４にはＣｕダミー配線４５を、そして第５層目の層間絶縁膜４にはＣｕダミー配線４９をそれぞれ形成する。これにより、第３のダミー配線の組が形成される。
【００８２】
次に、第２層目〜第５層目の層間絶縁膜４に形成した第３のダミー配線の組と対をなす他のダミー配線の組を第４層目〜第７層目の層間絶縁膜４に形成する。この第３のダミー配線の組と対をなす他のダミー配線の組を、第４のダミー配線の組と称することとする。この第４のダミー配線の組は、具体的には、第３のダミー配線の組とは断面視が反対向きのコ字形状となるように形成して、かつ、第３のダミー配線の組よりも２層上層にずらして形成したダミー配線の組である。つまり、第３実施形態において説明した第１のダミー配線の組と第２のダミー配線の組との関係と同様に、第３のダミー配線の組と第４のダミー配線の組とは、それぞれの組自体が線対称な形状に形成されているとともに、互いに点対称となる位置に形成されている。したがって、第４層目の層間絶縁膜４にはＣｕダミー配線４３を、第５層目および第６層目の層間絶縁膜４にはＣｕダミー配線４５を、そして第７層目の層間絶縁膜４にはＣｕダミー配線４７をそれぞれ形成する。これにより、第４のダミー配線の組が形成される。
【００８３】
以後、同様の手順により、第３のダミー配線の組と第４のダミー配線の組とを積層方向に沿って交互に形成する。なお、第１のダミー配線の組、第３のダミー配線の組、および第４のダミー配線の組は、第３実施形態において説明した第１のダミー配線の組と第２のダミー配線の組との位置関係と同様に、積層方向において互いに部分的に重なり合う位置に形成される。第３のダミー配線の組あるいは第４のダミー配線の組を構成する、各Ｃｕダミー配線４３，４５，４７，４９のいずれかが図示しない最上層の層間絶縁膜に形成されることにより、Ｃｕダミー配線４３，４５，４７，４９の形成を終了とする。図示しない最上層のＣｕダミー配線を形成した後、図示しない最上層のＳｉＣ膜の表面上に最上層の酸化・拡散防止膜としてのＳｉＣ膜を設ける。これにより、所望の半導体装置５１を得る。すなわち、第１のダミー配線の組、第３のダミー配線の組、および第４のダミー配線の組が積層方向に沿って３組以上形成された、１０層を超える多層配線構造を有する半導体装置５１を得る。
【００８４】
以上説明したように、この第４実施形態によれば、前述した第１実施形態および第３実施形態と同様の効果を得ることができる。また、１０層を超える多層配線構造を有する半導体装置５１を製造する場合においても、第３実施形態と同様のダミー配線構造を適用することができる。したがって、この第４実施形態によれば、１０層を超える多層配線構造においても、全ての層内もしくは各層間における膜剥がれなどが極めて低減されている。
【００８５】
（第５の実施の形態）
次に、本発明に係る第５実施形態を図１３を参照しつつ説明する。図１３は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。ただし、本来の配線の図示を省略している。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００８６】
本実施形態では、図１３に示すように、第３実施形態もしくは第４実施形態のダミー配線の組を、第２実施形態と同様に半導体基板に連続するように形成する。以下、具体的に説明する。
【００８７】
例えば、第３実施形態もしくは第４実施形態の第１のダミー配線の組の下端部を構成するＣｕダミー配線を、その組の上端部と同様のＣｕダミー配線４７となるように形成する。それとともに、第３実施形態の第２のダミー配線の組、もしくは第４実施形態の第３のダミー配線の組を形成するのに先立って、第１層目の層間絶縁膜４にＣｕダミー配線４５を形成する。このＣｕダミー配線４５は、第２のダミー配線の組もしくは第３のダミー配線の組を構成するＣｕダミー配線４５と積層方向において略一直線上に重なる位置に形成される。そして、第２のダミー配線の組もしくは第３のダミー配線の組のそれぞれの下端部を構成するＣｕダミー配線を、それら各組の上端部と同様のＣｕダミー配線４９となるように形成する。
【００８８】
以後は、第３実施形態もしくは第４実施形態と同様の手順により、所望の半導体装置６１を得る。すなわち、第１のダミー配線の組と、第２のダミー配線の組あるいは第３のダミー配線の組とが、実質的に半導体基板１と接続されたダミー配線構造を有する半導体装置６１を得る。
【００８９】
以上説明したように、この第５実施形態によれば、前述した第１実施形態、第３実施形態、および第４実施形態と同様の効果を得ることができる。また、半導体装置６１の下層部に形成されている第１のダミー配線の組、第２のダミー配線の組、もしくは第３のダミー配線の組は、実質的に半導体基板１と接続されている。これにより、半導体基板１と第１層目の層間絶縁膜４との界面における密着力も含めて、各層内および各層間における各絶縁膜２，３，１１同士の密着力をさらに向上できる。したがって、この第５実施形態によれば、ＣＭＰストレスに対する耐力をさらに向上させて、１０層を超える多層配線構造を有する半導体装置６１を製造する場合においても、全ての層内もしくは各層間における膜剥がれなどが極めて低減されている。
【００９０】
（第６の実施の形態）
次に、本発明に係る第６実施形態を、図１および図１４を参照しつつ説明する。図１４は、本実施形態に係る半導体装置のダミー配線付近を示す断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００９１】
本実施形態では、前述した第１〜第５の各実施形態において採用した層間絶縁膜４としてのＳｉＣ膜３と酸化・拡散防止膜としてのＳｉＣ膜１１とを実質的に一体化させて低比誘電率膜２の上に設ける。すなわち、図１４に示すように、各層のＳｉＣ膜７２を１層構造として形成する。以下、具体的に説明する。
【００９２】
先ず、図１（ｃ）に示すように、第１層目の層間絶縁膜４上にＴａＮ膜７およびＣｕ膜８を設ける。続けて、第１層目の配線用凹部５およびダミー配線用凹部６内にのみＴａＮ膜７およびＣｕ膜８を残すように、ＣＭＰ処理を行う。この際、配線用凹部５およびダミー配線用凹部６の外側のＴａＮ膜７およびＣｕ膜８とともに、第１層目のＳｉＣ膜３も研磨して除去する。これにより、図１４に示すように、第１層目のＣｕ配線９およびＣｕダミー配線１０を第１層目の低比誘電率膜２の内部に形成する。この後、第１層目の低比誘電率膜２の表面上に、Ｃｕ配線９およびＣｕダミー配線１０の露出表面を覆うように第４の絶縁膜７２を設ける。具体的には、第１層目の酸化・拡散防止膜としてのＳｉＣ膜７２を設ける。すなわち、第４の絶縁膜７２は、第１〜第５の各実施形態において採用した第２の絶縁膜３（ＳｉＣ膜３）と実質的に同じ膜である。本実施形態においては、後述する第２層〜第４層の各層間絶縁膜を、実質的に低比誘電率膜２とＳｉＣ膜７２とによって構成する。また、第１層目の層間絶縁膜は、実質的に第１層目の低比誘電率膜２のみから構成される。
【００９３】
次に、第１層目のＳｉＣ膜７２の表面上に、第２層目の低比誘電率膜２および図示しない第２層目のＳｉＣ膜を設ける。続けて、第１層目のＣｕ配線９および第１層目のＣｕダミー配線１０の表面を露出するように、第２層目の低比誘電率膜２および第２層目のＳｉＣ膜を貫通して第２層目の配線用凹部１２およびダミー配線用凹部１３を形成する。続けて、第２層目のＳｉＣ膜の表面上、第２層目の配線用凹部１２の内側、およびダミー配線用凹部１３の内側にＴａＮ膜７およびＣｕ膜８を設ける。続けて、配線用凹部１２およびダミー配線用凹部１３内にのみＴａＮ膜７およびＣｕ膜８を残すように、ＣＭＰ処理を行う。この際、配線用凹部１２およびダミー配線用凹部１３の外側のＴａＮ膜７およびＣｕ膜８とともに、第２層目のＳｉＣ膜も研磨して除去する。これにより、図１４に示すように、第２層目のＣｕ配線１６およびＣｕダミー配線１７を、第１層目のＳｉＣ膜７２および第２層目の低比誘電率膜２の内部に形成する。この後、第２層目の低比誘電率膜２の表面上に、Ｃｕ配線１６およびＣｕダミー配線１７の露出表面を覆うように第２層目のＳｉＣ膜７２を設ける。
【００９４】
以後、第２層目のＣｕ配線１６およびＣｕダミー配線１７を形成する工程を２回繰り返すことにより、第３層目および第４層目のＣｕ配線１６およびＣｕダミー配線１７を形成する。この後、第４層目のＣｕ配線１６およびＣｕダミー配線１７が形成された第４層目の低比誘電率膜２の表面上に第４層目の酸化・拡散防止膜としてのＳｉＣ膜７２を設ける。これにより、所望の半導体装置７１を得る。すなわち、低比誘電率膜２単体、または低比誘電率膜２とＳｉＣ膜７２との積層膜から構成される第１層目〜第４層目の各層間絶縁膜に、各Ｃｕ配線９，１６および各Ｃｕダミー配線１０，１７がそれぞれ積層方向に沿って連続するように形成された半導体装置７１を得る。
【００９５】
なお、ＣＭＰ処理により低比誘電率膜２上のＳｉＣ膜を除去する工程から、低比誘電率膜２の表面上にＳｉＣ膜７２を設ける工程までは、低比誘電率膜２が大気に曝露されない環境下で行うことが好ましい。例えば、それらの工程を窒素雰囲気下にて行うことが好ましい。これにより、低比誘電率膜２が酸化されたり、あるいは低比誘電率膜２が大気中の水分を余分に吸収したりするおそれを殆ど無くして、低比誘電率膜２の品質の劣化を抑制できる。
【００９６】
以上説明したように、この第６実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、第１実施形態において低比誘電率膜２とともに層間絶縁膜４を形成していたＳｉＣ膜３をＣＭＰ処理により除去した後、低比誘電率膜２の表面上に新たに第４の絶縁膜（第２の絶縁膜）としてのＳｉＣ膜７２を設ける。これにより、低比誘電率膜２の膜質を殆ど劣化させることなく、低比誘電率膜２とＳｉＣ膜３との界面における膜剥がれを実質的に無視してＣＭＰ処理を行うことができる。すなわち、各層の低比誘電率膜２の膜質を殆ど劣化させることなく、各層のＣｕ配線９，１６およびＣｕダミー配線１０，１７を形成する際のＣＭＰ工程を簡素化できる。
【００９７】
なお、本発明に係る半導体装置および半導体装置の製造方法は、前述した第１〜第６の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００９８】
例えば、各層の配線を、シングルダマシン配線構造としても構わない。これに伴って各層のダミー配線を、上部および下部の２層構造に形成しても構わない。
【００９９】
また、第３〜第５の各実施形態で採用したＣｕダミー配線４７，４９の上部の形状は、図１１〜図１２で示した形状には限られない。Ｃｕダミー配線４７，４９の上部は、第２の絶縁膜であるＳｉＣ膜３の内部でのみＳｉＣ膜３の表面に沿って広がるように形成されても構わない。また、Ｃｕダミー配線４７，４９は、いわゆるＴ字形状に形成されても構わない。同様に、Ｃｕダミー配線４３とＣｕダミー配線４５とは、それらを併せた形状がＴ字形状となるように形成されても構わない。また、Ｃｕダミー配線４３とＣｕダミー配線４７とは、層間絶縁膜の表面に沿って互いに反対の向きに延びるように形成されても構わない。同様に、Ｃｕダミー配線４３とＣｕダミー配線４９とは、層間絶縁膜の表面に沿って互いに反対の向きに延びるように形成されても構わない。
【０１００】
また、第６実施形態において形成した各Ｃｕダミー配線１０，１７の形状や、それら各Ｃｕダミー配線１０，１７全体の配置は、図１４に示す形状や配置には限られない。例えば、第１層目のＣｕダミー配線１０を、第２実施形態の半導体装置３１のＣｕダミー配線３３と同様の形状に形成しても構わない。あるいは第１層目〜第４層目の各Ｃｕダミー配線１０，１７を、第３実施形態の半導体装置４１の各Ｃｕダミー配線４３，４５，４７，４９と同様の形状に形成しても構わない。また、半導体装置７１を、第４実施形態の半導体装置５１のように１０層を超える多層配線構造に形成する。そして、各層の各Ｃｕダミー配線１０，１７を、第４実施形態の各Ｃｕダミー配線４３，４５，４７，４９と同様の形状に形成しても構わない。さらに、第１層目〜第３層目の各Ｃｕダミー配線１０，１７を、第５実施形態の半導体装置６１の各Ｃｕダミー配線４５，４７，４９と同様の形状に形成しても構わない。
【０１０１】
また、第１〜第６の各実施形態において、各配線および各ダミー配線をともに銅（Ｃｕ）により形成したが、これに限るものではない。例えば、Ｃｕ、Ａｌ、Ｗ、Ｔａ、Ｎｂ、Ｔｉ、Ｖ、Ｒｕ、Ｍｏなどの金属元素のうちの１種類以上を主成分とする金属膜、あるいはこれらの元素を組み合わせた金属積層膜により形成しても構わない。また、配線とダミー配線とを互いに異なる導電材料によって形成しても構わない。少なくとも第１〜第４の各絶縁膜同士を実質的に接続して、それら各絶縁膜同士の密着力を向上させ、層間および層内における膜剥がれを低減できるる材料を用いてダミー配線を形成すればよい。
【０１０２】
また、低比誘電率膜である第１の絶縁膜としては、例えばポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜や、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜や、あるいは多孔質シリカ膜などのポーラス膜などを挙げることができる。さらに、第２〜第４の各絶縁膜は、ＳｉＣ膜には限られない。低比誘電率膜の膜質の劣化や、配線およびダミー配線の酸化および拡散などを防止できる材料を用いて形成すればよく、例えばＳｉＯ，ＳｉＯＰ，ＳｉＯＦ，ＳｉＯＮ，ＳｉＣＨ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＯＣＨなどを用いることができる。
【０１０３】
【発明の効果】
本発明に係る半導体装置によれば、基板上に設けられた第１の絶縁膜からこの第１の絶縁膜上に設けられた第２の絶縁膜にかけて形成されたダミー配線により、第１の絶縁膜と第２の絶縁膜とが実質的に接続されている。これにより、第１の絶縁膜と第２の絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。したがって、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されており、ＣＭＰによる膜剥がれが低減されている。
【０１０４】
また、本発明に係る半導体装置によれば、基板上に設けられた第ｎ層目の層間絶縁膜に第ｎ層目のダミー配線が形成されている。そして、この第ｎ層目のダミー配線に連続するように、第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して第ｎ＋１層目のダミー配線が形成されている。これにより、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜とが、第ｎ層目のダミー配線および第ｎ＋１層目のダミー配線によって実質的に接続されている。この結果、第ｎ層目の層間絶縁膜と第ｎ＋１層目の層間絶縁膜との界面における密着力がＣＭＰの物理的な負荷に耐え得る大きさに向上されている。したがって、絶縁膜の積層数に拘らず、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されており、ＣＭＰによる膜剥がれが低減されている。
【０１０５】
また、本発明に係る半導体装置の製造方法によれば、基板上に設けられた第１の絶縁膜の表面上に第２の絶縁膜を設けた後、第２の絶縁膜を貫通して第１の絶縁膜の内部にかけてダミー配線を形成する。これにより、第１の絶縁膜と第２の絶縁膜とをダミー配線によって実質的に接続して、第１の絶縁膜と第２の絶縁膜との界面における密着力をＣＭＰの物理的な負荷に耐え得る大きさに向上させることができる。したがって、ＣＭＰ工程における機械的なストレスに対する絶縁膜の耐久性が向上されて、ＣＭＰによる膜剥がれが低減された半導体装置を製造できる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す工程断面図。
【図２】第１実施形態に係る半導体装置の製造方法を示す工程断面図。
【図３】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図４】第１実施形態に係る半導体装置のダミー配線付近を示す断面図および平面図。
【図５】層内または層間における絶縁膜の剥がれを示す断面図。
【図６】平面視におけるパターン形状が線対称図形であるダミー配線を示す平面図。
【図７】平面視におけるパターン形状が点対称図形であるダミー配線を示す平面図。
【図８】平面視におけるパターン形状が対として線対称図形となるダミー配線を示す平面図。
【図９】平面視におけるパターン形状が対として点対称図形となるダミー配線を示す平面図。
【図１０】第２実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１１】第３実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１２】第４実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１３】第５実施形態に係る半導体装置のダミー配線付近を示す断面図。
【図１４】第６実施形態に係る半導体装置のダミー配線付近を示す断面図。
【符号の説明】
１…半導体基板
２…低比誘電率膜（第１の絶縁膜）
３…ＳｉＣ膜（第２の絶縁膜）
４…層間絶縁膜
５，１２…配線用凹部
６，１３…ダミー配線用凹部
８…Ｃｕ膜（Ｃｕ配線、Ｃｕダミー配線、導電材料）
９，１６…Ｃｕ配線（実効配線、配線）
１０，１７，３３，４３，４５，４７，４９…Ｃｕダミー配線（ダミー配線）
１１…ＳｉＣ膜（第３の絶縁膜）
２０，３１，４１，５１，６１，７１…半導体装置
７２…ＳｉＣ膜（第２の絶縁膜、第４の絶縁膜）
Claims (24)
- 基板と、
この基板上に設けられ、比誘電率が所定の値以下である第１の絶縁膜と、
前記第１の絶縁膜の表面上に設けられ、比誘電率が前記所定の値よりも大きい第２の絶縁膜と、
前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて設けられた配線用凹部内に形成された配線と、
この配線が形成されている領域から所定の範囲内で前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて設けられたダミー配線用凹部内に形成されたダミー配線と、
を具備することを特徴とする半導体装置。 - 前記第１の絶縁膜および前記第２の絶縁膜からなる層間絶縁膜が前記基板上に２層以上設けられているとともに、第２層目以上の各層の前記層間絶縁膜には、それら各層の１つ下層の前記層間絶縁膜に形成されている前記ダミー配線に連続するように、各層間絶縁膜をそれらの厚さ方向に沿って略貫通して前記ダミー配線が形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記第１の絶縁膜および前記第２の絶縁膜からなる層間絶縁膜が前記基板上に３層以上設けられているとともに、第ｎ層目（ｎは１以上の整数）の前記層間絶縁膜には前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて前記ダミー配線が形成されており、第ｎ＋２層目以上の所定の層の前記層間絶縁膜には前記第２の絶縁膜および前記第１の絶縁膜をそれらの厚さ方向に沿って略貫通して、かつ、前記第２の絶縁膜側が前記第１の絶縁膜側よりも前記層間絶縁膜の表面に沿って広がるように前記ダミー配線が形成されており、さらに第ｎ層目と第ｎ＋２層目以上の所定の層との間の１層ないしは複数層の前記層間絶縁膜には、上下に隣接する層の前記層間絶縁膜に形成されている前記ダミー配線に連続するように、前記第２の絶縁膜および前記第１の絶縁膜をそれらの厚さ方向に沿って略貫通して前記ダミー配線が形成されていることを特徴とする請求項１に記載の半導体装置。
- 第ｎ層目の前記層間絶縁膜に形成されている前記ダミー配線は、その前記第２の絶縁膜側が前記第１の絶縁膜側よりも前記層間絶縁膜の表面に沿って広がるように形成されていることを特徴とする請求項３に記載の半導体装置。
- 前記層間絶縁膜が前記基板上に４層以上設けられているとともに、第ｎ層目の前記層間絶縁膜に形成されている前記ダミー配線、第ｎ＋２層目以上の前記所定の層の前記層間絶縁膜に形成されている前記ダミー配線、および第ｎ層目と第ｎ＋２層目以上の前記所定の層との間の１層ないしは複数層の前記層間絶縁膜に形成されている前記ダミー配線を一方のダミー配線の組として、この一方のダミー配線の組と対をなす他方のダミー配線の組が、少なくともその最下層のダミー配線が前記一方のダミー配線の組の最上層のダミー配線よりも下層に形成されるように、前記一方のダミー配線の組に対して少なくとも１層上層にずらされて形成されていることを特徴とする請求項３または４に記載の半導体装置。
- 前記一方のダミー配線の組と前記他方のダミー配線の組とが、前記層間絶縁膜の積層方向に沿って３組以上形成されていることを特徴とする請求項５に記載の半導体装置。
- 前記一方のダミー配線の組と前記他方のダミー配線の組とは、前記層間絶縁膜の積層方向で互いに嵌合するように形成されていることを特徴とする請求項５または６に記載の半導体装置。
- 前記一方のダミー配線の組と前記他方のダミー配線の組とは、互いに対称となる位置に形成されていることを特徴とする請求項７に記載の半導体装置。
- 前記一方のダミー配線の組および前記他方のダミー配線の組のうち、最も下側に形成されている前記一方のダミー配線の組は、第１層目〜第３層目の前記各層間絶縁膜に形成されていることを特徴とする請求項５〜７のうちのいずれかに記載の半導体装置。
- 前記基板上に設けられた前記第１の絶縁膜およびこの第１の絶縁膜の表面上に設けられた前記第２の絶縁膜に形成された前記ダミー配線は、前記基板の表面に連続するように、前記第１の絶縁膜および前記第２の絶縁膜をそれらの厚さ方向に沿って略貫通して形成されていることを特徴とする請求項１〜９のうちのいずれかに記載の半導体装置。
- 前記一方のダミー配線の組のうち最も下側に形成されているダミー配線の組の最下層のダミー配線は、前記層間絶縁膜をその厚さ方向に沿って略貫通して形成されているとともに、前記他方のダミー配線の組のうち最も下側に形成されているダミー配線の組の最下層のダミー配線およびこの最下層のダミー配線が形成されている層と前記基板との間の１層ないしは複数層の前記層間絶縁膜に形成されている前記ダミー配線は、前記最下層のダミー配線と前記基板の表面とが連続するように前記層間絶縁膜をその厚さ方向に沿って略貫通して形成されていることを特徴とする請求項５〜９のうちのいずれかに記載の半導体装置。
- 基板と、
この基板上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ層目（ｎは１以上の整数）の層間絶縁膜と、
この第ｎ層目の層間絶縁膜上に設けられ、少なくとも比誘電率が所定の値以下である絶縁膜からなる第ｎ＋１層目の層間絶縁膜と、
前記第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目の配線用凹部内に形成された第ｎ層目の配線と、
この第ｎ層目の配線が形成されている領域から所定の範囲内で前記第ｎ層目の層間絶縁膜の内部に設けられた第ｎ層目のダミー配線用凹部内に形成された第ｎ層目のダミー配線と、
前記第ｎ＋１層目の層間絶縁膜の内部に設けられた第ｎ＋１層目の配線用凹部内に形成された第ｎ＋１層目の配線と、
前記第ｎ層目のダミー配線に連続するように、前記第ｎ＋１層目の層間絶縁膜をその厚さ方向に沿って略貫通して設けられた第ｎ＋１層目のダミー配線用凹部内に形成された第ｎ＋１層目のダミー配線と、
を具備することを特徴とする半導体装置。 - 前記ダミー配線は、その単体の平面視におけるパターン形状が非直線形状に形成されていることを特徴とする請求項１〜１２のうちのいずれかに記載の半導体装置。
- 前記ダミー配線は、その単体の平面視におけるパターン形状が、図形、文字、および数字のうちの少なくとも１種類を模した形状に形成されていることを特徴とする請求項１３に記載の半導体装置。
- 前記ダミー配線は、その単体の平面視におけるパターン形状が、線対称図形、点対称図形、対になることにより線対称となる図形、および対になることにより点対称となる図形のうちの少なくとも１種類の図形となるように形成されていることを特徴とする請求項１３または１４に記載の半導体装置。
- 前記ダミー配線は、その単体の平面視におけるパターン形状が、その内側に絶縁膜を閉じ込めない形状に形成されていることを特徴とする請求項１３〜１５のうちのいずれかに記載の半導体装置。
- 前記ダミー配線は、前記配線が形成されている領域から所定の範囲内で複数箇所に設けられていることを特徴とする請求項１〜１６のうちのいずれかに記載の半導体装置。
- 前記所定の範囲内で複数箇所に設けられている前記ダミー配線は、それら全体の配置パターンの形状が対称性を有するように配置されていることを特徴とする請求項１７に記載の半導体装置。
- 前記配線が形成されている領域から所定の範囲内は、前記配線が形成されている配線形成領域から１００μｍ以内であることを特徴とする請求項１〜１８のうちのいずれかに記載の半導体装置。
- 前記ダミー配線は、前記配線が形成されている配線形成領域から１００μｍ以内の領域で、その領域の０．０００１％以上の面積を占有するように形成されていることを特徴とする請求項１９に記載の半導体装置。
- 前記比誘電率の所定の値は２．５であることを特徴とする請求項１〜２０のうちのいずれかに記載の半導体装置。
- 基板上に比誘電率が所定の値以下である第１の絶縁膜を設ける工程と、
前記第１の絶縁膜の表面上に比誘電率が前記所定の値よりも大きい第２の絶縁膜を設ける工程と、
前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけて配線用凹部を形成するとともに、この配線用凹部の形成領域から所定の範囲内で前記第２の絶縁膜を貫通して前記第１の絶縁膜の内部にかけてダミー配線用凹部を形成する工程と、
前記第２の絶縁膜の表面上、前記配線用凹部の内側、および前記ダミー配線用凹部の内側に導電材料を設ける工程と、
前記第２の絶縁膜の表面上の前記導電材料を研磨して除去することにより、前記導電材料を前記配線用凹部の内側に残して配線を形成するとともに、前記導電材料を前記ダミー配線用凹部の内側に残して前記配線の形成領域から所定の範囲内でダミー配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記配線および前記ダミー配線を形成した後、前記第２の絶縁膜、前記配線、および前記ダミー配線のそれぞれの表面上に第３の絶縁膜を設ける工程と、
この第３の絶縁膜の表面上に前記第１の絶縁膜および前記第２の絶縁膜を設ける工程と、
前記配線および前記ダミー配線に連続するように、前記第３の絶縁膜、ならびに前記第３の絶縁膜上の前記第１の絶縁膜および前記第２の絶縁膜を貫通して配線用凹部およびダミー配線用凹部をそれぞれ形成する工程と、
前記第３の絶縁膜上の前記第２の絶縁膜の表面上、ならびに前記第３の絶縁膜から前記第２の絶縁膜にかけて形成された前記配線用凹部および前記ダミー配線用凹部のそれぞれの内側に導電材料を設ける工程と、
前記第３の絶縁膜上の前記第２の絶縁膜の表面上の前記導電材料を研磨して除去することにより、前記導電材料を前記配線用凹部の内側に残して配線を形成するとともに、前記導電材料を前記ダミー配線用凹部の内側に残して前記配線の形成領域から所定の範囲内でダミー配線を形成する工程と、
をさらに１回以上行うことを特徴とする請求項２２に記載の半導体装置の製造方法。 - 前記配線および前記ダミー配線を形成する際に、前記導電材料とともに前記第２の絶縁膜を研磨して除去した後、前記第１の絶縁膜、前記配線、および前記ダミー配線のそれぞれの表面上に第４の絶縁膜を設ける工程と、
前記第４の絶縁膜の表面上に前記第１の絶縁膜および前記第２の絶縁膜を設ける工程と、
前記配線および前記ダミー配線に連続するように、前記第４の絶縁膜、ならびに前記第４の絶縁膜上の前記第１の絶縁膜および前記第２の絶縁膜を貫通して配線用凹部およびダミー配線用凹部をそれぞれ形成する工程と、
前記第４の絶縁膜上の前記第２の絶縁膜の表面上、ならびに前記第４の絶縁膜から前記第２の絶縁膜にかけて形成された前記配線用凹部および前記ダミー配線用凹部のそれぞれの内側に導電材料を設ける工程と、
前記第４の絶縁膜上の前記第２の絶縁膜の表面上の前記導電材料を研磨して除去することにより、前記導電材料を前記配線用凹部の内側に残して配線を形成するとともに、前記導電材料を前記ダミー配線用凹部の内側に残して前記配線の形成領域から所定の範囲内でダミー配線を形成する工程と、
をさらに１回以上行うことを特徴とする請求項２２に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236972A JP4005873B2 (ja) | 2002-08-15 | 2002-08-15 | 半導体装置 |
| US10/640,004 US7042099B2 (en) | 2002-08-15 | 2003-08-14 | Semiconductor device containing a dummy wire |
| TW092122354A TWI233143B (en) | 2002-08-15 | 2003-08-14 | Semiconductor device and its manufacturing method |
| CNB031536174A CN1292477C (zh) | 2002-08-15 | 2003-08-15 | 半导体器件及其制造方法 |
| US11/370,050 US7521350B2 (en) | 2002-08-15 | 2006-03-08 | Manufacturing method of a semiconductor device |
| US12/412,811 US8174125B2 (en) | 2002-08-15 | 2009-03-27 | Manufacturing method of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236972A JP4005873B2 (ja) | 2002-08-15 | 2002-08-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079732A true JP2004079732A (ja) | 2004-03-11 |
| JP4005873B2 JP4005873B2 (ja) | 2007-11-14 |
Family
ID=32020933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236972A Expired - Fee Related JP4005873B2 (ja) | 2002-08-15 | 2002-08-15 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7042099B2 (ja) |
| JP (1) | JP4005873B2 (ja) |
| CN (1) | CN1292477C (ja) |
| TW (1) | TWI233143B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332344A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006351878A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPWO2005096364A1 (ja) * | 2004-03-31 | 2008-02-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2008166422A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | 半導体装置 |
| JP2008294135A (ja) * | 2007-05-23 | 2008-12-04 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2010153677A (ja) * | 2008-12-26 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置、及び半導体装置の製造方法 |
| JP2010541191A (ja) * | 2007-07-26 | 2010-12-24 | エヌエックスピー ビー ヴィ | 半導体部品中における積層体の補強構造 |
| JP2011139103A (ja) * | 2005-06-16 | 2011-07-14 | Panasonic Corp | 半導体装置 |
| US7998827B2 (en) | 2007-07-20 | 2011-08-16 | Kabushiki Kaisha Toshiba | Method of forming a multi-level interconnect structure by overlay alignment procedures |
| JP2021057400A (ja) * | 2019-09-27 | 2021-04-08 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI233145B (en) | 2002-09-03 | 2005-05-21 | Toshiba Corp | Semiconductor device |
| EP1523043B1 (en) * | 2003-10-06 | 2011-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor and method for manufacturing the same |
| JP4619705B2 (ja) * | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
| US20050253268A1 (en) * | 2004-04-22 | 2005-11-17 | Shao-Ta Hsu | Method and structure for improving adhesion between intermetal dielectric layer and cap layer |
| CN100481378C (zh) * | 2004-05-21 | 2009-04-22 | Jsr株式会社 | 层叠体及半导体装置 |
| US7339272B2 (en) * | 2004-06-14 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with scattering bars adjacent conductive lines |
| JP4813035B2 (ja) * | 2004-10-01 | 2011-11-09 | 新光電気工業株式会社 | 貫通電極付基板の製造方法 |
| US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
| US8624346B2 (en) | 2005-10-11 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
| US7646078B2 (en) * | 2007-01-17 | 2010-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die saw crack stopper |
| US8207589B2 (en) * | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
| JP2008205122A (ja) | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7952167B2 (en) * | 2007-04-27 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line layout design |
| US8125052B2 (en) * | 2007-05-14 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure with improved cracking protection |
| KR100881200B1 (ko) * | 2007-07-30 | 2009-02-05 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7687859B2 (en) * | 2007-09-07 | 2010-03-30 | Infineon Technologies Ag | Electronic circuit and method of manufacturing an electronic circuit |
| US8643147B2 (en) * | 2007-11-01 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with improved cracking protection and reduced problems |
| US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
| US7906836B2 (en) | 2008-11-14 | 2011-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat spreader structures in scribe lines |
| US8368180B2 (en) * | 2009-02-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line metal structure |
| US8779592B2 (en) * | 2012-05-01 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via-free interconnect structure with self-aligned metal line interconnections |
| JP2015060918A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社東芝 | 半導体装置 |
| JP6257261B2 (ja) * | 2013-10-21 | 2018-01-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR102167618B1 (ko) * | 2013-11-27 | 2020-10-19 | 삼성전자주식회사 | 배선 형성 방법 |
| US9418877B2 (en) * | 2014-05-05 | 2016-08-16 | Qualcomm Incorporated | Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers |
| CN105280568A (zh) * | 2014-06-11 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 密封环结构及其制作方法 |
| KR102344320B1 (ko) * | 2017-08-11 | 2021-12-28 | 삼성전자주식회사 | 더미 콘택을 갖는 반도체 소자 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514069A (en) * | 1993-12-22 | 1996-05-07 | Baxter International Inc. | Stress-bearing umbilicus for a compact centrifuge |
| US5625232A (en) * | 1994-07-15 | 1997-04-29 | Texas Instruments Incorporated | Reliability of metal leads in high speed LSI semiconductors using dummy vias |
| JPH09260492A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| US5854125A (en) * | 1997-02-24 | 1998-12-29 | Vlsi Technology, Inc. | Dummy fill patterns to improve interconnect planarity |
| US6351039B1 (en) * | 1997-05-28 | 2002-02-26 | Texas Instruments Incorporated | Integrated circuit dielectric and method |
| JP3690565B2 (ja) * | 1998-06-26 | 2005-08-31 | 富士通株式会社 | 積層構造、配線構造、その製造方法、及び半導体装置 |
| US6037668A (en) | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
| JP2000269215A (ja) | 1999-03-17 | 2000-09-29 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000286263A (ja) * | 1999-03-29 | 2000-10-13 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001168093A (ja) | 1999-12-09 | 2001-06-22 | Sharp Corp | 半導体装置 |
| JP2001196372A (ja) | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2001217248A (ja) * | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置の配線形成方法 |
| JP2001313293A (ja) * | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置 |
| JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP3920590B2 (ja) * | 2000-06-19 | 2007-05-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2002118235A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置、半導体製造方法、および半導体製造用マスク |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| JP3479052B2 (ja) * | 2001-04-23 | 2003-12-15 | 沖電気工業株式会社 | 半導体装置のダミー配置判定方法 |
| JP3790469B2 (ja) * | 2001-12-21 | 2006-06-28 | 富士通株式会社 | 半導体装置 |
| US6815787B1 (en) * | 2002-01-08 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Grid metal design for large density CMOS image sensor |
| US7042095B2 (en) * | 2002-03-29 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device including an interconnect having copper as a main component |
| JP2003303824A (ja) | 2002-04-12 | 2003-10-24 | Sony Corp | 半導体装置の製造方法 |
| JP3536104B2 (ja) * | 2002-04-26 | 2004-06-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3615205B2 (ja) * | 2002-07-01 | 2005-02-02 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US6617690B1 (en) * | 2002-08-14 | 2003-09-09 | Ibm Corporation | Interconnect structures containing stress adjustment cap layer |
| US6972209B2 (en) * | 2002-11-27 | 2005-12-06 | International Business Machines Corporation | Stacked via-stud with improved reliability in copper metallurgy |
| US6764919B2 (en) * | 2002-12-20 | 2004-07-20 | Motorola, Inc. | Method for providing a dummy feature and structure thereof |
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| JP4037770B2 (ja) * | 2003-02-10 | 2008-01-23 | 株式会社東芝 | 半導体装置の製造方法 |
| US6849549B1 (en) * | 2003-12-04 | 2005-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming dummy structures for improved CMP and reduced capacitance |
-
2002
- 2002-08-15 JP JP2002236972A patent/JP4005873B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-14 US US10/640,004 patent/US7042099B2/en not_active Expired - Lifetime
- 2003-08-14 TW TW092122354A patent/TWI233143B/zh not_active IP Right Cessation
- 2003-08-15 CN CNB031536174A patent/CN1292477C/zh not_active Expired - Fee Related
-
2006
- 2006-03-08 US US11/370,050 patent/US7521350B2/en not_active Expired - Fee Related
-
2009
- 2009-03-27 US US12/412,811 patent/US8174125B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005096364A1 (ja) * | 2004-03-31 | 2008-02-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2006332344A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4675159B2 (ja) * | 2005-05-26 | 2011-04-20 | パナソニック株式会社 | 半導体装置 |
| JP2006351878A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2011139103A (ja) * | 2005-06-16 | 2011-07-14 | Panasonic Corp | 半導体装置 |
| JP2008166422A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | 半導体装置 |
| JP2008294135A (ja) * | 2007-05-23 | 2008-12-04 | Sharp Corp | 半導体装置およびその製造方法 |
| US7998827B2 (en) | 2007-07-20 | 2011-08-16 | Kabushiki Kaisha Toshiba | Method of forming a multi-level interconnect structure by overlay alignment procedures |
| JP2010541191A (ja) * | 2007-07-26 | 2010-12-24 | エヌエックスピー ビー ヴィ | 半導体部品中における積層体の補強構造 |
| JP2010153677A (ja) * | 2008-12-26 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置、及び半導体装置の製造方法 |
| JP2021057400A (ja) * | 2019-09-27 | 2021-04-08 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP7381276B2 (ja) | 2019-09-27 | 2023-11-15 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090184415A1 (en) | 2009-07-23 |
| CN1484304A (zh) | 2004-03-24 |
| US8174125B2 (en) | 2012-05-08 |
| TW200416777A (en) | 2004-09-01 |
| TWI233143B (en) | 2005-05-21 |
| JP4005873B2 (ja) | 2007-11-14 |
| US20060151888A1 (en) | 2006-07-13 |
| US7042099B2 (en) | 2006-05-09 |
| US20040119164A1 (en) | 2004-06-24 |
| CN1292477C (zh) | 2006-12-27 |
| US7521350B2 (en) | 2009-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4005873B2 (ja) | 半導体装置 | |
| JP5106933B2 (ja) | 半導体装置 | |
| JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7517792B2 (en) | Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof | |
| JP2007035955A (ja) | 半導体装置およびその製造方法 | |
| JPWO2006046487A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007059434A (ja) | 半導体装置の製造方法 | |
| KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5400355B2 (ja) | 半導体装置 | |
| JP2007019258A (ja) | 半導体装置 | |
| US20070080463A1 (en) | Semiconductor device and method of fabricating the same | |
| JP3715626B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010123586A (ja) | 半導体装置、半導体装置の製造方法 | |
| JP3762732B2 (ja) | 半導体装置の製造方法 | |
| JP3657576B2 (ja) | 半導体装置の製造方法 | |
| JP2009026866A (ja) | 半導体装置及びその製造方法 | |
| TWI285938B (en) | Semiconductor device | |
| JP2004247337A (ja) | 半導体装置及びその製造方法 | |
| JP2008103575A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007005628A (ja) | 配線構造およびその製造方法 | |
| JP2003023073A (ja) | 半導体装置およびその製造方法 | |
| JP2006294770A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006344626A (ja) | 半導体装置の製造方法およびデバイス形成基板および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070824 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4005873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |