JP2001217248A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JP2001217248A JP2001217248A JP2000028393A JP2000028393A JP2001217248A JP 2001217248 A JP2001217248 A JP 2001217248A JP 2000028393 A JP2000028393 A JP 2000028393A JP 2000028393 A JP2000028393 A JP 2000028393A JP 2001217248 A JP2001217248 A JP 2001217248A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- groove
- film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】半導体装置の溝配線を化学機械研磨（ＣＭＰ）
法で形成する際の広幅配線溝のデッシングを抑制する。 【解決手段】半導体基板１上の絶縁膜２に小幅配線溝３
ａと広幅配線溝５ａを形成すると同時に広幅配線溝５ａ
の中央部に所定の幅のスリット溝パターン５ｂを設けた
後、バリアメタル膜１１、めっきシード膜１２を順次形
成し、次いで電気めっきによって銅めっき膜１３を絶縁
膜２上に堆積した後、絶縁膜２の表面が露出するまで銅
めっき膜１３を研磨して小幅溝配線１４および広幅溝配
線１５を形成する。スリット溝パターン５ｂにより広幅
配線溝中央部領域の銅めっき膜１３の厚さが増加し、Ｃ
ＭＰ研磨における広幅溝配線１５中央部領域の銅めき膜
１３の膜減り（デッシング）が抑制できる。
法で形成する際の広幅配線溝のデッシングを抑制する。 【解決手段】半導体基板１上の絶縁膜２に小幅配線溝３
ａと広幅配線溝５ａを形成すると同時に広幅配線溝５ａ
の中央部に所定の幅のスリット溝パターン５ｂを設けた
後、バリアメタル膜１１、めっきシード膜１２を順次形
成し、次いで電気めっきによって銅めっき膜１３を絶縁
膜２上に堆積した後、絶縁膜２の表面が露出するまで銅
めっき膜１３を研磨して小幅溝配線１４および広幅溝配
線１５を形成する。スリット溝パターン５ｂにより広幅
配線溝中央部領域の銅めっき膜１３の厚さが増加し、Ｃ
ＭＰ研磨における広幅溝配線１５中央部領域の銅めき膜
１３の膜減り（デッシング）が抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の配線形
成方法に関し、特に広幅配線と小幅配線が溝配線として
隣接して形成される場合の幅広配線の化学機械研磨（Ｃ
ｈｅｍｉｃａｌ―Ｍｅｃｈａｎｉｃａｌ―Ｐｏｌｉｓ
ｈ，以下、ＣＭＰという）法によるデイッシングや小幅
配線密度が高い領域のエロージョンを低減した半導体装
置の配線形成方法に関するものである。
成方法に関し、特に広幅配線と小幅配線が溝配線として
隣接して形成される場合の幅広配線の化学機械研磨（Ｃ
ｈｅｍｉｃａｌ―Ｍｅｃｈａｎｉｃａｌ―Ｐｏｌｉｓ
ｈ，以下、ＣＭＰという）法によるデイッシングや小幅
配線密度が高い領域のエロージョンを低減した半導体装
置の配線形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化によりその内部配
線の微細化技術の開発が重要な課題となっている。配線
の微細化の方法の一つとして、半導体基板上の絶縁膜に
溝を形成し、その溝に導電体層を埋め込む技術、所謂溝
配線技術が検討されている。
線の微細化技術の開発が重要な課題となっている。配線
の微細化の方法の一つとして、半導体基板上の絶縁膜に
溝を形成し、その溝に導電体層を埋め込む技術、所謂溝
配線技術が検討されている。
【０００３】この溝配線技術の例を図７を参照して説明
する。まず、図７（ａ）に示すように、あらかじめ素子
（図示せず）が形成された半導体基板１上に二酸化シリ
コン（ＳｉＯ2）膜のような絶縁膜２を形成した後、こ
の絶縁膜２に、通常の露光法・異方性ドライエッチング
法により、小幅配線溝３と広幅配線溝５を形成する。広
幅配線溝５はパッド形成用等に使用される溝である。小
幅配線溝３の幅は例えば０．２〜０．５μｍ、深さは
０．５μｍである。また、パッド形成用の広幅配線溝５
は、例えば正方形状の平面形状を有し、その一辺の大き
さは１００μｍ、深さは０．５μｍである。
する。まず、図７（ａ）に示すように、あらかじめ素子
（図示せず）が形成された半導体基板１上に二酸化シリ
コン（ＳｉＯ2）膜のような絶縁膜２を形成した後、こ
の絶縁膜２に、通常の露光法・異方性ドライエッチング
法により、小幅配線溝３と広幅配線溝５を形成する。広
幅配線溝５はパッド形成用等に使用される溝である。小
幅配線溝３の幅は例えば０．２〜０．５μｍ、深さは
０．５μｍである。また、パッド形成用の広幅配線溝５
は、例えば正方形状の平面形状を有し、その一辺の大き
さは１００μｍ、深さは０．５μｍである。
【０００４】次に、絶縁膜２上に図７（ｂ）に示すよう
に、高真空中において全面にＤＣマグネトロンスパッタ
リング法によりＴｉ膜６およびＴｉＮ膜７を順次形成
し、下地のバリアメタル膜を形成する。続いて、高真空
中において全面にＤＣマグネトロンスパッタリング法に
より、配線材料として、例えばＡ１―０．５％Ｃｕから
なるＡｌ合金膜８を形成し、高真空に排気された高圧リ
フロー炉内で半導体基板１をＡｌ合金の融点付近まで加
熱してＡｌ合金膜８を溶融ないし軟化させ、この状態で
高圧リフロー炉内に例えばアルゴン（Ａｒ）などの不活
性ガスを高圧で導入することにより、小幅配線溝３およ
び広幅配線溝５の内部にＡｌ合金膜８を完全に充填す
る。
に、高真空中において全面にＤＣマグネトロンスパッタ
リング法によりＴｉ膜６およびＴｉＮ膜７を順次形成
し、下地のバリアメタル膜を形成する。続いて、高真空
中において全面にＤＣマグネトロンスパッタリング法に
より、配線材料として、例えばＡ１―０．５％Ｃｕから
なるＡｌ合金膜８を形成し、高真空に排気された高圧リ
フロー炉内で半導体基板１をＡｌ合金の融点付近まで加
熱してＡｌ合金膜８を溶融ないし軟化させ、この状態で
高圧リフロー炉内に例えばアルゴン（Ａｒ）などの不活
性ガスを高圧で導入することにより、小幅配線溝３およ
び広幅配線溝５の内部にＡｌ合金膜８を完全に充填す
る。
【０００５】この後、ＣＭＰ研磨により、絶縁膜２の表
面が露出するまでＡｌ合金膜８およびバリアメタル膜を
研磨し、小幅配線溝３および広幅配線溝５部分以外の部
分に形成されたＡｌ合金膜８およびバリアメタル膜（Ｔ
ｉＮ膜７／Ｔｉ膜６）を除去する。これにより、図７
（ｃ）に示すように、小幅配線溝３および広幅配線溝５
の内部に、それぞれ溝配線９および１０が形成される。
面が露出するまでＡｌ合金膜８およびバリアメタル膜を
研磨し、小幅配線溝３および広幅配線溝５部分以外の部
分に形成されたＡｌ合金膜８およびバリアメタル膜（Ｔ
ｉＮ膜７／Ｔｉ膜６）を除去する。これにより、図７
（ｃ）に示すように、小幅配線溝３および広幅配線溝５
の内部に、それぞれ溝配線９および１０が形成される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
従来の溝配線の形成方法には、次のような問題があっ
た。即ち、従来の溝配線の形成方法では、小幅配線溝３
および広幅配線溝５の部分以外の部分に形成されたＡｌ
合金膜８をＣＭＰ研磨して溝配線９および１０を形成す
る際に、広幅配線溝５の溝配線１０部分では、中央部の
表面が周辺部の表面よりも低くなる、所謂ディッシング
の問題が生じ、ＣＭＰ研磨工程に引き続き行われる平坦
化や、組み立て工程でのワイヤーボンデイングに大きな
支障をきたすという問題があった。また、上記の従来技
術では、小幅溝配線領域が広範囲に続く場合にも、小幅
溝配線領域でＣＭＰ研磨時にエロージョンが生じやすい
問題があった。
従来の溝配線の形成方法には、次のような問題があっ
た。即ち、従来の溝配線の形成方法では、小幅配線溝３
および広幅配線溝５の部分以外の部分に形成されたＡｌ
合金膜８をＣＭＰ研磨して溝配線９および１０を形成す
る際に、広幅配線溝５の溝配線１０部分では、中央部の
表面が周辺部の表面よりも低くなる、所謂ディッシング
の問題が生じ、ＣＭＰ研磨工程に引き続き行われる平坦
化や、組み立て工程でのワイヤーボンデイングに大きな
支障をきたすという問題があった。また、上記の従来技
術では、小幅溝配線領域が広範囲に続く場合にも、小幅
溝配線領域でＣＭＰ研磨時にエロージョンが生じやすい
問題があった。
【０００７】上記のＣＭＰ研磨工程における幅広配線の
デッシングの問題を解決する方法が特開平１１―１６５
２５３号公報に開示されている。本技術では、小幅溝と
広幅溝に埋め込み配線を形成する際に、バリアメタル層
（ＴｉＮ膜）形成し、Ｃｕ膜を堆積した後、Ｃｕ膜をリ
フローする。次いで、銅イオンを含むスラリーでＣＭＰ
研磨を行う。その後Ｃｕ膜に負電圧を加えてＣＭＰ研磨
を行い、幅広溝におけるＣｕ膜のデッシングを防止して
いる。Ｃｕ膜に銅イオンを含むスラリーでＣＭＰ研磨し
た場合、デッシングが生じたＣｕ膜表面にはＣｕ膜が電
気めっきされるために、デッシングした箇所のＣｕ膜が
ある程度の厚さに補強される効果が得られている。
デッシングの問題を解決する方法が特開平１１―１６５
２５３号公報に開示されている。本技術では、小幅溝と
広幅溝に埋め込み配線を形成する際に、バリアメタル層
（ＴｉＮ膜）形成し、Ｃｕ膜を堆積した後、Ｃｕ膜をリ
フローする。次いで、銅イオンを含むスラリーでＣＭＰ
研磨を行う。その後Ｃｕ膜に負電圧を加えてＣＭＰ研磨
を行い、幅広溝におけるＣｕ膜のデッシングを防止して
いる。Ｃｕ膜に銅イオンを含むスラリーでＣＭＰ研磨し
た場合、デッシングが生じたＣｕ膜表面にはＣｕ膜が電
気めっきされるために、デッシングした箇所のＣｕ膜が
ある程度の厚さに補強される効果が得られている。
【０００８】しかしながら、この技術においては、ＣＭ
Ｐ研磨しながらＣｕ膜が電気めっきされることになり、
電気めっきで析出したＣｕ膜中に研磨剤が混入される問
題や電気めっきで析出するＣｕ膜厚の制御が難しい問題
がある。
Ｐ研磨しながらＣｕ膜が電気めっきされることになり、
電気めっきで析出したＣｕ膜中に研磨剤が混入される問
題や電気めっきで析出するＣｕ膜厚の制御が難しい問題
がある。
【０００９】したがって、本発明の目的は、配線を埋め
込み配線技術を用いて形成した場合に、配線のパッドま
たは配線のうち幅を広くする必要のある部分が、ＣＭＰ
研磨によるディッシングや配線の密集する領域のエロー
ジョン発生を抑制し、かつ、高い製造歩留まりで製造す
ることができる半導体装置の配線形成方法を提供するこ
とにある。
込み配線技術を用いて形成した場合に、配線のパッドま
たは配線のうち幅を広くする必要のある部分が、ＣＭＰ
研磨によるディッシングや配線の密集する領域のエロー
ジョン発生を抑制し、かつ、高い製造歩留まりで製造す
ることができる半導体装置の配線形成方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明の第１の構成は、
半導体基板上の絶縁膜に第1の配線溝と該第１の配線溝
よりも幅広の第２の配線溝を形成した後、電気めっきに
よって導電体層を前記第１および第２の配線溝を含む前
記絶縁膜上に堆積し、次いで化学機械研磨法で前記絶縁
膜の表面が露出するまで前記導電体層を研磨して前記第
１および第２の配線溝に前記導電体層を残し前記絶縁膜
表面に溝配線を形成する半導体装置の配線形成方法にお
いて、前記第１および第２の配線溝形成と同時に前記第
２の配線溝の中央部に所定の幅のスリット溝パターンが
設けられ、前記導電体層を前記第１の配線溝、前記第２
の配線溝および前記スリット溝パターンを含む前記絶縁
膜上に堆積することを特徴とする。
半導体基板上の絶縁膜に第1の配線溝と該第１の配線溝
よりも幅広の第２の配線溝を形成した後、電気めっきに
よって導電体層を前記第１および第２の配線溝を含む前
記絶縁膜上に堆積し、次いで化学機械研磨法で前記絶縁
膜の表面が露出するまで前記導電体層を研磨して前記第
１および第２の配線溝に前記導電体層を残し前記絶縁膜
表面に溝配線を形成する半導体装置の配線形成方法にお
いて、前記第１および第２の配線溝形成と同時に前記第
２の配線溝の中央部に所定の幅のスリット溝パターンが
設けられ、前記導電体層を前記第１の配線溝、前記第２
の配線溝および前記スリット溝パターンを含む前記絶縁
膜上に堆積することを特徴とする。
【００１１】本発明の第２の構成は、半導体基板上の絶
縁膜に第1の配線溝と該第１の配線溝よりも幅広の第２
の配線溝幅を形成した後、電気めっきによって導電体層
を前記第１および第２の配線溝を含む前記絶縁膜上に堆
積し、次いで化学機械研磨法で前記絶縁膜の表面が露出
するまで前記導電体層を研磨して前記第１および第２の
配線溝に前記導電体層を残し前記絶縁膜表面に溝配線を
形成する半導体装置の配線形成方法において、前記第１
および第２の配線溝を形成する前に該第２の配線溝形成
領域の中央部領域に前記第１の配線溝よりも深い溝パタ
ーンを設けることを特徴とする。
縁膜に第1の配線溝と該第１の配線溝よりも幅広の第２
の配線溝幅を形成した後、電気めっきによって導電体層
を前記第１および第２の配線溝を含む前記絶縁膜上に堆
積し、次いで化学機械研磨法で前記絶縁膜の表面が露出
するまで前記導電体層を研磨して前記第１および第２の
配線溝に前記導電体層を残し前記絶縁膜表面に溝配線を
形成する半導体装置の配線形成方法において、前記第１
および第２の配線溝を形成する前に該第２の配線溝形成
領域の中央部領域に前記第１の配線溝よりも深い溝パタ
ーンを設けることを特徴とする。
【００１２】上記の第２の構成において、前記第１およ
び第２の配線溝は、前記溝パターンを含む前記絶縁膜上
に有機塗布膜を堆積後プラズマエッチングで形成するこ
とができる。この有機塗布膜を堆積することにより半導
体基板表面が平坦化し、次の配線溝の形成を精度よく行
うことができる。
び第２の配線溝は、前記溝パターンを含む前記絶縁膜上
に有機塗布膜を堆積後プラズマエッチングで形成するこ
とができる。この有機塗布膜を堆積することにより半導
体基板表面が平坦化し、次の配線溝の形成を精度よく行
うことができる。
【００１３】本発明の第３の構成は、半導体基板上の絶
縁膜表面の所定の領域に第１の配線溝を形成した後、電
気めっきによって導電体層を前記第１の配線溝を含む前
記絶縁膜上に堆積し、次いで化学機械研磨法で前記絶縁
膜の表面が露出するまで前記導電体層を研磨して前記第
１の配線溝に前記導電体層を残し前記絶縁膜表面に溝配
線を形成する半導体装置の配線形成方法において、前記
絶縁膜表面の前記溝配線密度の粗の領域の前記溝配線を
形成しない空き領域に前記第１の配線溝形成と同時に所
定の長さと幅および間隔の複数の配線溝からなるダミー
配線溝領域を千鳥状に配設し、前記第１の配線溝および
前記ダミー配線溝領域の前記配線溝を含む前記絶縁膜上
に前記導電体層を堆積した後、前記化学機械研磨法で前
記絶縁膜の表面が露出するまで前記導電体層を研磨する
ことを特徴とする。
縁膜表面の所定の領域に第１の配線溝を形成した後、電
気めっきによって導電体層を前記第１の配線溝を含む前
記絶縁膜上に堆積し、次いで化学機械研磨法で前記絶縁
膜の表面が露出するまで前記導電体層を研磨して前記第
１の配線溝に前記導電体層を残し前記絶縁膜表面に溝配
線を形成する半導体装置の配線形成方法において、前記
絶縁膜表面の前記溝配線密度の粗の領域の前記溝配線を
形成しない空き領域に前記第１の配線溝形成と同時に所
定の長さと幅および間隔の複数の配線溝からなるダミー
配線溝領域を千鳥状に配設し、前記第１の配線溝および
前記ダミー配線溝領域の前記配線溝を含む前記絶縁膜上
に前記導電体層を堆積した後、前記化学機械研磨法で前
記絶縁膜の表面が露出するまで前記導電体層を研磨する
ことを特徴とする。
【００１４】上記本発明の第１から第３の構成におい
て、前記電気めっきに硫酸銅めっき液を使用することが
できる。硫酸銅めっき液には、硫酸銅（ＣｕＳＯ4）、
硫酸（Ｈ2ＳＯ4）、塩化ナトリウムおよび有機添加剤を
含むめっき液を使用でき、有機添加剤は微細な配線溝に
は侵入し難く、該配線溝外のめっき面に優先的に吸着し
て配線溝内に銅めっきを厚く析出させる作用を有する。
て、前記電気めっきに硫酸銅めっき液を使用することが
できる。硫酸銅めっき液には、硫酸銅（ＣｕＳＯ4）、
硫酸（Ｈ2ＳＯ4）、塩化ナトリウムおよび有機添加剤を
含むめっき液を使用でき、有機添加剤は微細な配線溝に
は侵入し難く、該配線溝外のめっき面に優先的に吸着し
て配線溝内に銅めっきを厚く析出させる作用を有する。
【００１５】本発明では、アスペクト比の高い溝程、め
っきが成長しやすく、膜厚が厚くなる。特にパターンが
密集した領域ではめっき（銅）が厚く形成されるため
に、パターンが密集部のＣＭＰ研磨におけるエロージョ
ンを抑制できる。また、幅広溝配線でもその中央部にス
リット溝パターンを設けることによってその中央部のめ
っき膜厚を厚く形成できるために、ＣＭＰ研磨における
ディッシングによる配線膜厚の減少を抑制することがで
きる。
っきが成長しやすく、膜厚が厚くなる。特にパターンが
密集した領域ではめっき（銅）が厚く形成されるため
に、パターンが密集部のＣＭＰ研磨におけるエロージョ
ンを抑制できる。また、幅広溝配線でもその中央部にス
リット溝パターンを設けることによってその中央部のめ
っき膜厚を厚く形成できるために、ＣＭＰ研磨における
ディッシングによる配線膜厚の減少を抑制することがで
きる。
【００１６】
【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１７】図１は本発明の半導体装置の製造方法の第
１の実施の形態を説明するための工程順に示した基板要
部の断面図である。まず、図１（ａ）のように、あらか
じめ素子（図示せず）が形成された半導体基板１上に二
酸化シリコン（ＳｉＯ2）膜のような絶縁膜２を形成し
た後、絶縁膜２に、通常の露光法・異方性ドライエッチ
ング法（化学増幅型レジストをマスク（表示していな
い）としてＣＦ4／Ｏ2／Ａｒの混合ガスのプラズマガス
を使用）により小幅配線溝３ａ（溝幅／スペース＝０．
２μｍ／０．２μｍ、深さ０．５μｍ）と広幅配線溝５
ａ（例えば、幅２０μｍ、深さ０．５μｍ）を形成す
る。広幅配線溝５ａの中央部の所定の領域にはスリット
パターン５ｂ（例えば、溝幅／スペース＝０．２μｍ／
０．２μｍ）を同時に形成する。
１の実施の形態を説明するための工程順に示した基板要
部の断面図である。まず、図１（ａ）のように、あらか
じめ素子（図示せず）が形成された半導体基板１上に二
酸化シリコン（ＳｉＯ2）膜のような絶縁膜２を形成し
た後、絶縁膜２に、通常の露光法・異方性ドライエッチ
ング法（化学増幅型レジストをマスク（表示していな
い）としてＣＦ4／Ｏ2／Ａｒの混合ガスのプラズマガス
を使用）により小幅配線溝３ａ（溝幅／スペース＝０．
２μｍ／０．２μｍ、深さ０．５μｍ）と広幅配線溝５
ａ（例えば、幅２０μｍ、深さ０．５μｍ）を形成す
る。広幅配線溝５ａの中央部の所定の領域にはスリット
パターン５ｂ（例えば、溝幅／スペース＝０．２μｍ／
０．２μｍ）を同時に形成する。
【００１８】次に、Ｔａ，ＴａＮ，Ｔａ／ＴａＮ積層膜
（ＴａＮが下層）やＴｉＮ等のバリアメタル膜１１をス
パッタ法で約５０ｎｍの膜厚で形成した後、連続してＣ
ｕ，Ａｇ，Ａｕ，Ｎｉ等の金属からなるめっきシード１
２を約１００ｎｍの膜厚に形成する。めっきシード膜１
２は、バリアメタル膜１１上に電気めっきしやすくする
ために使用される。
（ＴａＮが下層）やＴｉＮ等のバリアメタル膜１１をス
パッタ法で約５０ｎｍの膜厚で形成した後、連続してＣ
ｕ，Ａｇ，Ａｕ，Ｎｉ等の金属からなるめっきシード１
２を約１００ｎｍの膜厚に形成する。めっきシード膜１
２は、バリアメタル膜１１上に電気めっきしやすくする
ために使用される。
【００１９】この上に硫酸銅めっき液を使用して電気め
っきし、銅めっき膜１３を堆積する。硫酸銅めっき液と
しては、硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ）：１００〜２０
０ｇ／ｌ、硫酸（Ｈ2ＳＯ4）：５０〜１００ｇ／ｌ、塩
化ナトリウム（ＮａＣｌ）：５０〜１００ｍｇ／ｌに有
機添加剤を添加しためっき液が使用でき、液温２０〜３
０℃でカソード電流密度５〜２０ｍＡ／ｃｍ2の条件で
めっきされる。例えば電流密度１０ｍＡ／ｃｍ2でめっ
きした場合には、平均で１分間当たり０．２２μｍの厚
さで銅めっきされる。硫酸銅めっき液中の有機添加剤は
微小溝に優先的に銅めっきされる作用を有している。即
ち、有機添加剤は微小溝には侵入し難く溝以外の基板表
面へ銅めっき析出を抑制する働きがあり、微小溝表面の
銅めっき厚をより厚く形成できる。例えば、溝のない部
分に約５００ｎｍの厚の銅めっき膜１３を析出させた場
合に、小幅配線溝３ａおよびスリットパターン５ｂ上に
は約６００ｎｍの銅めっき膜１３を堆積できた（図１
（ｂ））。
っきし、銅めっき膜１３を堆積する。硫酸銅めっき液と
しては、硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ）：１００〜２０
０ｇ／ｌ、硫酸（Ｈ2ＳＯ4）：５０〜１００ｇ／ｌ、塩
化ナトリウム（ＮａＣｌ）：５０〜１００ｍｇ／ｌに有
機添加剤を添加しためっき液が使用でき、液温２０〜３
０℃でカソード電流密度５〜２０ｍＡ／ｃｍ2の条件で
めっきされる。例えば電流密度１０ｍＡ／ｃｍ2でめっ
きした場合には、平均で１分間当たり０．２２μｍの厚
さで銅めっきされる。硫酸銅めっき液中の有機添加剤は
微小溝に優先的に銅めっきされる作用を有している。即
ち、有機添加剤は微小溝には侵入し難く溝以外の基板表
面へ銅めっき析出を抑制する働きがあり、微小溝表面の
銅めっき厚をより厚く形成できる。例えば、溝のない部
分に約５００ｎｍの厚の銅めっき膜１３を析出させた場
合に、小幅配線溝３ａおよびスリットパターン５ｂ上に
は約６００ｎｍの銅めっき膜１３を堆積できた（図１
（ｂ））。
【００２０】次に、図１（ｃ）のように、ＣＭＰ研磨法
により絶縁膜２の表面が露出するまで研磨して、溝内部
以外の銅めっき膜１３、バリアメタル膜１１およびめっ
きシード膜１２を除去して小幅溝配線１４および広幅溝
配線１５を形成する。広幅溝配線１５の中央領域にはス
リット配線パターン１５ａが同時に形成される。
により絶縁膜２の表面が露出するまで研磨して、溝内部
以外の銅めっき膜１３、バリアメタル膜１１およびめっ
きシード膜１２を除去して小幅溝配線１４および広幅溝
配線１５を形成する。広幅溝配線１５の中央領域にはス
リット配線パターン１５ａが同時に形成される。
【００２１】この研磨では、図１（ｂ）のように、広幅
配線溝５ａの中央領域の銅めっき膜１３が、小幅配線溝
上の銅めっき膜の厚さと同程度に盛り上がっているた
め、ＣＭＰ研磨で不要な銅めっき膜やバリアメタル膜が
十分除去された時でも、広幅配線溝５ａの中央領域が大
きく膜減りすることも無く、配線抵抗の大幅な上昇が防
止される。また、上層にさらに絶縁膜を形成し、バイア
ホールを形成する場合にも下層表面の平坦化がすぐれて
いるために、下層の広幅配線上の絶縁膜が厚すぎて、広
幅配線に接続するためのバイアホールの形成不良が発生
することも防止される。
配線溝５ａの中央領域の銅めっき膜１３が、小幅配線溝
上の銅めっき膜の厚さと同程度に盛り上がっているた
め、ＣＭＰ研磨で不要な銅めっき膜やバリアメタル膜が
十分除去された時でも、広幅配線溝５ａの中央領域が大
きく膜減りすることも無く、配線抵抗の大幅な上昇が防
止される。また、上層にさらに絶縁膜を形成し、バイア
ホールを形成する場合にも下層表面の平坦化がすぐれて
いるために、下層の広幅配線上の絶縁膜が厚すぎて、広
幅配線に接続するためのバイアホールの形成不良が発生
することも防止される。
【００２２】図１の広幅配線溝５ａの中央部に設けるス
リット溝パターン５ｂのパターン形状の平面図を図２に
示す。図２における符号２００は広幅配線溝部を示し、
また符号２ａは絶縁膜表面を示す。
リット溝パターン５ｂのパターン形状の平面図を図２に
示す。図２における符号２００は広幅配線溝部を示し、
また符号２ａは絶縁膜表面を示す。
【００２３】次に、本発明の第２の実施の形態について
図面を参照して説明する。図３は、本発明の半導体装置
の製造方法の第２の実施の形態を説明するための工程順
に示した基板要部の断面図である。
図面を参照して説明する。図３は、本発明の半導体装置
の製造方法の第２の実施の形態を説明するための工程順
に示した基板要部の断面図である。
【００２４】本実施の形態では、半導体基板上に形成し
た絶縁膜に基板上の配線層と接触を図るためのバイアホ
ールを形成し、さらに該絶縁膜に小幅溝配線と広幅溝配
線を形成する場合に、広幅溝配線のＣＭＰ研磨における
デッシングを防止するとともに、上記の第１の実施の形
態よりも広幅溝配線の電気抵抗増加を抑制する場合であ
る。
た絶縁膜に基板上の配線層と接触を図るためのバイアホ
ールを形成し、さらに該絶縁膜に小幅溝配線と広幅溝配
線を形成する場合に、広幅溝配線のＣＭＰ研磨における
デッシングを防止するとともに、上記の第１の実施の形
態よりも広幅溝配線の電気抵抗増加を抑制する場合であ
る。
【００２５】まず、図３（ａ）のように、半導体基板１
上に所定の厚さのＳｉＯ2からなる絶縁膜を形成した
後、その表面に配線１６を形成し、さらにＳｉＯ2から
なる絶縁膜を堆積して表面を平坦化する。なお、図３
（ａ）の符号２は絶縁膜を示し、符号１００は小幅溝配
線形成領域を示す。
上に所定の厚さのＳｉＯ2からなる絶縁膜を形成した
後、その表面に配線１６を形成し、さらにＳｉＯ2から
なる絶縁膜を堆積して表面を平坦化する。なお、図３
（ａ）の符号２は絶縁膜を示し、符号１００は小幅溝配
線形成領域を示す。
【００２６】次いで、絶縁膜２に化学増幅型レジストを
マスク（表示していない）としてＣＦ4／Ｏ2／Ａｒの混
合ガスのプラズマガスを使用した異方性ドライエッチン
グで配線１６に貫通する直径約０．２μｍのバイアホー
ル形成用の開口１７を形成する。同時に、絶縁膜２の広
幅溝配線形成領域１０１（幅約２０μｍ）の中央部領域
に溝パターン５ｃ（例えば、溝幅／スペース＝０．２μ
ｍ／０．２μｍ、深さ約１μｍ）を形成する。
マスク（表示していない）としてＣＦ4／Ｏ2／Ａｒの混
合ガスのプラズマガスを使用した異方性ドライエッチン
グで配線１６に貫通する直径約０．２μｍのバイアホー
ル形成用の開口１７を形成する。同時に、絶縁膜２の広
幅溝配線形成領域１０１（幅約２０μｍ）の中央部領域
に溝パターン５ｃ（例えば、溝幅／スペース＝０．２μ
ｍ／０．２μｍ、深さ約１μｍ）を形成する。
【００２７】次に図３（ｂ）のように、非感光性の有機
塗布膜１８（反射防止膜ともいう）を開口１７および溝
パターン５ｃ内部を含む基板表面に厚さ約２００ｎｍ塗
布し、次いでこの上にフォトレジスト１９をパターニン
グする。
塗布膜１８（反射防止膜ともいう）を開口１７および溝
パターン５ｃ内部を含む基板表面に厚さ約２００ｎｍ塗
布し、次いでこの上にフォトレジスト１９をパターニン
グする。
【００２８】次にフォトレジスト１９をマスクに基板表
面にある有機塗布膜１８をＣＦ4／Ｏ2／Ａｒの混合プラ
ズマガス（圧力２０ｍｔｏｒｒ、各ガスの流量がそれぞ
れ１５ｓｃｃｍ，１５ｓｃｃｍ，１５０ｓｃｃｍ）でエ
ッチング除去する。さらに、ＣＦ4／Ａｒの混合プラズ
マガス（圧力４００ｍｔｏｒｒ、各ガスの流量がそれぞ
れ１００ｓｃｃｍ，５００ｓｃｃｍ）でフォトレジスト
１９をマスクにエッチングして絶縁膜２と有機塗布膜１
８をエッチングした後、フォトレジスト１９とフォトレ
ジスト１９下の有機塗布膜１８を除去すると、絶縁膜２
には開口１７と共に、小幅配線溝２０、広幅配線溝２１
が形成される。広幅配線溝の中央部領域には溝の高さが
小幅配線溝２０よりも低い溝パターン２１ａが形成され
る。
面にある有機塗布膜１８をＣＦ4／Ｏ2／Ａｒの混合プラ
ズマガス（圧力２０ｍｔｏｒｒ、各ガスの流量がそれぞ
れ１５ｓｃｃｍ，１５ｓｃｃｍ，１５０ｓｃｃｍ）でエ
ッチング除去する。さらに、ＣＦ4／Ａｒの混合プラズ
マガス（圧力４００ｍｔｏｒｒ、各ガスの流量がそれぞ
れ１００ｓｃｃｍ，５００ｓｃｃｍ）でフォトレジスト
１９をマスクにエッチングして絶縁膜２と有機塗布膜１
８をエッチングした後、フォトレジスト１９とフォトレ
ジスト１９下の有機塗布膜１８を除去すると、絶縁膜２
には開口１７と共に、小幅配線溝２０、広幅配線溝２１
が形成される。広幅配線溝の中央部領域には溝の高さが
小幅配線溝２０よりも低い溝パターン２１ａが形成され
る。
【００２９】次に、図３（ｄ）のように、上記の第１の
実施の形態と同様に、Ｔａ，ＴａＮ，Ｔａ／ＴａＮ積層
膜（ＴａＮが下層）やＴｉＮ等のバリアメタル膜１１を
スパッタ法で約５０ｎｍの膜厚で形成した後、連続して
Ｃｕ等の金属からなるめっきシード膜１２を約１００ｎ
ｍの膜厚に形成する。
実施の形態と同様に、Ｔａ，ＴａＮ，Ｔａ／ＴａＮ積層
膜（ＴａＮが下層）やＴｉＮ等のバリアメタル膜１１を
スパッタ法で約５０ｎｍの膜厚で形成した後、連続して
Ｃｕ等の金属からなるめっきシード膜１２を約１００ｎ
ｍの膜厚に形成する。
【００３０】この上に上記の第１の実施の形態と同じ硫
酸銅めっき液を使用して電気めっきし、銅めっき膜１３
を堆積する。
酸銅めっき液を使用して電気めっきし、銅めっき膜１３
を堆積する。
【００３１】次に、図３（ｅ）のように、ＣＭＰ研磨法
により絶縁膜２の表面が露出するまで研磨して、開口１
７および溝内部以外の銅めっき膜１３、バリアメタル膜
１１およびめっきシード膜１２を除去してバイアホール
２２、小幅溝配線２３および広幅溝配線２４を形成す
る。
により絶縁膜２の表面が露出するまで研磨して、開口１
７および溝内部以外の銅めっき膜１３、バリアメタル膜
１１およびめっきシード膜１２を除去してバイアホール
２２、小幅溝配線２３および広幅溝配線２４を形成す
る。
【００３２】この研磨では、図３（ｄ）のように、広幅
配線溝２１の中央領域の銅めっき膜１３が、小幅配線溝
２０上の銅めっき膜の厚さと同程度に盛り上がっている
ため、ＣＭＰ研磨で不要な銅めっき膜やバリアメタル膜
が十分除去された時でも、広幅配線溝２１の中央領域が
大きく膜減りすることも無く、配線抵抗の大幅な上昇が
防止される。また、広幅溝配線２４の表面は連続した形
状であり、上記の第１の実施の形態と比較して広幅溝配
線２４の電気抵抗の増加を抑制できる効果があり、また
上層に形成する配線層との接続もしやすい。
配線溝２１の中央領域の銅めっき膜１３が、小幅配線溝
２０上の銅めっき膜の厚さと同程度に盛り上がっている
ため、ＣＭＰ研磨で不要な銅めっき膜やバリアメタル膜
が十分除去された時でも、広幅配線溝２１の中央領域が
大きく膜減りすることも無く、配線抵抗の大幅な上昇が
防止される。また、広幅溝配線２４の表面は連続した形
状であり、上記の第１の実施の形態と比較して広幅溝配
線２４の電気抵抗の増加を抑制できる効果があり、また
上層に形成する配線層との接続もしやすい。
【００３３】図３（ａ）の広幅配線溝形成領域１０１の
中央領域に設ける溝パターン形状の平面図を図４（ａ）
に示す。図４（ａ）では、溝パターンの形状はストライ
プ状である。その他、図４（ｂ）のような同軸矩形状の
ような溝パターン５ｄや図４（ｃ）のような同軸円状の
溝パターン５ｅを使用できる。図４（ｂ）では矩形状の
溝パターンを使用したが、三角形や五角形以上の多角形
形状の溝パターンでもよい。なお、図４における符号３
００は広幅配線溝部、符号２ａは絶縁膜表面を示す。
中央領域に設ける溝パターン形状の平面図を図４（ａ）
に示す。図４（ａ）では、溝パターンの形状はストライ
プ状である。その他、図４（ｂ）のような同軸矩形状の
ような溝パターン５ｄや図４（ｃ）のような同軸円状の
溝パターン５ｅを使用できる。図４（ｂ）では矩形状の
溝パターンを使用したが、三角形や五角形以上の多角形
形状の溝パターンでもよい。なお、図４における符号３
００は広幅配線溝部、符号２ａは絶縁膜表面を示す。
【００３４】図４（ｂ）や図４（ｃ）の溝パターンは図
４（ａ）のストライプ状溝パターンよりも中心部の溝パ
ターンほど電気めっきを厚く形成でき、ＣＭＰ研磨にお
ける広幅配線溝中央部の膜減り抑制効果が大きい。
４（ａ）のストライプ状溝パターンよりも中心部の溝パ
ターンほど電気めっきを厚く形成でき、ＣＭＰ研磨にお
ける広幅配線溝中央部の膜減り抑制効果が大きい。
【００３５】次に、本発明の第３の実施の形態について
図面を参照して説明する。図５は、本発明の半導体装置
の製造方法の第３の実施の形態を説明するための工程順
に示した基板要部の断面図である。
図面を参照して説明する。図５は、本発明の半導体装置
の製造方法の第３の実施の形態を説明するための工程順
に示した基板要部の断面図である。
【００３６】本実施の形態では、半導体基板上の絶縁膜
に設けた溝配線密度に粗密がある場合に、絶縁膜の配線
密度の粗の領域にダミー配線溝を設け、該配線密度の粗
の領域の絶縁膜のＣＭＰ研磨におけるデッシングを低減
する方法である。
に設けた溝配線密度に粗密がある場合に、絶縁膜の配線
密度の粗の領域にダミー配線溝を設け、該配線密度の粗
の領域の絶縁膜のＣＭＰ研磨におけるデッシングを低減
する方法である。
【００３７】まず、図５（ａ）のように、半導体基板１
上に所定の厚さのＳｉＯ2からなる絶縁膜２を形成す
る。
上に所定の厚さのＳｉＯ2からなる絶縁膜２を形成す
る。
【００３８】次に、図５（ｂ）のように、絶縁膜２に、
通常の露光法・異方性ドライエッチング法（化学増幅型
レジストをマスク（表示していない）としてＣＦ4／Ｏ2
／Ａｒの混合ガスのプラズマガスを使用）により実配線
溝３ｂ（溝幅／スペース＝０．２μｍ／０．２μｍ、深
さ０．５μｍ）を形成する。実配線溝３ｂに隣接する絶
縁膜の領域に実配線を設けない広い領域がある場合に、
実配線溝３ｂに銅めっき膜を形成後、ＣＭＰ研磨時に配
線を設けない絶縁膜表面のデッシングを防止するため
に、その領域にもダミー配線溝２５を実配線溝３ｂと同
時に形成する（例えば縦横５μｍの範囲に溝幅／スペー
ス＝０．２μｍ／０．２μｍ、深さ０．５μｍの溝パタ
ーンを適当な間隔で千鳥状に配設）。なお、ダミー配線
溝２５のパターン形状の平面図を図６（ａ）に示す。図
６（ａ）ではダミー配線溝２５のパターン形状はストラ
イプ状であるが、その他図６（ｂ）のような同軸矩形状
のようなダミー配線溝２５ａや６（ｃ）のような同軸円
状のダミー配線溝２５ｂを使用できる。なお、図６
（ｂ）では矩形状パターンのダミー配線溝を使用した
が、三角形や五角形以上の多角形形状パターンのダミー
配線溝でもよい。
通常の露光法・異方性ドライエッチング法（化学増幅型
レジストをマスク（表示していない）としてＣＦ4／Ｏ2
／Ａｒの混合ガスのプラズマガスを使用）により実配線
溝３ｂ（溝幅／スペース＝０．２μｍ／０．２μｍ、深
さ０．５μｍ）を形成する。実配線溝３ｂに隣接する絶
縁膜の領域に実配線を設けない広い領域がある場合に、
実配線溝３ｂに銅めっき膜を形成後、ＣＭＰ研磨時に配
線を設けない絶縁膜表面のデッシングを防止するため
に、その領域にもダミー配線溝２５を実配線溝３ｂと同
時に形成する（例えば縦横５μｍの範囲に溝幅／スペー
ス＝０．２μｍ／０．２μｍ、深さ０．５μｍの溝パタ
ーンを適当な間隔で千鳥状に配設）。なお、ダミー配線
溝２５のパターン形状の平面図を図６（ａ）に示す。図
６（ａ）ではダミー配線溝２５のパターン形状はストラ
イプ状であるが、その他図６（ｂ）のような同軸矩形状
のようなダミー配線溝２５ａや６（ｃ）のような同軸円
状のダミー配線溝２５ｂを使用できる。なお、図６
（ｂ）では矩形状パターンのダミー配線溝を使用した
が、三角形や五角形以上の多角形形状パターンのダミー
配線溝でもよい。
【００３９】次に、図５（ｃ）のように、上記の第１の
実施の形態と同様に、Ｔａ，ＴａＮ，Ｔａ／ＴａＮ積層
膜やＴｉＮ等のバリアメタル膜１１をスパッタ法で約５
０ｎｍの膜厚で形成する。
実施の形態と同様に、Ｔａ，ＴａＮ，Ｔａ／ＴａＮ積層
膜やＴｉＮ等のバリアメタル膜１１をスパッタ法で約５
０ｎｍの膜厚で形成する。
【００４０】次に、図５（ｄ）のように、バリアメタル
膜１１上にＣｕ等の金属からなるめっきシード膜１２を
約１００ｎｍの膜厚に形成した後、この上に上記の第１
の実施の形態と同じ硫酸銅めっき液を使用して電気めっ
きし、銅めっき膜１３を堆積する。
膜１１上にＣｕ等の金属からなるめっきシード膜１２を
約１００ｎｍの膜厚に形成した後、この上に上記の第１
の実施の形態と同じ硫酸銅めっき液を使用して電気めっ
きし、銅めっき膜１３を堆積する。
【００４１】続いて、図５（ｅ）のように、ＣＭＰ研磨
法により絶縁膜２の表面が露出するまで研磨して、溝内
部以外の銅めっき膜１３およびバリアメタル膜１１を除
去して実溝配線２６およびダミー溝配線２７を形成す
る。実溝配線２６の隣接する領域には、ダミー溝配線２
７を設けることにより、ＣＭＰ研磨で実溝配線２６形成
時にこの領域がデッシングするのを抑制することができ
る。
法により絶縁膜２の表面が露出するまで研磨して、溝内
部以外の銅めっき膜１３およびバリアメタル膜１１を除
去して実溝配線２６およびダミー溝配線２７を形成す
る。実溝配線２６の隣接する領域には、ダミー溝配線２
７を設けることにより、ＣＭＰ研磨で実溝配線２６形成
時にこの領域がデッシングするのを抑制することができ
る。
【００４２】
【発明の効果】以上説明したように、本発明の半導体装
置の配線形成方法では次の効果が得られる。 （１）広幅配線溝の中央部に溝パターンを設けることに
よって広幅配線溝の中央部領域のめっき膜の膜厚を増加
することができ、ＣＭＰ研磨で溝配線形成する際の広幅
溝配線中央部領域のめっき膜のデッシングを抑制でき
る。さらに、上層に絶縁膜を形成した後、バイアホール
を形成する場合にも下層表面の平坦化がすぐれているた
めに、下層の広幅配線上の絶縁膜が厚すぎて、広幅配線
に接続するためのバイアホールの形成不良が発生するこ
とが防止できる。 （２）半導体基板上の絶縁膜表面の溝配線密度に粗密が
存在する場合に、その配線密度の疎な領域の空き領域に
所定の長さ、幅および間隔のダミー配線溝領域を千鳥状
に配設することによって配線密度が疎な領域のＣＭＰ研
磨によるデッシングを抑制できる。
置の配線形成方法では次の効果が得られる。 （１）広幅配線溝の中央部に溝パターンを設けることに
よって広幅配線溝の中央部領域のめっき膜の膜厚を増加
することができ、ＣＭＰ研磨で溝配線形成する際の広幅
溝配線中央部領域のめっき膜のデッシングを抑制でき
る。さらに、上層に絶縁膜を形成した後、バイアホール
を形成する場合にも下層表面の平坦化がすぐれているた
めに、下層の広幅配線上の絶縁膜が厚すぎて、広幅配線
に接続するためのバイアホールの形成不良が発生するこ
とが防止できる。 （２）半導体基板上の絶縁膜表面の溝配線密度に粗密が
存在する場合に、その配線密度の疎な領域の空き領域に
所定の長さ、幅および間隔のダミー配線溝領域を千鳥状
に配設することによって配線密度が疎な領域のＣＭＰ研
磨によるデッシングを抑制できる。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態を説明するための工程順に示した基板要部の断面図
である。
形態を説明するための工程順に示した基板要部の断面図
である。
【図２】図１のスリット溝パターンの形状を示す平面図
である。
である。
【図３】本発明の半導体装置の製造方法の第２の実施の
形態を説明するための工程順に示した基板要部の断面図
である。
形態を説明するための工程順に示した基板要部の断面図
である。
【図４】図３の溝パターンの形状を示す平面図である。
【図５】本発明の半導体装置の製造方法の第３の実施の
形態を説明するための工程順に示した基板要部の断面図
である。
形態を説明するための工程順に示した基板要部の断面図
である。
【図６】図５のダミー配線溝のパターン形状を示す平面
図である。
図である。
【図７】従来の溝配線を有する半導体装置の製造方法を
説明するための工程順に示した基板要部の断面図であ
る。
説明するための工程順に示した基板要部の断面図であ
る。
１ 半導体基板 ２ 絶縁膜 ２ａ 絶縁膜表面 ３，３ａ，２０ 小幅配線溝 ３ｂ 実配線溝 ５，５ａ，２１ 広幅配線溝 ５ｂ スリット溝パターン ５ｃ，５ｄ，５ｅ 溝パターン ６ Ｔｉ膜 ７ ＴｉＮ膜 ８ Ａｌ合金膜 ９，１０ 溝配線 １１ バリアメタル膜 １２ めっきシード膜 １３ 銅めっき膜 １４，２３ 小幅溝配線 １５，２４ 広幅溝配線 １５ａ スリット溝配線パターン １６ 配線 １７ 開口 １８ 有機塗布膜 １９ フォトレジスト ２２ バイアホール ２５，２５ａ，２５ｂ ダミー配線溝 ２６ 実溝配線 ２７ ダミー溝配線 １００ 小幅配線溝形成領域 １０１ 広幅配線溝形成領域 ２００，３００ 広幅配線溝部
Claims (10)
- 【請求項１】 半導体基板上の絶縁膜に第1の配線溝と
該第１の配線溝よりも幅広の第２の配線溝を形成した
後、電気めっきによって導電体層を前記第１および第２
の配線溝を含む前記絶縁膜上に堆積し、次いで化学機械
研磨法で前記絶縁膜の表面が露出するまで前記導電体層
を研磨して前記第１および第２の配線溝に前記導電体層
を残し前記絶縁膜表面に溝配線を形成する半導体装置の
配線形成方法において、前記第１および第２の配線溝形
成と同時に前記第２の配線溝の中央部に所定の幅のスリ
ット溝パターンが設けられ、前記導電体層を前記第１の
配線溝、前記第２の配線溝および前記スリット溝パター
ンを含む前記絶縁膜上に堆積することを特徴とする半導
体装置の配線形成方法。 - 【請求項２】 半導体基板上の絶縁膜に第1の配線溝と
該第１の配線溝よりも幅広の第２の配線溝幅を形成した
後、電気めっきによって導電体層を前記第１および第２
の配線溝を含む前記絶縁膜上に堆積し、次いで化学機械
研磨法で前記絶縁膜の表面が露出するまで前記導電体層
を研磨して前記第１および第２の配線溝に前記導電体層
を残し前記絶縁膜表面に溝配線を形成する半導体装置の
配線形成方法において、前記第１および第２の配線溝を
形成する前に該第２の配線溝形成領域の中央部領域に前
記第１の配線溝よりも深い溝パターンを設けることを特
徴とする半導体装置の配線形成方法。 - 【請求項３】 半導体基板上の絶縁膜表面の所定の領域
に第１の配線溝を形成した後、電気めっきによって導電
体層を前記第１の配線溝を含む前記絶縁膜上に堆積し、
次いで化学機械研磨法で前記絶縁膜の表面が露出するま
で前記導電体層を研磨して前記第１の配線溝に前記導電
体層を残し前記絶縁膜表面に溝配線を形成する半導体装
置の配線形成方法において、前記絶縁膜表面の前記溝配
線密度の粗の領域の前記溝配線を形成しない空き領域に
前記第１の配線溝形成と同時に所定の長さと幅および間
隔の複数のダミー配線溝が設けられたダミー配線溝領域
を千鳥状に配設し、前記第１の配線溝および前記ダミー
配線溝領域の前記配線溝を含む前記絶縁膜上に前記導電
体層を堆積した後、前記化学機械研磨法で前記絶縁膜の
表面が露出するまで前記導電体層を研磨することを特徴
とする半導体装置の配線形成方法。 - 【請求項４】 前記電気めっきに硫酸銅めっき液を使用
することを特徴とする請求項１、２または３記載の半導
体装置の配線形成方法。 - 【請求項５】 前記電気めっきによって前記導電体層を
前記絶縁膜上に堆積する前に、バリアメタル膜およびめ
っきシード膜が順次被覆されることを特徴とする請求項
１〜４記載のいずれか一つの半導体装置の配線形成方
法。 - 【請求項６】 前記バリアメタル膜としてＴａ膜，Ｔａ
Ｎ膜，Ｔａ／ＴａＮ積層膜（但しＴａＮが下層）または
ＴｉＮ膜を使用する請求項５記載の半導体装置の配線形
成方法。 - 【請求項７】 前記めっきシード膜としてＣｕ，Ａｇ，
ＡｕまたはＮｉを使用することを特徴とする請求項５記
載の半導体装置の配線形成方法。 - 【請求項８】 前記スリット溝パターンの形状がストラ
イプ状であることを特徴とする請求項１記載の半導体装
置の配線形成方法。 - 【請求項９】 前記第１の配線溝よりも深い前記溝パタ
ーンの形状がストライプ状、同軸ｎ角形（ｎ：ｎ≧３の
整数）または同軸円状であることを特徴とする請求項２
記載の半導体装置の配線形成方法。 - 【請求項１０】 前記ダミー配線溝のパターン形状がス
トライプ状、同軸ｎ角形（ｎ：ｎ≧３の整数）または同
軸円状であることを特徴とする請求項３記載の半導体装
置の配線形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028393A JP2001217248A (ja) | 2000-02-04 | 2000-02-04 | 半導体装置の配線形成方法 |
| US09/775,605 US20010027008A1 (en) | 2000-02-04 | 2001-02-05 | Method for forming interconnect structure in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028393A JP2001217248A (ja) | 2000-02-04 | 2000-02-04 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217248A true JP2001217248A (ja) | 2001-08-10 |
Family
ID=18553805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028393A Pending JP2001217248A (ja) | 2000-02-04 | 2000-02-04 | 半導体装置の配線形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010027008A1 (ja) |
| JP (1) | JP2001217248A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291867A (ja) * | 2000-03-09 | 2001-10-19 | Samsung Electronics Co Ltd | ダマシンゲート工程で自己整合コンタクトパッド形成方法 |
| US6767826B2 (en) | 2002-04-26 | 2004-07-27 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| JP2004282071A (ja) * | 2003-03-13 | 2004-10-07 | Texas Instruments Inc | 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス |
| JP2005310807A (ja) * | 2004-04-16 | 2005-11-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007005536A (ja) * | 2005-06-23 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
| JP2007073797A (ja) * | 2005-09-08 | 2007-03-22 | Renesas Technology Corp | デバイス設計支援方法、デバイス設計支援システム及びデバイス設計支援プログラム |
| JP2007095981A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 半導体装置の製造方法及び研磨方法 |
| JP2008159608A (ja) * | 2006-12-20 | 2008-07-10 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法および半導体装置の設計装置 |
| CN100464402C (zh) * | 2005-11-15 | 2009-02-25 | 东部电子股份有限公司 | 制造半导体器件的方法 |
| JP2011222872A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体集積回路およびそのパターンレイアウト方法 |
| JP2012033796A (ja) * | 2010-08-02 | 2012-02-16 | Panasonic Corp | 半導体装置 |
| JP2015225650A (ja) * | 2014-05-28 | 2015-12-14 | 介面光電股▲ふん▼有限公司ＪＴＯＵＣＨ Ｃｏｒｐｏｒａｔｉｏｎ | 金属配線の微細構造製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4005873B2 (ja) * | 2002-08-15 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| US20050045993A1 (en) * | 2003-08-28 | 2005-03-03 | Sanyo Electric Co., Ltd. | Semiconductor device with concave patterns in dielectric film and manufacturing method thereof |
| US7146593B2 (en) | 2003-11-04 | 2006-12-05 | Freescale Semiconductor, Inc. | Method of implementing polishing uniformity and modifying layout data |
| US7470630B1 (en) * | 2005-04-14 | 2008-12-30 | Altera Corporation | Approach to reduce parasitic capacitance from dummy fill |
| US7798817B2 (en) * | 2005-11-04 | 2010-09-21 | Georgia Tech Research Corporation | Integrated circuit interconnects with coaxial conductors |
| US8264072B2 (en) | 2007-10-22 | 2012-09-11 | Infineon Technologies Ag | Electronic device |
| JP5705610B2 (ja) | 2010-08-05 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9496172B2 (en) | 2012-11-27 | 2016-11-15 | Acm Research (Shanghai) Inc. | Method for forming interconnection structures |
-
2000
- 2000-02-04 JP JP2000028393A patent/JP2001217248A/ja active Pending
-
2001
- 2001-02-05 US US09/775,605 patent/US20010027008A1/en not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291867A (ja) * | 2000-03-09 | 2001-10-19 | Samsung Electronics Co Ltd | ダマシンゲート工程で自己整合コンタクトパッド形成方法 |
| US6767826B2 (en) | 2002-04-26 | 2004-07-27 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| JP4494046B2 (ja) * | 2003-03-13 | 2010-06-30 | テキサス インスツルメンツ インコーポレイテッド | 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス |
| JP2004282071A (ja) * | 2003-03-13 | 2004-10-07 | Texas Instruments Inc | 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス |
| JP2005310807A (ja) * | 2004-04-16 | 2005-11-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007005536A (ja) * | 2005-06-23 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
| JP2007073797A (ja) * | 2005-09-08 | 2007-03-22 | Renesas Technology Corp | デバイス設計支援方法、デバイス設計支援システム及びデバイス設計支援プログラム |
| JP2007095981A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 半導体装置の製造方法及び研磨方法 |
| CN100464402C (zh) * | 2005-11-15 | 2009-02-25 | 东部电子股份有限公司 | 制造半导体器件的方法 |
| JP2008159608A (ja) * | 2006-12-20 | 2008-07-10 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法および半導体装置の設計装置 |
| US8319277B2 (en) | 2006-12-20 | 2012-11-27 | Fujitsu Limited | Semiconductor device, method of manufacturing same, and apparatus for designing same |
| JP2011222872A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体集積回路およびそのパターンレイアウト方法 |
| US8839176B2 (en) | 2010-04-13 | 2014-09-16 | Renesas Electronics Corporation | Semiconductor integrated circuit and pattern layouting method for the same |
| JP2012033796A (ja) * | 2010-08-02 | 2012-02-16 | Panasonic Corp | 半導体装置 |
| JP2015225650A (ja) * | 2014-05-28 | 2015-12-14 | 介面光電股▲ふん▼有限公司ＪＴＯＵＣＨ Ｃｏｒｐｏｒａｔｉｏｎ | 金属配線の微細構造製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010027008A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001217248A (ja) | 半導体装置の配線形成方法 | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| KR20010107786A (ko) | 반도체 장치 제조 방법 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| TWI270112B (en) | Reverse-tone mask method for post-CMP elimination of copper overburden humps | |
| KR20010015395A (ko) | 서브마이크론 구조 내에 금속 도금하는 방법 | |
| JPH11283979A (ja) | 半導体装置の製造方法 | |
| JP2001077195A (ja) | 半導体装置 | |
| JP2001345325A (ja) | 半導体装置の配線形成方法 | |
| KR100572825B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH01147845A (ja) | 半導体装置の金属化層間の相互接続を提供する方法及び装置 | |
| JP5891753B2 (ja) | 半導体装置の製造方法 | |
| KR100552811B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| JPH0555167A (ja) | 半導体装置の製造方法 | |
| JP2005079156A (ja) | 配線形成方法 | |
| KR100467803B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040058950A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100568418B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| KR100720400B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100568417B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| JPH0799199A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |