JP5891753B2

JP5891753B2 - 半導体装置の製造方法

Info

Publication number: JP5891753B2
Application number: JP2011263777A
Authority: JP
Inventors: 中村　誠; 誠中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-12-01
Filing date: 2011-12-01
Publication date: 2016-03-23
Anticipated expiration: 2031-12-01
Also published as: JP2013118216A

Description

本発明は、半導体装置の製造方法に関する。

マルチチップモジュール等の多層配線の形成に、セミアディティブプロセスが適用される。以下、セミアディティブプロセスについて説明する。バリアメタル膜上にシード膜を形成し、その上にレジスト膜を形成する。レジスト膜に、配線パターンに整合する開口を形成する。この開口内を、無電解めっき法を用いて配線用の金属部材で埋め込む。その後、レジスト膜を除去する。さらに、めっきで形成された金属部材をエッチングマスクとして、シード膜及びバリアメタル膜をエッチングする。これにより、シード膜及び金属部材からなる配線が形成される。配線の下には、バリアメタル膜が配置される。この配線を覆うように、基板上に有機絶縁膜を形成する。

配線の幅及び間隔が広い場合には、配線を構成する金属元素の、有機絶縁膜中への拡散は実質的に無視できる。ところが、配線の幅及び間隔が狭くなると、この拡散が無視できなくなる。また、有機絶縁膜内を拡散して配線表面まで到達する酸素や水分により、配線の腐蝕が生じる。配線を構成する金属元素の拡散や、配線の腐蝕を防止するために、配線材料の拡散を防止するバリア膜で被覆することが望ましい。

次に、従来のバリア膜の形成方法の一例について説明する。レジスト膜に開口を形成し、めっき法により開口内を金属部材で埋め込む。その後、レジスト膜を除去する前に、金属部材とレジスト膜との界面に隙間を形成する。金属部材の上面、隙間に露出した金属部材の側面、及びレジスト膜の上に、バリア膜を形成する。レジスト膜の上に堆積したバリア膜は、レジスト膜と共に除去される。このようにして、金属部材の側面及び上面をバリア膜で覆うことができる。

特開平６−１４０７６６号公報

金属部材とレジスト膜との界面に隙間を形成する工程では、例えば反応性イオンエッチングが適用される。このエッチングは、金属部材とレジスト膜との界面近傍のレジスト膜のみならず、レジスト膜の上面もエッチングする。このため、金属部材とレジスト膜との間に所望の隙間を再現性よく形成することが困難である。

金属部材の表面に、再現性よくバリア膜を形成する技術が望まれている。

本発明の一観点によると、
基板の上に、シード膜を形成する工程と、
前記シード膜の上に、開口が設けられたレジスト膜を形成する工程と、
前記開口の側面に、暫定膜を形成する工程と、
前記暫定膜を形成した後、前記開口内の少なくとも一部を埋め込むように配線を形成する工程と、
前記配線を形成した後、前記暫定膜を除去する工程と、
前記暫定膜を除去した後、前記配線の側面及び上面を覆うように、第１のバリア膜を形成する工程と、
前記第１のバリア膜を形成した後、前記レジスト膜を除去する工程と、
前記レジスト膜を除去することによって露出した前記シード膜を除去する工程と
を有し、
前記暫定膜を除去した後、前記第１のバリア膜を形成する前に、前記暫定膜を除去することによって露出した前記シード膜を除去する工程を、さらに有し、
前記第１のバリア膜を形成する工程において、前記配線の下に残っている前記シード膜の側面を覆うように、前記第１のバリア膜を形成し、
前記第１のバリア膜を形成する工程において、前記レジスト膜の下に残っている前記シード膜の側面を覆うように、前記第１のバリア膜を形成し、前記配線の下に残っている前記シード膜の側面を覆う前記第１のバリア膜と、前記レジスト膜の下に残っている前記シード膜の側面を覆う前記第１のバリア膜とが連続しないように、前記第１のバリア膜を形成する半導体装置の製造方法が提供される。

開口の側面に暫定膜を形成しておくことにより、配線とレジスト膜との間に、再現性よく隙間を形成することができる。

図１Ａ〜図１Ｃは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図１Ｄ〜図１Ｆは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図１Ｇ〜図１Ｉは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図１Ｊ〜図１Ｌは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図１Ｍ〜図１Ｏは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図１Ｐ〜図１Ｑは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図２Ａ〜図２Ｃは、比較例による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図３Ａ〜図３Ｃは、実施例２による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図３Ｄ〜図３Ｆは、実施例２による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図４Ａ〜図４Ｂは、実施例３による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図４Ｃ〜図４Ｄは、実施例３による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図５Ａ〜図５Ｃは、実施例４による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図５Ｄ〜図５Ｅは、実施例４による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。図６Ａ〜図６Ｂは、実施例５による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。

［実施例１］
図１Ａ〜図１Ｑを参照して、実施例１による半導体装置の製造方法について説明する。

図１Ａに示すように、支持基板１０の上面に、複数の半導体チップ１１が搭載されている。半導体チップ１１の間に、樹脂等の充填部材１２が充填されている。半導体チップ１１には、トランジスタ等の電子素子が形成されており、半導体チップ１１の上面に、複数の電極パッド１３が露出している。

図１Ｂに示すように、半導体チップ１１及び充填部材１２の上に、導電プラグ１４を形成する。導電プラグ１４の形成には、例えばセミアディティブ法を適用することができる。一例として、後述する配線構造の形成方法と同一の方法を適用することができる。導電プラグ１４を覆うように、層間絶縁膜１５を形成する。この層間絶縁膜１５の表層部を化学機械研磨（ＣＭＰ）することにより、導電プラグ１４の上面を露出させる。

図１Ｃに示すように、層間絶縁膜１５及び導電プラグ１４の上に、下部バリア膜２５及びシード膜２６を順番に形成する。以下、支持基板１０から層間絶縁膜１５、導電プラグ１４までの構造を、下地基板２０ということとする。

下部バリア膜２５には、例えば厚さ３０ｎｍのＴｉ膜が用いられる。下部バリア膜２５は、その上に形成する銅配線内の銅の拡散を防止する機能を有する。下部バリア膜２５の材料として、高融点金属、高融点金属を含む合金、高融点金属の窒化物、または高融点金属を含む合金の窒化物を用いてもよい。Ｔｉ以外の高融点金属として、例えばＣｒ、Ｚｒ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ等が挙げられる。さらに、これらの異なる材料からなる膜を積層してもよい。例えば、下部バリア膜２５を、Ｔｉ膜とＴｉＮ膜との積層構造としてもよい。シード膜２６には、例えば厚さ５０ｎｍのＣｕ膜が用いられる。Ｔｉ膜及びＣｕ膜の成膜には、例えばスパッタリングが適用される。

シード膜２６の上に、感光性レジスト膜２７を形成する。感光性レジスト膜２７の厚さは、例えば２μｍである。感光性レジスト膜２７に、フォトリソグラフィにより、開口２８を形成する。開口２８は、形成すべき配線パターンに対応する平面形状を有する。開口２８の底に、シード膜２６が露出する。

図１Ｄに、図１Ｃに示した１つの開口２８及びその近傍を拡大して示す。以下、図１Ｅ〜図１Ｍにおいても、１つの開口２８及びその近傍を拡大して示す。他の開口２８及びその近傍の断面構造は、図１Ｅ〜図１Ｍに示した断面構造と同一である。

図１Ｅに示すように、レジスト膜２７の上面、開口２８の側面及び底面を覆うように、暫定膜２９を形成する。暫定膜２９には、例えば厚さ２００ｎｍのＡｌ膜が用いられる。暫定膜２９の材料として、Ｃｕに対して選択的にエッチングすることができるＡｌ以外の材料を用いることができる。暫定膜２９は、導電性であってもよいし、絶縁性であってもよい。

図１Ｆに示すように、暫定膜２９を異方性エッチングすることにより、レジスト膜２７の上面及び開口２８の底面を覆っていた暫定膜２９を除去する。開口２８の側面に、暫定膜２９が残存する。暫定膜２９にＡｌを用いる場合には、暫定膜２９のエッチングに、塩素系ガスを用いたドライエッチングを適用することができる。暫定膜２９の異方性エッチング後、硫酸により、開口２８の底面に露出したシード膜２６の表面の自然酸化膜を除去する。

図１Ｇに示すように、開口２８の底面に露出しているシード膜２６の上に、電解めっき法によりＣｕを選択的に成長させる。これにより、開口２８内がＣｕからなる配線３０で埋め込まれる。配線３０の厚さは、例えば２μｍとする。

図１Ｈに示すように、暫定膜２９（図１Ｇ）を除去する。暫定膜２９にＡｌが用いられている場合には、暫定膜２９の除去に希塩酸を用いることができる。なお、塩素系ガスを用いた反応性イオンエッチングにより、暫定膜２９を除去してもよい。暫定膜２９を除去することにより、配線３０とレジスト膜２７との間に、隙間３１が形成される。隙間３１の底面には、シード膜２６が露出する。

図１Ｉに示すように、隙間３１の底面に露出しているシード膜２６を、硫酸を用いて除去する。このとき、配線３０の表層部も硫酸によってわずかにエッチングされる。ただし、シード膜２６が、配線３０の高さ及び幅に比べて十分薄いため、配線３０の表層部のエッチングの深さは実質的に無視できる量である。隙間３１の底面に、下部バリア膜２５が露出する。配線３０及びシード膜２６の露出している表面に、Ｐｄ触媒を用いた活性化処理を施す。

図１Ｊに示すように、露出しているＣｕの表面、すなわち配線３０の側面と上面、及びシード膜２６の側面に、無電解めっきにより、上部バリア膜３３を選択的に成長させる。上部バリア膜３３には、例えばＣｏＷＰが用いられ、その厚さは５０ｎｍである。配線３０の下のシード膜２６の側面から成長した上部バリア膜３３と、レジスト膜２７の下のシード膜２６の側面から成長した上部バリア膜３３とが、相互に接触する前に、上部バリア膜３３の成長を停止させる。このため、隙間３１の底面には、下部バリア膜２５が露出したままである。

上部バリア膜３３として、ＣｏＷＰの他に、無電解めっきによりＣｕの表面に選択的に成長させることができる他の導電材料を用いてもよい。例えば、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＣｏとを含む合金を用いてもよいし、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＮｉとを含む合金を用いてもよいし、ＣｏまたはＮｉを用いてもよい。

図１Ｋに示すように、レジスト膜２７（図１Ｊ）を除去する。レジスト膜２７で覆われていたシード膜２６が露出する。その後、図１Ｌに示すように、露出したシード膜２６（図１Ｋ）を除去する。シード膜２６の除去には、例えば硫酸を用いる。これにより、シード膜２６で覆われていた下部バリア膜２５が露出する。除去されたシード膜２６の側面から成長した上部バリア膜３３は、下部バリア膜２５の上に、配線３０から離れて残存する。配線３０及びその下のシード膜２６は上部バリア膜３３で覆われている。このため、シード膜２６を除去するための硫酸によって、配線３０及びその下のシード膜２６がエッチングされることはない。

図１Ｍに示すように、露出している下部バリア膜２５（図１Ｌ）を除去する。下部バリア膜２５の除去には、ハロゲンを主成分とするガス、例えばＣＦ_４とＣＨＦ_３とを含むガスを用いた反応性イオンエッチング（ＲＩＥ）が適用される。配線３０から離れて下部バリア膜２５の上に残っていた上部バリア膜３３は、下部バリア膜２５と共に除去される。ＲＩＥ後に薬液処理を行うことにより、下地基板２０及び上部バリア膜３３の表面を清浄化する。ここまでの工程で、下部バリア膜２５、シード膜２６、配線３０、及び上部バリア膜３３を含む配線構造３５が形成される。

図１Ｎに示すように、下地基板２０の上に、複数の配線構造３５が形成される。配線構造３５は、その下の導電プラグ１４に接続される。一部の配線構造３５は、複数の半導体チップ１１に跨って配置される。

図１Ｏに示すように、配線構造３５及び下地基板２０の上に層間絶縁膜３６を形成する。層間絶縁膜３６には、絶縁性樹脂、例えばフェノールノボラック樹脂が用いられる。層間絶縁膜３６の形成には、例えばスピンコート法が適用される。

図１Ｐに示すように、配線構造３５の上面が露出するまで、層間絶縁膜３６の表層部を研磨する。

図１Ｑに示すように、層間絶縁膜３６の上に、多層配線層３７を形成する。多層配線層３７は、導電プラグ１４、層間絶縁膜１５、配線構造３５、及び層間絶縁膜３６の形成工程と同一の工程を繰り返すことにより形成される。多層配線層３７の上に、電極パッド４０を形成する。電極パッド４０が形成されていない領域に、パッシベーション膜４１を形成する。電極パッド４０は、多層配線層３７内の配線及び導電プラグを介して、配線構造３５に接続されている。

上記実施例１では、図１Ｈに示した工程で、暫定膜２９（図１Ｇ）を除去することによって、配線３０とレジスト膜２７との間に隙間３１が形成される。このため、所望の寸法の隙間３１を再現性よく形成することができる。

さらに、図１Ｍに示したように、配線３０の下に下部バリア膜２５が配置され、側面及び上面に上部バリア膜３３が配置されている。このため、配線３０内の銅が周囲の層間絶縁膜内に拡散することを抑制することができる。さらに、層間絶縁膜に含浸されている水分等による配線３０の腐食を抑制することができる。

導電プラグ１４（図１Ｑ）を、配線構造３５の形成と同一の方法で形成することにより、導電プラグ１４内の銅の拡散及び腐食を抑制することができる。

図２Ａ〜図２Ｃに、比較例による製造方法の製造途中段階における半導体装置の断面図を示す。図２Ａ〜図２Ｃの各構成部分には、図１Ａ〜図１Ｑの対応する構成部分と同一の参照符号が付されている。

図２Ａに示すように、下地基板２０の上に、下部バリア膜２５、シード膜２６、及び配線３０が形成されている。この比較例においては、配線３０及びシード膜２６をエッチングマスクとして、下部バリア膜２５をエッチングする。このエッチングには、ＲＩＥが適用される。配線３０の側面にイオンが衝突するため、配線３０の側面がスパッタリングされる。スパッタリングされた銅の一部は下地基板２０の表面に付着し、付着物５０が形成される。

配線３０の側面及び上面に、バリア膜を選択成長させるために、配線３０の表面に形成されている自然酸化膜をウェットエッチングにより除去する。このウェットエッチング時にも、エッチングされた銅によって下地基板２０の表面が汚染される。配線３０に損傷を与えることなく、銅の付着物５０を除去することは困難である。

図２Ｂに示すように、配線３０とシード膜２６の側面及び上面に、無電解めっき法により上部バリア膜３３を選択的に成長させる。このとき、付着物５０からも上部バリア膜３３と同一材料の異物５１が成長する。

図２Ｃに示すように、配線３０の間を層間絶縁膜３６で埋め込む。付着物５０及び異物５１は、下地基板２０と層間絶縁膜３６との密着性を低下させる。本来、下地基板２０と層間絶縁膜３３との界面は、リーク電流が発生し易い箇所である。リーク電流が発生しやすい箇所に導電性の付着物５０及び異物５１が残存していると、イオンマイグレーション現象が生じやすくなる。これにより、リーク電流のパスが形成されやすくなる。

上記実施例１による方法では、図１Ｊに示した上部バリア膜３３を選択成長させる際に、配線３０が形成されていない領域がレジスト膜２７で覆われている。このため、予期しない領域に異物が成長することを防止できる。図１Ｍに示した工程で、下部バリア膜２５をエッチングする際に、配線３０が上部バリア膜３３で保護されている。配線３０の側面がＲＩＥ時のイオンの衝突によってスパッタリングされないため、配線３０を構成する金属元素（Ｃｕ）で下地基板２０の表面が汚染されることを防止できる。

上述のように、実施例１では、図１Ｑに示した下地基板２０と層間絶縁膜３６との界面に、導電性の付着物や異物が残存しにくい。このため、下地基板２０と層間絶縁膜３６との密着性の低下を防止することができる。さらに、イオンマイグレーション現象が生じにくいため、イオンマイグレーションに起因する絶縁性の低下を防止することができる。

［実施例２］
図３Ａ〜図３Ｆを参照して、実施例２による半導体装置の製造方法について説明する。以下、実施例１との相違点に着目して説明し、同一の構成については説明を省略する。各構成部分には、実施例１の対応する構成部分に付された参照符号と同一の参照符号が付されている。

図３Ａは、実施例１の図１Ｉに示した段階に相当する配線部分及びその近傍の断面図を示す。実施例１では、配線３０の上面と、レジスト膜２７の上面との高さがほぼ同一であった。実施例２では、配線３０の上面がレジスト膜２７の上面よりも低くされている。配線３０の高さは、図１Ｇに示した電解めっきの工程において、配線３０の上面がレジスト膜２７の上面よりも低い状態でめっき終了させればよい。

図３Ｂに示すように、配線３０及びレジスト膜２７の上に、上部バリア膜３３を形成する。隙間３１内が上部バリア膜３３で埋め込まれる。上部バリア膜３３の成膜には、化学気相成長（ＣＶＤ）や物理気相成長（ＰＶＤ）等を適用することができる。めっき法を用いないため、上部バリア膜３３として、下部バリア膜２５と同一の材料を用いることも可能である。

図３Ｃに示すように、レジスト膜２７が露出するまで上部バリア膜３３を化学機械研磨（ＣＭＰ）する。配線３０の上及び隙間３１の内部には、上部バリア膜３３が残存する。

図３Ｄに示すように、レジスト膜２７（図３Ｃ）を除去する。これにより、レジスト膜２７で覆われていたシード膜２６が露出する。図３Ｅに示すように、配線３０が配置されていない領域のシード膜２６（図３Ｄ）を除去する。図３Ｆに示すように、配線３０及び上部バリア膜３３で覆われていない領域の下部バリア膜２５（図３Ｅ）を除去する。図３Ｆに示した構造は、膜厚等の寸法以外の点で、実施例１の図１Ｍに示した構造と同一である。その後の工程は、実施例１の図１Ｎから図１Ｑまでの工程と同一である。

暫定膜２９（図１Ｅ）の膜厚を調整することにより、配線３０の側面に形成された上部バリア膜３３の膜厚を調整することができる。配線溝３０の上面とレジスト膜２７の上面との高さの差を調整することにより、配線３０の上面に形成された上部バリア膜３３の厚さを調整することができる。

実施例２においても、図３Ｂに示したように、上部バリア膜３３を形成するときに、配線３０が配置されていない領域がレジスト膜２７で覆われている。図３Ｆに示したように、下部バリア膜２５を除去するときに、配線３０が上部バリア膜３３で保護されている。このため、実施例１と同様に、下地基板２０と層間絶縁膜３６との密着性の低下を防止することができる。さらに、イオンマイグレーション現象が生じにくいため、イオンマイグレーションに起因する絶縁性の低下を防止することができる。

［実施例３］
図４Ａ〜図４Ｄを参照して、実施例３による半導体装置の製造方法について説明する。以下、実施例１との相違点に着目して説明し、同一の構成については説明を省略する。各構成部分には、実施例１の対応する構成部分に付された参照符号と同一の参照符号が付されている。

図４Ａに示した配線及びその近傍の構造は、実施例１の図１Ｇに示した段階の配線及びその機能の構造と同一である。

図４Ｂに示すように、配線３０の上面に、上部バリア膜５５を、無電解めっきにより形成する。上部バリア膜５５には、例えばＣｏＷＰが用いられ、その厚さは５０ｎｍである。ＣｏＷＰは、銅が露出している領域にのみ選択的に成長する。その後の工程は、実施例１の図１Ｈに示した工程以降の工程と同一である。

図４Ｃに、実施例１の図１Ｉに示した段階と同一の段階における配線及びその近傍の断面図を示す。実施例１では、隙間３１の底面のシード膜２６を除去するときに、配線３０の表層部もわずかにエッチングされる。実施例３では、隙間３１の底面のシード膜２６を除去するときに、配線３０の上面が上部バリア膜５５で保護されている。このため、配線３０の上面がエッチングされることを防止できる。

図４Ｄに、実施例１の図１Ｍに示した段階と同一の段階における配線及びその近傍の断面図を示す。実施例３では、下部バリア膜２５を除去するときに、配線３０の上に上部バリア膜５５、３３の２層が配置されている。このため、下部バリア膜２５を除去するＲＩＥ環境に対して、配線３０の上面の保護が強化される。

［実施例４］
図５Ａ〜図５Ｅを参照して、実施例４による半導体装置の製造方法について説明する。以下、実施例３との相違点に着目して説明し、同一の構成については説明を省略する。各構成部分には、実施例３の対応する構成部分に付された参照符号と同一の参照符号が付されている。

図５Ａは、実施例３の図４Ａに示した段階と同一の段階における配線及びその近傍の断面図を示す。実施例３では、配線３０の上面、暫定膜２９の上面、及びレジスト膜２７の上面が同一の高さであった。実施例４においては、配線３０の上面が暫定膜２９及びレジスト膜２７の上面よりも低い。

図５Ｂに示すように、配線３０、暫定膜２９、及びレジスト膜２７の上に、上部バリア膜５５を形成する。上部バリア膜５５の成膜には、ＣＶＤ、ＰＶＤ等を適用することができる。上部バリア膜５５の成膜にめっき法を用いないため、上部バリア膜５５の材料として、下部バリア膜２５と同一の材料を用いることができる。

図５Ｃに示すように、暫定膜２９及びレジスト膜２７が露出するまで、上部バリア膜５５を化学機械研磨（ＣＭＰ）する。配線３０の上に、上部バリア膜５５が残る。図５Ｄに示すように、暫定膜２９（図５Ｃ）を除去する。この状態で、隙間３１の底面のシード膜２６を除去するときに、実施例３と同様に、配線３０の上面がエッチングされることを防止できる。その後の工程は、実施例３の図４Ｃに示した段階以降の工程と同一である。

図５Ｅに示すように、下部バリア膜２５をエッチングするときに、配線３０の上面が上部バリア膜５５、３３の２層で覆われている。このため、実施例３と同様に、下部バリア膜２５を除去するＲＩＥ環境に対して、配線３０の上面の保護が強化される。

［実施例５］
図６Ａ及び図６Ｂを参照して、実施例５による半導体装置の製造方法について説明する。以下、実施例１との相違点に着目して説明し、同一の構成については説明を省略する。各構成部分には、実施例１の対応する構成部分に付された参照符号と同一の参照符号が付されている。

図６Ａは、実施例１の図１Ｊに示した段階に対応する段階の配線及びその近傍の断面図を示す。実施例１では、配線３０の下のシード膜２６の側面から成長した上部バリア膜３３と、レジスト膜２７の下のシード膜２６の側面から成長した上部バリア膜３３とが連続していなかった。実施例５においては、シード膜２６の相互に対向する側面から成長した上部バリア膜３３同士が接触し、連続した膜になっている。このため、隙間３１の底面の全域が上部バリア膜３３で覆われる。

図６Ｂに示すように、配線３０で覆われていない領域の下部バリア膜２５を除去した状態で、下部バリア膜２５及び上部バリア膜３３に、配線３０の側面の下端から横方向に突出した部分５６が残る。

実施例５においても、下地基板２０の表面に、付着物５０や異物５１（図２Ａ）が付着することを防止できる。ただし、配線の間隔が狭くなると、突出した部分５６に電界が集中し、リーク電流発生の要因になり得る。したがって、配線の間隔が狭まると、実施例１の図１Ｊに示したように、配線３０の下のシード膜２６の側面から成長した上部バリア膜３３と、レジスト膜２７の下のシード膜２６の側面から成長した上部バリア膜３３とが連続しない構成とすることが好ましい。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０支持基板
１１半導体チップ
１２充填部材
１３電極パッド
１４導電プラグ
１５層間絶縁膜
２０下地基板
２５下部バリア膜
２６シード膜
２７レジスト膜
２８開口
２９暫定膜
３０配線
３１隙間
３３上部バリア膜
３５配線構造体
３６層間絶縁膜
３７多層配線層
４０電極パッド
４１パッシベーション膜
５０付着物
５１異物
５５上部バリア膜
５６突出した部分

Claims

基板の上に、シード膜を形成する工程と、
前記シード膜の上に、開口が設けられたレジスト膜を形成する工程と、
前記開口の側面に、暫定膜を形成する工程と、
前記暫定膜を形成した後、前記開口内の少なくとも一部を埋め込むように配線を形成する工程と、
前記配線を形成した後、前記暫定膜を除去する工程と、
前記暫定膜を除去した後、前記配線の側面及び上面を覆うように、第１のバリア膜を形成する工程と、
前記第１のバリア膜を形成した後、前記レジスト膜を除去する工程と、
前記レジスト膜を除去することによって露出した前記シード膜を除去する工程と
を有し、
前記暫定膜を除去した後、前記第１のバリア膜を形成する前に、前記暫定膜を除去することによって露出した前記シード膜を除去する工程を、さらに有し、
前記第１のバリア膜を形成する工程において、前記配線の下に残っている前記シード膜の側面を覆うように、前記第１のバリア膜を形成し、
前記第１のバリア膜を形成する工程において、前記レジスト膜の下に残っている前記シード膜の側面を覆うように、前記第１のバリア膜を形成し、前記配線の下に残っている前記シード膜の側面を覆う前記第１のバリア膜と、前記レジスト膜の下に残っている前記シード膜の側面を覆う前記第１のバリア膜とが連続しないように、前記第１のバリア膜を形成する半導体装置の製造方法。
前記暫定膜を形成する工程が、
前記レジスト膜の上面、前記開口の側面と底面に、前記暫定膜を形成する工程と、
前記暫定膜を異方性エッチングすることにより、前記レジスト膜の上面及び前記開口の底面を覆っている前記暫定膜を除去し、前記開口の側面を覆っている前記暫定膜を残す工程と
を含む請求項１に記載の半導体装置の製造方法。
前記配線を形成した後、前記暫定膜を除去する前に、前記配線の上面に、第２のバリア膜を形成する工程を、さらに有する請求項１または２に記載の半導体装置の製造方法。