JP2012204495A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012204495A
JP2012204495A JP2011066208A JP2011066208A JP2012204495A JP 2012204495 A JP2012204495 A JP 2012204495A JP 2011066208 A JP2011066208 A JP 2011066208A JP 2011066208 A JP2011066208 A JP 2011066208A JP 2012204495 A JP2012204495 A JP 2012204495A
Authority
JP
Japan
Prior art keywords
barrier film
film
lower barrier
etching
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011066208A
Other languages
English (en)
Inventor
Makoto Nakamura
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011066208A priority Critical patent/JP2012204495A/ja
Publication of JP2012204495A publication Critical patent/JP2012204495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 金属部材の表面に、再現性よくバリア膜を形成する技術が望まれている。
【解決手段】 基板の上に、下部バリア膜を形成する。下部バリア膜の上にシード膜を形成する。シード膜の一部の領域上に、導電部材を形成する。導電部材をエッチングマスクとして、シード膜をエッチングし、導電部材の形成されていない領域において、下部バリア膜を露出させる。下部バリア膜の表面には堆積しない条件で、導電部材の表面に選択的に上部バリア膜を成長させる。上部バリア膜をエッチングマスクとして、下部バリア膜をエッチングする。
【選択図】 図１−２

Description

本発明は、半導体装置の製造方法に関する。
マルチチップモジュール等の多層配線の形成に、セミアディティブプロセスが適用される。以下、セミアディティブプロセスについて説明する。バリアメタル膜上にシード膜を形成し、その上にレジスト膜を形成する。レジスト膜に、配線パターンに整合する開口を形成する。この開口内を、無電解めっき法を用いて配線用の金属部材で埋め込む。その後、レジスト膜を除去する。さらに、めっきで形成された金属部材をエッチングマスクとして、シード膜及びバリアメタル膜をエッチングする。これにより、シード膜及び金属部材からなる配線が形成される。配線の下には、バリアメタル膜が配置される。この配線を覆うように、基板上に有機絶縁膜を形成する。
配線の幅及び間隔が広い場合には、配線を構成する金属元素の、有機絶縁膜中への拡散は実質的に無視できる。ところが、配線の幅及び間隔が狭くなると、この拡散が無視できなくなる。また、有機絶縁膜内を拡散して配線表面まで到達する酸素や水分により、配線の腐蝕が生じる。配線を構成する金属元素の拡散や、配線の腐蝕を防止するために、配線を拡散を防止するバリア膜で被覆することが望ましい。
次に、従来のバリア膜の形成方法の一例について説明する。レジスト膜に開口を形成し、めっき法により開口内を金属部材で埋め込む。その後、レジスト膜を除去する前に、金属部材とレジスト膜との界面に隙間を形成する。金属部材の上面、隙間に露出した金属部材の側面、及びレジスト膜の上に、バリア膜を形成する。レジスト膜の上に堆積したバリア膜は、レジスト膜と共に除去される。このようにして、金属部材の側面及び上面をバリア膜で覆うことができる。
特開平６−１４０７６６号公報
金属部材とレジスト膜との界面に隙間を形成する工程では、例えば反応性イオンエッチングが適用される。このエッチングは、金属部材とレジスト膜との界面近傍のレジスト膜のみならず、レジスト膜の上面もエッチングする。このため、金属部材とレジスト膜との間に所望の隙間を再現性よく形成することが困難である。
金属部材の表面に、再現性よくバリア膜を形成する技術が望まれている。
本発明の一観点によると、
基板の上に、下部バリア膜を形成する工程と、
前記下部バリア膜の上にシード膜を形成する工程と、
前記シード膜の一部の領域上に、導電部材を形成する工程と、
前記導電部材をエッチングマスクとして、前記シード膜をエッチングし、前記導電部材の形成されていない領域において、前記下部バリア膜を露出させる工程と、
前記下部バリア膜の表面には堆積しない条件で、前記導電部材の表面に選択的に上部バリア膜を成長させる工程と、
前記上部バリア膜をエッチングマスクとして、前記下部バリア膜をエッチングする工程と
を有する半導体装置の製造方法が提供される。
導電部材を、再現性よく、下部バリア膜及び上部バリア膜で覆うことができる。
図１Ａ〜図１Ｄは、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。 図１Ｅ〜図１Ｈは、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。 図１Ｉ〜図１Ｌは、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。 図１Ｍ〜図１Ｎは、実施例による半導体装置の製造方法の製造途中段階における装置の断面図であり、図１Ｏは、実施例による方法で製造された半導体装置の断面図である。 図２Ａ〜図２Ｃは、比較例１による半導体装置の製造方法の製造途中段階における装置の断面図である。 図３Ａ〜図３Ｃは、比較例１による半導体装置の製造方法の製造途中段階における導電プラグの断面図である。 図４Ａ〜図４Ｂは、比較例２による半導体装置の製造方法の製造途中段階における装置の断面図である。
図１Ａ〜図１Ｏを参照して、実施例による半導体装置の製造方法について説明する。
図１Ａに示すように、支持基板１０の上面に、複数の半導体チップ１１が搭載されている。半導体チップ１１の間に、樹脂等の充填部材１２が充填されている。半導体チップ１１には、トランジスタ等の電子素子が形成されており、半導体チップ１１の上面に、複数の電極パッド１３が露出している。以下、支持基板１０、半導体チップ１１、及び充填部材１２をまとめて。単に「基板」１５ということとする。
図１Ｂに示すように、基板１５の上に、下部バリア膜２０及びシード膜２１を、例えばスパッタリングにより形成する。
下部バリア膜２０には、例えば厚さ２０ｎｍのＴｉ膜が用いられる。下部バリア膜２０は、その上に形成する導電プラグ内の銅の拡散を防止する機能を有する。第１のバリア膜２０の材料として、高融点金属、高融点金属を含む合金、高融点金属の窒化物、または高融点金属を含む合金の窒化物を用いてもよい。Ｔｉ以外の高融点金属として、例えばＣｒ、Ｚｒ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ等が挙げられる。さらに、これらの異なる材料からなる膜を積層してもよい。例えば、下部バリア膜２０を、Ｔｉ膜とＴｉＮ膜との積層構造としてもよい。シード膜２１には、例えば厚さ１００ｎｍのＣｕ膜が用いられる。
図１Ｃに示すように、シード膜２１の上に、感光性レジスト膜２３を形成する。感光性レジスト膜２３に、フォトリソグラフィにより、開口２４を形成する。開口２４は、半導体チップ１１の電極パッド１３に対応する位置に配置される。開口２４の底に、シード膜２１が露出する。
図１Ｄに示すように、開口２４の底に露出しているシード膜２１を核として、電解めっき法により、銅を選択的に成長させる。これにより、開口２４内が、銅からなる導電部材２５で埋め込まれる。なお、導電部材２５に銅合金を用いてもよい。導電部材２５の上面の高さは、感光性レジスト膜２３の上面の高さと等しいか、またはそれよりも低くする。導電部材２５を形成した後、感光性レジスト膜２３を除去する。
図１Ｅに、感光性レジスト膜２３を除去した後の断面図を示す。導電部材２５が形成されていない領域に、シード膜２１が露出している。
図１Ｆに示すように、露出しているシード膜２１（図１Ｅ）をエッチングする。シード膜２１のエッチングには、例えば硫酸、または硫酸を主成分とする薬液を用いることができる。これにより、シード膜２１と導電部材２５とからなる導電プラグ２７が形成される。導電プラグ２７が配置されていない領域には、下部バリア膜２０が露出する。導電プラグ２７の側面及び上面に、パラジウム（Ｐｄ）触媒を用いた活性化処理を施す。
図１Ｇに示すように、活性化処理された導電プラグ２７の側面及び上面に、無電解めっき法を用いてバリアメタルを成長させる。これにより、導電プラグ２７の側面及び上面が上部バリア膜２８で覆われる。上部バリア膜２８は、導電プラグ２７内の銅の拡散を防止する。上部バリア膜２８には、例えばＣｏＷＰが用いられ、その厚さは２０ｎｍ〜１００ｎｍの範囲内である。Ｔｉからなる下部バリア膜２０の表面には、バリアメタルは成長しない。上部バリア膜２８として、活性化処理された導電プラグ２７の表面に、無電解めっき法により成長させることができる他の導電材料を用いてもよい。例えば、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＣｏとを含む合金、またはＣｏを用いてもよいし、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＮｉとを含む合金、またはＮｉを用いてもよい。また、導電プラグ２７を構成しているシード膜２１及び導電部材２５に、銀（Ａｇ）または銀合金を用いてもよい。
下部バリア膜２０には、導電プラグ２７の活性化処理の雰囲気に晒された後も、無電解めっき法により下部バリア膜２０の表面にバリアメタルが成長しない材料が用いられる。
図１Ｈに示すように、上部バリア膜２８をエッチングマスクとして、露出している下部バリア膜２０（図１Ｇ）をエッチングする。下部バリア膜２０のエッチングには、例えばハロゲンを主成分とするガス、例えばＣＦ４とＣＨＦ３とを含むガスを用いた反応性イオンエッチング（ＲＩＥ）が適用される。これにより、導電プラグ２７が配置されていない領域に、基板１５が露出する。ＲＩＥ後に、薬液処理を行うことにより、基板１５及び上部バリア膜２８の表面を清浄化する。導電プラグ２７は、その下に残った下部バリア膜２０を介して、電極パッド１３に接続されている。
図１Ｉに示すように、基板１５及び上部バリア膜２８の上に、層間絶縁膜２９を形成する。層間絶縁膜２９には、絶縁性樹脂、例えばフェノールノボラック系樹脂が用いられる。
図１Ｊに示すように、上部バリア膜２８の上面が露出するまで、層間絶縁膜２９を研磨する。
図１Ｋに示すように、層間絶縁膜２９及び上部バリア膜２８の上に、２層目の下部バリア膜３０及びシード膜３１を形成する。シード膜３１の一部の領域上に、銅または銅合金からなる導電部材３５を形成する。導電部材３５は、図１Ｃ〜図１Ｅを参照して説明した導電部材２５の形成方法と同一の方法で形成される。
図１Ｌに示すように、導電部材３５が形成されていない領域のシード膜３１をエッチングし、下部バリア膜３０を露出させる。導電部材３５と、その下のシード膜３１とにより、配線３７が形成される。配線３７の表面に、Ｐｄ触媒を用いた活性化処理を施す。
図１Ｍに示すように、配線３７の側面及び上面を、上部バリア膜３８で被覆する。図１Ｎに示すように、上部バリア膜３８をエッチングマスクとして、配線３７が形成されていない領域の下部バリア膜３０をエッチングする。配線３７は、下部バリア膜３０、１層目の上部バリア膜２８、導電プラグ２７、及び下部バリア膜２０を介して、電極パッド１３に接続される。
下部バリア膜３０、配線３７、及び上部バリア膜３８は、１層目の下部バリア膜２０、導電プラグ２７、及び上部バリア膜２８と同一の材料で形成される。下部バリア膜３０、配線３７、及び上部バリア膜３８の形成方法については、具体的な説明を省略したが、これらの形成には、１層目の下部バリア膜２０、導電プラグ２７、及び上部バリア膜２８の形成方法と同一の方法を適用することができる。
図１Ｏに示すように、配線３８の間を、層間絶縁膜３９で埋め込む。層間絶縁膜３９は、図１Ｉ及び図１Ｊに示した層間絶縁膜２９の形成方法と同一の方法で形成される。図１Ｂに示した下部バリア膜２０の形成から、図１Ｏに示した層間絶縁膜３９の形成までの工程を繰り返すことにより、多層配線層を形成する。最上層に、電極パッド４０を形成する。電極パッド４０が形成されていない領域に、パッシベーション膜４１を形成する。
上記実施例による方法を採用すると、導電プラグ２７の底面に下部バリア膜２０が配置され、側面及び上面に上部バリア膜２８が配置される。また、配線３７の底面に下部バリア膜３０が配置され、側面及び上面に上部バリア膜３８が配置される。このため、導電プラグ２７及び配線３７内の銅が、層間絶縁膜２９、３９内へ拡散することを抑制することができる。さらに、層間絶縁膜２９、３９等に含浸されている水分等による導電プラグ２７及び配線３７の腐蝕を抑制することができる。
図２Ａ〜図２Ｃに、比較例１による製造方法の製造途中段階における半導体装置の断面図を示す。図２Ａ〜図２Ｃの各構成部分には、図１Ａ〜図１Ｏの対応する構成部分と同一の参照符号が付されている。
図２Ａに示すように、導電プラグ２７をエッチングマスクとして、下部バリア膜２０をエッチングする。このエッチングには、ＲＩＥが適用される。導電プラグ２７の側面にイオンが衝突するため、導電プラグ２７の側面がスパッタリングされる。スパッタリングされた銅の一部は基板１５の表面に付着し、付着物５０が形成される。
導電プラグ２８の側面及び上面に、バリア膜を選択成長させるために、導電プラグ２８の表面に形成されている自然酸化膜をウェットエッチングにより除去する。このウェットエッチング時にも、エッチングされた銅によって基板１５の表面が汚染される。導電プラグ２７に損傷を与えることなく、銅の付着物５０を除去することは困難である。
図２Ｂに示すように、導電プラグ２７の側面及び上面に、無電解めっき法により上部２バリア膜２８を選択的に成長させる。このとき、付着物５０からも上部バリア膜２８と同一材料の異物５１が成長する。
図２Ｃに示すように、導電プラグ２７の間を層間絶縁膜２９で埋め込む。付着物５０及び異物５１は、基板１５と層間絶縁膜２９との密着性を低下させる。本来、基板１５と層間絶縁膜２９との界面は、リーク電流が発生し易い箇所である。リーク電流が発生しやすい箇所に付着物５０及び異物５１が残存していると、イオンマイグレーション現象が生じやすくなる。これにより、リーク電流のパスが形成されやすくなる。
上記実施例による方法では、図１Ｆに示したように、シード膜２１のエッチングに、ウェット処理が適用される。このため、銅等の付着物が下部バリア膜２０の表面に付着しにくい。これにより、図１Ｇに示した上部バリア膜２８を選択成長させる工程において、予期しない領域に異物が成長することを防止できる。また、図１Ｈに示したように、下部バリア膜２０をエッチングする工程において、導電プラグ２７が既に上部バリア膜２８で覆われている。導電プラグ２７の側面がＲＩＥ時のイオンの衝突によってスパッタリングされないため、導電プラグ２７を構成する金属元素で基板表面が汚染されることを防止できる。
図１Ｉに示した基板１５と層間絶縁膜２９との界面に、導電性の付着物や異物が残存しにくい。このため、基板１５と層間絶縁膜２９との密着性の低下を防止することができる。さらに、イオンマイグレーション現象が生じにくいため、イオンマイグレーションに起因する絶縁性の低下を防止することができる。同様に、図１Ｏに示した層間絶縁膜２９と層間絶縁膜３９との密着性の低下を防止することができる。さらに、イオンマイグレーションに起因する配線３７の間の絶縁性の低下を防止することができる。
図３Ａ〜図３Ｃに、比較例１による方法の製造途中段階における導電プラグの断面図を示す。図３Ａ〜図３Ｃの各構成部分には、図１Ａ〜図１Ｏの対応する構成部分と同一の参照符号が付されている。
図３Ａは、図２Ａに示した下部バリア膜２０及び導電プラグ２７の構造を拡大したものである。この状態で、硫酸を用いた自然酸化膜除去処理、及びＰｄ触媒を用いた活性化処理を行うと、図３Ｂに示したように、銅を主成分とする導電プラグ２７の表層部分が溶解する。このため、配線２７の側面が、下部バリア膜２０の端面よりも後退する。
図３Ｃに示すように、導電プラグ２７の側面及び上面に上部バリア膜２８を選択成長させる。上部バリア膜２８の側面は、下部バリア膜２０の端面よりも後退している。すなわち、下部バリア膜２０の端部が、上部バリア膜２８の側面よりも外側に向かって突出した構造が得られる。この突出した部分２０Ａに電界が集中するため、隣の導電プラグ２７との絶縁性が低下する。
実施例による方法では、図１Ｈに示したように、上部バリア膜２８を形成した後に、上部バリア膜２８をエッチングマスクとして、下部バリア膜２０がエッチングされる。このため、下部バリア膜２０の端面の位置が、上部バリア膜２８の側面の位置に整合する。すなわち、図３Ｃに示したような突出部分２０Ｃは形成されない。従って、比較例１のような絶縁性の低下は生じない。また、図１Ｎに示した配線３７においても、上部バリア膜３８の側面から下部バリア膜３０の端面が突出することはない。
図４Ａ及び図４Ｂに、比較例２による半導体装置の製造方法の製造途中段階における装置の断面図を示す。図４Ａ及び図４Ｂの各構成部分には、図１Ａ〜図１Ｏの対応する構成部分と同一の参照符号が付されている。
図４Ａに示すように、基板１５の上に、下部バリア膜２０及び導電プラグ２７が形成されている。基板１５及び導電プラグ２７の表面を、絶縁性バリア膜６０で覆う。絶縁性バリア膜６０には、例えば窒化シリコンが用いられる。
図４Ｂに示すように、絶縁性バリア膜６０の上に、層間絶縁膜２９を形成する。無機材料からなる絶縁性バリア膜６０と、有機材料からなる層間絶縁膜２９とは、密着性が悪いため、絶縁性バリア膜６０と層間絶縁膜２９との界面で、剥離６１が生じやすい。さらに、絶縁性バリア膜６０と層間絶縁膜２９との熱膨張係数の相違に起因して、クラック６２が発生しやすい。
また、図１Ｏに示した層間絶縁膜２９と層間絶縁膜３９との間に、無機材料の絶縁性バリア膜６０に相当するバリア膜を配置した構造では、層間絶縁膜２９内に水分が侵入すると、絶縁性バリア膜が水分の脱離を阻害することになる。
上記実施例では、無機材料からなる絶縁性バリア膜を使用していないため、剥離やクラックは生じ難い。また、層間絶縁膜に侵入した水分の脱離が、バリア膜によって阻害されることもない。
上記実施例では、マルチチップモジュールの多層配線を形成する工程を例に取り上げて説明した。上記多層配線の形成方法は、他の半導体装置やインターポーザの多層配線の形成工程に適用することも可能である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 支持基板
１１ 半導体チップ
１２ 充填部材
１３ 電極パッド
１５ 基板
２０ 下部バリア膜
２１ シード膜
２３ 感光性レジスト膜
２４ 開口
２５ 導電部材
２７ 導電プラグ
２８ 上部バリア膜
２９ 層間絶縁膜
３０ 下部バリア膜
３１ シード膜
３５ 導電部材
３７ 配線
３８ 上部バリア膜
３９ 層間絶縁膜
４０ 電極パッド
４１ パッシベーション膜
５０ 付着物
５１ 異物
６０ 絶縁性バリア膜
６１ 剥離
６２ クラック

Claims (5)

  1. 基板の上に、下部バリア膜を形成する工程と、
    前記下部バリア膜の上にシード膜を形成する工程と、
    前記シード膜の一部の領域上に、導電部材を形成する工程と、
    前記導電部材をエッチングマスクとして、前記シード膜をエッチングし、前記導電部材の形成されていない領域において、前記下部バリア膜を露出させる工程と、
    前記下部バリア膜の表面には堆積しない条件で、前記導電部材の表面に選択的に上部バリア膜を成長させる工程と、
    前記上部バリア膜をエッチングマスクとして、前記下部バリア膜をエッチングする工程と
    を有する半導体装置の製造方法。
  2. 前記下部バリア膜をエッチングする工程において、反応性イオンエッチングを用いる請求項１に記載の半導体装置の製造方法。
  3. 前記上部バリア膜は、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＣｏとを含む合金、またはＣｏで形成されている請求項１または２に記載の半導体装置の製造方法。
  4. 前記上部バリア膜は、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＮｉとを含む合金、またはＮｉで形成されている請求項１または２に記載の半導体装置の製造方法。
  5. 前記下部バリア膜をエッチングした後、さらに、前記上部バリア膜及び前記基板の上に、絶縁膜を形成する工程を有する請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
JP2011066208A 2011-03-24 2011-03-24 半導体装置の製造方法 Pending JP2012204495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011066208A JP2012204495A (ja) 2011-03-24 2011-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011066208A JP2012204495A (ja) 2011-03-24 2011-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012204495A true JP2012204495A (ja) 2012-10-22

Family

ID=47185179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011066208A Pending JP2012204495A (ja) 2011-03-24 2011-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012204495A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553060B2 (en) 2015-04-10 2017-01-24 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553060B2 (en) 2015-04-10 2017-01-24 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US8466055B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20170110369A1 (en) Electronic device and method for producing same
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
KR20100107604A (ko) 배선 구조물 및 이의 형성 방법
EP2521165A1 (en) Wiring structure and method for forming same
JP2004335998A (ja) 半導体素子の金属配線形成方法
JP2007208181A (ja) 金属配線の形成方法
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5891753B2 (ja) 半導体装置の製造方法
JP2009283569A (ja) 半導体装置
JP2012204495A (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP5720381B2 (ja) 半導体装置の製造方法
US9455239B2 (en) Integrated circuit chip and fabrication method
CN101308829B (zh) 半导体器件和用于制造boac/coa的方法
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
KR20100011799A (ko) 반도체 소자의 제조방법
KR100850075B1 (ko) 반도체 소자 제조 방법
JP2004140198A (ja) 半導体装置およびその製造方法
JP5824808B2 (ja) 半導体装置及びその製造方法
JP2005085884A (ja) 半導体装置およびその製造方法
JP2010232239A (ja) 半導体装置
JP4986721B2 (ja) 半導体装置およびその製造方法
JP2998454B2 (ja) 半導体装置の製造方法
KR100467803B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150520

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150528

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150703