JP2004304167A - 配線、表示装置及び、これらの形成方法 - Google Patents

配線、表示装置及び、これらの形成方法 Download PDF

Info

Publication number
JP2004304167A
JP2004304167A JP2004065613A JP2004065613A JP2004304167A JP 2004304167 A JP2004304167 A JP 2004304167A JP 2004065613 A JP2004065613 A JP 2004065613A JP 2004065613 A JP2004065613 A JP 2004065613A JP 2004304167 A JP2004304167 A JP 2004304167A
Authority
JP
Japan
Prior art keywords
layer
metal
wiring
forming
diffusion preventing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004065613A
Other languages
English (en)
Inventor
Hiroyoshi Nakamura
弘喜 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2004065613A priority Critical patent/JP2004304167A/ja
Priority to TW093106559A priority patent/TW200425239A/zh
Priority to US10/800,861 priority patent/US7626125B2/en
Priority to KR1020040018753A priority patent/KR20040082987A/ko
Publication of JP2004304167A publication Critical patent/JP2004304167A/ja
Priority to US12/614,246 priority patent/US8110748B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】本発明は、基板上若しくは回路素子上に設けられた第１の金属拡散防止膜上に、シード層の形成に続いて、フォトレジストマスクを用いて選択的に無電解メッキ法、又は電解メッキ法により、金属配線層を形成し、シード層及び第１の金属拡散防止膜の不要領域除去と、シード層及び金属配線層及び第１の金属拡散防止膜の側面を含む表面を覆うように無電解メッキ法による第２の金属拡散防止膜の選択的な形成と、により形成される配線及び電極及び、これらの形成方法である。
【選択図】 図１

Description

本発明は、液晶表示装置に代表される表示装置やＵＬＳＩ等の半導体装置等に用いられる配線、表示装置及び、これらの形成方法に関する。
一般に、ＬＳＩやＵＬＳＩに代表される半導体装置における配線材料として、アルミニウム（Ａｌ）やその合金を用いた配線や電極が主流となっている。しかし、近年の集積度の向上による微細化の進展や、動作スピードの向上等により、Ａｌよりも抵抗が低く、且つエレクトロマイグレーションやストレスマイグレーション等の耐性が高い特性を有する銅（Ｃｕ）を次世代の配線及び電極の材料として採用することが検討されている。
さらに、液晶表示装置等に代表される表示装置の分野においても、表示面積の拡大による配線長の増加や、駆動用ドライバ回路や画素内メモリといった様々な付加機能を搭載するモノリシック化等の要求によって、半導体分野と同様に低抵抗な配線の要求が高まってきている。
微細な銅の配線加工は、Ａｌ配線の形成技術と同様に、ＰＥＰ（Photo Engraving
Process:写真食刻工程、所謂フォトリソグラフィー）によるマスキング技術と、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法等のエッチング技術とを単に組み合わせても、実現が困難であった。つまり、銅のハロゲン化物の蒸気圧は、Ａｌのハロゲン化物と比べて非常に低く（即ち、蒸発しにくい）、ＲＩＥ等のエッチング技術を用いる場合には、プロセス温度として２００〜３００℃雰囲気下でのエッチング処理が必要である等、種々の課題が多い。また、通常のフォトレジストマスクではなく、ＳｉＯ２やＳｉＮｘによるマスクを使用する必要もある。
そこで、例えば特許文献１や特許文献２に開示されている、いわゆる、ダマシン法を利用することができる。このダマシン法は、まず、基板上の絶縁層に対して、あらかじめ所望の配線パターンの配線溝を形成する。次に、この配線溝を埋め込むようにスパッタリング法等のＰＶＤ（Physical Vapor Deposition）法、メッキ法又は、有機金属材料を用いたＣＶＤ（Chemical Vapor Deposition：化学気相成長）法等の種々の手法を用いて、銅薄層を溝内部に埋め込み且つ絶縁層上の全面に亘って形成する。その後、銅薄層を基板表面側から下層の絶縁層が露出する（溝部分の開口端面）までＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨法）等の研磨法やエッチバック等を用いて除去し、溝に埋め込まれた銅のみによる配線パターンを形成する。
特開２００１−１８９２９５公報 特開平１１−１３５５０４号公報
しかしながら、前述した特許文献開１及び特許文献２に開示された技術を含む従来技術には以下に挙げるような課題がある。
上記ダマシン法においては、少なくとも配線を埋め込むための溝を形成する溝加工工程、配線パターンや上下電極間を接続するビア（プラグ）を形成するための成膜工程、フォトリソグラフィー工程、エッチング工程、研磨停止膜の成膜工程が必要であり、製造工程が煩雑となり、製造コストを高くしている。
また、配線抵抗を低減するためには、配線の断面積を大きくする必要があるが、集積化の制約から、アスペクト比の高い（つまり、幅や径が狭く深い）溝やビアホールを採用すると、銅の埋め込み性が低下する。また、銅薄層を基板全面に成膜した後に、不要部分を除去するというＣＭＰ工程等は、処理時間が掛かりスループットが悪い。
さらに、直径１２インチ等の大口径半導体ウエハサイズに対応する大型のＣＭＰ装置が開発されているが、上記半導体ウエハよりも大面積で且つ平坦性等の精度が良くないガラス基板を用いる表示装置のための製造装置は実用化されていない。
また、表示装置例えば、大型液晶表示装置に搭載される大型基板（表示画面）の場合は、上記ＣＭＰによる全面研磨やエッチング法による除去が可能であったとしても、配線として利用される銅薄層部分は、ガラス基板の面積に比較して非常に小さいために、成膜された銅薄層の大部分は除去され、廃棄される。この結果、材料として高価な銅の利用効率は非常に悪くなり、高コストになる影響で製品価格も高くなる。
そこで、本発明は、大面積基板上への低抵抗材料からなる金属配線の形成を実現し、且つ配線形成における配線材料の無駄を省き、及び製造工程数の低減による製造コストの削減を実現可能な配線、表示装置及び、これらの形成方法を提供することを目的とする。
本発明は上記目的を達成するために、基板上に設けられた第１の金属拡散防止層と、前記第１の金属拡散防止層上に設けられた金属シード層と、前記金属シード層上に設けられた金属配線層と、積層された前記金属シード層及び前記金属配線層の側面を含む露出する表面を覆う第２の金属拡散防止層からなる層とを具備し、前記金属シード層及び前記金属配線層は、前記第１の金属拡散防止層と前記第２の金属拡散防止層によって取り囲まれている配線及び電極、それを用いた表示装置を提供する。
また、本発明は、基板上に第１の金属拡散防止層を形成する工程と、前記第１の金属拡散防止層上に金属シード層を形成する工程と、前記金属シード層上に予め定められたパターンの金属配線層を形成する工程と、少なくとも前記金属配線層と接合される領域以外の前記金属シード層をエッチングする工程と、前記金属シード層と接合される領域以外の前記第１の金属拡散防止層をエッチングする工程と、前記金属配線層、前記金属シード層、及び前記第１の金属拡散防止層の側面を含む露出表面を覆うように第２の金属拡散防止層を形成する工程とを具備してなる配線及び電極、それを用いた表示装置の形成方法を提供する。また、前記基板と前記第１の金属拡散防止層との間には、他の回路素子、若しくは他の回路素子の一部が介在するように設けられている場合もある。
以上のような配線、表示装置は、金属シード層上にパターンを形成して、そのパターンに従って選択的に無電解メッキ法もしくは電解メッキ法を用いて金属配線層が形成され、金属配線層と接合される領域以外の不要な金属シード層を除去して形成される。この配線や表示装置は、金属拡散防止層で取り囲まれた後の熱処理工程における銅の拡散が防止され、且つＣＭＰ処理工程無しで基板上若しくは回路素子上へ選択的に形成される。
上記基板は、第１の金属拡散層が形成される下地である。上記表示装置は、液晶表示装置やＥＬ表示装置（Electroluminescence Display）のようなアクティブマトリクス型の表示装置を含むものである。また、上記配線は、表示領域に形成される駆動素子の電極、信号線及び走査線のみならず、周辺に配置される配線や同一基板上に形成された周辺駆動回路内の配線も含むものである。
本発明は、大面積基板上への金属拡散防止層で取り囲まれた高信頼性の低抵抗材料からなる金属配線や電極の形成を実現し、且つ配線形成における配線材料の無駄を省き、及び製造工程数の低減による製造コストの削減を実現可能な配線、電極、表示装置及び、これらの形成方法を提供することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図１に本発明の第１の実施形態に係る配線及び電極の断面構成を示す。ここでは、配線を例として、基板上に直接的に設ける構成について説明する。勿論、これらの配線や電極は、基板上に既に回路素子や回路素子の一部が形成されており、更にその上に形成することもできる。
この配線１は、ガラス等からなる基板２上には下地絶縁層３が設けられている。この下地絶縁層３上には、配線パターンに沿った第１の銅拡散防止層４が設けられ、この第１の銅拡散防止層４の幅より僅かに狭い銅シード層５及び銅配線層６が順次積層されている。これらの銅シード層５及び銅配線層６の表面を覆うように、第２の金属拡散防止層７が設けられている。このような４層構造となる配線１において、実質的に銅配線となる銅シード層５と銅配線層６は、第１の銅拡散防止層４と第２の銅拡散防止層７で周囲を取り囲まれた構造である。この配線が回路に組み込まれた際には、銅の拡散による隣接する回路素子、例えばＴＦＴの特性を劣化させるような影響を防止することができる。この実施形態による電極は、例えば、アモルファスシリコンＴＦＴやポリシリコンＴＦＴのための低抵抗なゲート電極やソース・ドレイン電極に適用できる。
この配線１の各層の膜厚は、例えば、下地絶縁層３が４００ｎｍ、第１の銅拡散防止層４が５０ｎｍ、銅シード層５が５０ｎｍ、電解メッキ法で成膜した銅配線層６が４００ｎｍ、無電解メッキ法で成膜した第２の銅拡散防止層７は５０ｎｍである。尚、本発明における金属シード層及び金属配線層は、例えば、銅若しくは銅を含有する金属であり、銅を例として説明しているが、他にも銀や金等の金属を用いることもできる。
次に、図２（ａ）〜２（ｄ）及び図３（ａ）〜３（ｄ）に示す工程図を参照して、第１の実施形態における配線及び電極の形成方法について具体的に説明する。ここでは、配線形成について説明する。
本実施形態の形成方法は、感光性樹脂マスク（所謂、フォトレジストマスク）を利用する選択的な無電解メッキ法を用いた金属配線層形成と、ウェットエッチングや電解エッチング等による金属シード層エッチングを組み合わせて、前述した配線１を形成する。この配線１の予め定められたパターン（配線パターン）は、このフォトレジストマスク等により定められるものであり、マスキングされない下地が露出した部分により、そのパターンが描画されている。このマスク材料としては、感光性樹脂に限らず、除去可能であり、下地及び形成される配線に電気的及び化学的に作用を及ぼさない材料であれば用いることができる。以下の実施形態でも同様である。
まず、図２（ａ）に示すように、厚さ例えば０．７ｍｍのガラスからなる基板２の全面上に、ＣＶＤ法例えば、ＰＥ（Plasma-Enhanced）−ＣＶＤ法を用いて、窒化シリコン層（ＳｉＮ層）からなる下地絶縁層３を厚さ例えば４００ｎｍ堆積させた後、さらに上層に第１の銅拡散防止層４をスパッタリング法により厚さ例えば５０ｎｍ成膜する。勿論、これらの成膜方法は限定されるものではなく、蒸着方法などこれら以外の成膜方法を用いてもよい。
また、第１の銅拡散防止層４としては、Ｔａ層、ＴaＮ層、ＴiＮ層、ＴaＳiＮ層、ＷＳiＮ層、Ｍｏ層、Ｃｏ合金層（例えば、Ｃｏ−Ｂ又はＣｏ−Ｗ−Ｂ）、Ｎｉ合金（例えば、Ｎｉ−Ｂ）、Ｍｏ合金層等を用いることができる。また単層膜ではなく、Ｔa／ＴaＮ／Ｔa、ＴiＮ／Ｔi、Ｃｏ−Ｂ／Ｃｏ又は、Ｎｉ−Ｂ／Ｎｉのように下地絶縁層との高密着性、低抵抗化、高拡散阻止能を図った多層膜であってもよい。尚、以降の各実施形態においても、銅拡散防止層として多層膜を用いてもよい。また、基板２は、通常のガラスだけではなく、石英ガラス、セラミックス、樹脂部材が適用できる。勿論、半導体ウエハに適用することも可能である。
次に図２（ｂ）に示すように、第１の銅拡散防止層４上に銅からなるシード層５を成膜、例えばスパッタリング法で厚さ例えば５０ｎｍ形成する。銅シード層５は、銅配線層６をメッキ法により形成するためのものである。その後、銅シード層５上に、ＰＥＰを利用して、図２（ｃ）に示すようなフォトレジスト層（感光性樹脂層）１１を形成する。このフォトレジスト層１１には、順テーパー形状の銅配線層を形成するために、開口側よりボトム側の方が広くなる逆テーパー形状の溝１２を形成する。
つまり、後の工程で形成される銅配線層の断面形状は、矩形でもよいが、配線形成後に積層する層間絶縁層のカバレッジや上層に設けられる配線とのショート不良低減の観点から順テーパ形状にすることが望ましい。このため、溝１２は逆テーパー形状に形成することが望ましい。この形状は、レジスト材料、露光条件及び現像条件を適宜調整することにより実現する。
次に図２（ｄ）に示すように、無電解メッキ法を用いて、フォトレジスト層１１の溝１２（銅シード層上）を埋めるように銅配線層６を形成する。尚、無電解メッキ法に代わって、電解メッキ法を用いても同様に銅配線層６を形成することができる。この場合の無電解メッキ法は、銅シード層５の上に堆積するために触媒処理が不要であると共に、大面積基板に適用した際に問題となる膜厚分布の不均一性も抑制することができる。
次に図３（ａ）に示すように、剥離液等を用いてフォトレジスト層１１を除去する。この除去に際しては、ドライプロセスであるアッシング処理を併用してもよい。尚、このアッシング処理を行った際に、銅配線層６や銅シード層５の露出表面が酸化される可能性があり、直後の工程で除去する工程を入れることが望ましい。
次に、図３（ｂ）に示すように、第１の銅拡散防止層３上に形成された銅層（銅シード層５及び銅配線層６）をエッチングして、少なくとも銅シード層５をエッチング除去する。エッチング方法としては、ウェットエッチング若しくは電解エッチング等を用いることが望ましい。
銅シード層のウェットエッチング溶液としては、例えば、塩化鉄系エッチング剤、塩化銅−塩酸系エッチング剤、燐酸−酢酸−硝酸系エッチング剤、フッ酸−過硫酸アンモニウム−塩酸、硫酸−過酸化水素水系エッチング剤、ペルオキソ硫酸塩−フッ酸等々の溶液を用いることができる。尚、厚い銅配線層６をレジストマスクを用いてウェットエッチングする場合は、一般的に等方的なエッチングであるために、パターンのエッジ部分でサイドエッチングが問題となるが、シード層が十分に薄い薄膜であることと、金属配線層６と同時にエッチングされるため、ほとんど問題にはならない。
尚、この銅シード層５のエッチングの際に、銅配線層６も同時にエッチングされるが、この時のエッチングされる厚さを考慮して図２（ｄ）の工程で予め銅配線層６を厚く形成する。上記実施形態では、金属シード層として銅シード層を用いたが、銅シード層の代わりにニッケルシード層やコバルトシード層のような銅の直接めっきが可能な第８ａ族の金属シード層を用いてもよいことは言うまでもない。また、ニッケルシード層をも用いた場合は、硝酸−硫酸−過酸化水素−塩化アンモニウム系エッチング剤等を用いることにより銅配線層６をほとんどエッチングせずにニッケルシード層をエッチングすることが可能であるという利点がある。また、ニッケル層を密着層としてその上に銅シード層を形成してもよいことは言うまでもない。
ウェットエッチング法だけではなく電解エッチング法を用いる場合は、第１の銅拡散防止膜をアノードとし、陰極板（カソード）との間に所定の電圧を印加して、第１の銅拡散防止層３上に形成された銅層（銅シード層５及び銅配線層６）をエッチングする。銅拡散防止層３と銅シード層５、銅配線層６との選択性の制御が容易であり、比較的エッチング速度が速いという特徴がある。この時、印加する電圧は、銅層の電解エッチングは生じるが、第１の銅拡散防止層３は電解エッチングされない電圧値例えば１０Ｖ程度に設定することが望ましい。エッチングのベース浴としては、硫酸、リン酸、塩酸などの酸を用いればよいがこれらに限定されるものではなく、もちろん銅シード層５と銅配線層６のエッチング速度比や銅配線層６のテーパー形状を制御するための添加剤を用いたり、液温度や印加電流波形を制御してもよい。
次に図３（ｃ）に示すように、銅配線層６及び銅シード層５の露出する全表面（第１の銅拡散防止層４との接合面以外の全周囲）を覆うように、例えばＣo−Ｗ−Ｂからなる第２の銅拡散防止層層７を例えば、無電解メッキ法を用いて厚さ例えば５０ｎｍ形成する。第２の銅拡散防止層７は、銅配線層６上にメッキ法により形成するためメッキに適した材料が選ばれる。例えば、ジメチルアミンボランを還元剤に用いることでＰｄ触媒処理が不要なＣo−Ｗ−Ｂのような第２の銅拡散防止層７を無電解メッキ法で形成することが望ましいが、銅層表面のみに選択的に無電解メッキが可能なＣｏ−Ｂ、Ｃｏ−Ｐ、Ｃｏ−Ｗ−Ｂ、Ｎｉ−Ｂ、Ｎｉ−Ｐ、Ｎｉ−Ｗ−Ｐのような銅拡散防止層でもよい。
次に、図３（ｄ）に示すように第２の銅拡散防止層７により覆われた銅配線層部分を自己整合的なマスクとして機能させてエッチング処理を行い、銅配線下部以外の第１の銅拡散防止層４を除去して、配線１を形成する。
以上説明したように本実施形態においては、前述した従来のダマシン法で必要であるＣＭＰ用の研磨停止膜を銅拡散防止層の成膜前に形成する工程、及び銅配線を埋め込むための溝を形成するエッチング工程が不要である。また、ダマシン法におけるＣＭＰでは、研磨剤（スラリー）を用いているため、研磨剤や被研磨物（金属イオンを含む）を洗浄する必要があるが、この洗浄工程も本実施形態では不要である。またＣＰＭ工程の研磨時における異物混入の原因を少なくすることができる。
従って、本実施形態では、金属拡散防止層で取り囲まれた高信頼性の金属配線を形成でき、更にダマシン法に比べて工程数を低減することができ、製造コストの削減が実現できる。さらに、本実施形態では、ＣＭＰを用いるのが困難である大面積の基板に対しても適用が容易である。前述した本実施形態では、銅を配線材料の一例として説明しているが、勿論これに限定されるものではなく、例えば、銅を含む合金やその他のメッキ法により成膜可能な金属（金や銀等）であれば適用することができる。
次に、本発明の第２の実施形態に係る配線及び電極について説明する。
この第２の実施形態による配線及び電極は、前述した図１に示した配線及び電極の構造と同様にシード層を設けた構造であり、形成方法が異なっている。本実施形態の構成部位や製造工程において、前述した第１の実施形態（図１〜図３（ｄ））の構成部位と同等の部位又は同等の製造工程には同じ参照符号を付して、その詳細な説明は省略する。また、配線を構成する各部位の膜厚は、前述した第１の実施形態と同様である。ここでは、配線を例として、基板上に直接的に設ける構成について説明する。勿論、これらの配線や電極は、基板上に既に回路素子や回路素子の一部が形成されており、更にその上に形成することもできる。
図４（ａ）〜４（ｄ）及び図５（ａ）〜５（ｃ）に示す工程図を参照して、第２の実施形態における配線（電極）の第１の形成方法について具体的に説明する。
図４（ａ）に示す工程は、図２（ａ）の工程と同等であり、まず、基板２上に窒化シリコン層（ＳｉＮ層）からなる下地絶縁層３を全面上に堆積させた後、その上層に第１の銅拡散防止層４をスパッタリング法により成膜する。勿論、これらの成膜方法に限定されるものではなく、蒸着方法などのこれら以外の成膜方法を用いてもよい。また、第１の銅拡散防止層４としては、Ｔa層、ＴaＮ層、ＷＮ層、ＴaＳiＮ層、ＷＳiＮ層、Ｃｏ合金層、Ｎｉ合金層等を用いることができる。尚、基板２と下地絶縁層３を合わせて絶縁基板１０と称する。
図４（ｂ）に示す工程は、図２（ｃ）の工程と同等であり、フォトレジスト層１１を形成する。このフォトレジスト層１１には、断面が矩形形状（垂直側面）の溝１２が形成される。勿論、前述したように、溝１２は逆テーパー形状であってもよい。
図４（ｃ）に示す工程では、フォトレジスト層の溝１２底部に露出する第１の銅拡散防止層４上の表面の酸化膜（自然酸化膜等）を除去した後、無電解メッキ法を用いて、第１の銅拡散防止層４上に銅シード層５を形成する。
図４（ｄ）に示す工程では、さらに電解メッキ法を用いて、銅シード層５と第１の銅拡散防止層４を電極として、フォトレジスト層１１の溝１２の銅シード層５上のみに銅配線層６を形成する。勿論、電解メッキ法に換えずに無電解メッキ法をそのまま継続して用いることもできる。
図５（ａ）に示すように、剥離液等を用いてフォトレジスト層１１を除去する。この除去に際しては、前述したようにアッシング処理を併用してもよい。但し、これを併用させた場合には、酸化膜除去工程を追加する必要がある。
図５（ｂ）に示す工程は、図３（ｇ）の工程と同等であり、銅配線層６及び銅シード層５の露出する全表面（第１の銅拡散防止層４との接合面以外の全周囲）を覆うように、例えばＣo−Ｗ−Ｂからなる第２の銅拡散防止層７を無電解メッキ法を用いて形成する。 図５（ｃ）に示す工程では、第２の銅拡散防止層７により覆われた銅配線層部分を自己整合的なマスクとして機能させてエッチング処理を行い、銅配線下部以外の第１の銅拡散防止層４を除去する。
第２の実施形態における変形例となる第２の形成方法について説明する。
前述した図４（ｃ）に示す工程では、無電解メッキ法を用いて銅シード層を形成し、さらに図４（ｄ）において、このシード層及び第１の銅拡散防止層４を電極とした電解メッキ法を用いて銅配線層６を形成している。この無電解メッキ法に代わって、フォトレジスト層の溝１２底部に露出する第１の銅拡散防止層４上の表面の酸化膜を除去する溶液、例えば銅イオンとフッ酸とフッ化アンモニウム若しくは硝酸等を含む溶液を用いた置換メッキ法で第１の銅拡散防止層４上に極薄い銅シード層５を形成してもよい。また、銅シード層５は、次の工程での無電解メッキ法が適用可能な程度の銅核の形成であってもよい。
第２の実施形態における変形例となる第３の形成方法について説明する。
前述した図４（ｃ）に示す工程では、置換メッキ法で銅シード層５を形成したが、別の方法として、有機金属材料を用いたＣＶＤ法を用いてもよい。銅（Ｃｕ）の有機金属原料としては、例えば、銅の１価錯体原料であるトリメチルビニルシリルヘキサフルオロアセチルアセトナト銅（Ｃｕ(hfac)ＴＭＶＳ）を用いて、例えば１４０℃程度の低温下で成膜すると、成膜開始初期に銅拡散防止層のような導電性材料上と、フォトレジストや酸化膜のような絶縁性材料上との間で成膜の選択性を達成できる。即ち、導電性材料上では成膜厚さは成膜時間に比例するが、一方、絶縁性材料上では成膜開始初期に膜が形成されない潜伏期間が生じるため、成膜厚さが成膜時間に比例せず、選択性が発生する。但し、絶縁性材料上で核成長による銅層が形成された後、すなわち潜伏時間が経過した後（例えば２分乃至６０分後）には、導電性材料上とほぼ同じ成膜速度で成膜が行われる。このため、核成長の進行程度が低い潜伏期間内に選択的に銅シード層を形成してしまうことが望ましい。
この第２の実施形態においても、前述した第１の実施形態と同等な作用効果を得ることができる。加えて、本実施形態は、銅シード層と銅配線層を形成すべき領域へ選択的に形成することができるため、銅シード層におけるエッチング処理工程が省略することができ、更に、製造コストの削減に有用である。
次に、本発明の第３の実施形態に係る配線及び電極について説明する。
図６に、第３の実施形態に係る配線及び電極の断面構成を示す。この第３の実施形態による配線及び電極は、前述した第１の実施形態における銅シード層を設けていない構造である。ここでは、配線を例として、基板上に直接的に設ける構成について説明する。勿論、これらの配線や電極は、基板上に既に回路素子や回路素子の一部が形成されており、更にその上に形成することもできる。
この配線２１においては、ガラス等からなる基板２２上には下地絶縁層２３を設ける。この下地絶縁層２３上には、配線パターンに沿った第１の銅拡散防止層２４を設け、その上面に第１の銅拡散防止層２４の幅より僅かに狭い銅配線層２５を積層する。次に銅配線層２５の全表面を覆うように、第２の金属拡散防止層２６を設ける。
このような構成において配線２１は、銅配線層２５が第１の銅拡散防止層２４と第２の銅拡散防止層２６で周囲を取り囲まれた（包囲若しくは被包された状態）３層構造であるため、回路に組み込まれた際には、銅の拡散による他の回路素子、例えば、ＴＦＴの特性を劣化させるような影響を防止することができる。本実施形態による電極は、例えば、アモルファスシリコンＴＦＴやポリシリコンＴＦＴの低抵抗なゲート電極やソース・ドレイン電極に適用できる。
この配線２１の各層の膜厚は、例えば、下地絶縁層２３が４００ｎｍ、第１の銅拡散防止層２４が５０ｎｍ、銅配線層２５が４００ｎｍ、第２の銅拡散防止層２６は５０ｎｍである。
次に、図７（ａ）〜７（ｄ）及び図８（ａ）〜８（ｃ）に示す工程図を参照して、第３の実施形態における配線２１の形成方法について具体的に説明する。
本実施形態は、感光性樹脂もしくは無機絶縁層をマスクとする無電解メッキ法を用いて、第１の銅拡散防止層上に選択的に金属配線層を形成し、さらに、この金属配線層を第２の銅拡散防止層で覆うように形成する配線の形成方法である。
まず、図７（ａ）に示す工程では、基板２２上にＰＥ（Plasma-Enhanced）−ＣＶＤ法により、窒化シリコン層（ＳｉＮ層）からなる下地絶縁層２３を全面上に堆積させた後、図７（ｂ）に示すように、第１の銅拡散防止層２４をスパッタ法等により成膜する。第１の銅拡散防止層２４としては、Ｔａ層、ＴａＮ層、ＴｉＮ層、ＴａＳｉＮ層、ＷＳｉＮ層、Ｃｏ合金層、Ｎｉ合金層等を用いることができる。尚、基板２２と下地絶縁層２３を合わせて絶縁基板３０と称する。
図７（ｃ）に示す工程では、第１の銅拡散防止層２４上に、ＰＥＰ法を用いて、フォトレジスト層３１を形成する。このフォトレジスト層３１には、逆テーパー形状の溝３２に形成する。勿論、溝３２は垂直形状でもよいが、逆テーパー形状の方が好ましい。これは、前述したように、上層に形成される層間絶縁層のカバレッジや上層配線とのショート不良低減の観点から金属配線層は、順テーパ形状が望ましいためである。
図７（ｄ）の工程では、無電解メッキ法を用いて、フォトレジスト層３１の溝３２の底部に銅配線層２５を形成する。この無電解メッキ法による第１の銅拡散防止層２４上へ直接メッキ成膜する場合、通常、Ｐｄ触媒処理を行っている。しかし、後工程で行われる熱処理の際に、銅配線内にＰｄが拡散して比抵抗値を劣化させるという問題は回避することが望ましい。そのため、Ｐｄ触媒処理に代わって、第１の銅拡散防止層上の極表面の酸化膜を除去する処理を行った後、無電解メッキ処理を行うことが望ましい。この酸化膜の除去処理には、フッ酸を含む溶液等を用いるとよい。またフッ酸とフッ化アンモニウム若しくは硝酸等を含む溶液に銅イオンを含有させて、薄い銅シード層若しくは銅核を形成させた後に、無電解メッキ法を用いて銅配線層２５を形成してもよい。もちろん、第１の銅拡散防止層２４としてＣｏ合金（例えば、Ｃｏ−Ｂ又はＣｏ−Ｗ−Ｂ、又はＣｏ−Ｂ／Ｃｏ）、Ｎｉ合金（例えば、Ｎｉ−Ｂ又はＮｉ−Ｂ／Ｎｉ）等を用いると直接メッキが可能である。
図８（ａ）に示す工程では、剥離液等を用いてフォトレジスト層３１を除去する。この除去に際しては、アッシング処理を併用してもよい。
図８（ｂ）に示す工程では、無電解メッキ法を用いて、銅配線層２５の露出する全表面を覆うように、例えばＣo−Ｗ−Ｂ、Ｃｏ−Ｂ等からなる第２の銅拡散防止層２６を形成する。ここでは、Ｐｄ触媒処理が不要なＣo−Ｗ−Ｂ、Ｃｏ−Ｂ等からなる銅拡散防止層を無電解メッキ法で形成することが望ましいが、銅配線層を選択的にメッキ法を用いて形成でき、銅拡散防止層となるものを用いるとよい。
図８（ｃ）に示す工程では、銅配線層部分を覆う第２の銅拡散防止層２６をマスクとしたエッチング処理を行い、銅配線下部以外の第１の銅拡散防止層２４の露出している領域をエッチング除去して、配線２１を形成する。第１の銅拡散防止層２４としてＣｏ合金（例えば、Ｃｏ−Ｂ又はＣｏ−Ｗ−Ｂ、又はＣｏ−Ｂ／Ｃｏ）、Ｎｉ合金（例えば、Ｎｉ−Ｂ又はＮｉ−Ｂ／Ｎｉ）等を用いる場合は、図１３（ｃ）に示すように銅配線層をマスクにして第１の銅拡散防止層２４をエッチングしたのちに第２の銅拡散防止層２６を形成するとよい。
前述した銅配線層２５の形成のための無電解メッキ浴としては、還元剤にホルムアルデヒドを用いてもよい。しかし、ホルムアルデヒドは、人体に有害であると共に、メッキｐＨ条件が１２乃至１３で行われるため、ｐＨ調整剤に水酸化ナトリウムを用いる等、ＴＦＴプロセスへの適用を考えるとナトリウム等のアルカリ金属を用いないものを用いることが望ましい。そこで、有害物を含まずアルカリ金属を用いないメッキ浴としては、還元剤にグリオキシル酸を用い、ｐＨ調整剤に有機アルカリ（例えば、ＴＭＡＨ）を用いたグリオキシル酸浴や、還元剤にコバルト塩やスズ塩を用いたコバルト塩浴若しくはスズ塩浴を用いることが望ましい。
しかし、グリオキシル酸浴のｐＨ調整剤の有機アルカリ（ＴＭＡＨ）は、フォトレジストマスクを溶解するため、有機アルカリに耐性のある感光性樹脂を用いるか、若しくは窒化シリコンや酸化シリコン等の無機絶縁膜マスクを用いるようにすることが望ましい。還元剤として、コバルト塩を用いたコバルト塩浴は、メッキｐＨ条件が６乃至７の中性領域であるため、フォトレジストマスクへのダメージが少なくことから、ＴＦＴプロセスには最適なメッキ浴として望ましい。加えて、コバルト塩浴やスズ塩浴は、ホルムアルデヒド浴やグリオキシル酸浴のようにメッキ反応過程で還元剤が分解して水素が発生することがなく、表面性が良好な膜形成やボイドの発生抑制も可能なメッキ浴である。
Figure 2004304167
以上説明した第３の実施形態は、前述した第１の実施形態と同様な作用効果を得ることができ、ＣＭＰ法を用いることなく、配線層材料として銅を用いた配線を形成することができ、且つＣＭＰでは困難であった大面積の基板に対しても適用可能である。よって、従来に比べて、製造工程数を低減することができ、製造コストの削減を実現することができる。
尚、本実施形態においても、上記記載事項に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、配線の材料として銅を用いた例で説明したが、銅を含む合金やその他の金属を容易に適用することができる。
前述した第１乃至３の実施形態における配線や電極を表示装置、例えば、アクティブマトリックス型液晶表示装置（ＬＣＤ）に適用することができる。勿論、この液晶表示装置だけではなく、他にも無機ＥＬＤ、有機ＥＬＤにおける配線等に適用することができる。
図９は、一般的なアクティブマトリックスＬＣＤの等価回路の一例を示している（補助容量は図示せず）。本発明の配線は、アレイ基板上に形成されている複数の信号線、複数の走査線、及びマトリックス状に多数配置されたＴＦＴにおけるゲート電極、ソース・ドレイン電極等に適用することができる。
ここで、本発明の配線構造をポリシリコンＴＦＴへ応用した第１の適用例について説明する。図１０（ａ）〜１０（ｄ）及び図１１（ａ）〜１１（ｃ）は、ゲート電極とソース・ドレイン電極に本発明の金属（銅）配線層を用いたＭＯＳ構造ｐ型ＴＦＴの形成方法について説明する。
基板４０に下地絶縁層４１を堆積させた後、その上に活性層となるアモルファスシリコン層４２を堆積する。これらを堆積させた後、温度５００℃の雰囲気でアニール処理を施し、アモルファスシリコン層４２中の水素を脱離させる。
さらに、ＥＬＡ（Excimer Laser Anneal）法により、アモルファスシリコン層４２をポリシリコン層４２ａに結晶化し、ＰＥＰによりレジストマスクを形成した後、ＣＤＥ（Chemical Dry Etching）法を用いてポリシリコン層４２ａをアイランド状に加工する。その後、ＰＥ−ＣＶＤ法により、全面上にゲート絶縁層４３を堆積させる。ゲート絶縁層としては酸化シリコン層単層でもよいが、銅の拡散に対する拡散阻止能を有する窒化シリコン層のような絶縁層を含む多層構成を用いることが望ましい。
図１０（ｂ）に示す工程では、前述した各実施形態における形成方法により、第１の銅拡散防止層４４を成膜した後、ＰＥＰによりフォトレジスト層（マスク）４５を形成する。このフォトレジスト層４５の開口した溝４６に、無電解メッキ法又は電解メッキ法を用いて銅配線層４７を選択的に形成する。尚、電解メッキ法で成膜する場合には、前述した第１、２の実施形態のようにシード層を予め形成する。
図１０（ｃ）に示す工程では、フォトレジスト層４５を除去した後、無電解メッキ法を用いて、銅配線層４７の表面全体を覆うように第２の銅拡散防止層４８を形成する。
図１０（ｄ）に示す工程では、第２の銅拡散防止層４８をエッチングマスクとして利用して、不要な第１の銅拡散防止層をエッチングすることで、ゲート電極４９を形成する。
図１１（ａ）に示す工程では、第２の銅拡散防止層４８に取り囲まれた銅配線層４７をマスクとして、ポリシリコン層４２ａへボロンをイオンドーピングして不純物領域（ソース・ドレイン領域）４２ｂを形成する。
図１１（ｂ）に示す工程では、ＰＥ−ＣＶＤ法を用いて層間絶縁層５０を形成する。もちろん、層間絶縁層も酸化シリコン層単層でもよいが、銅の拡散に対する拡散阻止能を有する窒化シリコン層のような絶縁層を含む多層構成を用いることが望ましい。さらに、この層間絶縁層５０上に、ＰＥＰによるフォトレジスト層によるマスク（図示せず）を形成し、層間絶縁層５０をエッチングしてソース及びドレイン領域４２ｂの表面まで開口するコンタクトホール５１を形成する。
図１１（ｃ）に示す工程では、層間絶縁層５０のコンタクトホール５１の形成後は、第３の実施形態と同様に第３の金属拡散防止層５２を形成し、さらに、フォトレジスト層によるマスクを形成し、フォトレジスト層の溝部分に無電解メッキ法を用いて銅配線層５３を選択的に形成する。さらに、無電解メッキ法用いて銅配線層５３を取り囲むように第４の銅拡散防止層５４を選択的に成膜した後、第３の金属拡散防止層５２をエッチングすることで、ソース・ドレイン電極を形成する。
以上のような工程により、本発明の銅配線を用いたゲート電極４９とソース・ドレイン電極５８を備えるＭＯＳ構造ｐ型ＴＦＴを形成することができる。尚、上記配線の形成方法においては、第３の実施形態で説明したが、第１若しくは第２の実施形態を用いてもよい。
また、図示しないが、ソース・ドレイン電極の形成後に、例えば、窒化シリコン等の層間絶縁層８２を形成し、その後に、画素電極との接続のためのコンタクトホール８３を開口して、第２の金属拡散防止層８４を露出させる。次に、例えばスパッタリング法を用いて、ＩＴＯ（インジウム・スズ酸化物）、スズ酸化物等の透明導電体層８６を形成し、パターニングすることで、透過型液晶表示装置用等のアレイ基板を形成することができる。この時、図１２に示すように、表示装置と外部接続端子部の第２の金属拡散防止層８４で覆われた銅配線層８５上にも同時に形成して、銅配線層８５及び第２の金属拡散防止層８４の保護膜として機能させることが好ましい。尚、図１２では、銅配線層の単一層を例として示しているが、走査線と信号線の２層構造にしてもよい。
また、ＩＴＯ等の透明金属酸化膜ではなく、反射型液晶表示装置等に用いられている反射性金属例えば、アルミニウム（Ａｌ）や銀（Ａｇ）を含む金属層を重ねてもよい。
尚、本発明の配線及び電極は、前述したようなＬＣＤだけではなく、有機ＥＬＤ例えば、アクティブマトリックス型有機ＥＬＤの基板上に形成される信号線、電源線、走査線及びＴＦＴ内の電極、及び周辺配線や同一基板上に形成された周辺駆動回路内の配線等に適用することも容易にできる。
本発明の配線及び電極の形成方法によれば、金属拡散防止層で取り囲まれた高信頼性の低抵抗材料からなる金属配線の形成が実現でき、さらに、従来のダマシン法のようにＣＭＰ（化学的機械研磨法）を用いることなく、基板上へ金属配線を選択的に形成することが可能となり、ＣＭＰが困難である大面積基板に対しても低抵抗配線の銅等からなる金属配線の形成を実現できる。また、ＣＭＰを用いないで基板上に選択的に配線を形成することができ、配線材料の除去・廃棄が抑制され配線材料の省資源化が可能となる。
尚、前述した各実施形態では、第１の銅拡散防止層がエッチングする際に、上層に形成された銅配線層の表面が損傷されることを防止するために、第２の銅拡散防止層をマスク（保護層）として利用している例について説明しているが、この製造工程順に限定されるものではない。つまり、図１３（ａ）〜１３（ｃ）に示すように、第１の銅拡散防止層を除去するエッチング処理の際に、銅配線層に損傷を与えないエッチング（ウェットエッチング又はドライエッチング）を採用すれば、第２の銅拡散防止層をマスクとして機能させる必要がないため、第１の銅拡散防止層のエッチングの後に、第２の銅拡散防止層を形成する製造工程であってもよい。
つまり図７（ｄ）に示す工程に続いて、図１３（ａ）に示すように第１の銅拡散防止層２４上に銅配線層２５が形成された後、図１３（ｂ）に示すように銅配線層２５に損傷を与えないエッチングを行い、銅配線層２５に接する以外の第１の銅拡散防止層２４を除去する。その後に、第１の銅拡散防止層２４及び銅配線層２５を覆うように、図１３（ｃ）に示すように第２の銅拡散防止層２６を形成する。また、銅配線をフォトレジスト層のマスク開口部に形成するのではなく、銅配線を形成して所望の領域のみにフォトレジスト層を残してエッチングする製造工程であってもよい。第１の変形例となる図１３は、シード層を用いない構成例であるが、第２の変形例として、図１４には、第１の銅拡散防止層２４と銅配線層２５との間にシード層２７を設けた構成例を示している。
前述した図２では、シード層２７に銅（Ｃｕ）を用いていたが、コバルト（Ｃｏ）又はニッケル（Ｎｉ）を用いていてもよい。
以上のような第１，第２の実施形態による配線を形成する技術は、電極や表示装置にも容易に適用することができる。
このような金属シード層を設けた配線構造を表示装置、例えば、アクティブマトリックス型液晶表示装置（ＬＣＤ）に適用することができる。勿論、この配線構造は、他にも無機ＥＬＤ、有機ＥＬＤにおける配線等に適用することもできる。このＬＣＤの一例としては、前述した図９に示す等価回路と同等であり、ここでは省略する。このような配線構造は、アレイ基板上に形成されている複数の信号線、複数の走査線、及びマトリックス状に多数配置されたＴＦＴにおけるゲート電極、ソース・ドレイン電極等に適用することができる。
ここで、本発明の配線構造をポリシリコンＴＦＴへ応用した第２の適用例について説明する。図１５（ａ）〜図１５（ｅ）及び図１６（ａ），１６（ｂ）を参照して、ソース・ドレイン電極に本発明の金属（銅）配線層を用いたＭＯＳ構造ｐ型ＴＦＴの形成方法について説明する。
図１５（ａ）に示す工程において、基板９１に下地絶縁層９２を堆積させた後、その上に活性層となるアモルファスシリコン層９３’を堆積する。これらを堆積させた後、温度５００℃の雰囲気でアニール処理を施し、アモルファスシリコン層９３’中の水素を脱離させる。
さらに、ＥＬＡ（Excimer Laser Anneal）法によりアモルファスシリコン層９３’をポリシリコン層９３に結晶化させて、ＰＥＰによりフォトレジストからなるマスク（図示せず）を形成し、ＣＤＥ（Chemical Dry Etching）法を用いてポリシリコン層９３をアイランド状に加工する。その後、ＰＥ−ＣＶＤ法により、全面上にゲート絶縁層９４を堆積させる。
図１５（ｂ）に示す工程において、ゲート絶縁層９４全面上にゲート電極層９５（例えば、ＭｏＷ）を形成し、その上にＰＥＰによるフォトレジストからなるマスク（図示せず）を設ける。ＣＤＥ法等を用いて、マスクから露出するゲート絶縁層９４をエッチングしてゲート電極を形成する。尚、このゲート電極９５を銅で形成し、電極下にバリア層及びＣｕシード層を設けた構成にしてもよい。
図１５（ｃ）において、ゲート電極９５をマスクとしてポリシリコン層９３へボロンをイオンドーピングして不純物領域（ソース・ドレイン領域）９３ａを形成し、不純物活性化を行う。
図１５（ｄ）に示す工程において、ＰＥ−ＣＶＤ法を用いて全面上に層間絶縁層９６を形成する。さらに、この層間絶縁層９６上に、ＰＥＰによるフォトレジストからなるマスク（図示せず）を形成し、露出する層間絶縁層９６をエッチングしてソース及びドレイン領域９３ａの表面まで開口するコンタクトホール９７を形成する。
図１５（ｅ）に示す工程においては、第１の銅拡散防止層１００として機能するＣｏ層９８（厚さ２０ｎｍ）及びＣｏ−Ｂ層９９（厚さ５０ｎｍ）からなる積層をそれぞれスパッタ法と無電解メッキ法で形成する。
図１６（ａ）に示す工程において、全面上にＣｕシード層１０２（厚さ５０ｎｍ）を成膜し、ＰＥＰによりフォトレジストからなるマスク１０３を形成する。このマスク１０３が開口する領域上に無電解メッキ法又は電解メッキ法を用いて銅配線層１０４（厚さ５００ｎｍ）を選択的に形成する。
図１６（ｂ）に示す工程では、マスク１０３を除去した後、銅配線層１０４をマスクとしてＣｕシード層１０２及び第１の銅拡散防止層１００であるＣｏ層９８及びＣｏ−Ｂ層９９をエッチングする。さらに無電解メッキ法を用いて、Ｃｕシード１０２、銅配線層４７及び第１の銅拡散防止層１００の側面を含む露出表面全体を覆うようにＣｏ−Ｂ、Ｃｏ−Ｗ−Ｂ等からなる第２の銅拡散防止層１０５を形成することで、ソース・ドレイン電極１０６を形成する。そして、熱処理工程により、Ｃｏ層９８とソース及びドレイン領域９３ａとの界面にＣｏシリサイド層１０１を形成することでソース・ドレイン抵抗の低抵抗化と拡散防止能の向上を実現する。
また、図示しないが、前記の工程では、Ｃｏ−Ｂ層９９の上にＣｕシード層１０２を形成した後に、フォトレジストからなるマスクを用いてＣｕシード層１０２上に銅配線層１０４を形成したが、Ｃｏ−Ｂ層９９の上に直接、フォトレジストからなるマスクを用いて銅配線層１０４を形成してもよい。そして、銅配線層１０４をマスクとして第１の銅拡散防止層１００であるＣｏ層９８及びＣｏ−Ｂ層９９をエッチング後、銅配線層４７銅配線層４７及び第１の銅拡散防止層１００の側面を含む露出表面全体を覆うようにＣｏ−Ｂ等からなる第２の銅拡散防止層１０５を形成してもよい。
また、前記の実施形態のＣｏ層９８及びＣｏ−Ｂ層９９の代わりに、Ｎｉ層及びＮｉ−Ｂ層を用いてもよく、更に第２の銅拡散防止層１０５にＮｉ−Ｂ等からなるＮｉ合金を用いてもよい。第１の銅拡散防止層１００の一部にＮｉ層を用いた場合は、熱処理工程により形成されるシリサイド層はＮｉシリサイド層となる。シリサイド層としては、Ｔａシリサイド層やＴｉシリサイド層等を用いてもよい。
また、図示しないが、ソース・ドレイン電極１０６の形成後に、例えば、窒化シリコン、ベンゾシクロブテン樹脂等の層間絶縁層を形成し、その後に、画素電極との接続のためのコンタクトホールを開口して、第２の金属拡散防止層を露出させる。さらに、例えばスパッタリング法を用いて、ＩＴＯ（インジウム・スズ酸化物）、スズ酸化物等の透明導電体層を形成し、パターニングすることで、透過型液晶表示装置用等のアレイ基板を形成することができる。
本発明の第１の実施形態に係る配線の断面構成を示す図である。 第１の実施形態における配線の形成方法について説明するための工程図の前半部分である。 第１の実施形態における配線の形成方法について説明するための工程図の後半部分である。 第２の実施形態における配線の形成方法について説明するための工程図の前半部分である。 第２の実施形態における配線の形成方法について説明するための工程図の後半部分である。 第３の実施形態に係る配線の断面構成を示す図である。 第３の実施形態における配線の形成方法について説明するための工程図の前半部分である。 第３の実施形態における配線の形成方法について説明するための工程図の後半部分である。 本発明の配線構造が適用できるアクティブマトリックスＬＣＤの等価回路の一例を示す図である。 本発明の配線構造が適用できる第１の適用例となるＭＯＳ構造ｐ型ＴＦＴの形成について説明するための工程図の前半部分である。 本発明の配線が適用できるＭＯＳ構造ｐ型ＴＦＴの形成について説明するための工程図の後半部分である。 ＩＴＯ膜が形成された配線の断面構成を示す図である。 本発明の配線の形成方法の第１の変形例について説明するための工程図である。 本発明の配線の形成方法の第２の変形例に係る配線の断面構成を示す図である。 本発明の配線構造が適用できる第２の適用例となるＭＯＳ構造ｐ型ＴＦＴの形成について説明するための工程図の前半部分である。 本発明の配線構造が適用できる第２の適用例となるＭＯＳ構造ｐ型ＴＦＴの形成について説明するための工程図の後半部分である。

Claims (15)

  1. 基板上に設けられた第１の金属拡散防止層と、
    前記第１の金属拡散防止層上に設けられた金属シード層と、
    前記金属シード層上に設けられた金属配線層と、
    積層された前記金属シード層及び前記金属配線層の側面を含む露出する表面を覆う第２の金属拡散防止層からなる層と、
    を具備し、前記金属シード層及び前記金属配線層は、前記第１の金属拡散防止層と前記第２の金属拡散防止層によって取り囲まれていることを特徴とする配線。
  2. 基板上に設けられた第１の金属拡散防止層と、
    前記第１の金属拡散防止層上に設けられた金属シード層と、
    前記金属シード層上に設けられた金属配線層と、
    積層された前記金属シード層、前記金属配線層、及び第1の金属拡散防止層の側面を含む露出する表面を覆う第２の金属拡散防止層からなる層と、
    を具備し、前記金属シード層及び前記金属配線層は、前記第１の金属拡散防止層と前記第２の金属拡散防止層によって取り囲まれていることを特徴とする配線。
  3. 基板上に形成された第１の金属拡散防止層と、
    前記第１の金属拡散防止層上に設けられた金属配線層と、
    前記金属配線層と第１の金属拡散防止層の側面を含む露出する表面を覆う第２の金属拡散防止層からなる層と、を具備し、
    前記金属配線層は、前記第１の金属拡散防止層と前記第２の金属拡散防止層によって取り囲まれていることを特徴とする配線。
  4. マトリックス状に配置された駆動素子の電極と、
    前記駆動素子に接続された走査線と、信号線の少なくとも１つは、第１の金属拡散防止層と、第２の金属拡散防止層によって取り囲まれるように設けられていることを特徴とする配線を有する表示装置。
  5. 前記配線を有する表示装置において、
    前記配線上に、前記第２の金属拡散防止層を介して透明導電体層若しくは金属層が形成される請求項４に記載の配線を有する表示装置。
  6. 基板上に第１の金属拡散防止層を形成する工程と、
    前記第１の金属拡散防止層上に予め定められたパターンの金属配線層を形成する工程と、前記金属配線層と平面的に重なる領域以外の前記第１の金属拡散防止層をエッチングする工程と、
    少なくとも前記金属配線層の側面を含む露出表面を覆うように第２の金属拡散防止層を形成する工程と、
    を具備することを特徴とする配線の形成方法。
  7. 前記配線の形成方法において、さらに、
    前記予め定められたパターンの前記金属配線層の形成前に、第１の金属拡散防止層上に金属シード層を形成する工程と、
    予め定められたパターンの前記金属配線層の形成後に前記金属配線層と接合される領域以外の前記金属シード層をエッチングする工程と、
    を具備することを特徴とする請求項６に記載の配線の形成方法。
  8. 前記配線の形成方法において、さらに、
    前記予め定められたパターンの前記金属配線層の形成前に、第１の金属拡散防止層上に予め定められたパターンの金属シード層を形成する工程を具備することを特徴とする請求項６に記載の配線の形成方法。
  9. 前記配線の形成方法において、
    前記第１の金属拡散防止層を形成する工程は、
    前記基板上に他の回路素子若しくは他の回路素子の一部が形成された工程の後に、実施されることを特徴とする請求項６に記載の配線の形成方法。
  10. 前記配線の形成方法において、さらに、
    前記金属配線層の断面形状を規定する前記パターンの開口部断面形状は、矩形形状又は逆テーパー形状に形成されることを特徴とする請求項６に記載の配線の形成方法。
  11. 前記配線の形成方法において、さらに、
    前記金属配線層形成が還元剤にコバルト塩、スズ塩若しくはグリオキシル酸を用いたアルカリ金属を含まない無電解メッキ浴により形成することを特徴とする請求項６に記載の配線の形成方法。
  12. マトリックス状に配置された画素用の駆動素子の電極と、前記駆動素子に接続された走査線と、信号線を有する表示装置の形成方法であって、
    第１の金属拡散防止層を形成する工程と、
    前記第１の金属拡散防止層上に予め定められたパターンの前記電極、前記走査線及び前記信号線のいずれかとなる金属配線層を形成する工程と、
    少なくとも前記金属配線層と接合される以外の前記第１の金属拡散防止層をエッチングにより除去する工程と、前記少なくとも金属配線層の側面を含む露出表面を覆うように第２の金属拡散防止層を形成する工程と、
    を具備してなることを特徴とする表示装置の形成方法。
  13. 前記表示装置の形成方法において、
    予め定められたパターンの前記電極、前記走査線及び前記信号線のいずれかとなる金属配線層の形成前に、第１の金属拡散防止層上に金属シード層を形成する工程と、
    予め定められたパターンの前記金属配線層の形成後に前記金属配線層と接合される領域以外の前記金属シード層をエッチングする工程と、
    を具備することを特徴とする請求項１２に記載の表示装置の形成方法。
  14. 前記表示装置の形成方法において、さらに、
    予め定められたパターンの前記金属配線層の形成前に、前記第１の金属拡散防止層上に予め定められたパターンの金属シード層を形成する工程を具備することを特徴とする請求項１２に記載の表示装置の形成方法。
  15. 前記表示装置の形成方法において、
    前記第１の金属拡散防止層の少なくとも一部をシリサイド化する工程を具備することを特徴とする請求項１２に記載の表示装置の形成方法。
JP2004065613A 2003-03-20 2004-03-09 配線、表示装置及び、これらの形成方法 Pending JP2004304167A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004065613A JP2004304167A (ja) 2003-03-20 2004-03-09 配線、表示装置及び、これらの形成方法
TW093106559A TW200425239A (en) 2003-03-20 2004-03-11 Wiring, display device and method of manufacturing the same
US10/800,861 US7626125B2 (en) 2003-03-20 2004-03-16 Wiring, display device and method of manufacturing the same
KR1020040018753A KR20040082987A (ko) 2003-03-20 2004-03-19 배선, 표시 장치 및 그 제조 방법
US12/614,246 US8110748B2 (en) 2003-03-20 2009-11-06 Wiring, display device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003078113 2003-03-20
JP2004065613A JP2004304167A (ja) 2003-03-20 2004-03-09 配線、表示装置及び、これらの形成方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011048046A Division JP2011154380A (ja) 2003-03-20 2011-03-04 表示装置の形成方法
JP2011229958A Division JP2012064953A (ja) 2003-03-20 2011-10-19 配線の形成方法及びその配線を有する表示装置の形成方法

Publications (1)

Publication Number Publication Date
JP2004304167A true JP2004304167A (ja) 2004-10-28

Family

ID=32993005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004065613A Pending JP2004304167A (ja) 2003-03-20 2004-03-09 配線、表示装置及び、これらの形成方法

Country Status (4)

Country Link
US (2) US7626125B2 (ja)
JP (1) JP2004304167A (ja)
KR (1) KR20040082987A (ja)
TW (1) TW200425239A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
JP2009015101A (ja) * 2007-07-06 2009-01-22 Toshiba Matsushita Display Technology Co Ltd アレイ基板
JP2010171365A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2011003804A (ja) * 2009-06-19 2011-01-06 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属陽極体の製造方法
JP2011049573A (ja) * 2005-02-04 2011-03-10 Toshiba Mobile Display Co Ltd 半導体装置の製造方法
WO2011080827A1 (ja) 2009-12-28 2011-07-07 富士通株式会社 配線構造及びその形成方法
JP2011159963A (ja) * 2010-01-29 2011-08-18 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2012204495A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2012222040A (ja) * 2011-04-05 2012-11-12 Fujitsu Ltd 半導体装置の製造方法
WO2012176392A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 半導体装置及びその製造方法
KR20130092463A (ko) * 2012-02-09 2013-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 갖는 표시 장치, 반도체 장치를 갖는 전자 기기, 및 반도체 장치의 제작 방법
JP2014131025A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014215202A (ja) * 2013-04-26 2014-11-17 凸版印刷株式会社 表面プラズモンセンサー
JP2018133460A (ja) * 2017-02-15 2018-08-23 日本特殊陶業株式会社 セラミックパッケージ
JP2021048210A (ja) * 2019-09-18 2021-03-25 トヨタ自動車株式会社 配線基板の製造方法および配線基板
US11276610B2 (en) 2019-04-26 2022-03-15 Fujitsu Limited Wiring board and method of manufacturing the same

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
TWI277815B (en) * 2004-01-16 2007-04-01 Hannstar Display Corp Liquid crystal display and manufacturing method of liquid crystal display including substrate
DE102004005645B4 (de) * 2004-02-04 2006-01-12 Infineon Technologies Ag Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung
KR101051015B1 (ko) * 2004-10-28 2011-07-21 삼성전자주식회사 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널
US20070082299A1 (en) * 2005-10-11 2007-04-12 Lam Research Corp. Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7743783B2 (en) * 2006-04-04 2010-06-29 Air Liquide Electronics U.S. Lp Method and apparatus for recycling process fluids
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US20080041813A1 (en) * 2006-08-21 2008-02-21 Atmel Corporation Methods and compositions for wet etching
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US7794530B2 (en) * 2006-12-22 2010-09-14 Lam Research Corporation Electroless deposition of cobalt alloys
CN100437915C (zh) * 2007-03-16 2008-11-26 友达光电股份有限公司 金属导线及其制造方法
US9439293B2 (en) 2007-11-21 2016-09-06 Xerox Corporation Galvanic process for making printed conductive metal markings for chipless RFID applications
US8815333B2 (en) * 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP2010189693A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
MY154122A (en) * 2010-01-15 2015-05-15 Jx Nippon Mining & Metals Corp Electronic circuit, method for forming same, and copper clad laminate for forming electronic circuit
US20110277816A1 (en) * 2010-05-11 2011-11-17 Sierra Solar Power, Inc. Solar cell with shade-free front electrode
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
MX351564B (es) 2012-10-04 2017-10-18 Solarcity Corp Dispositivos fotovoltaicos con rejillas metálicas galvanizadas.
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
KR20140064550A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US20140246226A1 (en) * 2013-03-04 2014-09-04 Uni-Pixel Displays, Inc. Method of fabricating copper-nickel micro mesh conductors
DE102013105722B4 (de) * 2013-03-12 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Verbindungsmetallisierung durch chemische direkte Strukturplattierung und Metallstruktur, die durch dieselbe hergestellt ist
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
KR102211967B1 (ko) * 2013-10-28 2021-02-05 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
USD784936S1 (en) * 2014-05-28 2017-04-25 Sumitomo Electric Industries, Ltd. Flexible printed wiring board with device
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
JP6523076B2 (ja) 2015-06-30 2019-05-29 株式会社日立製作所 粒子線治療システム
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
CN105899003B (zh) * 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
FR3045674B1 (fr) * 2015-12-17 2019-12-20 Aveni Procede de metallisation d'un substrat semi-conducteur avec du cuivre mettant en oeuvre un siliciure de cobalt ou de nickel
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
KR102515562B1 (ko) * 2016-01-08 2023-03-29 삼성디스플레이 주식회사 표시판 및 표시판의 제조 방법
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
DE102016216308B4 (de) * 2016-08-30 2022-06-15 Schweizer Electronic Ag Leiterplatte und Verfahren zu deren Herstellung
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
CN108172584A (zh) * 2017-12-26 2018-06-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其上电极线图案的制备方法和液晶显示面板
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
WO2020045436A1 (ja) * 2018-08-28 2020-03-05 京セラ株式会社 配線基板および電子装置
WO2020230317A1 (ja) * 2019-05-16 2020-11-19 日本電信電話株式会社 半導体積層構造
TWI827322B (zh) * 2022-10-26 2023-12-21 艾姆勒科技股份有限公司 具最佳化鍍層結構的電動車用功率模組散熱器

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281629A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JPH05109714A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JPH09230362A (ja) * 1996-02-20 1997-09-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
JPH10188817A (ja) * 1996-12-25 1998-07-21 Canon Inc 素子回路基板および画像形成装置とその製造法
JPH11330652A (ja) * 1997-06-10 1999-11-30 Canon Inc 基板及びその製造方法
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2001181854A (ja) * 1999-12-22 2001-07-03 Ebara Corp 無電解めっき液及びこれを用いた配線形成方法
JP2001342593A (ja) * 2000-06-01 2001-12-14 Tsuneki Mekki Kogyo Kk 接点部材及びその製造方法
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP2002057345A (ja) * 2001-05-14 2002-02-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003031586A (ja) * 2001-07-17 2003-01-31 Toshiba Corp アレイ基板の製造方法、アレイ基板および液晶表示素子
JP2003031588A (ja) * 2001-07-19 2003-01-31 Sony Corp 薄膜半導体装置の製造方法および表示装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318592A (ja) 1993-05-10 1994-11-15 Kawasaki Steel Corp 半導体集積回路のＣｕ配線構造体の製造方法
KR100414746B1 (ko) 1996-12-31 2004-03-31 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100253588B1 (ko) 1997-04-18 2000-04-15 김영환 반도체 소자의 캐패시터 제조방법
JP3501265B2 (ja) 1997-10-30 2004-03-02 富士通株式会社 半導体装置の製造方法
US6218302B1 (en) 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4536186B2 (ja) 1998-11-16 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4334070B2 (ja) 1999-07-09 2009-09-16 株式会社東芝 銅被膜の選択形成方法
JP2001118924A (ja) 1999-10-20 2001-04-27 Sony Corp 半導体装置およびその製造方法
JP3490038B2 (ja) 1999-12-28 2004-01-26 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
JP3935309B2 (ja) 2000-06-08 2007-06-20 日東電工株式会社 配線回路基板およびその製造方法
JP3741005B2 (ja) * 2000-09-13 2006-02-01 セイコーエプソン株式会社 配線基板、その製造方法、表示装置および電子機器
KR100400765B1 (ko) 2000-11-13 2003-10-08 엘지.필립스 엘시디 주식회사 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
US7547627B2 (en) * 2004-11-29 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281629A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JPH05109714A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JPH09230362A (ja) * 1996-02-20 1997-09-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
JPH10188817A (ja) * 1996-12-25 1998-07-21 Canon Inc 素子回路基板および画像形成装置とその製造法
JPH11330652A (ja) * 1997-06-10 1999-11-30 Canon Inc 基板及びその製造方法
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2001181854A (ja) * 1999-12-22 2001-07-03 Ebara Corp 無電解めっき液及びこれを用いた配線形成方法
JP2001342593A (ja) * 2000-06-01 2001-12-14 Tsuneki Mekki Kogyo Kk 接点部材及びその製造方法
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP2002057345A (ja) * 2001-05-14 2002-02-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003031586A (ja) * 2001-07-17 2003-01-31 Toshiba Corp アレイ基板の製造方法、アレイ基板および液晶表示素子
JP2003031588A (ja) * 2001-07-19 2003-01-31 Sony Corp 薄膜半導体装置の製造方法および表示装置の製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
JP2011049573A (ja) * 2005-02-04 2011-03-10 Toshiba Mobile Display Co Ltd 半導体装置の製造方法
JP2009015101A (ja) * 2007-07-06 2009-01-22 Toshiba Matsushita Display Technology Co Ltd アレイ基板
JP2010171365A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2011003804A (ja) * 2009-06-19 2011-01-06 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属陽極体の製造方法
US9263326B2 (en) 2009-12-28 2016-02-16 Fujitsu Limited Interconnection structure and method of forming the same
WO2011080827A1 (ja) 2009-12-28 2011-07-07 富士通株式会社 配線構造及びその形成方法
JP2011159963A (ja) * 2010-01-29 2011-08-18 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2012204495A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2012222040A (ja) * 2011-04-05 2012-11-12 Fujitsu Ltd 半導体装置の製造方法
WO2012176392A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 半導体装置及びその製造方法
KR102055239B1 (ko) * 2012-02-09 2019-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 갖는 표시 장치, 반도체 장치를 갖는 전자 기기, 및 반도체 장치의 제작 방법
US10249764B2 (en) 2012-02-09 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP2014179625A (ja) * 2012-02-09 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2020004976A (ja) * 2012-02-09 2020-01-09 株式会社半導体エネルギー研究所 半導体装置
KR20130092463A (ko) * 2012-02-09 2013-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 갖는 표시 장치, 반도체 장치를 갖는 전자 기기, 및 반도체 장치의 제작 방법
JP2016178309A (ja) * 2012-02-09 2016-10-06 株式会社半導体エネルギー研究所 半導体装置
JP2018093216A (ja) * 2012-02-09 2018-06-14 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP2013179290A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置を有する表示装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2014131025A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置
US10074748B2 (en) 2012-11-30 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP2014215202A (ja) * 2013-04-26 2014-11-17 凸版印刷株式会社 表面プラズモンセンサー
JP2018133460A (ja) * 2017-02-15 2018-08-23 日本特殊陶業株式会社 セラミックパッケージ
US11276610B2 (en) 2019-04-26 2022-03-15 Fujitsu Limited Wiring board and method of manufacturing the same
JP2021048210A (ja) * 2019-09-18 2021-03-25 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7238712B2 (ja) 2019-09-18 2023-03-14 トヨタ自動車株式会社 配線基板の製造方法および配線基板

Also Published As

Publication number Publication date
US7626125B2 (en) 2009-12-01
US8110748B2 (en) 2012-02-07
US20100044085A1 (en) 2010-02-25
KR20040082987A (ko) 2004-09-30
TW200425239A (en) 2004-11-16
US20040185683A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
JP2004304167A (ja) 配線、表示装置及び、これらの形成方法
KR101004219B1 (ko) 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치
TW483105B (en) A semiconductor integrated circuit device and a method of manufacturing the same
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
TWI390018B (zh) 蝕刻劑，使用該蝕刻劑製造互連線的方法，以及使用該蝕刻劑製造薄膜電晶體基材的方法
TW459295B (en) Method for fabricating metal interconnections
JP4969001B2 (ja) 半導体装置及びその作製方法
TW200403768A (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
JP2012064953A (ja) 配線の形成方法及びその配線を有する表示装置の形成方法
TW200820446A (en) Method of producing thin film transistor substrate
JP4434644B2 (ja) 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法
JP4495428B2 (ja) 薄膜トランジスタの形成方法
JPH04302436A (ja) 薄膜半導体素子及びその製造方法
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP2002064138A (ja) 半導体集積回路装置およびその製造方法
TWI819592B (zh) 半導體裝置及其製作方法
JP2004342759A (ja) 配線構造体、薄膜半導体装置、表示装置、及びこれらの形成方法
JPH11354519A (ja) 半導体装置及びその製造方法
JP3275800B2 (ja) 電極配線の形成方法
KR100992131B1 (ko) 박막 트랜지스터 표시판
KR100720530B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
JPH10294317A (ja) 積層配線構造体およびその製造方法
KR20080061018A (ko) 반도체소자의 제조방법
JP2005012012A (ja) 薄膜トランジスタ、表示装置、及びこれらの形成方法
JPH07221174A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111026

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111125