JP2010189693A - Ｃｕ膜の成膜方法および記憶媒体 - Google Patents

Ｃｕ膜の成膜方法および記憶媒体 Download PDF

Info

Publication number
JP2010189693A
JP2010189693A JP2009034069A JP2009034069A JP2010189693A JP 2010189693 A JP2010189693 A JP 2010189693A JP 2009034069 A JP2009034069 A JP 2009034069A JP 2009034069 A JP2009034069 A JP 2009034069A JP 2010189693 A JP2010189693 A JP 2010189693A
Authority
JP
Japan
Prior art keywords
film
forming
cvd
hfac
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009034069A
Other languages
English (en)
Inventor
Yasuhiko Kojima
康彦 小島
Kenji Hikawa
賢治 桧皮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009034069A priority Critical patent/JP2010189693A/ja
Priority to KR1020117021545A priority patent/KR20110120947A/ko
Priority to CN2010800082139A priority patent/CN102317499A/zh
Priority to PCT/JP2010/051120 priority patent/WO2010095497A1/ja
Publication of JP2010189693A publication Critical patent/JP2010189693A/ja
Priority to US13/211,870 priority patent/US8697572B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にＣＶＤ−Ｒｕ膜を有するウエハＷを収容し、チャンバー１内に、成膜中に発生する副生成物であるＣｕ（ｈｆａｃ）２の蒸気圧がその蒸気圧よりも低いＣｕ錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳからなる成膜原料を気相状態で導入して、ウエハＷに形成されたＣＶＤ−Ｒｕ膜上にＣＶＤ−Ｃｕ膜を成膜するにあたり、チャンバー１内の圧力をＣＶＤ−Ｒｕ膜表面に吸着したＣｕ（ｈｆａｃ）２の脱離および拡散が進行する圧力に制御する。
【選択図】図４

Description

本発明は、半導体基板等の基板にＣＶＤによりＣｕ膜を成膜するＣｕ膜の成膜方法および記憶媒体に関する。
近時、半導体デバイスの高速化、配線パターンの微細化等に呼応して、Ａｌよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なＣｕが配線、Ｃｕメッキのシード層、コンタクトプラグの材料として注目されている。
このＣｕの成膜方法としては、スパッタリングに代表される物理蒸着（ＰＶＤ）法が多用されていたが、半導体デバイスの微細化にともなってステップカバレッジが悪いという欠点が顕在化している。
そこで、Ｃｕ膜の成膜方法として、Ｃｕを含む原料ガスの熱分解反応や、当該原料ガスの還元性ガスによる還元反応にて基板上にＣｕを成膜する化学気相成長（ＣＶＤ）法が用いられつつある。このようなＣＶＤ法により成膜されたＣｕ膜（ＣＶＤ−Ｃｕ膜）は、ステップカバレッジ（段差被覆性）が高く、細長く深いパターン内への成膜性に優れているため、微細なパターンへの追従性が高く、配線、Ｃｕメッキのシード層、コンタクトプラグの形成には好適である。
このＣＶＤ法によりＣｕ膜を成膜するにあたり、成膜原料（プリカーサー）にヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）等のＣｕ錯体を用い、これを熱分解する技術が知られている（例えば特許文献１）。
一方、Ｃｕの密着層やバリアメタルとして、ＣＶＤ法によるＲｕ膜（ＣＶＤ−Ｒｕ膜）を用いる技術が知られている（特許文献２）。ＣＶＤ−Ｒｕ膜は、ステップカバレッジが高く、Ｃｕ膜との密着性も高いため、Ｃｕの密着層やバリアメタルに適している。
特開２０００−２８２２４２号公報 特開平１０−２２９０８４号公報
しかしながら、ＣＶＤ−Ｃｕ膜の成膜原料として上述したＣｕ（ｈｆａｃ）ＴＭＶＳのような１価のジケトン系錯体を用いる場合には、ＣＶＤ−Ｃｕ膜の成膜中に成膜原料よりも蒸気圧が低い副生成物が発生し、この副生成物が成膜表面に吸着する。このため、成膜表面であるＲｕ膜表面は被毒により化学的活性が低下し、Ｃｕ原料の吸着阻害およびＣｕ膜とＲｕ膜との間の濡れ性低下が発生する。その結果、Ｃｕの初期核密度が低下し、Ｃｕ膜の表面性状が悪化し（粗表面形状化）、Ｃｕ膜の品質低下が生じ、かつＣｕ膜とＲｕ膜との密着性が低下してしまう。このような問題は、成膜表面としてＣＶＤ−Ｒｕ膜以外の膜を用いた場合にも少なからず発生する。
本発明はかかる事情に鑑みてなされたものであって、平滑で高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供することを目的とする。
また、そのような成膜方法を実行するためのプログラムを記憶した記憶媒体を提供することを目的とする。
本発明者らは、副生成物の蒸気圧がその蒸気圧よりも低い成膜原料を用いた場合に、副生成物の吸着によってＣｕ原料の吸着阻害およびＣｕ膜と下地膜との間の濡れ性低下が発生するメカニズムについて検討した。その結果、成膜原料よりも蒸気圧の低い副生成物は、基板に吸着しやすく、このような副生成物が基板表面に吸着することにより、Ｃｕ原料の吸着阻害およびＣｕ膜とＲｕ膜との間の濡れ性低下が発生することが判明した。このことを基にさらに検討を重ねた結果、副生成物の吸着と脱離は処理容器内の圧力と相関があり、圧力が高いほど吸着しやすく、圧力が低いほど脱離しやすくなるため、処理容器内の圧力を低下させて基板に吸着した前記副生成物の脱離および拡散が進行する圧力になるように制御することにより、副生成物が基板上に吸着することによるＣｕ原料の吸着阻害およびＣｕ膜とＲｕ膜との間の濡れ性低下が抑制されることを見出し、本発明を完成するに至った。
すなわち、本発明は、処理容器内に基板を収容し、処理容器内に、成膜中に発生する副生成物の蒸気圧がその蒸気圧よりも低いＣｕ錯体からなる成膜原料を気相状態で導入して、基板上にＣＶＤ法によりＣｕ膜を成膜するにあたり、前記処理容器内の圧力を基板に吸着した前記副生成物の脱離および拡散が進行する圧力に制御することを特徴とするＣｕ膜の成膜方法を提供する。
本発明において、前記基板として、表面にＣＶＤ法により成膜したＲｕ膜を有するものを用い、そのＲｕ膜の上にＣｕ膜を成膜するようにすることができる。また、前記Ｃｕ錯体としては１価のβ−ジケトン錯体を用いることができる。その中ではヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）を好適なものとして挙げることができ、前記副生成物は、ヘキサフルオロアセチルアセトナート銅（Ｃｕ（ｈｆａｃ）２）である。この場合には、前記基板として、表面にＣＶＤ法により成膜したＲｕ膜を有するものを用い、前記処理容器内の圧力を２０Ｐａ（０．１５Ｔｏｒｒ）以下として、前記Ｒｕ膜の上にＣｕ膜を成膜するようにすることができる。
前記Ｒｕ膜としては、成膜原料としてＲｕ３（ＣＯ）１２を用いて成膜されたものが好適である。前記Ｒｕ膜は拡散防止膜の全部または一部として用いることができる。この場合に、前記拡散防止膜は、前記Ｒｕ膜の下層として、高融点材料膜を有するものとすることができる。前記高融点材料膜としては、Ｔａ、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮ、および酸化マンガンのいずれかからなるものを用いることができる。
得られたＣｕ膜は、配線材として用いてもよいし、Ｃｕメッキのシード膜として用いてもよい。
本発明はまた、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、基板上のＲｕ膜への副生成物の吸着を抑制することができるので、Ｃｕ原料の吸着阻害およびＣｕ膜とＲｕ膜との間の濡れ性低下を抑制することができる。このため、ＣＶＤ−Ｒｕ膜の上に平滑で高品質のＣＶＤ−Ｃｕ膜を高い密着性をもって成膜することができる。
本発明のＣｕ膜の成膜方法を実施する成膜装置の構成の一例を示す略断面である。 本発明のＣｕ膜の成膜方法が適用される基板である半導体ウエハの構造を示す断面図である。 副生成物による吸着阻害が生じた状態を説明するための模式図である。 本発明のＣｕ膜の成膜方法におけるチャンバー内の状態を説明するための模式図である。 図２の構造の半導体ウエハに対してＣＶＤ−Ｃｕ膜を配線材として形成した状態を示す断面図である。 図２の構造の半導体ウエハに対してＣＶＤ−Ｃｕ膜をＣｕメッキのシード膜として形成した状態を示す断面図である。 図５の構造の半導体ウエハに対してＣＭＰを行った状態を示す断面図である。 図６の構造の半導体ウエハに対してＣｕメッキを施した状態を示す断面図である。 図８の構造の半導体ウエハに対してＣＭＰを行った状態を示す断面図である。 本発明のＣｕ膜の成膜方法が適用される基板である半導体ウエハの他の構造を示す断面図である。 Ｃｕ（ｈｆａｃ）ＴＭＶＳを成膜原料として用い、チャンバー内の圧力の圧力を変化させてＣＶＤ−Ｃｕ膜を成膜した際のＣｕの初期核の状態を示す走査型顕微鏡（ＳＥＭ）写真である。
以下、添付図面を参照して、本発明の実施の形態について説明する。
＜本発明の成膜方法を実施するための成膜装置の構成＞
図１は、本発明の成膜方法を実施する成膜装置の構成の一例を示す略断面である。
この成膜装置１００は、気密に構成された略円筒状のチャンバー１を有しており、その中には被処理基板である半導体ウエハＷを水平に支持するためのサセプタ２がその中央下部に設けられた円筒状の支持部材３により支持された状態で配置されている。このサセプタ２はＡｌＮ等のセラミックスからなっている。また、サセプタ２にはヒーター５が埋め込まれており、このヒーター５にはヒーター電源６が接続されている。一方、サセプタ２の上面近傍には熱電対７が設けられており、熱電対７の信号はヒーターコントローラ８に伝送されるようになっている。そして、ヒーターコントローラ８は熱電対７の信号に応じてヒーター電源６に指令を送信し、ヒーター５の加熱を制御してウエハＷを所定の温度に制御するようになっている。
チャンバー１の天壁１ａには、円形の孔１ｂが形成されており、そこからチャンバー１内へ突出するようにシャワーヘッド１０が嵌め込まれている。シャワーヘッド１０は、後述するガス供給機構３０から供給された成膜用のガスをチャンバー１内に吐出するためのものであり、その上部には、成膜原料ガスとして熱分解して生成される副生成物の蒸気圧がその蒸気圧よりも低いＣｕ錯体、例えば１価のβ−ジケトン錯体であるヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）が導入される第１の導入路１１と、チャンバー１内に希釈ガスが導入される第２の導入路１２とを有している。この希釈ガスとしては、ＡｒガスまたはＨ２ガスが用いられる。
シャワーヘッド１０の内部には上下２段に空間１３、１４が設けられている。上側の空間１３には第１の導入路１１が繋がっており、この空間１３から第１のガス吐出路１５がシャワーヘッド１０の底面まで延びている。下側の空間１４には第２の導入路１２が繋がっており、この空間１４から第２のガス吐出路１６がシャワーヘッド１０の底面まで延びている。すなわち、シャワーヘッド１０は、成膜原料としてのＣｕ錯体ガスと希釈ガスとがそれぞれ独立して吐出路１５および１６から吐出するようになっている。
チャンバー１の底壁には、下方に向けて突出する排気室２１が設けられている。排気室２１の側面には排気管２２が接続されており、この排気管２２には真空ポンプや圧力制御バルブ等を有する排気装置２３が接続されている。そしてこの排気装置２３を作動させることによりチャンバー１内を所定の減圧状態とすることが可能となっている。また、圧力計２４によりチャンバー１内の圧力が検出されるようになっており、この検出値に基づいて排気装置２３の圧力制御バルブの開度が制御されチャンバー１内の圧力が制御される。本実施形態では、被処理基板であるウエハＷの表面に吸着した副生成物の脱離および拡散が進行する圧力に制御される。
チャンバー１の側壁には、ウエハ搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブＧとが設けられている。また、チャンバー１の壁部には、ヒーター２６が設けられてり、成膜処理の際にチャンバー１の内壁の温度を制御可能となっている。
ガス供給機構３０は、熱分解して生成される副生成物の蒸気圧がその蒸気圧よりも低いＣｕ錯体、例えば液体状の１価のβ−ジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳを成膜原料として貯留する成膜原料タンク３１を有している。成膜原料を構成するＣｕ錯体としては、Ｃｕ（ｈｆａｃ）ＭＨＹ、Ｃｕ（ｈｆａｃ）ＡＴＭＳ、Ｃｕ（ｈｆａｃ）ＤＭＤＶＳ、Ｃｕ（ｈｆａｃ）ＴＭＯＶＳ，Ｃｕ（ｈｆａｃ）ＣＯＤ等の他の１価のβ−ジケトン錯体を用いることができる。用いる１価のＣｕ錯体が常温で固体である場合には、溶媒に溶かした状態で成膜原料タンク３１に貯留することができる。
成膜原料タンク３１には、上方からＨｅガス等の圧送ガスを供給するための圧送ガス配管３２が挿入されており、圧送ガス配管３２はバルブ３３が介装されている。また、成膜原料タンク３１内の成膜原料には原料送出配管３４が上方から挿入されており、この原料送出配管３４の他端には気化器３７が接続されている。原料送出配管３４にはバルブ３５および液体マスフローコントローラ３６が介装されている。そして、圧送ガス配管３２を介して成膜原料タンク３１内に圧送ガスを導入することで、成膜原料タンク３１内のＣｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳが液体のまま気化器３７に供給される。このときの液体供給量は液体マスフローコントローラ３６により制御される。気化器３７には、キャリアガスとしてＡｒまたはＨ２等を供給するキャリアガス配管３８が接続されている。キャリアガス配管３８には、マスフローコントローラ３９およびマスフローコントローラ３９を挟んで２つのバルブ４０が設けられている。また、気化器３７には、気化されたＣｕ錯体をシャワーヘッド１０に向けて供給する成膜原料ガス供給配管４１が接続されている。成膜原料ガス供給配管４１にはバルブ４２が介装されており、その他端はシャワーヘッド１０の第１の導入路１１に接続されている。そして、気化器３７で気化したＣｕ錯体がキャリアガスにキャリアされて成膜原料ガス供給配管４１に送出され、第１の導入路１１からシャワーヘッド１０内に供給される。気化器３７および成膜原料ガス供給配管４１およびキャリアガス配管の下流側のバルブ４０までの部分には、成膜原料ガスの凝縮防止のためのヒーター４３が設けられている。ヒーター４３にはヒーター電源（図示せず）から給電され、コントローラ（図示せず）により温度制御されるようになっている。
シャワーヘッド１０の第２の導入路１２には、希釈ガスを供給する希釈ガス供給配管４４が接続されている。この希釈ガス供給配管４４にはバルブ４５が介装されている。そして、この希釈ガス供給配管４４を介して第２の導入路１２からシャワーヘッド１０内に、希釈ガスとしてＡｒガスまたはＨ２ガスが供給される。
成膜装置１００は制御部５０を有し、この制御部５０により各構成部、例えばヒーター電源６、排気装置２３（圧力制御バルブ、真空ポンプ）、マスフローコントローラ３６，３９、バルブ３３，３５，４０，４２，４５等の制御やヒーターコントローラ８を介してのサセプタ２の温度制御等を行うようになっている。この制御部５０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ５１と、ユーザーインターフェース５２と、記憶部５３とを有している。プロセスコントローラ５１には成膜装置１００の各構成部が電気的に接続されて制御される構成となっている。ユーザーインターフェース５２は、プロセスコントローラ５１に接続されており、オペレータが成膜装置１００の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、成膜装置１００の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部５３もプロセスコントローラ５１に接続されており、この記憶部５３には、成膜装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピや、各種データベース等が格納されている。処理レシピは記憶部５３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて所定の処理レシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下で、成膜装置１００での所望の処理が行われる。
＜本発明の実施形態に係るＣｕ膜の成膜方法＞
次に、以上のように構成された成膜装置を用いた本実施形態のＣｕ膜の成膜方法について説明する。
ここでは、成膜中に発生する副生成物の蒸気圧がその蒸気圧よりも低くなる成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いた場合を例にとって説明する。
また、ここでは、ＣＶＤ法により成膜されたＲｕ膜（ＣＶＤ−Ｒｕ膜）の上にＣＶＤ法によりＣｕ膜（ＣＶＤ−Ｃｕ膜）を成膜する。例えば、図２に示すように、ＣＶＤ−Ｒｕ膜１０２を介して下層のＣｕ配線層１０１が形成された下層の配線絶縁層１０３の上に、キャップ絶縁膜１０４を介して層間絶縁膜１０５が形成され、その上にハードマスク層１０６を介して上層の配線絶縁層１０７が形成され、ハードマスク層１０６、層間絶縁膜１０５、キャップ絶縁膜１０４を貫通し、下層のＣｕ配線層１０１に達するビアホール１０８が形成され、上層配線絶縁層１０７に配線溝であるトレンチ１０９が形成され、さらにビアホール１０８とトレンチ１０９の内壁および上層の配線絶縁層１０７の上にバリア層（拡散防止層）としてＣＶＤ−Ｒｕ膜１１０が形成されたウエハＷに対し、ＣＶＤ−Ｃｕ膜を成膜する。
ＣＶＤ−Ｒｕ膜は、成膜原料としてＲｕ３（ＣＯ）１２を用いて成膜したものであることが好ましい。これにより、高純度のＣＶＤ−Ｒｕを得られるため、清浄かつ強固なＣｕとＲｕの界面を形成することができる。ＣＶＤ−Ｒｕ膜を成膜する装置としては、常温で固体であるＲｕ３（ＣＯ）１２を加熱して発生した蒸気を供給するようにした以外は、図１の装置と同様に構成されたものを用いることができる。
Ｃｕ膜の成膜に際しては、まず、ゲートバルブＧを開け、図示しない搬送装置により上記構成のウエハＷをチャンバー１内に導入し、サセプタ２上に載置する。次いで、チャンバー１内を排気装置２３により排気してチャンバー１内の圧力を１．３３〜２６６．６Ｐａ（１０ｍＴｏｒｒ〜２Ｔｏｒｒ）とし、ヒーター５によりサセプタ２を１５０〜２００℃に加熱し、キャリアガス配管３８、気化器３７、成膜原料ガス配管４１、シャワーヘッド１０を介してチャンバー１内に１００〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でキャリアガスを供給し、さらに０〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）程度の希釈ガスを希釈ガス供給配管４４、シャワーヘッド１０を介してチャンバー１内に導入して安定化を行う。
安定化を所定時間行って条件が安定した時点で、キャリアガスおよび希釈ガスを供給した状態のまま、液体のＣｕ（ｈｆａｃ）ＴＭＶＳを５０〜７０℃の気化器３７で気化させてチャンバー１内に導入しＣｕ膜の成膜を開始する。このときの流量は、液体として１００〜５００ｍｇ／ｍｉｎ程度とする。
成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳは、サセプタ２のヒーター５により加熱された被処理基板であるウエハＷ上で以下の（１）式に示す反応により分解し、Ｒｕ膜の上にＣｕ膜が成膜される。
２Ｃｕ（ｈｆａｃ）ＴＭＶＳ→Ｃｕ＋Ｃｕ（ｈｆａｃ）２＋２ＴＭＶＳ…（１）
ところで、成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳは気相中でも一部分解してＣｕ（ｈｆａｃ）２が生成される。Ｃｕ（ｈｆａｃ）２は、蒸気圧が成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳよりも低いため、吸着しやすく、図３に示すように、ＣＶＤ−Ｒｕ膜１１０の表面には、成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳよりも副生成物であるＣｕ（ｈｆａｃ）２が多く吸着することがある。
このようにＣｕ（ｈｆａｃ）２がＣＶＤ−Ｒｕ膜１１０の表面に吸着すると、Ｒｕ膜表面は被毒により化学的活性が低下し、Ｃｕ（ｈｆａｃ）ＴＭＶＳの吸着阻害およびＣｕ膜とＲｕ膜との間の濡れ性低下が発生する。その結果、Ｃｕの初期核密度が低下し、Ｃｕ膜の表面性状が悪化し（粗表面形状化）、Ｃｕ膜の品質低下が生じ、かつＣｕ膜とＲｕ膜との密着性が低下してしまう。
そこで、本実施形態では、チャンバー１内の圧力を制御することにより、副生成物であるＣｕ（ｈｆａｃ）２の吸着による不都合を解消する。すなわち、副生成物の吸着と脱離はチャンバー１内の圧力と相関があり、圧力が大きいほど吸着しやすく、圧力が小さいほど拡散係数が大きくなって脱離しやすくなるため、チャンバー１内の圧力を低下させて下地であるＣＶＤ−Ｒｕ膜に吸着したＣｕ（ｈｆａｃ）２の脱離および拡散が進行する圧力になるように制御する。この実施形態のように、副生成物がＣｕ（ｈｆａｃ）２で、下地膜がＣＶＤ−Ｒｕ膜の場合には、２０Ｐａ（０．１５Ｔｏｒｒ）以下でＣｕ（ｈｆａｃ）２の脱離および拡散が十分に進行するようになる。
これにより、図４に示すように、ＣＶＤ−Ｒｕ膜１１０に一旦Ｃｕ（ｈｆａｃ）２が吸着しても、速やかにＣｕ（ｈｆａｃ）２がＣＶＤ−Ｒｕ膜１１０から脱離し、排気されるため、Ｃｕ（ｈｆａｃ）２がＣＶＤ−Ｒｕ膜１１０に吸着することによるＣｕ（ｈｆａｃ）ＴＭＶＳの吸着阻害およびＣｕ膜とＲｕ膜との間の濡れ性低下が抑制される。このため、ＣＶＤ−Ｒｕ膜１１０の上に平滑で高品質のＣＶＤ−Ｃｕ膜を高い密着性をもって成膜することができる。なお、２０Ｐａ（０．１５Ｔｏｒｒ）は臨界的であり、２０Ｐａ（０．１５Ｔｏｒｒ）を超えると、Ｃｕ（ｈｆａｃ）２によるＣｕ（ｈｆａｃ）ＴＭＶＳの吸着阻害が生じ、Ｃｕの初期核密度が低下してしまう。
このようにして成膜されるＣＶＤ−Ｃｕ膜は、配線材として用いることもできるし、Ｃｕメッキのシード層として用いることもできる。ＣＶＤ−Ｃｕ膜を配線材として用いる場合には、図５に示すように、ビアホール１０８およびトレンチ１０９をすべて埋まるまでＣＶＤ−Ｃｕ膜１１１を成膜して、配線およびプラグをすべてＣＶＤ−Ｃｕ膜１１１で形成する。また、Ｃｕメッキのシード膜として用いる場合には、図６に示すように、ＣＶＤ−Ｃｕ膜１１１をＣＶＤ−Ｒｕ膜１１０の表面に薄く形成する。
そして、このようにしてＣｕ膜を成膜した後、パージ工程を行う。パージ工程では、Ｃｕ（ｈｆａｃ）ＴＭＶＳの供給を停止した後、排気装置２３の真空ポンプを引き切り状態とし、キャリアガスをパージガスとしてチャンバー１内に流してチャンバー１内をパージする。この場合に、できる限り迅速にチャンバー１内をパージする観点から、キャリアガスの供給は断続的に行うことが好ましい。
パージ工程が終了後、ゲートバルブＧを開け、図示しない搬送装置により、搬入出口２５を介してウエハＷを搬出する。これにより、１枚のウエハＷの一連の工程が終了する。
図５のように配線およびプラグをすべてＣＶＤ−Ｃｕ膜１１１で形成する場合には、その後、ＣＭＰ（化学機械研磨）を行って余分なＣｕ部分を除去し、図７に示すように、配線絶縁膜１０７とＣＶＤ−Ｃｕ膜１１１が面一となるようにする。また、図６のようにＣＶＤ−Ｃｕ膜１１１をＣｕメッキのシード膜として薄く形成する場合には、その後、図８に示すようにＣｕメッキ１１２を形成して配線およびプラグを形成し、その状態からＣＭＰ（化学機械研磨）を行って余分なＣｕ部分を除去し、図９に示すように配線絶縁膜１０７とＣｕメッキ層１１２が面一となるようにする。
なお、上記例では、バリア層（拡散防止層）としてＣＶＤ−Ｒｕ膜１１０の単層を用いた例を示したが、図１０に示すように、上層のＣＶＤ−Ｒｕ膜１１０と下層としての高融点材料膜１１３との積層構造であってもよい。この場合に、下層としては、Ｔａ、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮ、酸化マンガン等のいずれかを用いることができる。
＜実施例＞
次に、本発明の実施例について、比較例と比較しつつ説明する。
ここでは、Ｓｉ基板上に厚さ１００ｎｍのＳｉＯ２膜が形成され、その上にスパッタリングにより形成された厚さ２ｎｍのＴｉ膜と厚さ２ｎｍのＣＶＤ−Ｒｕ膜からなるバリア層を形成したものを基板として用い、成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用い、図１に示す装置にてＣｕ膜を成膜した。成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用い２５０ｍｇ／ｍｉｎの流量で供給するとともに、キャリアガスとしてＨ２ガスを４００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で供給し、サセプタ温度２４０℃とし、チャンバー１内の圧力を４．０Ｐａ（０．０３Ｔｏｒｒ）、６．６５Ｐａ（０．０５Ｔｏｒｒ）、１３．３Ｐａ（０．１Ｔｏｒｒ）、２０．０Ｐａ（０．１５Ｔｏｒｒ）、４０．０Ｐａ（０．３Ｔｏｒｒ）、６６．５Ｐａ（０．５Ｔｏｒｒ）、２６６Ｐａ（２Ｔｏｒｒ）と変化させてＣｕ膜の成膜を行った。その際の各圧力で成膜されたＣｕ膜の初期核の状態を図１１の１０万倍の走査型顕微鏡（ＳＥＭ）写真で示す。図１１に示すように、チャンバー１内の圧力が２０．０Ｐａ（０．１５Ｔｏｒｒ）以下では、Ｃｕの初期核が密集していて核密度が高いことが確認される。一方、２０．０Ｐａ（０．１５Ｔｏｒｒ）を超えると急激にＣｕの初期核がまばらとなり核密度が低くなることがわかる。この結果から、チャンバー１内の圧力を本発明に従って、下地表面に吸着した副生物の脱離および拡散が進行する圧力に制御することによりＣｕ膜成膜の際の核密度を高くできることが確認された。
＜本発明の他の適用＞
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、上記実施の形態においては、熱分解して生成される副生成物の蒸気圧がその蒸気圧よりも低いＣｕ錯体としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いた場合について示したが、これに限るものではない。また、成膜の下地としてＣＶＤ−Ｒｕ膜を用いた場合について示したが、これに限るものではない。
また、上記実施の形態では、液体状のＣｕ錯体を圧送して気化器に供給し、気化器で気化させたが、これに限らず、例えばバブリング等により気化させて供給する等、他の手法で気化させてもよい。
さらに、成膜装置についても上記実施の形態のものに限らず、例えば、成膜原料ガスの分解を促進するためにプラズマを形成する機構を設けたもの等、種々の装置を用いることができる。
さらにまた、被処理基板の構造は図２、図１０のものに限るものではない。さらにまた、被処理基板として半導体ウエハを用いた場合を説明したが、これに限らず、フラットパネルディスプレイ（ＦＰＤ）基板等の他の基板であってもよい。
１；チャンバー
２；サセプタ
３；支持部材
５；ヒーター
１０；シャワーヘッド
２３；排気装置
２４；圧力センサー
３０；ガス供給機構
３１；成膜原料タンク
３４；原料送出配管
３７；気化器
３８；キャリアガス供給配管
４１；成膜原料ガス供給配管
５０；制御部
５１；プロセスコントローラ
５２；ユーザーインターフェース
５３；記憶部（記憶媒体）
Ｗ；半導体ウエハ

Claims (12)

  1. 処理容器内に基板を収容し、処理容器内に、成膜中に発生する副生成物の蒸気圧がその蒸気圧よりも低いＣｕ錯体からなる成膜原料を気相状態で導入して、基板上にＣＶＤ法によりＣｕ膜を成膜するにあたり、前記処理容器内の圧力を基板に吸着した前記副生成物の脱離および拡散が進行する圧力に制御することを特徴とするＣｕ膜の成膜方法。
  2. 前記基板として、表面にＣＶＤ法により成膜したＲｕ膜を有するものを用い、そのＲｕ膜の上にＣｕ膜を成膜することを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  3. 前記Ｃｕ錯体は１価のβ−ジケトン錯体であることを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  4. 前記Ｃｕ錯体は、ヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）であり、前記副生成物は、ヘキサフルオロアセチルアセトナート銅（Ｃｕ（ｈｆａｃ）２）であることを特徴とする請求項３に記載のＣｕ膜の成膜方法。
  5. 前記基板として、表面にＣＶＤ法により成膜したＲｕ膜を有するものを用い、前記処理容器内の圧力を２０Ｐａ（０．１５Ｔｏｒｒ）以下として、前記Ｒｕ膜の上にＣｕ膜を成膜することを特徴とする請求項４に記載のＣｕ膜の成膜方法。
  6. 前記Ｒｕ膜は、成膜原料としてＲｕ３（ＣＯ）１２を用いて成膜されたものであることを特徴とする請求項２または請求項５に記載のＣｕ膜の成膜方法。
  7. 前記Ｒｕ膜は拡散防止膜の全部または一部として用いられることを特徴とする請求項２、請求項５および請求項６のいずれか１項に記載のＣｕ膜の成膜方法。
  8. 前記拡散防止膜は、前記Ｒｕ膜の下層として、高融点材料膜を有することを特徴とする請求項７に記載のＣｕ膜の成膜方法。
  9. 前記高融点材料膜は、Ｔａ、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮ、および酸化マンガンのいずれかからなることを特徴とする請求項８に記載のＣｕ膜の成膜方法。
  10. 得られたＣｕ膜を配線材として用いることを特徴とする請求項１から請求項９のいずれか１項に記載のＣｕ膜の成膜方法。
  11. 得られたＣｕ膜をＣｕメッキのシード膜として用いることを特徴とする請求項１から請求項９のいずれか１項に記載のＣｕ膜の成膜方法。
  12. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかの成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2009034069A 2009-02-17 2009-02-17 Ｃｕ膜の成膜方法および記憶媒体 Pending JP2010189693A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009034069A JP2010189693A (ja) 2009-02-17 2009-02-17 Ｃｕ膜の成膜方法および記憶媒体
KR1020117021545A KR20110120947A (ko) 2009-02-17 2010-01-28 Ｃｕ막의 성막 방법 및 기억 매체
CN2010800082139A CN102317499A (zh) 2009-02-17 2010-01-28 Cu膜的成膜方法和存储介质
PCT/JP2010/051120 WO2010095497A1 (ja) 2009-02-17 2010-01-28 Ｃｕ膜の成膜方法および記憶媒体
US13/211,870 US8697572B2 (en) 2009-02-17 2011-08-17 Method for forming Cu film and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009034069A JP2010189693A (ja) 2009-02-17 2009-02-17 Ｃｕ膜の成膜方法および記憶媒体

Publications (1)

Publication Number Publication Date
JP2010189693A true JP2010189693A (ja) 2010-09-02

Family

ID=42633783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009034069A Pending JP2010189693A (ja) 2009-02-17 2009-02-17 Ｃｕ膜の成膜方法および記憶媒体

Country Status (5)

Country Link
US (1) US8697572B2 (ja)
JP (1) JP2010189693A (ja)
KR (1) KR20110120947A (ja)
CN (1) CN102317499A (ja)
WO (1) WO2010095497A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347482B (zh) * 2013-08-02 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP6836959B2 (ja) * 2017-05-16 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置、処理システム、及び、多孔質膜をエッチングする方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP2000256856A (ja) * 1999-03-11 2000-09-19 Tokyo Electron Ltd 処理装置及び処理装置用真空排気システム及び減圧ｃｖｄ装置及び減圧ｃｖｄ装置用真空排気システム及びトラップ装置
JP4439030B2 (ja) 1999-04-01 2010-03-24 東京エレクトロン株式会社 気化器、処理装置、処理方法、及び半導体チップの製造方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
US7396766B2 (en) 2005-03-31 2008-07-08 Tokyo Electron Limited Low-temperature chemical vapor deposition of low-resistivity ruthenium layers
US7405153B2 (en) * 2006-01-17 2008-07-29 International Business Machines Corporation Method for direct electroplating of copper onto a non-copper plateable layer
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20110120947A (ko) 2011-11-04
US20120028462A1 (en) 2012-02-02
WO2010095497A1 (ja) 2010-08-26
US8697572B2 (en) 2014-04-15
CN102317499A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP5225957B2 (ja) 成膜方法および記憶媒体
KR101374038B1 (ko) 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
WO2011033918A1 (ja) 成膜装置、成膜方法および記憶媒体
US20090029047A1 (en) Film-forming apparatus and film-forming method
JP6391355B2 (ja) タングステン膜の成膜方法
JP2006299407A (ja) 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
JP6584326B2 (ja) Ｃｕ配線の製造方法
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
WO2010095497A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2010212452A (ja) Ｃｕ膜の成膜方法および記憶媒体
WO2010103881A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101349423B1 (ko) Ｃｕ막의 성막 방법
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5656683B2 (ja) 成膜方法および記憶媒体
JP5659040B2 (ja) 成膜方法および記憶媒体
JP2010192600A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5659041B2 (ja) 成膜方法および記憶媒体
JP2010202947A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2012175073A (ja) 成膜方法および記憶媒体
JP2010189727A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP4787073B2 (ja) 処理方法および処理装置