TWI663277B - 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法 - Google Patents

釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI663277B
TWI663277B TW104105921A TW104105921A TWI663277B TW I663277 B TWI663277 B TW I663277B TW 104105921 A TW104105921 A TW 104105921A TW 104105921 A TW104105921 A TW 104105921A TW I663277 B TWI663277 B TW I663277B
Authority
TW
Taiwan
Prior art keywords
film
gas
forming
ruthenium
processing container
Prior art date
Application number
TW104105921A
Other languages
English (en)
Other versions
TW201542854A (zh
Inventor
石坂忠大
佐久間隆
平澤達郎
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201542854A publication Critical patent/TW201542854A/zh
Application granted granted Critical
Publication of TWI663277B publication Critical patent/TWI663277B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

提供一種可較以往以更良好之階段覆蓋來成膜出釕膜的技術。
將被處理基板配置於處理容器內，並使用固體狀羰基釕來作為成膜原料，而將從固體狀羰基釕所生成之羰基釕氣體與作為載體氣體之CO氣體一同地供給至處理容器內，進一步地，將不同於羰基釕氣體而另行追加之CO氣體供給至該處理容器內，而在被處理基板上讓羰基釕分解以成膜出釕膜。

Description

釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
本發明係關於一種釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法。
近年來，對應於半導體元件之高速化，配線圖案之微細化、高集積化的要求，而尋求配線間的容量下降及提升配線之導電性以及提升電子遷移之耐性，作為對應於此之技術，一種在配線材料使用導電性較鋁(Al)或鎢(W)要高且電子遷移耐性優異之銅(Cu)，並使用低介電率膜(Low-k膜)來作為層間絕緣膜的Cu多層配線技術便受到矚目。
作為此時之Cu配線的形成方法已知一種技術，係於形成有溝槽或孔洞之Low-k膜，以濺鍍為代表之物理蒸鍍法(PVD)來形成由Ta、TaN、Ti等所構成的阻隔層，而於其上同樣地以PVD來形成Cu種晶層，進一步地於其上施予Cu鍍覆(例如專利文獻1)。
然而，半導體元件之設計準則乃日漸微細化，上述專利文獻1所揭露之技術中，係難以藉由本質上階段覆蓋較低的PVD來在溝槽或孔洞內形成Cu種晶層，從而，便會在溝槽或孔洞內的Cu膜產生空隙。
針對此，便提議有一種方法，係在阻隔層上以化學蒸鍍法(CVD)來形成釕膜，而於其上形成Cu膜(專利文獻2)。由於CVD-釕膜會有較PVD要好的階段覆蓋，且與Cu膜之密合性亦會良好，故作為於微細的溝槽或孔洞內填埋Cu膜時的基底是有效果的。
作為成膜出CVD-釕膜之技術，已知會使用羰基釕(Ru3(CO)12)來作為成膜原料(例如專利文獻3)。在使用羰基釕的情況，由於成膜原料中之雜質成分基本上僅為C與O，故可得到高純度之膜。
然而，由於羰基釕即便在較低溫中仍具有容易分解的性質，當到達基板前便分解時，就會有無法得到所欲階段覆蓋之虞，故亦得知一種技術，係使用可有效抑制羰基釕分解之CO氣體來作為載體氣體(例如專利文獻4)。
【先前技術文獻】
【專利文獻】
專利文獻1：日本特開平11-340226號公報
專利文獻2：日本特開2007-194624號公報
專利文獻3：日本特開2007-270355號公報
專利文獻4：日本特開2009-239104號公報
然而，半導體元件會朝更加微細化進展，而在今後的22nm節點以後，係要求以極高之階段覆蓋來成膜出膜厚2nm以下的極薄之釕膜，即便為專利文獻4之技術，預想將仍會變得難以得到充分的階段覆蓋。
本發明係有鑑於相關情事而完成者，其課題在於提供一種可較以往以更好之階段覆蓋來成膜出釕膜的釕膜之成膜方法及成膜裝置、以及使用此般釕膜的半導體裝置之製造方法。
本發明者為了解決上述課題而重複檢討的結果，便發現在藉由使用CO來作為成膜原料之羰基釕之載體氣體後，進一步地將追加之CO氣體供給至處理容器，便可使得羰基釕更難以分解，而可以更良好的階段覆蓋來成膜出釕膜，以完成本發明。
亦即，本發明係提供一種釕膜之成膜方法，係將被處理基板配置於處理容器內，並使用固體狀羰基釕來作為成膜原料，而將從固體狀羰基釕所生成之羰基釕氣體與作為載體氣體之CO氣體一同地供給至處理容器內，進一步地，將不同於羰基釕氣體而另行追加之CO氣體供給至該處理容器內，而在被處理基板上讓羰基釕分解以成膜出釕膜。
上述釕膜之成膜方法中，較佳地係該處理容器內之以羰基釕分壓/CO分壓所計算的分壓比為0.0025以下，而較佳地係作為該載體氣體來加以使 用的CO氣體之流量為300mL/min(sccm)以下，該追加之CO氣體的流量為100mL/min以上(sccm)。
此般成膜方法在於具有微細凹部之被處理基板成膜出釕膜時是有效果的。
又，本發明係提供一種釕膜之成膜裝置，係具有：處理容器，係收容被處理基板；成膜原料容器，係收容作為成膜原料之固體狀羰基釕；載體氣體供給配管，係將作為載體氣體之CO氣體供給至該成膜原料容器；成膜原料氣體供給配管，係在該成膜原料處理容器內將從固體狀羰基釕所生成之羰基釕氣體與為載體氣體之CO氣體一同地導入至該處理容器內；以及追加CO氣體配管，係將不同於羰基釕氣體而另行追加之CO氣體供給至該處理容器內；在被處理基板上讓羰基釕分解以成膜出釕膜。
上述釕膜之成膜裝置中，較佳地係進一步地具有控制部，係控制該處理容器內之以羰基釕分壓/CO分壓來計算的分壓比為0.0025以下，而該控制部較佳地係控制作為該載體氣體來加以使用的CO氣體之流量為300mL/min(sccm)以下，該追加之CO氣體的流量為100mL/min(sccm)以上。
進一步地，本發明係提供一種半導體裝置之製造方法，係具有：在具有形成凹部之層間絕緣膜的基板之至少該凹部表面，成膜出為阻隔銅擴散之阻隔膜的工序；在該阻隔膜上藉由上述釕膜之成膜方法來成膜出釕膜之工序；以及在該釕膜上藉由PVD來成膜出銅膜，而於該凹部填埋成為銅配線之銅的工序。
上述半導體裝置之製造方法中，成膜出該銅膜之工序較佳地係以離子化PVD來加以進行。
又，亦可進一步地具有在成膜出該銅膜後，藉由CMP來去除該凹部以外部分之該阻隔膜、該釕膜以及該銅膜，以得到銅配線之工序。
根據本發明，在使用CO來作為成膜原料之羰基釕氣體的載體氣體後，藉由進一步地將追加之CO氣體供給至處理氣體而成膜出釕膜，便可得到較以往要好之階段覆蓋。
11‧‧‧腔室
12‧‧‧晶座
15‧‧‧加熱器
20‧‧‧噴淋頭
33‧‧‧排氣裝置
40‧‧‧氣體供給機構
41‧‧‧成膜原料容器
43‧‧‧載體氣體供給配管
44‧‧‧CO氣體供給源
45‧‧‧成膜原料氣體供給配管
51‧‧‧追加量CO氣體供給配管
60‧‧‧控制器
201‧‧‧下部構造
202‧‧‧層間絕緣膜
203‧‧‧溝槽
204‧‧‧阻隔膜
205‧‧‧Ru膜
206‧‧‧Cu膜
207‧‧‧Cu配線
300‧‧‧成膜系統
312a、312b‧‧‧阻隔膜成膜裝置
314a、314b‧‧‧Ru膜成膜裝置
322a、322b‧‧‧Cu膜成膜裝置
W‧‧‧半導體晶圓(被處理基板)
圖1係顯示用以實施本發明一實施形態相關的釕膜之成膜方法的成膜裝置一範例的剖面圖。
圖2係顯示釕膜成膜時之追加量CO氣體流量與階段覆蓋之關係的SEM照片。
圖3係顯示成膜出釕膜時的Ru3(CO)12/CO分壓比與氟酸系藥液處理時的空隙數之關係的圖式。
圖4係顯示作為本發明其他實施形態的Cu配線之形成方法(半導體裝置之製造方法)的流程圖。
圖5係用以說明作為本發明其他實施形態的Cu配線之形成方法(半導體裝置之製造方法)的工序剖面圖。
圖6係顯示用於本發明其他實施形態的Cu配線之形成方法的成膜系統之一範例的俯視圖。
以下，便參照添附圖式，就本發明之實施形態來加以說明。
<釕膜之成膜裝置>
圖1係顯示用以實施本發明一實施形態相關的釕膜之成膜方法的成膜裝置一範例的剖面圖。
該釕膜成膜裝置100係藉由CVD來成膜出釕膜(以下，亦記為Ru膜)，具有氣密地構成的略圓筒狀腔室11，其中係藉由設置於腔室11底壁中央的圓筒狀支撐構件13來支撐配置有用以水平地支撐為被處理基板的晶圓W的晶座12。晶座12係埋入有加熱器15，該加熱器15係連接有加熱器電源16。然後，基於設置於晶座12之熱電偶(未圖示)的檢出訊號而藉由加熱器控制器(未圖示)來控制加熱器電源16，便會透過晶座12來將晶圓W控制為既定溫度。又，晶座12係相對於晶座12表面而可突出沒入地設置有用以支撐晶圓W並升降的3根晶圓升降銷(未圖示)。
腔室11頂壁係以對向於晶座12之方式來設置有用以將CVD成膜出Ru膜用的處理氣體噴淋狀地導入至腔室11內的噴淋頭20。噴淋頭20係用以將後述氣體供給機構40所供給之氣體噴出至腔室11內，其上部係形成 有用以導入氣體之2個氣體導入口21a、21b。又，噴淋頭20內部係形成有氣體擴散空間22，噴淋頭20底面係形成有連通於氣體擴散空間22的多數氣體噴出孔23。
腔室11底壁係設置有朝向下方突出之排氣室31。排氣室31側面係連接有排氣配管32，該排氣配管32係連接有具有真空泵或壓力控制閥等之排氣裝置33。然後，藉由讓該排氣裝置33作動，便可讓腔室11內成為既定之減壓(真空)狀態。
腔室11側壁係設置有在與既定減壓狀態的搬送室(未圖式)之間用以搬出入晶圓W的搬出入口37，搬出入口37係藉由閘閥G來進行開閉。
氣體供給機構40係具有收容羰基釕(Ru3(CO)12)來作為固體狀成膜原料S之成膜原料容器41。成膜原料容器41周圍係設置有加熱器42。成膜原料容器41係從上方插入有供給為載體氣體之CO氣體的載體氣體供給配管43。載體氣體供給配管43係連接有供給CO氣體之CO氣體供給源44。又，成膜原料容器41係插入有成膜原料氣體供給配管45。該氣體供給配管45係連接於噴淋頭20之氣體導入口21a。從而，便會從CO氣體供給源44透過載體氣體供給配管43來將作為載體氣體之CO氣體噴入至成膜原料容器41內，並將成膜原料容器41內所昇華之羰基釕(Ru3(CO)12)氣體搬送至CO氣體而透過成膜原料氣體供給配管45及噴淋頭20來供給至腔室11內。載體氣體供給配管43係設置有流量控制用之質流控制器46與其前後之閥47a、47b。又，氣體供給配管45係設置有用以掌握羰基釕(Ru3(CO)12)之氣體量的流量計48與其前後的閥49a、49b。
又，氣體供給機構40係具有從載體氣體供給配管43中之閥47a的上游側分歧設置的追加量CO氣體配管51。追加量CO氣體配管51係連接於噴淋頭20之氣體導入口21b。從而，從CO氣體供給源44之CO氣體會不同於羰基釕氣體而透過追加量氣體配管51及噴淋頭20，作為追加量CO氣體來供給至腔室11內。追加量CO氣體配管51係設置有流量控制用之質流控制器52與其前後之閥53a、53b。
進一步地，氣體供給機構40係具有稀釋氣體供給源54以及連接於稀釋氣體供給源54之稀釋氣體供給配管55。稀釋氣體供給配管55之另端係連接於成膜原料氣體供給配管45。稀釋氣體係用以稀釋成膜原料氣體之氣 體，作為稀釋氣體係可使用例如Ar氣體、N2氣體等非活性氣體。稀釋氣體亦具有作為沖淨成膜原料氣體配管45以及腔室11之殘留氣體的沖淨氣體之機能。稀釋氣體供給配管55係設置有流量控制用之質流控制器56與其前後之閥57a、57b。
釕膜成膜裝置100係具有用以控制加熱器電源16、排氣裝置33、氣體供給機構40等之各構成部的控制器60。控制器60會藉由上位控制裝置之指令來控制各構成部。上位控制裝置係具備記憶有用以實施以下所說明之成膜方法的處理配方之記憶媒體，並依照記憶於記憶媒體之處理配方來控制成膜處理。
<釕膜之成膜方法>
接著，便就此般所構成之釕膜成膜裝置100中的Ru膜之成膜方法來加以說明。
首先，開啟閘閥G並從搬出入口37來將晶圓W搬入至腔室11內，而載置於晶座12上。晶座12會藉由加熱器15來加熱至例如150~250℃，並在其上加熱晶圓W。然後，藉由排氣裝置33之真空泵來將腔室11內排氣，並將腔室11內之壓力真空排氣至2~67Pa。
接著，開啟閥47a、47b而透過載體氣體供給配管43來將作為載體氣體之CO氣體噴入至成膜原料容器41，並藉由在以CO氣體來載送之狀態下，將成膜原料容器41內以加熱器42來昇華生成之Ru3(CO)12氣體透過成膜原料氣體供給配管45及噴淋頭20導入至腔室11內。此時，晶圓W表面會沉積Ru3(CO)12氣體熱裂解而生成之釕(Ru)，並成膜出具有既定膜厚之Ru膜。另外，此時作為載體氣體之CO氣體較佳地係Ru3(CO)12氣體流量成為例如5mL/min(sccm)以下之流量，例如300mL/min(sccm)以下左右。又，亦可以既定比例來導入稀釋氣體。
如此般，藉由使用CO來作為載體氣體，便可抑制如下(1)式所示之Ru3(CO)12氣體的分解反應，而可在盡量保持住Ru3(CO)12的構造下將成膜原料氣體供給至腔室11內。
Ru3(CO)12→3Ru+12CO...(1)
腔室11內之晶圓W表面中會產生如下(2)式所示之Ru3(CO)12與CO的吸附．脫離反應。該反應係可在溝槽或孔洞等之凹部成膜時，得到良好的階 段覆蓋之表面反應速率的反應，而Ru3(CO)12與CO之吸附．脫離反應應為平衡反應。
然而，雖然可藉由此般表面反應速率之反應來得到良好的階段覆蓋，但當考量今後22nm節點以後的更微細化之半導體元件中的Cu配線時，以要求2nm以下的極薄Ru膜來作為Cu膜之基底的階段覆蓋來進行成膜會越來越困難。亦即，當半導體元件更微細化時，由於溝槽或孔洞等之凹部的寬度會變窄，且長寬比會增大，故需要讓Ru3(CO)12更難以分解而可到達此般微細的溝槽或孔洞底部，但在以往技術中卻難以達到此種情況。
於是，便探討了抑制Ru3(CO)12分解之方法的結果，了解到讓CO分壓提的更高，而讓Ru3(CO)12/CO分壓比減少是有效果的。亦即，藉由提高CO分壓，便可讓上述(2)式之反應的逆反應進一步地優化，而可抑制Ru3(CO)12的分解。
然而，僅將CO氣體作為載體氣體來加以供給中，當欲增大CO流量而提升CO分壓時，由於Ru3(CO)12的流量亦會增加，故難以讓Ru3(CO)12/CO分壓比充分地下降。
因此，本實施形態中，係以設置有追加量CO氣體配管51，並可除了作為載體氣體之CO氣體外，將追加量CO氣體供給至腔室11內的方式，透過追加量CO氣體配管51及噴淋頭20來將不同於羰基釕氣體而另外追加之追加量CO氣體導入至腔室11內，以讓腔室11內之Ru3(CO)12/CO分壓比下降而進行Ru膜之成膜。
在未設置有追加量CO氣體配管51的情況，Ru3(CO)12/CO分壓比之極限為0.0028，但藉由從追加量CO氣體配管51供給追加量CO氣體，便可得到更低的Ru3(CO)12/CO分壓比。Ru3(CO)12/CO分壓比較佳地係0.0025以下。
又，作為載體氣體之CO氣體流量較佳地係300mL/min(sccm)以下。又，從追加量CO氣體配管51所供給之CO氣體流量較佳地係100mL/min(sccm)以上，更佳地係100~300mL/min(sccm)以上。
如此一來，在已形成既定膜厚之Ru膜的時機點，便會關閉閥47a、47b而停止Ru3(CO)12氣體的供給，進一步地關閉追加量CO氣體配管51之閥 53a、53b而停止追加量CO氣體的供給，並從稀釋氣體供給源54將稀釋氣體作為沖淨氣體而導入至腔室11內，以沖淨Ru3(CO)12氣體，之後，開啟閘閥G並從搬出入口37將晶圓W搬出。
實際地調查了Ru膜成膜時之追加量氣體流量(Ru3(CO)12/CO分壓比)與階段覆蓋之關係。在此，係於晶圓上的SiO2膜(TEOS膜)所形成之寬度35nm的溝槽內，在藉由離子PVD(iPVD)來成膜出膜厚10nm的TiN膜後，將載體CO氣體流量為200mL/min(sccm)而供給Ru3(CO)12氣體，並且讓追加量CO氣體流量變化為0mL/min(sccm)、100mL/min(sccm)、200mL/min(sccm)3階段，而在壓力：13.3Pa，溫度：200℃的條件下，成膜出膜厚1.5nm來製作樣品A~C，而關於該等樣品A~C便進行氟酸系藥液處理來評鑑階段覆蓋。 具體而言，係使用BHF(HF水溶液與NH4F水溶液之混合液)來作為氟酸系藥液，並藉由掃描式電子顯微鏡(SEM)觀察來計算在將上述樣品浸泡於此3分鐘後的空隙數量來進行評鑑。亦即，由於Ru膜基底之TiN膜會溶解於氟酸系藥液，故未正常地沉積Ru膜之部分便會因TiN膜溶解而成為空隙，故可評鑑Ru膜之連續性。
於圖2顯示此時之樣品A~C的SEM照片。從圖2之SEM照片計算空隙數量的結果，確認了追加量CO氣體流量為0mL/min(sccm)的樣品A中係7個，追加量CO氣體流量為100mL/min(sccm)的樣品B中係5個，追加量CO氣體流量為200mL/min(sccm)的樣品C中係1個，而追加量CO氣體流量越多，亦即Ru3(CO)12/CO分壓比越低，則Ru膜之連續性越好，而階段覆蓋越高。另外，當從樣品A、B、C之氣體流量來計算Ru3(CO)12/CO分壓比時，則分別為0.0028、0.0018、0.0014。
進一步地，於圖3顯示在將溫度及載體CO氣體及追加量CO氣體流量作各種變化來進行實驗後的Ru3(CO)12/CO分壓比與空隙數量的關係。如圖3所示，係明確地顯示當Ru3(CO)12/CO分壓比下降時，空隙之數量會下降的傾向(相關係數0.73)，確認了藉由讓Ru3(CO)12/CO分壓比下降而階段覆蓋會提升。
<Cu配線之形成方法>
接著，作為本發明其他實施形態，便就使用上述所形成的Ru膜之Cu配線的形成方法(半導體裝置之製造方法)來加以說明。
圖4係顯示此般Cu配線的形成方法的流程圖，圖5係其工序剖面圖。
首先，準備於下部構造201(細節省略)上具有SiO2膜、Low-k膜(SiCO、SiCOH等)等的層間絕緣膜202，並於其以既定圖案來形成溝槽203及朝下層配線連接用的孔洞(未圖示)的半導體晶圓(以下，僅稱為晶圓)W(步驟1，圖5(a))。作為此般晶圓W較佳地會藉由Degas程序或Pre-Clean程序來去除絕緣膜表面之水分或蝕刻/灰化時的殘渣。
接著，於包含溝槽203及孔洞之表面的整面成膜出抑制Cu擴散之阻隔膜204(步驟2，圖5(b))。
作為阻隔膜204係具有相對於Cu之高阻隔性，且較佳地係低阻抗者，而可適當地使用Ti膜、TiN膜、Ta膜、TaN膜、Ta/TaN之雙層膜。又，亦可使用TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜、NbN膜等。由於Cu配線係填埋於溝槽或孔洞內之Cu體積越大則阻抗越低，故較佳地係讓阻隔膜非常薄地形成，而從此觀點看來，其厚度較佳地係1~20nm，更佳地係1~10nm。阻隔膜係可藉由離子化PVD(Ionized physical vapor desposition；iPVD)，例如電漿濺鍍來加以成膜。又，亦可以通常之濺鍍、離子披覆等其他的PVD來加以成膜，亦可以CVD或ALD、使用電漿之CVD或ALD來加以成膜。
接著，在阻隔膜204上，藉由使用上述羰基釕(Ru3(CO)12)之CVD法，來將Ru膜205作為內襯膜而加以成膜(步驟3，圖5(c))。從所填埋之Cu體體越大則配線阻抗越低的觀點看來，Ru膜較佳地係較薄地形成為例如1~5nm。
Ru由於相對於Cu有較高的潤濕性，故可藉由在Cu的基底形成Ru膜，在接著以iPVD形成Cu膜時，能確保良好的Cu移動性，並可使得堵塞溝槽或孔的開口之突出部分難以產生。又，如上述，藉由供給追加量CO氣體，而降低Ru3(CO)12/CO分壓比，便可讓階段覆蓋成為極良好。因此，亦可在今後日漸微細化之溝槽或孔洞不產生空隙而確實地填埋Cu。
接著，藉由PVD來形成Cu膜206，以填埋溝槽203及孔洞(未圖示)(步驟4，圖5(d))。作為PVD較佳地使用iPVD。藉此，便可抑制Cu之突出部分而確保良好的填埋性。又，藉由使用PVD便可得到較鍍覆要高純度的Cu膜。在Cu膜206成膜時，較佳地係具備有在其之後的平坦化處理，而 Cu膜206會以從溝槽203上面沉積的方式來加以形成。但是，就其沉積的部分，亦可以鍍覆來形成以取代PVD而連續形成。
在Cu膜206成膜後，便依必要來進行退火處理(步驟5，圖5(e))。藉由該退火處理，來讓Cu膜206穩定化。
之後，便藉由CMP(Chemical Mechanical Polishing)來研磨晶圓W表面的整面，以去除表面的Cu膜206以及其下之Ru膜205及阻隔膜204並使其平坦化(步驟6，圖5(f))。藉此，便會在溝槽及貫孔(孔洞)內形成Cu配線207。
另外，在形成Cu配線207後，於晶圓W表面包含有Cu配線207及層間絕緣膜202的整面，成膜出有介電體帽或金屬帽等適當的帽膜。
藉由上述方法，由於可針對於極微細之溝槽或孔洞而以高階段覆蓋來成膜出Ru膜，故可不會產生空隙來填埋Cu膜。又，藉由可以高階段覆蓋來成膜出Ru膜，便可成膜出極薄之Ru膜，而由於可讓Cu配線中之Cu體積更加地增大，故可使得Cu配線更加地低阻抗化。另外，藉由CVD來填埋Cu，便可使得Cu的結晶粒增大，而藉此亦可使得Cu配線更加地低阻抗化。
<用以形成Cu配線之成膜系統>
接著，便就適於作為上述本發明其他實施形態的Cu配線之形成方法的實施之成膜系統來加以說明。
圖6係顯示用於作為本發明其他實施形態的Cu配線之形成方法的成膜系統一範例的俯視圖。
成膜系統300係具有：阻隔膜成膜及Ru膜成膜用之第1處理部301、Cu膜成膜用之第2處理部302、搬出入部303以及控制部304，並在對晶圓W形成Cu配線時，從基底膜之成膜進行Cu膜之成膜。
第1處理部301係具有第1真空搬送室311以及連接於該第1真空搬送室311壁部的2個阻隔膜成膜裝置312a、312b以及2個Ru膜成膜裝置314a、314b。Ru膜成膜裝置314a、314b係構成為與上述成膜裝置100相同。阻隔膜成膜裝置312a與Ru膜成膜裝置314a及阻隔膜成膜裝置312b與Ru膜成膜裝置314b會配置於線對稱之位置。
第1真空搬送室311之其他壁部係連接有進行晶圓W之除氣處理的除氣室305a、305b。又，第1真空搬送室311之除氣室305a與305b之間的壁部係連接有在第1真空搬送室311與後述第2真空搬送室321之間進行晶圓W之收授的收授室305。
阻隔膜成膜裝置312a,312b、Ru膜成膜裝置314a,314b、除氣室305a,305b以及收授室305係透過閘閥G來連接於第1真空搬送室311之各邊，且該等會藉由所對應之閘閥G的開闔來對第1真空搬送室311連通．遮斷。
第1真空搬送室311內係被保持為既定真空氛圍，其中係設置有搬送晶圓W之第1搬送機構316。該第1搬送機構316係配設於第1真空搬送室311之略中央，並具有可旋轉及伸縮之旋轉．伸縮部317以及支撐設置於其前端之晶圓W的2個支撐臂318a、318b。第1搬送機構316係相對於阻隔膜成膜裝置312a,312b、Ru膜成膜裝置314a,314b、除氣室305a,305b以及收授室305而搬出入晶圓W。
第2處理部302係具有第2真空搬送室321以及連接於該第2真空搬送室321的對向壁部之2個Cu膜成膜裝置322a、322b。可將Cu膜成膜裝置322a、322b作為總括進行從凹部之填埋至沉積部的成膜之裝置來加以使用，亦可僅將Cu膜成膜裝置322a、322b用於填埋，而藉由鍍覆來形成沉積部。
第2真空搬送室321之第1處理部301側的2個壁部係分別連接有上述除氣室305a、305b，除氣室305a與305b之間的壁部係連接有上述收授室305。亦即，收授室305及除氣室305a及305b都設置於第1真空搬送室311與第2真空搬送室321之間，而於收授室305兩側配置有除氣室305a及305b。進一步地，搬出入部303側的2個壁部係分別連接有可大氣搬送及真空搬送之裝載室306a、306b。
Cu膜成膜裝置322a,322b、除氣室305a,305b以及裝載室306a,306b係透過閘閥G來連接於第2真空搬送室321之各壁部，該等係藉由開啟所對應之閘閥來連通於第2真空搬送室321，而藉由關閉所對應之閘閥G來從第2真空搬送室321遮斷。又，收授室305並不透過閘閥而連接於第2搬送室321。
第2真空搬送室321內係被保持為既定真空氛圍，其中係設置有相對於Cu膜成膜裝置322a,322b、除氣室305a,305b、裝載室306a,306b以及收授室305而進行晶圓W之搬出入的第2搬送機構326。該第2搬送機構326係配設於第2真空搬送室321之略中央，並具有可旋轉及伸縮之旋轉．伸縮部327，該旋轉．伸縮部327之前端設置有支撐晶圓W的2個支撐臂328a、328b，該等2個支撐臂328a、328b係以互相地朝向相反方向的方式來安裝於旋轉．伸縮部327。
搬出入部303係夾置該裝載室306a、306b，而設置於第2處理部302的相反側，並具有連接裝載室306a、306b之大氣搬送室331。大氣搬送室331上部係設置有用以形成清淨空氣之下向流的過濾器(未圖示)。裝載室306a、306b與大氣搬送室331之間的壁部係設置有閘閥G。與大氣搬送室331之連接有裝載室306a、306b的壁部對向之壁部係設置有連接收容作為被處理基板之晶圓W的載具C之2個連接埠332,333。又，大氣搬送室331側面係設置有進行晶圓W對位之對位腔室334。大氣搬送室331內係設置有進行晶圓W對載具C的搬出入及晶圓W對裝載室306a、306b的搬出入之大氣搬送用搬送機構336。該大氣搬送用機構336係具有2個多關節臂，並可沿載具C之配列方向在軌道338上移動，而讓晶圓W載置於個別前端的手部337上，以進行該搬送。
控制部304係用以控制成膜系統300之各構成部，例如阻隔膜成膜裝置312a,312b、Ru膜成膜裝置314a,314b、Cu膜成膜裝置322a,322b、搬送機構316,326,336等者，並具有作為個別地控制各構成部之控制器(未圖示)(例如上述控制器60)之上位控制裝置的機能。該控制部304係具備有：由實行各構成部之控制的微處理裝置(電腦)所構成之程序控制器；由用以讓操作者管理成膜系統300而進行指令之輸入操作等鍵盤，以及將成膜系統300之運作狀況可視化而加以顯示的顯示器等所構成之使用者介面42；以及儲存有以成膜系統300來在程序控制器之控制下實現所實行之處理用的控制程式，或是各種資料及對應於處理條件而在處理裝置之各構成部實行處理用的程式，亦即配方之記憶部。使用者介面及記憶部係連接於程序控制器。
上述配方係被記憶於記憶部中之記憶媒體。記憶媒體可為硬碟，亦可為CDROM、DVD以及快閃記憶體等可搬性者。又，亦可從其他裝置，透過例如專用迴線來適當地傳送配方。
然後，依必要，藉由來自使用者介面之指示等來從記憶部叫出任意之配方而讓程序控制器實行，便會在程序控制器之控制下，進行成膜系統300中之所欲的處理。
此般之成膜系統300中，會藉由大氣搬送用搬送機構336從載具C將形成具有溝槽或孔洞之既定圖案的晶圓W取出，而搬送至裝載室306a或306b，在將該裝載室減壓至與第2真空搬送室321相同程度之真空度後，會藉由第2搬送機構326來將裝載室之晶圓W透過第2真空搬送室321來搬送至除氣室305a或3055b，以進行晶圓W之除氣處理。之後，藉由第1搬送機構316來將除氣室之晶圓W取出，而透過第1真空搬送室311來搬入至阻隔膜成膜裝置312a或312b，以成膜出阻隔膜。阻隔膜成膜後，會藉由第1搬送機構316來從阻隔膜成膜裝置312a或312b將晶圓W取出，而搬入至Ru膜成膜裝置314a或314b，以如上述般成膜出Ru膜。Ru膜成膜後，會藉由第1搬送機構316來從Ru膜成膜裝置314a或314b將晶圓W取出，而搬送至收授室305。之後，藉由第2搬送機構326來將晶圓W取出，並透過第2真空搬送室321來搬入至Cu膜成膜裝置322a或322b，以形成Cu膜，並將Cu填埋至溝槽或孔洞。此時，雖可總括成膜至沉積部為止，但亦可在Cu膜成膜裝置322a或322b中僅進行填埋，而藉由鍍覆來進行沉積部之形成。
Cu膜形成後，將晶圓W搬送至裝載室306a或306b，而讓該裝載室回復至大氣壓後，藉由大氣搬送用搬送機構336來將形成有Cu膜之晶圓W取出，而移回載具C。將此般之處理重複載具內之晶圓W數量的次數。
根據此般成膜系統300，便可不大氣開放而在真空中進行氮電漿處理、Ru膜之成膜、Cu膜之成膜，而可防止在各工序後之表面的氧化，並可得到高性能之Cu配線。
藉由以上之成膜系統300雖可從上述實施形態中阻隔膜成膜進行至Cu膜成膜，但Cu膜成膜後所進行之退火工序、CMP工序則是可使用另外之 裝置來對從成膜系統300搬出後之晶圓W加以進行。該等裝置可為通常所使用之構成者。藉由該等裝置與成膜系統300來構成Cu配線形成系統，並藉由具有與控制部304相同機能之共通控制部來總括控制，便可藉由一個處理配方來總括控制上述其他實施形態的Cu配線之形成方法。
<其他適用>
以上，雖已就本發明之實施形態來加以說明，但本發明並不被限定於上述實施形態而可有各種變形。例如，上述實施形態中，雖表示了關於將藉由本發明所形成之Ru膜作為Cu配線形成時的Cu膜之基底膜來加以使用的情況，但並不被限定於此。進一步地，上述實施形態中所使用之裝置的構成不過是一例示，而可使用其他各種構成之裝置。
進一步地，上述實施形態中，雖表示對具有溝槽與貫孔(孔洞)之晶圓適用本發明之方法的範例，但凹部形態並不限於具有溝槽與孔洞之兩者。又，所適用之元件構造亦不限定於上述實施形態，關於基板亦不限定於半導體晶圓。

Claims (10)

  1. 一種釕膜之成膜方法，係將被處理基板配置於處理容器內，並使用固體狀羰基釕來作為成膜原料，而將從固體狀羰基釕所生成之羰基釕氣體與作為載體氣體之CO氣體一同地供給至處理容器內，進一步地，將不同於羰基釕氣體而另行追加之CO氣體供給至該處理容器內，而在被處理基板上讓羰基釕分解以成膜出釕膜。
  2. 如申請專利範圍第1項之釕膜之成膜方法，其中該處理容器內之以羰基釕分壓/CO分壓所計算的分壓比為0.0025以下。
  3. 如申請專利範圍第2項之釕膜之成膜方法，其中作為該載體氣體來加以使用的CO氣體之流量為300mL/min以下，該追加之CO氣體的流量為100mL/min以上。
  4. 如申請專利範圍第1至3項中任一項之釕膜之成膜方法，其係於具有微細凹部之被處理基板成膜出釕膜。
  5. 一種釕膜之成膜裝置，係具有：處理容器，係收容被處理基板；成膜原料容器，係收容作為成膜原料之固體狀羰基釕；載體氣體供給配管，係將作為載體氣體之CO氣體供給至該成膜原料容器；成膜原料氣體供給配管，係在該成膜原料處理容器內將從固體狀羰基釕所生成之羰基釕氣體與為載體氣體之CO氣體一同地導入至該處理容器內；以及追加CO氣體配管，係將不同於羰基釕氣體而另行追加之CO氣體供給至該處理容器內；在被處理基板上讓羰基釕分解以成膜出釕膜。
  6. 如申請專利範圍第5項之釕膜之成膜裝置，其係進一步地具有控制部，係控制該處理容器內之以羰基釕分壓/CO分壓來計算的分壓比為0.0025以下。
  7. 如申請專利範圍第5項之釕膜之成膜裝置，其中該控制部係控制作為該載體氣體來加以使用的CO氣體之流量為300mL/min以下，該追加之CO氣體的流量為100mL/min以上。
  8. 一種半導體裝置之製造方法，係具有：在具有形成凹部之層間絕緣膜的基板之至少該凹部表面，成膜出為阻隔銅擴散之阻隔膜的工序；在該阻隔膜上藉由如申請專利範圍第1至4項中任一項的方法來成膜出釕膜之工序；以及在該釕膜上藉由PVD來成膜出銅膜，而於該凹部填埋成為銅配線之銅的工序。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中成膜出該銅膜之工序係以離子化PVD來加以進行。
  10. 如申請專利範圍第8或9項之半導體裝置之製造方法，其係進一步地具有在成膜出該銅膜後，藉由CMP來去除該凹部以外部分之該阻隔膜、該釕膜以及該銅膜，以得到銅配線之工序。
TW104105921A 2014-02-26 2015-02-24 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法 TWI663277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014035217A JP2015160963A (ja) 2014-02-26 2014-02-26 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
JP2014-035217 2014-02-26

Publications (2)

Publication Number Publication Date
TW201542854A TW201542854A (zh) 2015-11-16
TWI663277B true TWI663277B (zh) 2019-06-21

Family

ID=53881642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105921A TWI663277B (zh) 2014-02-26 2015-02-24 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US20150240344A1 (zh)
JP (1) JP2015160963A (zh)
KR (1) KR101730229B1 (zh)
TW (1) TWI663277B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6324800B2 (ja) * 2014-05-07 2018-05-16 東京エレクトロン株式会社 成膜方法および成膜装置
US20170241014A1 (en) * 2016-02-19 2017-08-24 Tokyo Electron Limited Ruthenium metal deposition method for electrical connections
US11823896B2 (en) * 2019-02-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure formed by cyclic chemical vapor deposition
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置
JP2021195580A (ja) 2020-06-10 2021-12-27 東京エレクトロン株式会社 成膜装置および成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201043721A (en) * 2009-03-12 2010-12-16 Tokyo Electron Ltd Method for forming cvd-ru film and method for manufacturing semiconductor devices
TW201113934A (en) * 2009-09-30 2011-04-16 Tokyo Electron Ltd Methods for multi-step copper plating on a continuous ruthenium film in recessed features
TW201207145A (en) * 2010-03-16 2012-02-16 Tokyo Electron Ltd Deposition device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6380080B2 (en) * 2000-03-08 2002-04-30 Micron Technology, Inc. Methods for preparing ruthenium metal films
JP3991315B2 (ja) * 2002-09-17 2007-10-17 キヤノンアネルバ株式会社 薄膜形成装置及び方法
US6924223B2 (en) * 2003-09-30 2005-08-02 Tokyo Electron Limited Method of forming a metal layer using an intermittent precursor gas flow process
JP5236197B2 (ja) * 2007-03-28 2013-07-17 東京エレクトロン株式会社 成膜方法および成膜装置
US7794788B2 (en) 2007-03-28 2010-09-14 Tokyo Electron Limited Method for pre-conditioning a precursor vaporization system for a vapor deposition process
JP2009084625A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 原料ガスの供給システム及び成膜装置
JP4731580B2 (ja) * 2008-03-27 2011-07-27 東京エレクトロン株式会社 成膜方法および成膜装置
JP5767570B2 (ja) * 2011-01-27 2015-08-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP5719212B2 (ja) * 2011-03-30 2015-05-13 東京エレクトロン株式会社 成膜方法およびリスパッタ方法、ならびに成膜装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201043721A (en) * 2009-03-12 2010-12-16 Tokyo Electron Ltd Method for forming cvd-ru film and method for manufacturing semiconductor devices
TW201113934A (en) * 2009-09-30 2011-04-16 Tokyo Electron Ltd Methods for multi-step copper plating on a continuous ruthenium film in recessed features
TW201207145A (en) * 2010-03-16 2012-02-16 Tokyo Electron Ltd Deposition device

Also Published As

Publication number Publication date
JP2015160963A (ja) 2015-09-07
KR101730229B1 (ko) 2017-04-25
KR20150101389A (ko) 2015-09-03
TW201542854A (zh) 2015-11-16
US20150240344A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
TWI669410B (zh) 成膜方法及成膜裝置
JP5683038B2 (ja) 成膜方法
US7776740B2 (en) Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
JP5674669B2 (ja) ルテニウム金属キャップ層を形成する方法
TWI467044B (zh) CVD-Ru film formation method and manufacturing method of semiconductor device
JP6807251B2 (ja) ルテニウム配線の製造方法
WO2010004998A1 (ja) 成膜方法及び処理システム
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
JP6268008B2 (ja) Ｃｕ配線の製造方法
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP2017050304A (ja) 半導体装置の製造方法
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
TWI609095B (zh) 用於氮化錳整合之方法
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
US8697572B2 (en) Method for forming Cu film and storage medium
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体