KR101730229B1 - 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법 - Google Patents

루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101730229B1
KR101730229B1 KR1020150023360A KR20150023360A KR101730229B1 KR 101730229 B1 KR101730229 B1 KR 101730229B1 KR 1020150023360 A KR1020150023360 A KR 1020150023360A KR 20150023360 A KR20150023360 A KR 20150023360A KR 101730229 B1 KR101730229 B1 KR 101730229B1
Authority
KR
South Korea
Prior art keywords
film
gas
ruthenium
film forming
forming
Prior art date
Application number
KR1020150023360A
Other languages
English (en)
Other versions
KR20150101389A (ko
Inventor
다다히로 이시자카
다카시 사쿠마
다츠오 히라사와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150101389A publication Critical patent/KR20150101389A/ko
Application granted granted Critical
Publication of KR101730229B1 publication Critical patent/KR101730229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

종래보다도 더욱 양호한 스텝 커버리지로 루테늄막을 성막할 수 있는 기술을 제공한다. 처리 용기 내에 피처리 기판을 배치하고, 성막 원료로서 고체 상태의 루테늄카르보닐을 이용하고, 고체 상태의 루테늄카르보닐로부터 발생한 루테늄카르보닐 가스를, 캐리어 가스로서의 CO 가스와 함께 처리 용기 내에 공급하고, 루테늄카르보닐 가스와는 별개로 부가적인 CO 가스를 상기 처리 용기 내에 더 공급하고, 피처리 기판 위에서 루테늄카르보닐을 분해시켜서 루테늄막을 성막한다.

Description

루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법{RUTHENIUM FILM FORMING METHOD, RUTHENIUM FILM FORMING APPARATUS, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여, 배선 간의 용량의 저하 및 배선의 도전성 향상 및 일렉트로마이그레이션 내성의 향상이 요구되고 있고, 그것에 대응하는 기술로서, 배선 재료에 알루미늄(Al)이나 텅스텐(W) 보다 도전성이 높고 또한 일렉트로마이그레이션 내성이 우수한 구리(Cu)을 이용하고, 층간 절연막으로서 저유전율막(Low-k막)을 이용한 Cu 다층 배선 기술이 주목받고 있다.
이때의 Cu 배선의 형성 방법으로서는, 트렌치나 홀이 형성된 Low-k막에 Ta, TaN, Ti 등으로 이루어지는 배리어층을 스퍼터링으로 대표되는 물리 증착법(PVD)으로 형성하고, 그 위에 동일하게 PVD에 의해 Cu 시드층을 형성하고, 또한 그 위에 Cu 도금을 하는 기술이 알려져 있다(예를 들어 특허문헌 1).
그러나, 반도체 디바이스의 디자인 룰이 점점 미세화되고 있어, 상기 특허문헌 1에 개시된 기술에서는, 스텝 커버리지가 본질적으로 낮은 PVD로 Cu 시드층을 트렌치나 홀 내에 형성하는 것이 곤란해지고, 따라서, 트렌치나 홀 내의 Cu막에 보이드가 생기게 된다.
이에 대해, 배리어층 위에 화학 증착법(CVD)에 의해 루테늄막을 형성하고, 그 위에 Cu막을 형성하는 방법이 제안되어 있다(특허문헌 2). CVD-루테늄막은 PVD-Cu막보다도 스텝 커버리지가 양호하고, 게다가 Cu막과의 밀착성이 양호하기 때문에, 미세한 트렌치나 홀 내에 Cu막을 매립할 때의 기초막으로서 유효하다.
CVD-루테늄막을 성막하는 기술로서는, 성막 원료로서 루테늄카르보닐(Ru3(CO)12)을 이용한 것이 알려져 있다(예를 들어 특허문헌 3). 루테늄카르보닐을 이용하는 경우에는, 성막 원료 중의 불순물 성분은 기본적으로 C와 O만이므로 고순도의 막을 얻는 것이 가능하다.
그러나, 루테늄카르보닐은, 비교적 저온에 있어서도 분해되기 쉬운 성질을 가지며, 기판에 도달하기 전에 분해하면, 원하는 스텝 커버리지를 얻지 못할 우려가 있기 때문에, 루테늄카르보닐의 분해를 억제하는 효과가 있는 CO 가스를 캐리어 가스로서 이용하는 기술도 알려져 있다(예를 들어 특허문헌 4).
일본 특허 공개 평 11-340226호 공보 일본 특허 공개 제2007-194624호 공보 일본 특허 공개 제2007-270355호 공보 일본 특허 공개 제2009-239104호 공보
그러나, 반도체 디바이스의 미세화가 한층 더 진행되어, 향후의 22nm 노드 이후에 있어서는, 막 두께 2nm 이하의 극히 얇은 루테늄막을 극히 높은 스텝 커버리지로 성막하는 것이 요구되어, 특허문헌 4의 기술에서도 또한, 충분한 스텝 커버리지를 얻기 어려워질 것이 예상된다.
본 발명은, 종래보다도 더욱 양호한 스텝 커버리지로 루테늄막을 성막할 수 있는 루테늄막의 성막 방법 및 성막 장치와 그러한 루테늄막을 이용한 반도체 장치의 제조 방법을 제공한다.
즉, 본 발명은 처리 용기 내에 피처리 기판을 배치하고, 고체 상태의 루테늄카르보닐로부터 발생한 루테늄카르보닐 가스를, 캐리어 가스로서의 CO 가스와 함께 상기 처리 용기 내에 공급하고, 부가적인 CO 가스를 상기 처리 용기 내에 공급하고, 상기 피처리 기판 상에 상기 루테늄카르보닐 가스를 분해시켜서 루테늄막을 성막하는 루테늄막의 성막 방법을 제공한다.
상기 루테늄막의 성막 방법에 있어서, 상기 처리 용기 내에 있어서의 루테늄카르보닐/CO의 분압비가 0.0025 이하로 되도록 하는 것이 바람직하고, 상기 캐리어 가스로서 이용되는 상기 CO 가스의 유량이 300mL/min(sccm) 이하이고, 상기 부가적인 CO 가스의 유량이 100mL/min(sccm) 이상인 것이 바람직하다.
이러한 성막 방법은, 미세한 오목부를 갖는 상기 피처리 기판에 상기 루테늄막을 성막할 때에 유효하다.
또한, 본 발명은 피처리 기판을 수용하는 처리 용기와, 성막 원료로서 고체 상태의 루테늄카르보닐을 수용하는 성막 원료 용기와, 상기 성막 원료 용기에 캐리어 가스로서의 CO 가스를 공급하는 캐리어 가스 공급 배관과, 상기 성막 원료 용기 내에서 상기 고체 상태의 루테늄카르보닐로부터 발생한 루테늄카르보닐 가스를 상기 캐리어 가스인 상기 CO 가스와 함께 상기 처리 용기에 유도하는 성막 원료 가스 공급 배관과, 부가적인 CO 가스를 상기 처리 용기 내에 공급하는 부가적 CO 가스 배관을 갖고, 상기 피처리 기판 상에, 상기 루테늄카르보닐 가스를 분해시켜 루테늄막을 성막하는 루테늄막의 성막 장치를 제공한다.
상기 루테늄막의 성막 장치에 있어서, 상기 처리 용기 내에 있어서의 루테늄카르보닐/CO의 분압비가 0.0025 이하로 되도록 제어하는 제어부를 더 갖는 것이 바람직하고, 상기 제어부는, 상기 캐리어 가스로서 이용되는 상기 CO 가스의 유량이 300mL/min(sccm) 이하, 상기 부가적인 CO 가스의 유량이 100mL/min(sccm) 이상으로 되도록 제어하는 것이 바람직하다.
또한, 본 발명은 오목부가 형성된 층간 절연막을 갖는 기판의 적어도 상기 오목부의 표면에, 구리 확산의 배리어로 되는 배리어막을 성막하는 공정과, 상기 배리어막 위에 상기 루테늄막의 성막 방법에 의해 루테늄막을 성막하는 공정과, 상기 루테늄막 위에 PVD에 의해 구리막을 성막하여 상기 오목부에 구리 배선으로 되는 구리를 매립하는 공정을 갖는 반도체 장치의 제조 방법을 제공한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 구리막을 성막하는 공정은, 이온화 PVD에 의해 행하여지는 것이 바람직하다.
또한, 상기 구리막을 성막한 후, CMP에 의해 상기 오목부 이외의 부분의 상기 배리어막, 상기 루테늄막 및 상기 구리막을 제거하여, 구리 배선을 얻는 공정을 더 가져도 된다.
본 발명에 따르면, 성막 원료인 루테늄카르보닐 가스의 캐리어 가스로서 CO를 사용하고, 부가적인 CO 가스를 처리 용기에 더 공급하여 루테늄막을 성막하는 것에 의해, 종래보다도 양호한 스텝 커버리지를 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 루테늄막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 단면도이다.
도 2는 루테늄막 성막 시에 있어서의 부가적인 카운터 CO 가스 유량과 스텝 커버리지와의 관계를 나타내는 SEM 사진이다.
도 3은 루테늄막을 성막 시에 있어서의 Ru3(CO)12/CO 분압비와 불산계 약액 처리 후에 관찰한 보이드 수와의 관계를 도시하는 도면이다.
도 4는 본 발명의 다른 실시 형태로서의 Cu 배선의 형성 방법(반도체 장치의 제조 방법)을 나타내는 흐름도이다.
도 5는 본 발명의 다른 실시 형태로서의 Cu 배선의 형성 방법(반도체 장치의 제조 방법)을 설명하기 위한 공정 단면도이다.
도 6은 본 발명의 다른 실시 형태로서의 Cu 배선의 형성 방법에 이용되는 성막 시스템의 일례를 도시하는 평면도이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시 형태에 대하여 설명한다.
본 발명자들은, 상기 과제를 해결하기 위해 검토를 거듭한 결과, 성막 원료인 루테늄카르보닐의 캐리어 가스로서 CO를 이용한 뒤에, 부가적인 CO 가스를 처리 용기에 더 공급하는 것에 의해, 루테늄카르보닐을 보다 분해하기 어렵게 할 수 있어, 보다 양호한 스텝 커버리지로 루테늄막을 성막할 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
<루테늄막의 성막 장치>
도 1은, 본 발명의 1 실시 형태에 따른 루테늄막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 단면도이다.
이 루테늄막 성막 장치(100)는 CVD에 의해 루테늄막(이하, Ru막이라고도 기재함)을 성막하는 것으로, 기밀하게 구성된 대략 원통 형상의 챔버(11)을 갖고 있고, 그 안에는 피처리 기판인 웨이퍼(W)를 수평하게 지지하기 위한 서셉터(12)가 챔버(11)의 저벽 중앙에 설치된 원통 형상의 지지 부재(13)에 의해 지지되어 배치되어 있다. 서셉터(12)에는 히터(15)가 매립되어 있고, 이 히터(15)에는 히터 전원(16)이 접속되어 있다. 그리고, 서셉터(12)에 설치된 열전쌍(도시하지 않음)의 검출 신호에 기초하여 히터 컨트롤러(도시하지 않음)에 의해 히터 전원(16)을 제어하는 것에 의해, 서셉터(12)를 통하여 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다. 또한, 서셉터(12)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 3개의 웨이퍼 승강 핀(도시하지 않음)이 서셉터(12)의 표면에 대하여 돌몰 가능하게 설치되어 있다.
챔버(11)의 천장벽에는, Ru막을 CVD 성막하기 위한 처리 가스를 챔버(11) 내에 샤워 형상으로 도입하기 위한 샤워 헤드(20)가 서셉터(12)와 대향하도록 설치되어 있다. 샤워 헤드(20)는 후술하는 가스 공급 기구(40)로부터 공급된 가스를 챔버(11) 내로 토출하기 위한 것이고, 그 상부에는 가스를 도입하기 위한 2개의 가스 도입구(21a, 21b)가 형성되어 있다. 또한, 샤워 헤드(20)의 내부에는 가스 확산 공간(22)이 형성되어 있고, 샤워 헤드(20)의 저면에는 가스 확산 공간(22)에 연통한 다수의 가스 토출 구멍(23)이 형성되어 있다.
챔버(11)의 저벽에는, 하방을 향하여 돌출된 배기실(31)이 설치되어 있다. 배기실(31)의 측면에는 배기 배관(32)이 접속되어 있고, 이 배기 배관(32)에는 진공펌프와 압력 제어 밸브 등을 갖는 배기 장치(33)가 접속되어 있다. 그리고, 이 배기 장치(33)을 작동시키는 것에 의해 챔버(11) 내를 소정의 감압(진공) 상태로 하는 것이 가능하게 되어 있다.
챔버(11)의 측벽에는, 소정의 감압 상태의 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)를 반출입하기 위한 반출입구(37)가 형성되어 있고, 반출입구(37)는 게이트 밸브(G)에 의해 개폐되도록 되어 있다.
가스 공급 기구(40)는 고체 상태의 성막 원료(S)로서 루테늄카르보닐(Ru3(CO)12)을 수용하는 성막 원료 용기(41)를 갖고 있다. 성막 원료 용기(41)의 주위에는 히터(42)가 설치되어 있다. 성막 원료 용기(41)에는, 상방으로부터 캐리어 가스인 CO 가스를 공급하는 캐리어 가스 공급 배관(43)이 삽입되어 있다. 캐리어 가스 공급 배관(43)에는 CO 가스를 공급하는 CO 가스 공급원(44)이 접속되어 있다. 또한, 성막 원료 용기(41)에는, 성막 원료 가스 공급 배관(45)이 삽입되어 있다. 이 성막 원료 가스 공급 배관(45)은 샤워 헤드(20)의 가스 도입구(21a)에 접속되어 있다. 따라서, CO 가스 공급원(44)으로부터 캐리어 가스 공급 배관(43)을 통하여 성막 원료 용기(41) 내에 캐리어 가스로서의 CO 가스가 불어 넣어지고, 성막 원료 용기(41) 내에서 승화된 루테늄카르보닐(Ru3(CO)12) 가스가 CO 가스에 의해 반송되어 성막 원료 가스 공급 배관(45) 및 샤워 헤드(20)를 통하여 챔버(11) 내에 공급된다. 캐리어 가스 공급 배관(43)에는, 유량 제어용의 매스플로우 컨트롤러(46)와 그 전후의 밸브(47a, 47b)가 설치되어 있다. 또한, 성막 원료 가스 공급 배관(45)에는, 루테늄카르보닐(Ru3(CO)12)의 가스의 유량을 파악하기 위한 유량계(48)와 그 전후의 밸브(49a, 49b)가 설치되어 있다.
또한, 가스 공급 기구(40)는 캐리어 가스 공급 배관(43)에 있어서의 밸브(47a)의 상류측에서부터 분기하여 설치된 카운터 CO 가스 배관(51)을 갖고 있다. 카운터 CO 가스 배관(51)은 샤워 헤드(20)의 가스 도입구(21b)에 접속되어 있다. 따라서, CO 가스 공급원(44)으로부터의 CO 가스가, 루테늄카르보닐 가스와는 별개로 카운터 CO 가스 배관(51) 및 샤워 헤드(20)를 통하여 부가적인 카운터 CO 가스로서 챔버(11) 내에 공급된다. 카운터 CO 가스 배관(51)에는, 유량 제어용의 매스플로우 컨트롤러(52)와 그 전후의 밸브(53a, 53b)가 설치되어 있다.
또한, 가스 공급 기구(40)는 희석 가스 공급원(54)과, 일단이 희석 가스 공급원(54)에 접속된 희석 가스 공급 배관(55)을 갖는다. 희석 가스 공급 배관(55)의 타단은, 성막 원료 가스 공급 배관(45)에 접속되어 있다. 희석 가스는 성막 원료 가스를 희석하기 위한 가스로서, 희석 가스로서 예를 들어 Ar 가스, N2 가스 등의 불활성 가스가 이용된다. 희석 가스는, 성막 원료 가스 공급 배관(45), 챔버(11)의 잔류 가스를 퍼지하는 퍼지 가스로서도 기능한다. 희석 가스 공급 배관(55)에는, 유량 제어용의 매스 플로우 컨트롤러(56)과 그 전후의 밸브(57a, 57b)가 설치되어 있다.
루테늄막 성막 장치(100)는 히터 전원(16), 배기 장치(33), 가스 공급 기구(40) 등의 각 구성부를 제어하기 위한 컨트롤러(60)를 갖고 있다. 컨트롤러(60)은 상위의 제어 장치의 명령에 의해, 각 구성부를 제어하도록 되어 있다. 상위의 제어 장치는, 이하에 설명하는 성막 방법을 실시하기 위한 처리 레시피가 기억된 기억 매체를 구비하고 있고, 기억 매체에 기억된 처리 레시피에 따라서 성막 처리를 제어한다.
<루테늄막의 성막 방법>
이어서, 이와 같이 구성되는 루테늄막 성막 장치(100)에 있어서의 Ru막의 성막 방법에 대하여 설명한다.
먼저, 게이트 밸브(G)를 개방으로 하여 반출입구(37)로부터 웨이퍼(W)를 챔버(11) 내로 반입하여, 서셉터(12) 위에 적재한다. 서셉터(12)는 히터(15)에 의해 예를 들어 150 내지 250℃로 가열되어 있고, 그 위에서 웨이퍼(W)가 가열된다. 그리고, 배기 장치(33)의 진공펌프에 의해 챔버(11) 내를 배기하여, 챔버(11) 내의 압력을 2 내지 67Pa로 진공 배기한다.
계속해서, 밸브(47a, 47b)를 개방으로 하여 캐리어 가스 공급 배관(43)을 통하여 성막 원료 용기(41)에 캐리어 가스로서의 CO 가스를 불어 넣고, 성막 원료 용기(41) 내에서 히터(42)의 가열에 의해 고체 상태의 성막 원료(S)가 승화하여 생성된 Ru3(CO)12 가스를 CO 가스에 의해 캐리어시킨 상태에서 성막 원료 가스 공급 배관(45) 및 샤워 헤드(20)를 통하여 챔버(11) 내에 도입한다. 이때, 웨이퍼(W) 표면에는, Ru3(CO)12 가스가 열분해하여 생성된 루테늄(Ru)이 퇴적되어, 소정의 막 두께를 갖는 Ru막이 성막된다. 또한, 이때의 캐리어 가스로서의 CO 가스는, Ru3(CO)12 가스의 유량이 예를 들어 5mL/min(sccm) 이하로 되도록 하는 유량, 예를 들어 300mL/min(sccm) 이하 정도가 바람직하다. 또한, 소정 비율로 희석 가스를 챔버(11) 내에 도입해도 된다.
이와 같이, 캐리어 가스로서 CO를 사용하는 것에 의해, 이하의 (1)식에 나타내는 Ru3(CO)12 가스의 분해 반응을 억제할 수 있어, Ru3(CO)12의 구조를 최대한 유지한 채 성막 원료 가스를 챔버(11) 내에 공급할 수 있다.
Ru3(CO)12→3Ru+12CO…(1)
챔버(11) 내의 웨이퍼(W)의 표면에 있어서는, 이하의 (2)식에 나타낸 바와 같은 Ru3(CO)12와 CO의 흡착·탈리 반응이 발생한다. 이 반응은, 트렌치나 홀 등의 오목부에 성막할 때에 양호한 스텝 커버리지를 얻을 수 있는 표면 반응 율속의 반응이고, Ru3(CO)12와 CO의 흡착·탈리 반응은 평형 반응이라고 생각된다.
Ru3(CO)12(g)↔Rux(CO)y(ad)+(12-y)CO(ad)↔3Ru(s)+12CO(g)…(2)
그러나, 이와 같은 표면 반응 율속의 반응에 의해 양호한 스텝 커버리지가 얻어지지만, 향후의 22nm 노드 이후의 보다 미세화된 반도체 디바이스에 있어서의 Cu 배선을 고려하면, Cu막의 기초막으로서 2nm 이하의 극히 얇은 Ru막을 요구되는 스텝 커버리지로 성막하는 것이 곤란해지고 있다. 즉, 반도체 디바이스가 더욱 미세화되면, 트렌치나 홀 등의 오목부의 폭이 좁아지고, 또한 애스펙트비가 증대하기 때문에, Ru3(CO)12를 보다 분해하기 어렵게 하여 이러한 미세한 트렌치나 홀의 저부까지 도달할 수 있도록 할 필요가 있지만, 종래 기술에서는 그러한 것이 곤란하다.
따라서, Ru3(CO)12의 분해를 억제하는 방법을 검토한 결과, CO 분압을 보다 높게 하여 Ru3(CO)12/CO 분압비를 감소시키는 것이 유효하다는 것이 판명되었다. 즉, CO 분압을 높게 하는 것에 의해, 상기 (2)식의 반응의 역반응을 더욱 우세화할 수 있어, Ru3(CO)12의 분해를 억제할 수 있다.
그러나, 캐리어 가스인 CO 가스의 공급을 증대하는 것만으로 CO 분압을 올리려고 하면, Ru3(CO)12의 유량도 증가하기 때문에, Ru3(CO)12/CO 분압비를 충분히 저하시키는 것은 곤란하다.
이 때문에, 본 실시 형태에서는, 카운터 CO 가스 배관(51)을 설치하고, 캐리어 가스로서의 CO 가스 이외에, 챔버(11) 내에 카운터 CO 가스를 공급할 수 있도록 하고, 루테늄카르보닐 가스와는 별개로, 카운터 CO 가스 배관(51) 및 샤워 헤드(20)을 통하여 챔버(11) 내에 부가적인 카운터 CO 가스를 도입하여, 챔버(11) 내의 Ru3(CO)12/CO 분압비를 저하시켜 Ru막의 성막을 행한다.
카운터 CO 가스 배관(51)을 설치하지 않은 경우에는, Ru3(CO)12/CO 분압비는, 0.0028이 한계이었지만, 카운터 CO 가스 배관(51)으로부터 카운터 CO 가스를 공급함으로써, 보다 낮은 Ru3(CO)12/CO 분압비를 얻을 수 있다. Ru3(CO)12/CO 분압비는 0.0025 이하가 바람직하다.
또한, 캐리어 가스로서의 CO 가스의 유량은 300mL/min(sccm) 이하가 바람직하다. 또한, 카운터 CO 가스 배관(51)으로부터 공급되는 CO 가스의 유량은 100mL/min(sccm) 이상이 바람직하고, 100 내지 300mL/min(sccm)이 보다 바람직하다.
이와 같이 하여 소정의 막 두께의 Ru막이 형성된 시점에서, 밸브(47a, 47b)를 폐쇄하여 Ru3(CO)12 가스의 공급을 정지하고, 또한 카운터 CO 가스 배관(51)의 밸브(53a, 53b)를 폐쇄하여 카운터 CO 가스의 공급을 정지하고, 희석 가스 공급원(54)으로부터 희석 가스를 퍼지 가스로서 챔버(11) 내에 도입하여 Ru3(CO)12 가스를 퍼지하고, 그 후, 게이트 밸브(G)를 개방으로 하여 반출입구(37)로부터 웨이퍼(W)를 반출한다.
실제로, Ru막의 성막 시의 카운터 CO 가스 유량(Ru3(CO)12/CO 분압비)과 스텝 커버리지와의 관계를 조사하였다. 여기에서는, 웨이퍼 상의 SiO2막(TEOS막)에 형성된 폭 35nm의 트렌치 내에, 이온화 PVD(iPVD)에 의해 두께 10nm의 TiN막을 성막한 후, 캐리어 CO 가스의 유량을 200mL/min(sccm)로 하여 Ru3(CO)12 가스를 공급함과 함께, 카운터 CO 가스의 유량을, 0mL/min(sccm), 100mL/min(sccm), 200mL/min(sccm)의 3단계로 변화시키고, 압력: 13.3Pa, 서셉터 온도: 200℃의 조건에서, TiN 막 상에 막 두께 1.5nm의 Ru막을 성막하여 샘플A 내지 C를 제작하고, 이들 샘플A 내지 C에 대하여 불산계 약액 처리를 행하여 스텝 커버리지를 평가하였다. 구체적으로는, 불산계 약액으로서 BHF(HF 수용액과 NH4F 수용액과의 혼합액)을 이용하고, 이것에 상기 샘플을 3분간 침지시킨 후의 보이드의 수를 주사형 전자 현미경(SEM) 관찰로 계수하는 것에 의해 평가하였다. 즉, Ru막의 기초막인 TiN막은 불산계 약액에 용해하므로, Ru막이 정상적으로 퇴적되어 있지 않은 부분은 TiN막이 용해하여 보이드로 되기 때문에, Ru막의 연속성을 평가할 수 있다.
그 때의 샘플A 내지 C의 SEM 사진을 도 2에 도시한다. 도 2의 SEM 사진으로부터 보이드의 수를 계수한 결과, 카운터 CO 가스의 유량이 0mL/min(sccm)인 샘플A에서는 7개, 카운터 CO 가스의 유량이 100mL/min(sccm)인 샘플B에서는 5개, 카운터 CO 가스의 유량이 200mL/min(sccm)인 샘플C에서는 1개로서, 카운터 CO 가스의 유량이 많을수록, 즉 Ru3(CO)12/CO 분압비가 낮을수록 Ru막의 연속성이 양호하여, 스텝 커버리지가 높은 것이 확인되었다. 또한, 샘플A, B, C의 가스 유량으로부터 Ru3(CO)12/CO 분압비를 산출하면, 각각, 0.0028, 0.0018, 0.0014이었다.
또한, 서셉터 온도 및 캐리어 CO 가스 및 카운터 CO 가스의 유량을 다양하게 변화시켜 실험을 행했을 때의, Ru3(CO)12/CO 분압비와 보이드의 수와의 관계를 도 3에 도시한다. 도 3에 도시한 바와 같이, Ru3(CO)12/CO 분압비가 내려가면 보이드의 수가 저하되는 경향이 명확하게 나타나고(상관계수 0.73), Ru3(CO)12/CO 분압비를 저하시키는 것에 의해 스텝 커버리지가 향상되는 것이 확인되었다.
<Cu 배선의 형성 방법>
이어서, 본 발명의 다른 실시 형태로서, 이상과 같이 형성되는 Ru막을 이용한 Cu 배선의 형성 방법(반도체 장치의 제조 방법)에 대하여 설명한다.
도 4는 그러한 Cu 배선의 형성 방법을 나타내는 흐름도이고, 도 5는 그 공정 단면도이다.
먼저, 하부 구조(201)(상세는 생략)의 위에 SiO2막, Low-k막(SiCO, SiCOH 등) 등의 층간 절연막(202)을 갖고, 거기에 트렌치(203) 및 하층 배선에의 접속을 위한 비아(도시하지 않음)가 소정 패턴으로 형성된 반도체 웨이퍼(이하, 간단히 웨이퍼라고 기재함)(W)를 준비한다(스텝1, 도 5의 (a)). 이러한 웨이퍼(W)로서는, Degas 프로세스나 Pre-Clean 프로세스에 의해, 절연막 표면의 수분이나 에칭/애싱 시의 잔사를 제거한 것인 것이 바람직하다.
이어서, 트렌치(203) 및 비아의 표면을 포함하는 층간 절연막(202)의 전면에 Cu의 확산을 억제하는 배리어막(204)을 성막한다(스텝2, 도 5의 (b)).
배리어막(204)로서는, Cu에 대하여 높은 배리어성을 가지며, 저저항의 것이 바람직하고, Ti막, TiN막, Ta막, TaN막, Ta/TaN의 2층 막을 적절하게 이용할 수 있다. 또한, TaCN막, W막, WN막, WCN막, Zr막, ZrN막, V막, VN막, Nb막, NbN막 등을 이용할 수도 있다. Cu 배선은 트렌치 또는 홀 내에 매립하는 Cu의 체적이 커질수록 저저항으로 되므로, 배리어막(204)은 매우 얇게 형성하는 것이 바람직하고, 그러한 관점에서 그 두께는 1 내지 20nm가 바람직하다. 보다 바람직하게는 1 내지 10nm이다. 배리어막(204)은, 이온화 PVD(Ionized Physical Vapor Deposition: iPVD), 예를 들어 플라즈마 스퍼터에 의해 성막할 수 있다. 또한, 통상의 스퍼터, 이온 플레이팅 등의 다른 PVD로 성막할 수도 있고, CVD나 ALD, 플라즈마를 이용한 CVD나 ALD로 성막할 수도 있다.
계속해서, 배리어막(204)의 위에 상술한 루테늄카르보닐(Ru3(CO)12)을 이용한 CVD법에 의해, Ru막(205)을 라이너 막으로서 성막한다(스텝3, 도 5의 (c)). Ru막은, 매립하는 Cu의 체적을 크게 하여 배선을 저저항으로 하는 관점에서, 예를 들어 1 내지 5nm로 얇게 형성하는 것이 바람직하다.
Ru는 Cu에 대한 습윤성이 높기 때문에, Cu의 기초막으로서 Ru막을 형성하는 것에 의해, 다음의 iPVD에 의한 Cu막 형성 시에, 양호한 Cu의 이동성을 확보할 수 있어, 트렌치나 홀의 폭을 막는 오버행을 발생하기 어렵게 할 수 있다. 또한, 상술한 바와 같이, 카운터 CO 가스를 공급하고, Ru3(CO)12/CO 분압비를 낮게 하는 것에 의해, 스텝 커버리지를 매우 양호하게 할 수 있다. 이 때문에, 향후 더욱더 미세화된 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실하게 Cu를 매립할 수 있다.
계속해서, PVD에 의해 Cu막(206)을 형성하여, 트렌치(203) 및 비아(도시하지 않음)를 매립한다(스텝4, 도 5의 (d)). PVD로서는, iPVD를 이용하는 것이 바람직하다. 이것에 의해, Cu의 오버행을 억제하여 양호한 매립성을 확보할 수 있다. 또한, PVD를 이용하는 것에 의해 도금보다도 고순도의 Cu막을 얻을 수 있다. Cu막(206)의 성막 시에는, 그 후의 평탄화 처리에 대비하여, Cu막(206)이 트렌치(203)의 상면에서부터 쌓여 증가되도록 형성되는 것이 바람직하다. 단, 이 증가분에 대해서는, PVD에 의해 연속하여 형성하는 대신에, 도금에 의해 형성해도 된다.
Cu막(206)의 성막 후, 필요에 따라 어닐 처리를 행한다(스텝5, 도 5의 (e)). 이 어닐 처리에 의해, Cu막(206)을 안정화시킨다.
이 후, CMP(Chemical Mechanical Polishing)에 의해 웨이퍼(W) 표면의 전면을 연마하여, 표면의 Cu막(206), 및 그 아래의 Ru막(205) 및 배리어막(204)을 제거하여 평탄화한다(스텝6, 도 5의 (f)). 이것에 의해 트렌치 및 비아(홀) 내에 Cu 배선(207)이 형성된다.
또한, Cu 배선(207)을 형성한 후, 웨이퍼(W) 표면의 Cu 배선(207) 및 층간 절연막(202)을 포함하는 전체면에, 유전체 캡이나 메탈 캡 등의 적절한 캡막이 성막된다.
이상과 같은 방법에 의해, 극히 미세한 트렌치나 홀에 대하여 고스텝 커버리지로 Ru막을 성막할 수 있으므로, 보이드가 발생하는 것 없이 Cu막을 매립하는 것이 가능하게 된다. 또한, 고스텝 커버리지로 Ru막을 성막할 수 있는 것에 의해, 매우 얇은 Ru막을 성막할 수 있어, Cu 배선 중의 Cu의 체적을 보다 증대시킬 수 있으므로, Cu 배선을 보다 저저항화할 수 있다. 또한, PVD로 Cu를 매립하는 것에 의해, Cu의 결정립을 증대시킬 수 있고, 이것에 의해서도 Cu 배선을 보다 저저항화할 수 있다.
<Cu 배선을 형성하기 위한 성막 시스템>
이어서, 상술한 본 발명의 다른 실시 형태로서의 Cu 배선의 형성 방법의 실시에 적합한 성막 시스템에 대하여 설명한다.
도 6은, 본 발명의 다른 실시 형태로서의 Cu 배선의 형성 방법에 이용되는 성막 시스템의 일례를 도시하는 평면도이다.
성막 시스템(300)은 배리어막 성막 및 Ru막 성막을 위한 제1 처리부(301)와, Cu막 성막을 위한 제2 처리부(302)와, 반출입부(303)와, 제어부(304)를 갖고 있으며, 웨이퍼(W)에 대하여 Cu 배선을 형성할 때에 있어서의, 기초막의 성막부터 Cu막의 성막을 행하는 것이다.
제1 처리부(301)는 제1 진공 반송실(311)과, 이 제1 진공 반송실(311)의 벽부에 접속된, 2개의 배리어막 성막 장치(312a, 312b) 및 2개의 Ru막 성막 장치(314a, 314b)를 갖고 있다. Ru막 성막 장치(314a, 314b)는, 상술한 루테늄막 성막 장치(100)와 마찬가지로 구성되어 있다. 배리어막 성막 장치(312a) 및 Ru막 성막 장치(314a)와 배리어막 성막 장치(312b) 및 Ru막 성막 장치(314b)는 선대칭의 위치에 배치되어 있다.
제1 진공 반송실(311)의 다른 벽부에는, 웨이퍼(W)의 디가스 처리를 행하는 디가스실(305a, 305b)이 접속되어 있다. 또한, 제1 진공 반송실(311)의 디가스실(305a)와 디가스실(305b)의 사이의 벽부에는, 제1 진공 반송실(311)과 후술하는 제2 진공 반송실(321)과의 사이에서 웨이퍼(W)의 전달을 행하는 전달실(305)이 접속되어 있다.
배리어막 성막 장치(312a, 312b), Ru막 성막 장치(314a, 314b), 디가스실(305a, 305b) 및 전달실(305)은 제1 진공 반송실(311)의 각 변에 게이트 밸브(G)를 통하여 접속되고, 이것들은 대응하는 게이트 밸브(G)의 개폐에 의해, 제1 진공 반송실(311)에 대하여 연통·차단된다.
제1 진공 반송실(311) 내에는 소정의 진공 분위기로 유지되도록 되어 있고, 그 안에는, 웨이퍼(W)를 반송하는 제1 반송 기구(316)가 설치되어 있다. 이 제1 반송 기구(316)는 제1 진공 반송실(311)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전·신축부(317)와, 그 선단에 설치된 웨이퍼(W)를 지지하는 2개의 지지 아암(318a, 318b)를 갖는다. 제1 반송 기구(316)는 웨이퍼(W)를 배리어막 성막 장치(312a, 312b), Ru막 성막 장치(314a, 314b), 디가스실(305a, 305b) 및 전달실(305)에 대하여 반출입한다.
제2 처리부(302)는 제2 진공 반송실(321)과, 이 제2 진공 반송실(321)의 대향하는 벽부에 접속된 2개의 Cu막 성막 장치(322a, 322b)를 갖고 있다. Cu막 성막 장치(322a, 322b)를 오목부의 매립부터 증가부의 성막까지 일괄하여 행하는 장치로서 이용해도 되고, Cu막 성막 장치(322a, 322b)를 매립에만 이용하고, 증가부를 도금에 의해 형성해도 된다.
제2 진공 반송실(321)의 제1 처리부(301) 측의 2개의 벽부에는, 각각 상기 디가스실(305a, 305b)이 접속되고, 디가스실(305a)와 디가스실(305b)와의 사이의 벽부에는, 상기 전달실(305)이 접속되어 있다. 즉, 전달실(305)과 디가스실(305a, 305b)는 모두 제1 진공 반송실(311)과 제2 진공 반송실(321)과의 사이에 설치되고, 전달실(305)의 양측에 디가스실(305a 및 305b)가 배치되어 있다. 또한, 반출입부(303) 측의 2개의 벽부에는, 각각 대기 반송 및 진공 반송 가능한 로드 로크실(306a, 306b)이 접속되어 있다.
Cu막 성막 장치(322a, 322b), 디가스실(305a, 305b) 및 로드 로크실(306a, 306b)은, 제2 진공 반송실(321)의 각 벽부에 게이트 밸브(G)를 통하여 접속되고, 이들은 대응하는 게이트 밸브(G)를 개방하는 것에 의해 제2 진공 반송실(321)과 연통되고, 대응하는 게이트 밸브(G)를 폐쇄하는 것에 의해 제2 진공 반송실(321)로부터 차단된다. 또한, 전달실(305)은 게이트 밸브를 통하지 않고 제2 진공 반송실(321)에 접속되어 있다.
제2 진공 반송실(321) 내는 소정의 진공 분위기로 유지되도록 되어 있고, 그 안에는, Cu막 성막 장치(322a, 322b), 디가스실(305a, 305b), 로드 로크실(306a, 306b) 및 전달실(305)에 대하여 웨이퍼(W)의 반출입을 행하는 제2 반송 기구(326)가 설치되어 있다. 이 제2 반송 기구(326)는 제2 진공 반송실(321)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전·신축부(327)를 가지며, 그 회전·신축부(327)의 선단에 웨이퍼(W)를 지지하는 2개의 지지 아암(328a, 328b)이 설치되어 있고, 이들 2개의 지지 아암(328a, 328b)은 서로 반대 방향을 향하도록 회전·신축부(327)에 설치되어 있다.
반출입부(303)는 상기 로드 로크실(306a, 306b)을 사이에 두고 제2 처리부(302)와 반대측에 설치되어 있고, 로드 로크실(306a, 306b)이 접속되는 대기 반송실(331)을 갖고 있다. 대기 반송실(331)의 상부에는 청정 공기의 다운 플로우를 형성하기 위한 필터(도시하지 않음)가 설치되어 있다. 로드 로크실(306a, 306b)과 대기 반송실(331)과의 사이의 벽부에는 게이트 밸브(G)가 설치되어 있다. 대기 반송실(331)의 로드 로크실(306a, 306b)이 접속된 벽부와 대향하는 벽부에는 피처리 기판으로서의 웨이퍼(W)를 수용하는 캐리어(C)를 접속하는 2개의 접속 포트(332, 333)가 설치되어 있다. 또한, 대기 반송실(331)의 측면에는 웨이퍼(W)의 얼라인먼트를 행하는 얼라인먼트 챔버(334)가 설치되어 있다. 대기 반송실(331) 내에는, 캐리어(C)에 대한 웨이퍼(W)의 반출입 및 로드 로크실(306a, 306b)에 대한 웨이퍼(W)의 반출입을 행하는 대기 반송용 반송 기구(336)가 설치되어 있다. 이 대기 반송용 반송 기구(336)는 2개의 다관절 아암을 갖고 있으며, 캐리어(C)의 배열 방향을 따라서 레일(338) 위를 주행 가능하게 되어 있고, 각각의 다관절 아암의 선단의 핸드(337) 위에 웨이퍼(W)를 실어서 그 반송을 행하도록 되어 있다.
제어부(304)는 성막 시스템(300)의 각 구성부, 예를 들어 배리어막 성막 장치(312a, 312b), Ru막 성막 장치(314a, 314b), Cu막 성막 장치(322a, 322b), 반송 기구(316, 326, 336) 등을 제어하기 위한 것으로, 각 구성부를 개별로 제어하는 컨트롤러(도시하지 않음)(예를 들어 상기 컨트롤러(60))의 상위의 제어 장치로서 기능한다. 이 제어부(304)는 각 구성부의 제어를 실행하는 마이크로프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러와, 오퍼레이터가 성막 시스템(300)을 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드와, 성막 시스템(300)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스와, 성막 시스템(300)에서 실행되는 처리를 프로세스 컨트롤러의 제어로 실현하기 위한 제어 프로그램과, 각종 데이터 및 처리 조건에 따라서 성막 시스템(300)의 각 구성부의 처리를 실행시키기 위한 프로그램 즉 처리 레시피가 저장된 기억부를 구비하고 있다. 유저 인터페이스 및 기억부는 프로세스 컨트롤러에 접속되어 있다.
상기 처리 레시피는 기억부 내의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크이어도 되고, CDROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통하여 레시피를 적절히 전송시키도록 해도 된다.
그리고, 필요에 따라, 유저 인터페이스로부터의 지시 등에 의해 임의의 레시피를 기억부로부터 불러내어 프로세스 컨트롤러에 실행시킴으로써, 프로세스 컨트롤러의 제어하에서, 성막 시스템(300)에서의 소정의 처리가 행하여진다.
이러한 성막 시스템(300)에 있어서는, 캐리어(C)로부터 대기 반송용 반송 기구(336)에 의해 트렌치나 홀을 갖는 소정 패턴이 형성된 웨이퍼(W)를 취출하여, 로드 로크실(306a 또는 306b)에 반송하고, 그 로드 로크실(306a 또는 306b)을 제2 진공 반송실(321)과 동일 정도의 진공도로 감압한 후, 제2 반송 기구(326)에 의해 로드 로크실의 웨이퍼(W)를 제2 진공 반송실(321)을 통하여 디가스실(305a) 또는 디가스실(305b)에 반송하여, 웨이퍼(W)의 디가스 처리를 행한다. 그 후, 제1 반송 기구(316)에 의해 디가스실의 웨이퍼(W)를 취출하고, 제1 진공 반송실(311)을 통하여 배리어막 성막 장치(312a) 또는 배리어막 성막 장치(312b)에 반입하여, 배리어막을 성막한다. 배리어막 성막 후, 제1 반송 기구(316)에 의해 배리어막 성막 장치(312a) 또는 배리어막 성막 장치(312b)로부터 웨이퍼(W)를 취출하고, Ru막 성막 장치(314a) 또는 Ru막 성막 장치(314b)에 반입하여, 상술한 바와 같이 Ru막을 성막한다. Ru막 성막 후, 제1 반송 기구(316)에 의해 Ru막 성막 장치(314a) 또는 Ru막 성막 장치(314b)로부터 웨이퍼(W)를 취출하여, 전달실(305)에 반송한다. 그 후, 제2 반송 기구(326)에 의해 웨이퍼(W)를 취출하고, 제2 진공 반송실(321)을 통하여 Cu 성막 장치(322a) 또는 Cu 성막 장치(322b)에 반입하여 Cu막을 형성하고, 트렌치 및 비아에 Cu를 매립한다. 이때에, Cu 의 매립뿐만 아니라, Cu막의 증가부도 Cu 성막 장치(322a) 또는 Cu 성막 장치(322b)에 의해 성막해도 되지만, Cu막 성막 장치(322a) 또는 Cu 성막 장치(322b)에서는 매립만을 행하고, 도금에 의해 증가부의 형성을 행해도 된다.
Cu막의 형성 후, 웨이퍼(W)를 로드 로크실(306a) 또는 로드 로크실(306b)에 반송하고, 그 로드 로크실을 대기압으로 복귀시킨 후, 대기 반송용 반송 기구(336)에 의해 Cu막이 형성된 웨이퍼(W)를 취출하여, 캐리어(C)로 되돌린다. 이러한 처리를 캐리어(C) 내의 웨이퍼(W)의 수만큼만 반복한다.
이러한 성막 시스템(300)에 의하면, 대기 개방하지 않고 진공 중에서 질소 플라즈마 처리, Ru막의 성막, Cu막의 성막을 행할 수 있고, 각 공정 후의 표면에서의 산화를 방지할 수 있어, 고성능의 Cu 배선을 얻을 수 있다.
이상의 성막 시스템(300)에 의해 상기 실시 형태에 있어서의 배리어막 성막부터 Cu막 성막까지를 행할 수 있지만, Cu막 성막 후에 행하여지는 어닐 공정, CMP 공정은, 성막 시스템(300)으로부터 반출한 후의 웨이퍼(W)에 대하여 별도의 장치를 이용하여 행할 수 있다. 이들 장치는, 통상 이용되는 구성의 것이어도 된다. 이 장치와 성막 시스템(300)으로 Cu 배선 형성 시스템을 구성하고, 제어부(304)와 동일한 기능을 갖는 공통의 제어부에 의해 일괄하여 제어하도록 하는 것에 의해, 상기 다른 실시 형태의 Cu 배선의 형성 방법을 하나의 처리 레시피에 의해 일괄하여 제어할 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고 여러 가지 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 본 발명에 의해 형성된 Ru막을 Cu 배선 형성 시의 Cu막의 기초막으로서 사용하는 경우에 대하여 설명하였지만, 이것에 한정하는 것은 아니다. 또한, 상기 실시 형태에서 이용한 장치의 구성도 예시에 지나지 않고, 다른 다양한 구성의 장치를 사용할 수 있다.
또한, 상기 실시 형태에서는, 트렌치와 비아(홀)를 갖는 웨이퍼에 본 발명의 방법을 적용한 예를 설명하였지만, 오목부의 형태는 트렌치와 비아를 모두 갖는 것에 한정되지 않는다. 또한, 적용되는 디바이스의 구조도 상기 실시 형태에 한하지 않고, 기판에 대해서도 반도체 웨이퍼에 한정되지 않는다.
11 : 챔버
12 : 서셉터
15 : 히터
20 : 샤워 헤드
33 : 배기 장치
40 : 가스 공급 기구
41 : 성막 원료 용기
43 : 캐리어 가스 공급 배관
44 : CO 가스 공급원
45 : 성막 원료 가스 공급 배관
51 : 카운터 CO 가스 공급 배관
60 : 컨트롤러
201 : 하부 구조
202 : 층간 절연막
203 : 트렌치
204 : 배리어막
205 : Ru막
206 : Cu막
207 : Cu 배선
300 : 성막 시스템
312a, 312b : 배리어막 성막 장치
314a, 314b : Ru막 성막 장치
322a, 322b : Cu막 성막 장치
W : 반도체 웨이퍼(피처리 기판)

Claims (10)

  1. 처리 용기 내에 피처리 기판을 배치하고, 고체 상태의 루테늄카르보닐로부터 발생한 루테늄카르보닐 가스를, 캐리어 가스로서의 CO 가스와 함께 상기 처리 용기 내에 공급하고, 부가적인 CO 가스를 상기 처리 용기 내에 공급하고, 상기 피처리 기판 상에 상기 루테늄카르보닐 가스를 분해시켜서 루테늄막을 성막함에 있어,
    상기 처리 용기 내에 있어서의 루테늄카르보닐/CO의 분압비가 0.0025 이하로 되도록 하는, 루테늄막의 성막 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 캐리어 가스로서 이용되는 상기 CO 가스의 유량이 300mL/min 이하이고, 상기 부가적인 CO 가스의 유량이 100mL/min 이상인, 루테늄막의 성막 방법.
  4. 제1항에 있어서,
    오목부를 갖는 상기 피처리 기판에 상기 루테늄막을 성막하는, 루테늄막의 성막 방법.
  5. 피처리 기판을 수용하는 처리 용기와,
    성막 원료로서 고체 상태의 루테늄카르보닐을 수용하는 성막 원료 용기와,
    상기 성막 원료 용기에 캐리어 가스로서의 CO 가스를 공급하는 캐리어 가스 공급 배관과,
    상기 성막 원료 용기 내에서 상기 고체 상태의 루테늄카르보닐로부터 발생한 루테늄카르보닐 가스를 상기 캐리어 가스인 상기 CO 가스와 함께 상기 처리 용기에 유도하는 성막 원료 가스 공급 배관과,
    부가적인 CO 가스를 상기 처리 용기 내에 공급하는 부가적 CO 가스 배관
    을 가지며,
    상기 피처리 기판 상에, 상기 루테늄카르보닐 가스를 분해시켜 루테늄막을 성막함에 있어,
    상기 처리 용기 내에 있어서의 루테늄카르보닐/CO의 분압비가 0.0025 이하로 되도록 하는 제어부를 더 갖는, 루테늄막의 성막 장치.
  6. 삭제
  7. 제5항에 있어서,
    상기 제어부는, 상기 캐리어 가스로서 이용되는 상기 CO 가스의 유량이 300mL/min 이하, 상기 부가적인 CO 가스의 유량이 100mL/min 이상으로 되도록 제어하는, 루테늄막의 성막 장치.
  8. 오목부가 형성된 층간 절연막을 갖는 기판의 적어도 상기 오목부의 표면에, 구리 확산의 배리어로 되는 배리어막을 성막하는 공정과,
    상기 배리어막의 위에 제1항의 방법에 의해 루테늄막을 성막하는 공정과,
    상기 루테늄막의 위에 PVD에 의해 구리막을 성막하여 상기 오목부에 구리 배선이 되는 구리를 매립하는 공정
    을 갖는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 구리막을 성막하는 공정은 이온화 PVD에 의해 행하여지는, 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 구리막을 성막한 후, CMP에 의해 상기 오목부 이외의 부분의 상기 배리어막, 상기 루테늄막 및 상기 구리막을 제거하여, 구리 배선을 얻는 공정을 더 갖는, 반도체 장치의 제조 방법.
KR1020150023360A 2014-02-26 2015-02-16 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법 KR101730229B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014035217A JP2015160963A (ja) 2014-02-26 2014-02-26 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
JPJP-P-2014-035217 2014-02-26

Publications (2)

Publication Number Publication Date
KR20150101389A KR20150101389A (ko) 2015-09-03
KR101730229B1 true KR101730229B1 (ko) 2017-04-25

Family

ID=53881642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150023360A KR101730229B1 (ko) 2014-02-26 2015-02-16 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20150240344A1 (ko)
JP (1) JP2015160963A (ko)
KR (1) KR101730229B1 (ko)
TW (1) TWI663277B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6324800B2 (ja) * 2014-05-07 2018-05-16 東京エレクトロン株式会社 成膜方法および成膜装置
WO2017143180A1 (en) * 2016-02-19 2017-08-24 Tokyo Electron Limited Ruthenium metal deposition method for electrical connections
US11823896B2 (en) * 2019-02-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure formed by cyclic chemical vapor deposition
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置
TW202209420A (zh) 2020-06-10 2022-03-01 日商東京威力科創股份有限公司 成膜裝置及成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080241381A1 (en) 2007-03-28 2008-10-02 Tokyo Electron Limited Method for pre-conditioning a precursor vaporization system for a vapor deposition process
US20120064717A1 (en) 2009-03-12 2012-03-15 Tokyo Electron Limited Method for forming cvd-ru film and method for manufacturing semiconductor devices
JP2012209483A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd 成膜方法およびリスパッタ方法、ならびに成膜装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6380080B2 (en) * 2000-03-08 2002-04-30 Micron Technology, Inc. Methods for preparing ruthenium metal films
JP3991315B2 (ja) * 2002-09-17 2007-10-17 キヤノンアネルバ株式会社 薄膜形成装置及び方法
US6924223B2 (en) * 2003-09-30 2005-08-02 Tokyo Electron Limited Method of forming a metal layer using an intermittent precursor gas flow process
JP5236197B2 (ja) * 2007-03-28 2013-07-17 東京エレクトロン株式会社 成膜方法および成膜装置
JP2009084625A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 原料ガスの供給システム及び成膜装置
JP4731580B2 (ja) * 2008-03-27 2011-07-27 東京エレクトロン株式会社 成膜方法および成膜装置
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
WO2011114940A1 (ja) * 2010-03-16 2011-09-22 東京エレクトロン株式会社 成膜装置
JP5767570B2 (ja) * 2011-01-27 2015-08-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080241381A1 (en) 2007-03-28 2008-10-02 Tokyo Electron Limited Method for pre-conditioning a precursor vaporization system for a vapor deposition process
US20120064717A1 (en) 2009-03-12 2012-03-15 Tokyo Electron Limited Method for forming cvd-ru film and method for manufacturing semiconductor devices
JP2012209483A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd 成膜方法およびリスパッタ方法、ならびに成膜装置

Also Published As

Publication number Publication date
JP2015160963A (ja) 2015-09-07
TWI663277B (zh) 2019-06-21
KR20150101389A (ko) 2015-09-03
TW201542854A (zh) 2015-11-16
US20150240344A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
KR101709851B1 (ko) 성막 방법 및 성막 장치
JP6807251B2 (ja) ルテニウム配線の製造方法
US8440563B2 (en) Film forming method and processing system
JP5683038B2 (ja) 成膜方法
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
US20120064717A1 (en) Method for forming cvd-ru film and method for manufacturing semiconductor devices
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
KR20140143095A (ko) 산화 망간막의 형성 방법
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant