JP6268008B2 - Cu配線の製造方法 - Google Patents

Cu配線の製造方法 Download PDF

Info

Publication number
JP6268008B2
JP6268008B2 JP2014053934A JP2014053934A JP6268008B2 JP 6268008 B2 JP6268008 B2 JP 6268008B2 JP 2014053934 A JP2014053934 A JP 2014053934A JP 2014053934 A JP2014053934 A JP 2014053934A JP 6268008 B2 JP6268008 B2 JP 6268008B2
Authority
JP
Japan
Prior art keywords
film
wiring
wafer
processing
mnox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014053934A
Other languages
English (en)
Other versions
JP2015177119A (ja
Inventor
石坂 忠大
忠大 石坂
佐久間 隆
隆 佐久間
横山 敦
敦 横山
松本 賢治
賢治 松本
鵬 常
鵬 常
洋之 永井
洋之 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014053934A priority Critical patent/JP6268008B2/ja
Priority to KR1020150032466A priority patent/KR101846049B1/ko
Priority to US14/642,331 priority patent/US9362166B2/en
Priority to TW104108014A priority patent/TWI710654B/zh
Publication of JP2015177119A publication Critical patent/JP2015177119A/ja
Application granted granted Critical
Publication of JP6268008B2 publication Critical patent/JP6268008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、基板に形成されたトレンチやホールのような凹部にCuを埋め込んでCu配線を製造するCu配線の製造方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化(導電性向上)およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム(Al)やタングステン(W)よりも導電性が高く(抵抗が低く)かつエレクトロマイグレーション耐性に優れている銅(Cu)が用いられるようになってきている。
Cu配線は、層間絶縁膜にトレンチやホールを形成し、その中にCuを埋め込むことにより形成されるが、Cuが層間絶縁膜に拡散することを防止するため、Cuを埋め込む前にバリア膜が形成される。
このようなバリア膜としては、タンタル(Ta)、チタン(Ti)、窒化タンタル(TaN)、窒化チタン(TiN)等を物理的蒸着法(PVD)で形成したものが用いられてきたが、配線パターンの益々の微細化にともない、これらでは十分なステップカバレッジが得難くなっており、近時、バリア膜として良好なステップカバレッジで薄い膜を形成することができる化学的蒸着法(CVD)による酸化マンガン(MnOx)が検討されている。しかし、MnOx膜はCu膜との密着性が弱いため、MnOx膜上に、Cuとの密着性の高いルテニウム(Ru)膜を形成し、その上にCu膜を形成してCu配線を形成する方法が提案されている(例えば特許文献1、2)。
一方、MnOx膜の上にRu膜を成膜する際に、Ruの核形成密度が低く、良好な膜質のRu膜を得難いことから、MnOx膜を成膜後に水素ラジカル処理を施し、その後Ru膜を成膜する技術が提案されている(特許文献3)。
特開2008−300568号公報 特開2010−21447号公報 国際公開第2012/173067号パンフレット
しかしながら、半導体デバイスのさらなる微細化が進み、トレンチ等の凹部のアスペクト比が益々大きくなり、特許文献3の技術をもってしても、凹部のMnOx膜の上に十分な膜質のRu膜を成膜することが困難となりつつある。このため、Cuの埋め込み性が十分ではなく、埋め込み不良が生じるおそれがある。
本発明は、かかる事情に鑑みてなされたものであって、極めて微細な凹部であっても十分なCuの埋め込み性を確保することができるCu配線の製造方法を提供することを課題とする。
本発明者らは、上記課題を解決すべく検討を重ねた結果、MnOx膜を成膜し、水素ラジカル処理を行った後、MnOx膜の上にTa等のRuよりも活性な金属を存在させることにより、それがRu核生成のサイトとなって、微細な凹部にも良質なRu膜を良好なステップカバレッジで薄く均一に成膜することができ、良好なCu埋め込み性を確保できることを見出し、本発明を完成するに至った。
すなわち、本発明は、表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めるCu配線を製造するCu配線の製造方法であって、少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己整合バリア膜となるMnOx膜を形成する工程と、前記MnOx膜の表面に水素ラジカル処理を施す工程と、前記水素ラジカル処理後の前記MnOx膜の表面にRuよりも活性な金属を存在させる工程と、その後、Ruよりも活性な金属を存在させた表面にRu膜を形成する工程と、その後、Ru膜の上にCu膜をPVDにより形成して前記凹部内に前記Cu膜を埋め込む工程とを有し、前記Ruよりも活性な金属を存在させる工程は、その金属を前記凹部内の壁部に不連続に形成することにより行われることを特徴とするCu配線の製造方法を提供する。
本発明において、前記Ruよりも活性な金属を存在させる工程は、PVDによりその金属を堆積させることにより行うことができる。また、前記Ruよりも活性な金属を存在させる工程は、金属としてTa、Co、W、Tiからなる群から選択されたものを用いることができる。
また、前記Ru膜は、CVDにより形成することが好ましい。さらに、前記Cu膜の形成は、プラズマスパッタ処理により行うことが好ましい。
本発明はまた、コンピュータ上で動作し、Cu配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Cu配線の製造方法が行われるように、コンピュータに前記Cu配線製造システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、自己整合バリアとして薄く成膜できるMnOx膜を形成し、その表面に水素ラジカル処理を施してMnOx膜の表面を還元するとともに、その表面にTaのようなRuよりも活性な金属を存在させる処理を施すことにより、その金属がRu膜形成の際の核形成に寄与するため、微細なトレンチやビア(ホール)の中にも良好な膜質のRu膜を薄く均一に形成することができる。このため、良好なCu埋め込み性を確保することができる。
本発明の一実施形態に係るCu配線の製造方法を示すフローチャートである。 本発明の一実施形態に係るCu配線の製造方法を説明するための工程断面図である。 トレンチにMnOx膜を形成して下地の層間絶縁膜との反応により自己整合バリア膜が形成されるメカニズムを説明するための図である。 金属酸化物生成の自由エネルギーを示す図である。 (a)は本発明例であるサンプルAの断面を示すSEM写真であり、(b)は比較例であるサンプルBの断面を示すSEM写真である。 サンプルAの断面をより詳細に示すTEM写真である。 エネルギー分散型X線分析装置(EDX)により、サンプルAのCu埋め込み部分の元素のマッピングを行った結果を示す図である。 本発明の実施形態に係るCu配線の製造方法の実施に好適なシステムの概略構成を示すブロック図である。 図8の第1成膜処理部の一例を示す平面図である。 図8の第2成膜処理部を示す平面図である。 図8の制御部を示すブロック図である。 Cu膜成膜装置およびTa形成装置に好適に用いることができるPVD装置の一例を示す断面図である。 MnOx膜成膜装置およびRu膜成膜装置に好適に用いることができるCVD装置の一例を示す断面図である。 水素ラジカル処理装置の一例を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
<Cu配線の製造方法の一実施形態>
最初に、本発明のCu配線の製造方法の一実施形態について図1のフローチャートおよび図2の工程断面図を参照して説明する。
なお、酸化マンガンはMnO、Mn、Mn、MnO等複数の形態をとり得るため、これら全てをMnOxで表す。
まず、下層のCu配線を含む下部構造201(詳細は省略)の上にSiO膜、低誘電率(Low−k)膜(SiCO、SiCOH等)等のSi含有膜からなる層間絶縁膜202を有し、そこにトレンチ203および下層Cu配線への接続のためのビア(図示せず)が所定パターンで形成された半導体ウエハ(以下、単にウエハと記す)Wを準備する(ステップ1、図2(a))。
次に、このウエハWに対して、前処理としてデガス(Degas)プロセスや前洗浄(Pre−Clean)プロセスによって、絶縁膜表面の水分を除去し(ステップ2、図2では図示せず)、その後、トレンチ203およびビアの表面を含む全面にCuの拡散を抑制するバリア膜としてMnOx膜204を成膜する(ステップ3、図2(b))。
次に、MnOx膜204に対して水素ラジカル処理を施す(ステップ4、図2(c))。この処理は、MnOx膜204の表面を還元してRu膜を成膜しやすくするための処理である。また、この処理は、MnOx膜204の一部をシリケート化する機能も有する。
次に、水素ラジカル処理を施したMnOx膜表面にRuよりも活性な金属205を存在させる処理を行い(ステップ5、図2(d))、その後、ライナー膜としてRu膜206を成膜する(ステップ6、図2(e))。
次いで、PVDによりCu膜207を形成し、トレンチ203およびビア(図示せず)にCuを埋め込む(ステップ7、図2(f))。この際に、その後の平坦化処理に備えて、Cu膜207がトレンチ203の上面から積み増されるように形成されることが好ましい。
その後、必要に応じてアニール処理を行う(ステップ8、図2(g))。このアニール処理により、Cu膜207を安定化させる。
この後、CMP(Chemical Mechanical Polishing)によりウエハW表面の全面を研磨して、Cu膜207の積み増し分、Ru膜206、Ruよりも活性な金属205、バリア膜であるMnOx膜204を除去して平坦化する(ステップ9、図2(h))。これによりトレンチおよびビア(ホール)内にCu配線208が形成される。
なお、Cu配線208を形成後、ウエハW表面のCu配線208および層間絶縁膜202を含む全面に、誘電体キャップやメタルキャップ等の適宜のキャップ膜が成膜される。
次に、以上の一連の工程のうち、主要な工程について詳細に説明する。
最初に、バリア膜であるMnOx膜204を形成する工程について説明する。
MnOx膜204はCVDまたは原子層堆積法(ALD)により成膜する。MnOx膜204は成膜の際の熱、またはその後のプロセス(水素ラジカル処理やアニール処理等)の熱により、少なくとも層間絶縁膜202との境界部分で層間絶縁膜202中のSiおよびO成分と反応してマンガンシリケート(MnSiO(MnSiOまたはMnSiO)が形成され、自己整合バリア膜となる。
すなわち、図3(a)に示すように、MnOx膜204は、下地である層間絶縁膜202に含まれるSiおよびOと反応するので、図3(b)に示すように、バリア膜を下地である層間絶縁膜202側に形成することができる。このため、ホールやトレンチのような凹部内でのバリア膜の体積を小さくすることができ、凹部内でのバリア膜の体積を0に近付けることができる。したがって、配線中のCuの体積を増加させて配線の低抵抗化を実現することができる。配線中のCuの体積を増加させる観点からは、MnOx膜204は薄いほうが好ましく、3nm以下であることが好ましい。
MnOx膜を成膜する際には、マンガン化合物ガスおよび酸素含有ガスを用い、CVDの場合にはこれらを同時に処理容器に供給し、ALDの場合には処理容器内のパージを挟んでこれらを交互に処理容器内に供給する。
マンガン化合物ガスとしては、シクロペンタジエニル系マンガン化合物を好適に用いることができる。シクロペンタジエニル系マンガン化合物としては、Cp Mn[=Mn(C ]、(MeCp) Mn[=Mn(CH ]、(EtCp) Mn[=Mn(C ]、(i−PrCp) Mn[=Mn(C ]、(t−BuCp) Mn[=Mn(C ]のような一般式Mn(RCで表されるビス(アルキルシクロペンタジエニル)マンガンを挙げることができる。
また、他のマンガン化合物として、カルボニル系マンガン化合物、ベータジケトン系マンガン化合物、アミジネート系マンガン化合物、アミドアミノアルカン系マンガン化合物も用いることができる。
カルボニル系マンガン化合物としては、デカカルボニル2マンガン(Mn(CO)10)やメチルシクロペンタジエニルトリカルボニルマンガン((CH)Mn(CO))を挙げることができる。この中では、特に、Mn(CO)10は構造が単純であるため、不純物の少ないMn膜の成膜を期待することができる。
アミジネート系マンガン化合物としては、米国公報US2009/0263965A1号に開示されている一般式Mn(RN−CR−NRで表されるビス(N,N'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
さらに、アミドアミノアルカン系マンガン化合物としては、国際公開第2012/060428号に開示されている一般式Mn(RN−Z−NR で表されるビス(N,N'−1−アルキルアミド−2−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“R,R,R,R”は−C2n+1(nは0以上の整数)で記述される官能基であり、“Z”は−C2n−(nは1以上の整数)で記述される官能基である。
また酸素含有ガスとしては、HO(水蒸気)、NO、NO、NO、O、O、H、CO、CO、メチルアルコールやエチルアルコールなどのアルコール類を用いることができる。
このときの成膜温度(ウエハ温度)は、100〜400℃の範囲であることが好ましい。また、成膜の際の処理容器内の圧力は1.33〜133Paの範囲が好ましい。
なお、MnOx膜は、特開2010−242187号公報に記載されている方法を用いて成膜することもできる。すなわち、マンガン化合物ガスとして上記シクロペンタジエニル系マンガン化合物を用い、100〜400℃未満で成膜する。このときのマンガンを酸化させる酸素は下地の層間絶縁膜202から供給される。なお、層間絶縁膜202から供給される酸素としては、層間絶縁膜202の含有水分(物理吸着水および化学吸着水)に由来するものも含まれる。
次に、水素ラジカル処理について説明する。
水素ラジカル処理は、MnOx膜204を還元して表面をMnに改質する処理であり、これにより、Ru膜を成膜しやすくなる。すなわち、水素ラジカル処理により、Ru膜成膜時のインキュベーション時間を短くすることができ、成膜レートを高くすることができるとともに、Ruの膜質を良好にすること(低抵抗)およびRu膜を高ステップカバレッジで薄く均一に成膜することができる。
MnOx膜を成膜後に大気暴露をする場合には、水素ラジカル処理を行う処理容器においてデガス処理を行うことが好ましい。
水素ラジカル処理は、水素ラジカル(原子状水素)が生成されればその手法は問わない。例えば、リモートプラズマ処理、プラズマ処理、加熱フィラメントに水素ガスを接触させる処理を挙げることができる。
リモートプラズマ処理は、処理容器外で誘導結合プラズマやマイクロ波プラズマ等で水素プラズマを生成し、これを処理容器内に供給し、その中の水素ラジカルにより処理するものである。
また、プラズマ処理は、処理容器内に容量結合プラズマまたは誘導結合プラズマ等を生成し、これによって処理容器内に生成された水素プラズマ中の水素ラジカルにより処理するものである。
さらに、加熱フィラメントに水素ガスを接触させる処理は、加熱フィラメントが触媒として機能し、接触分解反応により水素ラジカルを発生させる。
水素ラジカル処理の際に供給されるガスとしては、水素ガスにArガス等の不活性ガスを加えたものが好ましく、この際の水素濃度は1〜50%が好ましい。例えばH:10%、Ar:90%である。また、ウエハ温度は、室温〜450℃が好ましく、200〜400℃がより好ましい。処理圧力は10〜500Paが好ましく、20〜100Paがより好ましい。
次に、水素ラジカル処理を施したMnOx膜表面にRuよりも活性な金属205を存在させる処理について説明する。
この処理は、ステップ4の水素ラジカル処理を補う処理である。すなわち、水素ラジカル処理によりRu膜が形成されやすくはなるものの、トレンチやホールが微細になると、十分な効果が得られない場合も生じるが、このステップ5の処理を行うことにより、微細なトレンチやホールにも良好なRu膜を高ステップカバレッジで薄く均一に成膜することができる。このため、その後のCuの埋め込みを良好に行うことができる。
図4は、金属酸化物生成の自由エネルギーを示すものであり、この自由エネルギーが低い(負の値で絶対値が大きい)ほどその金属の活性が高いことを示す。この図に示すように、Ruよりも活性な金属としては、タンタル(Ta)、コバルト(Co)、タングステン(W)、チタン(Ti)等を挙げることができる。これらの中でも従来よりバリア膜として用いられていたTaが好適である。
このように、水素ラジカル処理を施したMnOx膜表面にRuよりも活性な金属205を存在させることにより、その金属がRu膜形成の際の核形成に寄与するため、微細なトレンチやビア(ホール)の中にも良好な膜質のRu膜を高ステップカバレッジで薄く均一に形成することができる。
Ruよりも活性な金属205は、Ruの核形成に寄与すればよく、連続な膜となっている必要はない。すなわち、Ruの核形成に寄与できれば、不連続に存在していてもよい。
Ruよりも活性な金属205を存在させる処理は特に限定されないが、その金属をPVDで堆積させる手法を好適に用いることができる。PVDとしては、イオン化PVD(Ionized Physical Vapor Deposition;iPVD)、例えばプラズマスパッタを好適に用いることができる。この場合、トレンチが形成されていないフィールド部分において膜厚が平均膜厚で1〜5nmとなるように形成することが好ましい。これにより、微細なトレンチやビア(ホール)内は不連続にその金属が形成されることとなるが、Ruの核形成には十分である。このように、この工程は、微細なトレンチやビア(ホール)内にRuの核形成に寄与するだけの金属を存在させればよいため、埋め込んだCu膜の体積にはほとんど影響がない。もちろん、トレンチやビア(ホール)内で連続膜として形成されていてもよい。
次に、ライナー膜としてのRu膜206を形成する工程について説明する。
RuはCuに対する濡れ性が高いため、Cuの下地にRu膜を形成することにより、次のPVDによるCu膜形成の際に、良好なCuの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。しかし、MnOx膜の上にRu膜を成膜しても、Ruの核形成密度が低いため、良好な膜質のRu膜を高ステップカバレッジで形成することは困難である。そこで、上述したように、MnOx膜204の表面に、水素ラジカル処理に加えて、Ruよりも活性な金属を存在させる処理を行うことにより、その金属がRuの核形成サイトとなって良好な膜質のRu膜を高ステップカバレッジで成膜することができ、Ru膜を薄く均一に形成することができる。これにより、微細なトレンチやビア(ホール)内にもボイドを発生させずに確実にCuを埋め込むことができる。Ru膜206は、埋め込むCuの体積を大きくして配線を低抵抗にする観点から、1〜5nmと薄く形成することが好ましいが、本実施形態では、微細なトレンチやビア(ホール)内にもこのような薄い膜を均一に形成することができる。
Ru膜206は、ルテニウムカルボニル(Ru(CO)12)を成膜原料として用いて熱CVDにより好適に形成することができる。これにより、高純度で薄いRu膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が1.3〜66.5Paの範囲であり、成膜温度(ウエハ温度)が150〜250℃の範囲である。Ru膜206は、ルテニウムカルボニル以外の他の成膜原料、例えば(シクロペンタジエニル)(2,4−ジメチルペンタジエニル)ルテニウム、ビス(シクロペンタジエニル)(2,4−メチルペンタジエニル)ルテニウム、(2,4−ジメチルペンタジエニル)(エチルシクロペンタジエニル)ルテニウム、ビス(2,4−メチルペンタジエニル)(エチルシクロペンタジエニル)ルテニウムのようなルテニウムのペンタジエニル化合物を用いたCVDを用いて成膜することもできる。また、PVDで成膜することもできる。ただし、良好なステップカバレッジを得る観点からCVDが好ましい。
次に、Cu膜207を成膜する工程について説明する。
Cu膜207は、ドライプロセスであるPVDにより成膜する。このとき、上述したiPVD、例えばプラズマスパッタを用いることが好ましい。なお、この積み増し分については、PVDにより連続して形成する代わりに、めっきによって形成してもよい。
Cuを埋め込む際に、通常のPVD成膜の場合には、Cuの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、iPVDを用い、ウエハに印加するバイアスパワーを調整して、Cuイオンの成膜作用とプラズマ生成ガスのイオン(Arイオン)によるエッチング作用とを制御することにより、Cuを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Cuの流動性を持たせて良好な埋め込み性を得る観点からはCuがマイグレートする高温プロセス(65〜350℃)が好ましい。このように高温プロセスでPVD成膜することにより、Cu結晶粒を成長させることができ、粒界散乱を小さくしてCu配線の抵抗を低くすることができる。また、上述したように、Cu膜207の下地にCuに対する濡れ性が高いRu膜206を良好な膜質で薄く均一に設けることができるので、Ru膜上でCuが凝集せず流動し、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にCuを埋め込むことができる。
Cu膜成膜時における処理容器内の圧力(プロセス圧力)は、1〜100mTorr(0.133〜13.3Pa)が好ましく、35〜90mTorr(4.66〜12.0Pa)がより好ましい。
以上のように、本実施形態によれば、自己整合バリアとして薄く成膜できるMnOx膜204を形成し、その表面に水素ラジカル処理を施してMnOx膜の表面を還元するとともに、その表面にTaのようなRuよりも活性な金属205を存在させる処理を施すことにより、微細なトレンチやビア(ホール)の中にも良好な膜質のRu膜を薄く均一に形成することができる。このため、良好なCu埋め込み性を確保することができる。
また、バリア膜としてMnOx膜を用いることにより自己整合バリアとして薄く形成することができ、しかもその表面に形成されるTa等の金属205は不連続であってもよく、さらにRu膜も薄く均一に形成することができるので、トレンチやホール等の凹部内のCuの体積を最大化することができる。さらに、Cuをドライ成膜であるPVDで埋め込むため、Cu粒径を大きくすることができ、粒界散乱を小さくすることができる。このように埋め込んだCuの体積を最大化し、かつ粒界散乱を小さくすることができるので、Cu配線を低抵抗化することができる。
次に、本実施形態の効果を確認した実験について説明する。
この実験では、層間絶縁膜としてLow−k膜(SiCOH系;k=2.55))を用い、Low−k膜の表面に対してALD MnOx膜成膜−水素ラジカル処理−iPVD Ta膜成膜−CVD Ru膜成膜−iPVD Cu埋め込みを行ったサンプルA(本発明例)と、Low−k膜の表面に対してALD MnOx成膜−水素ラジカル処理−CVD Ru膜成膜−iPVD Cu埋め込みを行ったサンプルB(比較例)とについて、Cuの埋め込み性を評価した。なお、配線幅は70nmとした。
なお、各処理の概略条件は、以下の通りである。
(1)ALD MnOx膜成膜
圧力:1,33Pa
ウエハ温度:130℃
ALDサイクル:21サイクル
(2)水素ラジカル処理
RF供給電力:2kW
水素濃度:10%
圧力:32Pa
温度:300℃
(3)iPVD Ta膜成膜
IPCコイルへの供給電力:5.25kW
ターゲットへの直流電力:2.3kW
載置台に印加するRFバイアス(13.56MHz):200W
圧力:87Pa
(4)CVD Ru膜成膜
圧力:66.5Pa
温度:200℃
(5)iPVD Cu成膜(Cu埋め込み)
IPCコイルへの供給電力:4kW
ターゲットへの直流電力:11kW
載置台に印加するRFバイアス(13.56MHz):400W
圧力:12Pa
温度:300℃
結果を図5に示す。図5中、(a)はサンプルAの断面を示す走査型顕微鏡(SEM)写真であり、(b)はサンプルBの断面を示すSEM写真である。また、図6は、配線幅50nmの本発明例サンプルの断面をより詳細に示す透過型顕微鏡(TEM)写真である。これら写真に示すように、比較例サンプルはCuの埋め込み性が不十分であったが、本発明例サンプルはCuをボイドなしに埋め込めることが確認された。
次に、TEMに付属するエネルギー分散型X線分析装置(EDX)により、本発明例サンプルのCu埋め込み部分の元素のマッピングを行った。その結果を図7に示す。なお、図7の左側部分の四角で囲った領域がマッピング領域である。この図に示すように、Taは、フィールド部分には存在しているが、トレンチの側壁にはほとんど存在していないことがわかる。すなわち、TaはCu膜の体積にはほとんど影響がない。
<本発明の実施形態の実施に好適な成膜システム>
次に、本発明の実施形態に係るCu配線の製造方法の実施に好適な成膜システムについて説明する。図8は本発明の実施形態に係るCu配線の製造方法の実施に好適なシステムの概略構成を示すブロック図、図9は図8の第1成膜処理部の一例を示す平面図、図10は図8の第2成膜処理部を示す平面図、図11は図8の制御部を示すブロック図である。
図8に示すように、成膜システム100は、デガス処理およびバリア膜であるMnOx膜成膜処理を行う第1成膜処理部101と、デガス処理、水素ラジカル処理、Ta形成処理、Ru膜成膜処理、Cu成膜処理を行う第2成膜処理部102と、CMP処理を行うCMP処理部103と、この成膜システム100の各構成部を制御するための制御部104とを有している。
図9に示すように、第1の成膜処理部101は、MnOx膜成膜処理セクション301と、搬出入セクション302とを有している。
MnOx膜成膜処理セクション301は、真空搬送室11と、この真空搬送室11の壁部に接続された、2つのデガス装置12a,12bおよび2つのMnOx膜成膜装置14a,14bとを有している。デガス装置12aおよびMnOx膜成膜装置14aとデガス装置12bおよびMnOx膜成膜装置14bとは線対称の位置に配置されている。さらに、搬入出セクション302側の2つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室15a,15bが接続されている。
デガス装置12a,12b、MnOx膜成膜装置14a,14b、ロードロック室15a,15bは真空搬送室11の各壁部にゲートバルブGを介して接続され、これらは対応するゲートバルブを開放することにより真空搬送室11と連通され、対応するゲートバルブGを閉じることにより真空搬送室11から遮断される。
真空搬送室11内は所定の真空雰囲気に保持されるようになっており、その中には、デガス装置12a,12b、MnOx膜成膜装置14a,14b、ロードロック室15a,15bに対してウエハWの搬入出を行う搬送機構16が設けられている。この搬送機構16は、真空搬送室11の略中央に配設されており、回転および伸縮可能な回転・伸縮部17を有し、その回転・伸縮部17の先端にウエハWを支持する2つの支持アーム18a,18bが設けられており、これら2つの支持アーム18a,18bは互いに反対方向を向くように回転・伸縮部17に取り付けられている。
搬入出セクション302は、上記ロードロック室15a,15bを挟んでMnOx膜成膜処理セクション301と反対側に設けられており、ロードロック室15a,15bが接続される大気搬送室21を有している。大気搬送室21の上部には清浄空気のダウンフローを形成するためのフィルター(図示せず)が設けられている。ロードロック室15a,15bと大気搬送室21との間の壁部にはゲートバルブGが設けられている。大気搬送室21のロードロック室15a,15bが接続された壁部と対向する壁部には被処理基板としてのウエハWを収容するキャリアCを接続する2つの接続ポート22,23が設けられている。また、大気搬送室21の側面にはウエハWのアライメントを行うアライメントチャンバ24が設けられている。大気搬送室21内には、キャリアCに対するウエハWの搬入出およびロードロック室15a,15bに対するウエハWの搬入出を行う大気搬送用搬送機構26が設けられている。この大気搬送用搬送機構26は、2つの多関節アームを有しており、キャリアCの配列方向に沿ってレール28上を走行可能となっていて、それぞれの先端のハンド27上にウエハWを載せてその搬送を行うようになっている。
図10に示すように、第2成膜処理部102は、Ta形成およびRu膜成膜のための第1の処理セクション401と、Cu膜成膜のための第2の処理セクション402と、搬入出セクション403とを有している。
第1の処理セクション401は、第1の真空搬送室31と、この第1の真空搬送室31の壁部に接続された、2つのTa形成装置32a,32bおよび2つのRu膜成膜装置34a,34bとを有している。Ta形成装置32aおよびRu膜成膜装置34aとTa形成装置32bおよびRu膜成膜装置34bとは線対称の位置に配置されている。なお、Ta形成装置の代わりに、Ruよりも活性な他の金属、例えばCo、W、Ti等を用いてもよい。
第1の真空搬送室31の他の壁部には、ウエハWに対して水素ラジカル処理を行う水素ラジカル処理装置35a,35bが接続されている。水素ラジカル処理装置35a,35bはウエハWのデガス処理も行えるようになっている。また、第1の真空搬送室31の水素ラジカル処理装置35aと35bとの間の壁部には、第1の真空搬送室31と後述する第2の真空搬送室41との間でウエハWの受け渡しを行う受け渡し室35が接続されている。
Ta形成装置32a,32b、Ru膜成膜装置34a,34b、水素ラジカル処理装置35a,35b、および受け渡し室35は、第1の真空搬送室31の各辺にゲートバルブGを介して接続され、これらは対応するゲートバルブGの開閉により、第1の真空搬送室31に対して連通・遮断される。
第1の真空搬送室31内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハWを搬送する第1の搬送機構36が設けられている。この第1の搬送機構36は、第1の真空搬送室31の略中央に配設されており、回転および伸縮可能な回転・伸縮部37と、その先端に設けられたウエハWを支持する2つの支持アーム38a,38bとを有する。第1の搬送機構36は、ウエハWをTa形成装置32a,32b、Ru膜成膜装置34a,34b、水素ラジカル処理装置35a,35b、および受け渡し室35に対して搬入出する。
第2の処理セクション402は、第2の真空搬送室41と、この第2の真空搬送室41の対向する壁部に接続された2つのCu膜成膜装置42a,42bとを有している。Cu膜成膜装置42a,42bを凹部の埋め込みから積み増し部の成膜まで一括して行う装置として用いてもよいし、Cu膜成膜装置42a,42bを埋め込みのみに用い、積み増し部をめっきによって形成してもよい。
第2の真空搬送室41の第1の処理セクション401側の2つの壁部には、それぞれ上記水素ラジカル処理装置35a,35bが接続され、水素ラジカル処理装置35aと35bとの間の壁部には、上記受け渡し室35が接続されている。すなわち、受け渡し室35ならびに水素ラジカル処理装置35aおよび35bは、いずれも第1の真空搬送室31と第2の真空搬送室41との間に設けられ、受け渡し室35の両側に水素ラジカル処理装置35aおよび35bが配置されている。さらに、搬入出セクション403側の2つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室43a,43bが接続されている。
Cu膜成膜装置42a,42b、水素ラジカル処理装置35a,35b、およびロードロック室43a,43bは、第2の真空搬送室41の各壁部にゲートバルブGを介して接続され、これらは対応するゲートバルブを開放することにより第2の真空搬送室41と連通され、対応するゲートバルブGを閉じることにより第2の真空搬送室41から遮断される。また、受け渡し室35はゲートバルブを介さずに第2の真空搬送室41に接続されている。
第2の真空搬送室41内は所定の真空雰囲気に保持されるようになっており、その中には、Cu膜成膜装置42a,42b、水素ラジカル処理装置35a,35b、ロードロック室43a,43bおよび受け渡し室35に対してウエハWの搬入出を行う第2の搬送機構46が設けられている。この第2の搬送機構46は、第2の真空搬送室41の略中央に配設されており、回転および伸縮可能な回転・伸縮部47を有し、その回転・伸縮部47の先端にウエハWを支持する2つの支持アーム48a,48bが設けられており、これら2つの支持アーム48a,48bは互いに反対方向を向くように回転・伸縮部47に取り付けられている。
搬入出セクション403は、上記ロードロック室43a,43bを挟んで第2の処理セクション402と反対側に設けられており、ロードロック室43a,43bが接続される大気搬送室51を有している。大気搬送室51の上部には清浄空気のダウンフローを形成するためのフィルター(図示せず)が設けられている。ロードロック室43a,43bと大気搬送室51との間の壁部にはゲートバルブGが設けられている。大気搬送室51のロードロック室43a,43bが接続された壁部と対向する壁部には、被処理基板としてのウエハWを収容するキャリアCを接続する2つの接続ポート52,53が設けられている。また、大気搬送室51の側面にはウエハWのアライメントを行うアライメントチャンバ54が設けられている。大気搬送室51内には、キャリアCに対するウエハWの搬入出およびロードロック室43a,43bに対するウエハWの搬入出を行う大気搬送用搬送機構56が設けられている。この大気搬送用搬送機構56は、2つの多関節アームを有しており、キャリアCの配列方向に沿ってレール58上を走行可能となっていて、それぞれの先端のハンド57上にウエハWを載せてその搬送を行うようになっている。
CMP処理部103は、CMP装置およびそれに付随する搬送装置等からなっている。
図11に示すように、制御部104は、第1成膜処理部101、第2成膜処理部102、CMP処理部103の各構成部の制御を実行するマイクロプロセッサ(コンピュータ)からなるプロセスコントローラ501と、オペレータが成膜システム100を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース502と、成膜システム100で実行される処理をプロセスコントローラ501の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部503とを備えている。なお、ユーザーインターフェース502および記憶部503はプロセスコントローラ501に接続されている。
上記レシピは記憶部503の中の記憶媒体503aに記憶されている。記憶媒体は、ハードディスクであってもよいし、CDROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース502からの指示等にて任意のレシピを記憶部503から呼び出してプロセスコントローラ501に実行させることで、プロセスコントローラ501の制御下で、成膜システム100での所望の処理が行われる。
このような成膜システム100においては、エッチングおよびアッシング後のウエハが収容されたキャリアCが第1成膜処理部101に搬送され、所定位置にセットされる。そしてキャリアCから大気搬送用搬送機構26によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハWを取り出し、ロードロック室15aまたは15bに搬送する。そのロードロック室を真空搬送室11と同程度の真空度に減圧した後、搬送機構16によりロードロック室のウエハWを取り出し、真空搬送室11を介してデガス室12aまたは12bに搬送し、ウエハWのデガス処理を行う。その後、搬送機構16によりデガス室のウエハWを取り出し、真空搬送室11を介してMnOx膜成膜装置14aまたは14bに搬入し、上述したような自己整合バリア膜を形成するためのMnOx膜を成膜する。
MnOx膜の形成後、ウエハWをロードロック室15aまたは15bに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構26によりMnOx膜が形成されたウエハWを取り出し、キャリアCに戻す。このような処理をキャリア内のウエハWの数の分だけ繰り返す。
MnOx膜成膜後のウエハを収容したキャリアCは、成膜処理部102に搬送され、所定位置にセットされる。そしてキャリアCから大気搬送用搬送機構56によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハWを取り出し、ロードロック室43aまたは43bに搬送する。そのロードロック室を第2の真空搬送室41と同程度の真空度に減圧した後、第2の搬送機構46によりロードロック室のウエハWを取り出し、第2の真空搬送室41を介して水素ラジカル処理装置室35aまたは35bに搬送し、ウエハWのデガス処理を行った後、水素ラジカル処理を行う。その後、第1の搬送機構36により水素ラジカル処理装置のウエハWを取り出し、第1の真空搬送室31を介してTa形成装置32aまたは32bに搬入し、MnOx膜表面にRuよりも活性な金属であるTaを存在させるためのTa形成処理を行う。Ta形成後、第1の搬送機構36によりTa形成装置32aまたは32bからウエハWを取り出し、Ru膜成膜装置34aまたは34bに搬入し、上述したようなRu膜をライナー膜として成膜する。Ru膜成膜後、第1の搬送機構36によりRu膜成膜装置34aまたは34bからウエハWを取り出し、受け渡し室35に搬送する。その後、第2の搬送機構46によりウエハWを取り出し、第2の真空搬送室41を介してCu膜成膜装置42aまたは42bに搬入し、Cu膜を成膜してトレンチやビアなどの凹部へのCuの埋め込みを行う。この際に、積み増し部まで一括して成膜してもよいが、Cu膜成膜装置42aまたは42bでは埋め込みのみを行い、めっきによって積み増し部の形成を行ってもよい。
Cu膜の形成後、ウエハWをロードロック室43aまたは43bに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構56によりCu膜が形成されたウエハWを取り出し、キャリアCに戻す。このような処理をキャリア内のウエハWの数の分だけ繰り返す。なお、アニールが必要な場合には、Cu膜成膜装置42a,42bや水素ラジカル処理装置35a,35b等の適宜の装置によりアニール処理を行う。
その後、成膜処理が終了したキャリアCをCMP処理部103へ搬送し、CMP処理を行う。
成膜システム100によれば、エッチング/アッシング後のウエハに対し、MnOx膜成膜からCMP処理までを一括して行うことができる。また、第2成膜処理部102では、MnOx膜成膜後のウエハに対し、大気開放することなく真空中で水素ラジカル処理、Ta形成処理、Ru膜成膜処理、Cu膜成膜処理を行うので、これらの工程中での膜の酸化を防止することができ、高性能のCu配線を製造することができる。
なお、積み増し層をCuめっきで形成する場合には、Cu膜を成膜後、ウエハWを搬出する。
[PVD装置]
次に、上記成膜システム100に用いられるCu膜成膜装置42a,42bおよびTa形成装置32a,32bに好適に用いることができるPVD装置について説明する。図12は、PVD装置の一例を示す断面図である。
ここではPVD装置としてiPVDであるICP(Inductively Coupled Plasma)型プラズマスパッタ装置を例にとって説明する。
図12に示すように、このPVD装置は、例えばアルミニウム等により筒体状に成形された処理容器61を有している。この処理容器61は接地され、その底部62には排気口63が設けられており、排気口63には排気管64が接続されている。排気管64には圧力調整を行うスロットルバルブ65および真空ポンプ66が接続されており、処理容器61内が真空引き可能となっている。また処理容器61の底部62には、処理容器61内へ所定のガスを導入するガス導入口67が設けられる。このガス導入口67にはガス供給配管68が接続されており、ガス供給配管68には、プラズマ励起用ガスとして希ガス、例えばArガスや他の必要なガス例えばNガス等を供給するためのガス供給源69が接続されている。また、ガス供給配管68には、ガス流量制御器、バルブ等よりなるガス制御部70が介装されている。
処理容器61内には、被処理基板であるウエハWを載置するための載置機構72が設けられる。この載置機構72は、円板状に成形された載置台73と、この載置台73を支持するとともに接地された中空筒体状の支柱74とを有している。載置台73は、例えばアルミニウム合金等の導電性材料よりなり、支柱74を介して接地されている。載置台73の中には冷却ジャケット75が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台73内には冷却ジャケット75の上に絶縁材料で被覆された抵抗ヒーター97が埋め込まれている。抵抗ヒーター97は図示しない電源から給電されるようになっている。載置台73には熱電対(図示せず)が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット75への冷媒の供給および抵抗ヒーター97への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台73の上面側には、例えばアルミナ等の誘電体部材76aの中に電極76bが埋め込まれて構成された薄い円板状の静電チャック76が設けられており、ウエハWを静電力により吸着保持できるようになっている。また、支柱74の下部は、処理容器61の底部62の中心部に形成された挿通孔77を貫通して下方へ延びている。支柱74は、図示しない昇降機構により上下移動可能となっており、これにより載置機構72の全体が昇降される。
支柱74を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ78が設けられており、この金属ベローズ78は、その上端が載置台73の下面に気密に接合され、また下端が処理容器61の底部62の上面に気密に接合されており、処理容器61内の気密性を維持しつつ載置機構72の昇降移動を許容できるようになっている。
また底部62には、上方に向けて例えば3本(図12では2本のみ示す)の支持ピン79が垂直に設けられており、また、この支持ピン79に対応させて載置台73にピン挿通孔80が形成されている。したがって、載置台73を降下させた際に、ピン挿通孔80を貫通した支持ピン79の上端部でウエハWを受けて、そのウエハWを外部より侵入する搬送アーム(図示せず)との間で移載することができる。このため、処理容器61の下部側壁には、搬送アームを侵入させるために搬出入口81が設けられ、この搬出入口81には、開閉可能になされたゲートバルブGが設けられている。
また上述した静電チャック76の電極76bには、給電ライン82を介してチャック用電源83が接続されており、このチャック用電源83から電極76bに直流電圧を印加することにより、ウエハWが静電力により吸着保持される。また給電ライン82にはバイアス用高周波電源84が接続されており、この給電ライン82を介して静電チャック76の電極76bに対してバイアス用の高周波電力を供給し、ウエハWにバイアス電力が印加されるようになっている。この高周波電力の周波数は、400kHz〜60MHzが好ましく、例えば13.56MHzが採用される。
一方、処理容器61の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板86がOリング等のシール部材87を介して気密に設けられている。そして、この透過板86の上部に、処理容器61内の処理空間Sにプラズマ励起用ガスとしての希ガス、例えばArガスをプラズマ化してプラズマを発生するためのプラズマ発生源88が設けられる。なお、このプラズマ励起用ガスとして、Arに代えて他の希ガス、例えばHe、Ne、Kr等を用いてもよい。
プラズマ発生源88は、透過板86に対応させて設けた誘導コイル90を有しており、この誘導コイル90には、プラズマ発生用の例えば13.56MHzの高周波電源91が接続されて、上記透過板86を介して処理空間Sに高周波電力が導入され誘導電界を形成するようになっている。
また透過板86の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート92が設けられる。このバッフルプレート92の下部には、上記処理空間Sの上部側方を囲むようにして例えば断面が内側に向けて傾斜した環状(截頭円錐殻状)をなすCuまたはTaからなるターゲット93が設けられており、このターゲット93にはArイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源94が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット93の外周側には、これに磁界を付与するための磁石95が設けられている。ターゲット93はプラズマ中のArイオンによりスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット93の下部には、上記処理空間Sを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材96が設けられている。この保護カバー部材96は接地されるとともに、その下部は内側へ屈曲されて載置台73の側部近傍に位置されている。したがって、保護カバー部材96の内側の端部は、載置台73の外周側を囲むようにして設けられている。
このように構成されるPVD装置においては、ウエハWを図12に示す処理容器61内へ搬入し、このウエハWを載置台73上に載置して静電チャック76により吸着し、制御部104の制御下で以下の動作が行われる。このとき、載置台73は、熱電対(図示せず)で検出された温度に基づいて、冷却ジャケット75への冷媒の供給および抵抗ヒーター97への給電を制御することにより温度制御される。
まず、真空ポンプ66を動作させることにより所定の真空状態にされた処理容器61内に、ガス制御部70を操作して所定流量でArガスを流しつつスロットルバルブ65を制御して処理容器61内を所定の真空度に維持する。その後、可変直流電源94から直流電力をターゲット93に印加し、さらにプラズマ発生源88の高周波電源91から誘導コイル90に高周波電力(プラズマ電力)を供給する。一方、バイアス用高周波電源84から静電チャック76の電極76bに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器61内においては、誘導コイル90に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット93に印加された直流電圧に引き寄せられてターゲット93に衝突し、このターゲット93がスパッタされて粒子が放出される。この際、ターゲット93に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット93からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット93から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器61内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源91から供給される高周波電力により制御される。
そして、イオンは、バイアス用高周波電源84から静電チャック76の電極76bに印加されたバイアス用の高周波電力によりウエハW面上に形成される厚さ数mm程度のイオンシースの領域に入ると、強い指向性をもってウエハW側に加速するように引き付けられてウエハWに堆積する。これにより、Cu膜成膜処理またはTa形成処理が行われる。
Cu膜成膜の際には、ウエハ温度を高く(65〜350℃)設定するとともに、バイアス用高周波電源84から静電チャック76の電極76bに対して印加されるバイアスパワーを調整してCuの成膜とArによるエッチングを調整して、Cuの流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でCuを埋め込むことができる。
なお、PVD装置としては、iPVDに限らず、通常のスパッタ、イオンプレーティング等を用いることもできる。
[CVD装置]
次に、上記成膜システムに用いられるMnOx膜装置14a,14bおよびRu膜成膜装置34a,34bに好適に用いることができるCVD装置について説明する。図13は、CVD装置の一例を示す断面図であり、熱CVDによりMnOx膜またはRu膜を成膜するものである。なお、このCVD装置は、ガス供給系を交互供給可能なものとすることによりALD装置としても対応可能である。
図13に示すように、このCVD装置は、例えばアルミニウム等により筒体に形成された処理容器111を有している。処理容器111の内部には、ウエハWを載置する例えばAlN等のセラミックスからなる載置台112が配置されており、この載置台112内にはヒーター113が設けられている。このヒーター113はヒーター電源(図示せず)から給電されることにより発熱する。
処理容器111の天壁には、成膜のための処理ガスやパージガス等を処理容器111内にシャワー状に導入するためのシャワーヘッド114が載置台112と対向するように設けられている。シャワーヘッド114はその上部にガス導入口115を有し、その内部にガス拡散空間116が形成されており、その底面には多数のガス吐出孔117が形成されている。ガス導入口115にはガス供給配管118が接続されており、ガス供給配管118には成膜のための処理ガスやパージガス等を供給するためのガス供給源119が接続されている。また、ガス供給配管118には、ガス流量制御器、バルブ等よりなるガス制御部120が介装されている。
なお、ALDにより成膜する場合には、ガス供給源119およびガス供給配管118を2つ以上設けて、2種類以上のガスを、処理容器111内のパージを挟んで交互に供給する。
処理容器111の底部には、排気口121が設けられており、この排気口121には排気管122が接続されている。排気管122には圧力調整を行うスロットルバルブ123および真空ポンプ124が接続されており、処理容器111内が真空引き可能となっている。
載置台112には、ウエハ搬送用の3本(2本のみ図示)のウエハ支持ピン126が載置台112の表面に対して突没可能に設けられ、これらウエハ支持ピン126は支持板127に固定されている。そして、ウエハ支持ピン126は、エアシリンダ等の駆動機構128によりロッド129を昇降することにより、支持板127を介して昇降される。なお、符号130はベローズである。一方、処理容器111の側壁には、ウエハ搬出入口131が形成されており、ウエハ搬出入口131はゲートバルブGにより開閉可能となっている。そして、ゲートバルブGを開放した状態でウエハWの搬入出が行われる。
このように構成されるCVD装置においては、ゲートバルブGを開けて、ウエハWを載置台112上に載置した後、ゲートバルブGを閉じ、処理容器111内を真空ポンプ124により排気して処理容器111内を所定の圧力に調整しつつ、ヒーター113より載置台112を介してウエハWを所定温度に加熱した状態で、ガス供給源119からガス供給配管118およびシャワーヘッド114を介して処理容器111内へ処理ガスを導入する。これにより、ウエハW上で処理ガスの反応が進行し、ウエハWの表面にMnOx膜またはRu膜が形成される。
[水素ラジカル処理装置]
次に、水素ラジカル処理装置の一例について説明する。
図14は、水素ラジカル処理装置の一例を示す断面図であり、リモートプラズマ処理により処理容器内に水素ラジカルを生成するものを例にとって説明する。
図14に示すように、この水素ラジカル処理装置は、例えばアルミニウム等により筒体に形成された水素ラジカル処理を行うための処理容器141と、処理容器141の上方に設けられた誘電体からなる円筒状のベルジャー142とを有している。ベルジャー142は処理容器141よりも小径であり、処理容器141の壁部とベルジャー142の壁部とは気密に形成され、それらの内部が連通している。
処理容器141の内部には、ウエハWを載置する例えばAlN等のセラミックスからなる載置台143が配置されており、この載置台143内にはヒーター144が設けられている。このヒーター144はヒーター電源(図示せず)から給電されることにより発熱する。載置台143には、ウエハ搬送用の3本のウエハ支持ピン(図示せず)が載置台143の表面に対して突没可能に設けられている。
処理容器141の底部には、排気口151が設けられており、この排気口151には排気管152が接続されている。排気管152には圧力調整を行うスロットルバルブ153および真空ポンプ154が接続されており、処理容器141およびベルジャー142内が真空引き可能となっている。一方、処理容器141の側壁には、ウエハ搬出入口161が形成されており、ウエハ搬出入口161はゲートバルブGにより開閉可能となっている。そして、ゲートバルブGを開放した状態でウエハWの搬入出が行われる。
ベルジャー142の天壁中央には、ガス導入口171が形成されている。ガス導入口171にはガス供給配管172が接続されており、ガス供給配管172には水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するためのガス供給源173が接続されている。また、ガス供給配管172には、ガス流量制御器、バルブ等よりなるガス制御部174が介装されている。
ベルジャー142の周囲には、アンテナとしてコイル181が巻回されている。コイル181には高周波電源182が接続されている。そして、ベルジャー142内に水素ガスおよび不活性ガスを供給しつつコイル181に高周波電力が供給されることにより、ベルジャー142内に誘導結合プラズマが生成され、処理容器141内でウエハWのMnOx膜に対して水素プラズマ処理が施される。
このように構成される水素ラジカル処理装置においては、ゲートバルブGを開けて、ウエハWを載置台143上に載置した後、ゲートバルブGを閉じ、処理容器141およびベルジャー142内を真空ポンプ154により排気して処理容器141およびベルジャー142内を所定の圧力に調整するとともに、ヒーター144により載置台143上のウエハWを所定温度に加熱する。そして、ガス供給源173からガス供給配管172およびガス供給口171を介して処理容器内141内に水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するとともに、高周波電源182からコイル181に高周波電力を供給することにより、ベルジャー142内に水素ガスや不活性ガス等が励起されて誘導結合プラズマが生成され、その誘導結合プラズマが処理容器141内に導入される。そして、生成したプラズマ中の水素ラジカルにより、ウエハWのMnOx膜に対して水素プラズマ処理が施される。
<他の適用>
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜システムとしては、図8のような第1成膜処理部と第2成膜処理部とが分かれているものに限らず、これらが一体となっているものでもよい。また、成膜処理部が3つ以上でもよく、また同一の処理部での処理が別の組み合わせであってもよい。
また、上記実施形態では、トレンチとビア(ホール)とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、デュアルダマシン構造の他、三次元実装構造等、種々の構造のデバイスにおけるCu配線の製造に適用することができる。
さらに、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、GaAs、SiC、GaNなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のFPD(フラットパネルディスプレイ)に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
12a,12b;デガス装置
14a,14b;MnOx膜成膜装置
32a,32b;Ta形成装置
34a,34b;Ru膜成膜装置
35a,35b;水素ラジカル処理装置
42a,42b;Cu膜成膜装置
100;成膜システム
101;第1成膜処理部
102;第2成膜処理部
103;CMP処理部
104;制御部
201;下部構造
202;層間絶縁膜
203;トレンチ
204;MnOx膜
205;Ruより活性な金属
206;Ru膜
207;Cu膜
208;Cu配線
W;半導体ウエハ(被処理基板)

Claims (6)

  1. 表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めるCu配線を製造するCu配線の製造方法であって、
    少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己整合バリア膜となるMnOx膜を形成する工程と、
    前記MnOx膜の表面に水素ラジカル処理を施す工程と、
    前記水素ラジカル処理後の前記MnOx膜の表面にRuよりも活性な金属を存在させる工程と、
    その後、Ruよりも活性な金属を存在させた表面にRu膜を形成する工程と、
    その後、Ru膜の上にCu膜をPVDにより形成して前記凹部内に前記Cu膜を埋め込む工程とを有し、
    前記Ruよりも活性な金属を存在させる工程は、その金属を前記凹部内の壁部に不連続に形成することにより行われることを特徴とするCu配線の製造方法。
  2. 前記Ruよりも活性な金属を存在させる工程は、PVDによりその金属を堆積させることにより行われることを特徴とする請求項1に記載のCu配線の製造方法。
  3. 前記Ruよりも活性な金属を存在させる工程は、金属としてTa、Co、W、Tiからなる群から選択されたものを用いることを特徴とする請求項1または請求項2に記載のCu配線の製造方法。
  4. 前記Ru膜は、CVDにより形成されることを特徴とする請求項1から請求項のいずれか1項に記載のCu配線の製造方法。
  5. 前記Cu膜の形成は、プラズマスパッタ処理により行われることを特徴とする請求項1から請求項のいずれか1項に記載のCu配線の製造方法。
  6. コンピュータ上で動作し、Cu配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項1から請求項のいずれかのCu配線の製造方法が行われるように、コンピュータに前記Cu配線製造システムを制御させることを特徴とする記憶媒体。
JP2014053934A 2014-03-17 2014-03-17 Cu配線の製造方法 Active JP6268008B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014053934A JP6268008B2 (ja) 2014-03-17 2014-03-17 Cu配線の製造方法
KR1020150032466A KR101846049B1 (ko) 2014-03-17 2015-03-09 Cu 배선의 제조 방법 및 기억 매체
US14/642,331 US9362166B2 (en) 2014-03-17 2015-03-09 Method of forming copper wiring
TW104108014A TWI710654B (zh) 2014-03-17 2015-03-13 Cu配線之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053934A JP6268008B2 (ja) 2014-03-17 2014-03-17 Cu配線の製造方法

Publications (2)

Publication Number Publication Date
JP2015177119A JP2015177119A (ja) 2015-10-05
JP6268008B2 true JP6268008B2 (ja) 2018-01-24

Family

ID=54069662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053934A Active JP6268008B2 (ja) 2014-03-17 2014-03-17 Cu配線の製造方法

Country Status (4)

Country Link
US (1) US9362166B2 (ja)
JP (1) JP6268008B2 (ja)
KR (1) KR101846049B1 (ja)
TW (1) TWI710654B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050304A (ja) * 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
US9888554B2 (en) * 2016-01-21 2018-02-06 Asml Netherlands B.V. System, method and apparatus for target material debris cleaning of EUV vessel and EUV collector
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Cu配線の製造方法およびCu配線製造システム
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
JPWO2021187485A1 (ja) * 2020-03-18 2021-09-23
JP2021156773A (ja) * 2020-03-27 2021-10-07 東京エレクトロン株式会社 ガス濃度測定装置及び処理システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
JP2008300568A (ja) 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009117633A (ja) * 2007-11-07 2009-05-28 Panasonic Corp 半導体装置の製造方法
JP5417754B2 (ja) 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP5481989B2 (ja) * 2009-07-22 2014-04-23 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
JP5983162B2 (ja) * 2012-01-25 2016-08-31 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI710654B (zh) 2020-11-21
KR101846049B1 (ko) 2018-04-05
KR20150108316A (ko) 2015-09-25
TW201542851A (zh) 2015-11-16
JP2015177119A (ja) 2015-10-05
US20150262872A1 (en) 2015-09-17
US9362166B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
JP6268008B2 (ja) Cu配線の製造方法
JP6117588B2 (ja) Cu配線の形成方法
JP5767570B2 (ja) Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム
JP5969306B2 (ja) Cu配線の形成方法
JP2016111347A (ja) Cu配線の形成方法および成膜システム、記憶媒体
JP2015041708A (ja) Cu配線構造の形成方法
US10096548B2 (en) Method of manufacturing Cu wiring
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
JP5788785B2 (ja) Cu配線の形成方法および成膜システム
KR102103072B1 (ko) 구리 배선의 제조 방법
JP2017050304A (ja) 半導体装置の製造方法
JP6013901B2 (ja) Cu配線の形成方法
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
WO2014010333A1 (ja) Cu配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2015115531A (ja) 半導体装置の製造方法
JP2012204522A (ja) 成膜方法およびCu配線の形成方法
KR101357531B1 (ko) Cu 배선의 형성 방법 및 Cu막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6268008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250