JP2015177119A - Ｃｕ配線の製造方法 - Google Patents

Ｃｕ配線の製造方法 Download PDF

Info

Publication number
JP2015177119A
JP2015177119A JP2014053934A JP2014053934A JP2015177119A JP 2015177119 A JP2015177119 A JP 2015177119A JP 2014053934 A JP2014053934 A JP 2014053934A JP 2014053934 A JP2014053934 A JP 2014053934A JP 2015177119 A JP2015177119 A JP 2015177119A
Authority
JP
Japan
Prior art keywords
film
wiring
wafer
mnox
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014053934A
Other languages
English (en)
Other versions
JP6268008B2 (ja
Inventor
石坂　忠大
Tadahiro Ishizaka
忠大 石坂
佐久間　隆
Takashi Sakuma
隆 佐久間
横山　敦
Atsushi Yokoyama
敦 横山
松本　賢治
Kenji Matsumoto
賢治 松本
鵬 常
Peng Chang
鵬 常
洋之 永井
Hiroyuki Nagai
洋之 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014053934A priority Critical patent/JP6268008B2/ja
Priority to KR1020150032466A priority patent/KR101846049B1/ko
Priority to US14/642,331 priority patent/US9362166B2/en
Priority to TW104108014A priority patent/TWI710654B/zh
Publication of JP2015177119A publication Critical patent/JP2015177119A/ja
Application granted granted Critical
Publication of JP6268008B2 publication Critical patent/JP6268008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】極めて微細な凹部であっても十分なＣｕの埋め込み性を確保することができるＣｕ配線の製造方法を提供する。【解決手段】表面に所定パターンの凹部２０３が形成された層間絶縁膜２０２を有する基板Ｗに対し、前記凹部を埋めるＣｕ配線を製造するにあたり、少なくとも凹部２０３の表面に、層間絶縁膜２０２との反応で自己整合バリア膜となるＭｎＯｘ膜２０４を形成する工程と、ＭｎＯｘ膜２０４の表面に水素ラジカル処理を施す工程と、水素ラジカル処理後のＭｎＯｘ膜２０４の表面にＲｕよりも活性な金属２０５を存在させる工程と、その後、Ｒｕ膜２０６を形成する工程と、その後、Ｒｕ膜２０６の上にＣｕ膜２０７をＰＶＤにより形成して凹部２０３内にＣｕ膜２０７を埋め込む工程とを有する。【選択図】 図２

Description

本発明は、基板に形成されたトレンチやホールのような凹部にＣｕを埋め込んでＣｕ配線を製造するＣｕ配線の製造方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線は、層間絶縁膜にトレンチやホールを形成し、その中にＣｕを埋め込むことにより形成されるが、Ｃｕが層間絶縁膜に拡散することを防止するため、Ｃｕを埋め込む前にバリア膜が形成される。
このようなバリア膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等を物理的蒸着法（ＰＶＤ）で形成したものが用いられてきたが、配線パターンの益々の微細化にともない、これらでは十分なステップカバレッジが得難くなっており、近時、バリア膜として良好なステップカバレッジで薄い膜を形成することができる化学的蒸着法（ＣＶＤ）による酸化マンガン（ＭｎＯｘ）が検討されている。しかし、ＭｎＯｘ膜はＣｕ膜との密着性が弱いため、ＭｎＯｘ膜上に、Ｃｕとの密着性の高いルテニウム（Ｒｕ）膜を形成し、その上にＣｕ膜を形成してＣｕ配線を形成する方法が提案されている（例えば特許文献１、２）。
一方、ＭｎＯｘ膜の上にＲｕ膜を成膜する際に、Ｒｕの核形成密度が低く、良好な膜質のＲｕ膜を得難いことから、ＭｎＯｘ膜を成膜後に水素ラジカル処理を施し、その後Ｒｕ膜を成膜する技術が提案されている（特許文献３）。
特開２００８−３００５６８号公報 特開２０１０−２１４４７号公報 国際公開第２０１２／１７３０６７号パンフレット
しかしながら、半導体デバイスのさらなる微細化が進み、トレンチ等の凹部のアスペクト比が益々大きくなり、特許文献３の技術をもってしても、凹部のＭｎＯｘ膜の上に十分な膜質のＲｕ膜を成膜することが困難となりつつある。このため、Ｃｕの埋め込み性が十分ではなく、埋め込み不良が生じるおそれがある。
本発明は、かかる事情に鑑みてなされたものであって、極めて微細な凹部であっても十分なＣｕの埋め込み性を確保することができるＣｕ配線の製造方法を提供することを課題とする。
本発明者らは、上記課題を解決すべく検討を重ねた結果、ＭｎＯｘ膜を成膜し、水素ラジカル処理を行った後、ＭｎＯｘ膜の上にＴａ等のＲｕよりも活性な金属を存在させることにより、それがＲｕ核生成のサイトとなって、微細な凹部にも良質なＲｕ膜を良好なステップカバレッジで薄く均一に成膜することができ、良好なＣｕ埋め込み性を確保できることを見出し、本発明を完成するに至った。
すなわち、本発明は、表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めるＣｕ配線を製造するＣｕ配線の製造方法であって、少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己整合バリア膜となるＭｎＯｘ膜を形成する工程と、前記ＭｎＯｘ膜の表面に水素ラジカル処理を施す工程と、前記水素ラジカル処理後の前記ＭｎＯｘ膜の表面にＲｕよりも活性な金属を存在させる工程と、その後、Ｒｕよりも活性な金属を存在させた表面にＲｕ膜を形成する工程と、その後、Ｒｕ膜の上にＣｕ膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ膜を埋め込む工程とを有することを特徴とするＣｕ配線の製造方法を提供する。
本発明において、前記Ｒｕよりも活性な金属を存在させる工程は、ＰＶＤによりその金属を堆積させることにより行うことができる。また、前記Ｒｕよりも活性な金属を存在させる工程は、その金属を前記凹部内の壁部に不連続に形成することにより行うことができる。さらに、前記Ｒｕよりも活性な金属を存在させる工程は、金属としてＴａ、Ｃｏ、Ｗ、Ｔｉからなる群から選択されたものを用いることができる。
また、前記Ｒｕ膜は、ＣＶＤにより形成することが好ましい。さらに、前記Ｃｕ膜の形成は、プラズマスパッタ処理により行うことが好ましい。
本発明はまた、コンピュータ上で動作し、Ｃｕ配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線の製造方法が行われるように、コンピュータに前記Ｃｕ配線製造システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、自己整合バリアとして薄く成膜できるＭｎＯｘ膜を形成し、その表面に水素ラジカル処理を施してＭｎＯｘ膜の表面を還元するとともに、その表面にＴａのようなＲｕよりも活性な金属を存在させる処理を施すことにより、その金属がＲｕ膜形成の際の核形成に寄与するため、微細なトレンチやビア（ホール）の中にも良好な膜質のＲｕ膜を薄く均一に形成することができる。このため、良好なＣｕ埋め込み性を確保することができる。
本発明の一実施形態に係るＣｕ配線の製造方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の製造方法を説明するための工程断面図である。 トレンチにＭｎＯｘ膜を形成して下地の層間絶縁膜との反応により自己整合バリア膜が形成されるメカニズムを説明するための図である。 金属酸化物生成の自由エネルギーを示す図である。 （ａ）は本発明例であるサンプルＡの断面を示すＳＥＭ写真であり、（ｂ）は比較例であるサンプルＢの断面を示すＳＥＭ写真である。 サンプルＡの断面をより詳細に示すＴＥＭ写真である。 エネルギー分散型Ｘ線分析装置（ＥＤＸ）により、サンプルＡのＣｕ埋め込み部分の元素のマッピングを行った結果を示す図である。 本発明の実施形態に係るＣｕ配線の製造方法の実施に好適なシステムの概略構成を示すブロック図である。 図８の第１成膜処理部の一例を示す平面図である。 図８の第２成膜処理部を示す平面図である。 図８の制御部を示すブロック図である。 Ｃｕ膜成膜装置およびＴａ形成装置に好適に用いることができるＰＶＤ装置の一例を示す断面図である。 ＭｎＯｘ膜成膜装置およびＲｕ膜成膜装置に好適に用いることができるＣＶＤ装置の一例を示す断面図である。 水素ラジカル処理装置の一例を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の製造方法の一実施形態＞
最初に、本発明のＣｕ配線の製造方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
なお、酸化マンガンはＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等複数の形態をとり得るため、これら全てをＭｎＯｘで表す。
まず、下層のＣｕ配線を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等のＳｉ含有膜からなる層間絶縁膜２０２を有し、そこにトレンチ２０３および下層Ｃｕ配線への接続のためのビア（図示せず）が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次に、このウエハＷに対して、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（Ｐｒｅ−Ｃｌｅａｎ）プロセスによって、絶縁膜表面の水分を除去し（ステップ２、図２では図示せず）、その後、トレンチ２０３およびビアの表面を含む全面にＣｕの拡散を抑制するバリア膜としてＭｎＯｘ膜２０４を成膜する（ステップ３、図２（ｂ））。
次に、ＭｎＯｘ膜２０４に対して水素ラジカル処理を施す（ステップ４、図２（ｃ））。この処理は、ＭｎＯｘ膜２０４の表面を還元してＲｕ膜を成膜しやすくするための処理である。また、この処理は、ＭｎＯｘ膜２０４の一部をシリケート化する機能も有する。
次に、水素ラジカル処理を施したＭｎＯｘ膜表面にＲｕよりも活性な金属２０５を存在させる処理を行い（ステップ５、図２（ｄ））、その後、ライナー膜としてＲｕ膜２０６を成膜する（ステップ６、図２（ｅ））。
次いで、ＰＶＤによりＣｕ膜２０７を形成し、トレンチ２０３およびビア（図示せず）にＣｕを埋め込む（ステップ７、図２（ｆ））。この際に、その後の平坦化処理に備えて、Ｃｕ膜２０７がトレンチ２０３の上面から積み増されるように形成されることが好ましい。
その後、必要に応じてアニール処理を行う（ステップ８、図２（ｇ））。このアニール処理により、Ｃｕ膜２０７を安定化させる。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、Ｃｕ膜２０７の積み増し分、Ｒｕ膜２０６、Ｒｕよりも活性な金属２０５、バリア膜であるＭｎＯｘ膜２０４を除去して平坦化する（ステップ９、図２（ｈ））。これによりトレンチおよびビア（ホール）内にＣｕ配線２０８が形成される。
なお、Ｃｕ配線２０８を形成後、ウエハＷ表面のＣｕ配線２０８および層間絶縁膜２０２を含む全面に、誘電体キャップやメタルキャップ等の適宜のキャップ膜が成膜される。
次に、以上の一連の工程のうち、主要な工程について詳細に説明する。
最初に、バリア膜であるＭｎＯｘ膜２０４を形成する工程について説明する。
ＭｎＯｘ膜２０４はＣＶＤまたは原子層堆積法（ＡＬＤ）により成膜する。ＭｎＯｘ膜２０４は成膜の際の熱、またはその後のプロセス（水素ラジカル処理やアニール処理等）の熱により、少なくとも層間絶縁膜２０２との境界部分で層間絶縁膜２０２中のＳｉおよびＯ成分と反応してマンガンシリケート（ＭｎｘＳｉＯｙ（ＭｎＳｉＯ３またはＭｎ２ＳｉＯ４）が形成され、自己整合バリア膜となる。
すなわち、図３（ａ）に示すように、ＭｎＯｘ膜２０４は、下地である層間絶縁膜２０２に含まれるＳｉおよびＯと反応するので、図３（ｂ）に示すように、バリア膜を下地である層間絶縁膜２０２側に形成することができる。このため、ホールやトレンチのような凹部内でのバリア膜の体積を小さくすることができ、凹部内でのバリア膜の体積を０に近付けることができる。したがって、配線中のＣｕの体積を増加させて配線の低抵抗化を実現することができる。配線中のＣｕの体積を増加させる観点からは、ＭｎＯｘ膜２０４は薄いほうが好ましく、３ｎｍ以下であることが好ましい。
ＭｎＯｘ膜を成膜する際には、マンガン化合物ガスおよび酸素含有ガスを用い、ＣＶＤの場合にはこれらを同時に処理容器に供給し、ＡＬＤの場合には処理容器内のパージを挟んでこれらを交互に処理容器内に供給する。
マンガン化合物ガスとしては、シクロペンタジエニル系マンガン化合物を好適に用いることができる。シクロペンタジエニル系マンガン化合物としては、Ｃｐ２ Ｍｎ［＝Ｍｎ（Ｃ５ Ｈ５ ）２ ］、（ＭｅＣｐ）２ Ｍｎ［＝Ｍｎ（ＣＨ３ Ｃ５ Ｈ４ ）２ ］、（ＥｔＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）２ ］、（ｉ−ＰｒＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ３ Ｈ７ Ｃ５ Ｈ４ ）２ ］、（ｔ−ＢｕＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ４ Ｈ９ Ｃ５ Ｈ４ ） ２ ］のような一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンを挙げることができる。
また、他のマンガン化合物として、カルボニル系マンガン化合物、ベータジケトン系マンガン化合物、アミジネート系マンガン化合物、アミドアミノアルカン系マンガン化合物も用いることができる。
カルボニル系マンガン化合物としては、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）を挙げることができる。この中では、特に、Ｍｎ２（ＣＯ）１０は構造が単純であるため、不純物の少ないＭｎ膜の成膜を期待することができる。
アミジネート系マンガン化合物としては、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
さらに、アミドアミノアルカン系マンガン化合物としては、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“Ｒ，Ｒ１，Ｒ２，Ｒ３”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述される官能基であり、“Ｚ”は−ＣｎＨ２ｎ−（ｎは１以上の整数）で記述される官能基である。
また酸素含有ガスとしては、Ｈ２Ｏ（水蒸気）、Ｎ２Ｏ、ＮＯ２、ＮＯ、Ｏ３、Ｏ２、Ｈ２Ｏ２、ＣＯ、ＣＯ２、メチルアルコールやエチルアルコールなどのアルコール類を用いることができる。
このときの成膜温度（ウエハ温度）は、１００〜４００℃の範囲であることが好ましい。また、成膜の際の処理容器内の圧力は１．３３〜１３３Ｐａの範囲が好ましい。
なお、ＭｎＯｘ膜は、特開２０１０−２４２１８７号公報に記載されている方法を用いて成膜することもできる。すなわち、マンガン化合物ガスとして上記シクロペンタジエニル系マンガン化合物を用い、１００〜４００℃未満で成膜する。このときのマンガンを酸化させる酸素は下地の層間絶縁膜２０２から供給される。なお、層間絶縁膜２０２から供給される酸素としては、層間絶縁膜２０２の含有水分（物理吸着水および化学吸着水）に由来するものも含まれる。
次に、水素ラジカル処理について説明する。
水素ラジカル処理は、ＭｎＯｘ膜２０４を還元して表面をＭｎに改質する処理であり、これにより、Ｒｕ膜を成膜しやすくなる。すなわち、水素ラジカル処理により、Ｒｕ膜成膜時のインキュベーション時間を短くすることができ、成膜レートを高くすることができるとともに、Ｒｕの膜質を良好にすること（低抵抗）およびＲｕ膜を高ステップカバレッジで薄く均一に成膜することができる。
ＭｎＯｘ膜を成膜後に大気暴露をする場合には、水素ラジカル処理を行う処理容器においてデガス処理を行うことが好ましい。
水素ラジカル処理は、水素ラジカル（原子状水素）が生成されればその手法は問わない。例えば、リモートプラズマ処理、プラズマ処理、加熱フィラメントに水素ガスを接触させる処理を挙げることができる。
リモートプラズマ処理は、処理容器外で誘導結合プラズマやマイクロ波プラズマ等で水素プラズマを生成し、これを処理容器内に供給し、その中の水素ラジカルにより処理するものである。
また、プラズマ処理は、処理容器内に容量結合プラズマまたは誘導結合プラズマ等を生成し、これによって処理容器内に生成された水素プラズマ中の水素ラジカルにより処理するものである。
さらに、加熱フィラメントに水素ガスを接触させる処理は、加熱フィラメントが触媒として機能し、接触分解反応により水素ラジカルを発生させる。
水素ラジカル処理の際に供給されるガスとしては、水素ガスにＡｒガス等の不活性ガスを加えたものが好ましく、この際の水素濃度は１〜５０％が好ましい。例えばＨ２：１０％、Ａｒ：９０％である。また、ウエハ温度は、室温〜４５０℃が好ましく、２００〜４００℃がより好ましい。処理圧力は１０〜５００Ｐａが好ましく、２０〜１００Ｐａがより好ましい。
次に、水素ラジカル処理を施したＭｎＯｘ膜表面にＲｕよりも活性な金属２０５を存在させる処理について説明する。
この処理は、ステップ４の水素ラジカル処理を補う処理である。すなわち、水素ラジカル処理によりＲｕ膜が形成されやすくはなるものの、トレンチやホールが微細になると、十分な効果が得られない場合も生じるが、このステップ５の処理を行うことにより、微細なトレンチやホールにも良好なＲｕ膜を高ステップカバレッジで薄く均一に成膜することができる。このため、その後のＣｕの埋め込みを良好に行うことができる。
図４は、金属酸化物生成の自由エネルギーを示すものであり、この自由エネルギーが低い（負の値で絶対値が大きい）ほどその金属の活性が高いことを示す。この図に示すように、Ｒｕよりも活性な金属としては、タンタル（Ｔａ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等を挙げることができる。これらの中でも従来よりバリア膜として用いられていたＴａが好適である。
このように、水素ラジカル処理を施したＭｎＯｘ膜表面にＲｕよりも活性な金属２０５を存在させることにより、その金属がＲｕ膜形成の際の核形成に寄与するため、微細なトレンチやビア（ホール）の中にも良好な膜質のＲｕ膜を高ステップカバレッジで薄く均一に形成することができる。
Ｒｕよりも活性な金属２０５は、Ｒｕの核形成に寄与すればよく、連続な膜となっている必要はない。すなわち、Ｒｕの核形成に寄与できれば、不連続に存在していてもよい。
Ｒｕよりも活性な金属２０５を存在させる処理は特に限定されないが、その金属をＰＶＤで堆積させる手法を好適に用いることができる。ＰＶＤとしては、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）、例えばプラズマスパッタを好適に用いることができる。この場合、トレンチが形成されていないフィールド部分において膜厚が平均膜厚で１〜５ｎｍとなるように形成することが好ましい。これにより、微細なトレンチやビア（ホール）内は不連続にその金属が形成されることとなるが、Ｒｕの核形成には十分である。このように、この工程は、微細なトレンチやビア（ホール）内にＲｕの核形成に寄与するだけの金属を存在させればよいため、埋め込んだＣｕ膜の体積にはほとんど影響がない。もちろん、トレンチやビア（ホール）内で連続膜として形成されていてもよい。
次に、ライナー膜としてのＲｕ膜２０６を形成する工程について説明する。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕ膜を形成することにより、次のＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。しかし、ＭｎＯｘ膜の上にＲｕ膜を成膜しても、Ｒｕの核形成密度が低いため、良好な膜質のＲｕ膜を高ステップカバレッジで形成することは困難である。そこで、上述したように、ＭｎＯｘ膜２０４の表面に、水素ラジカル処理に加えて、Ｒｕよりも活性な金属を存在させる処理を行うことにより、その金属がＲｕの核形成サイトとなって良好な膜質のＲｕ膜を高ステップカバレッジで成膜することができ、Ｒｕ膜を薄く均一に形成することができる。これにより、微細なトレンチやビア（ホール）内にもボイドを発生させずに確実にＣｕを埋め込むことができる。Ｒｕ膜２０６は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、１〜５ｎｍと薄く形成することが好ましいが、本実施形態では、微細なトレンチやビア（ホール）内にもこのような薄い膜を均一に形成することができる。
Ｒｕ膜２０６は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０〜２５０℃の範囲である。Ｒｕ膜２０６は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤを用いて成膜することもできる。また、ＰＶＤで成膜することもできる。ただし、良好なステップカバレッジを得る観点からＣＶＤが好ましい。
次に、Ｃｕ膜２０７を成膜する工程について説明する。
Ｃｕ膜２０７は、ドライプロセスであるＰＶＤにより成膜する。このとき、上述したｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。なお、この積み増し分については、ＰＶＤにより連続して形成する代わりに、めっきによって形成してもよい。
Ｃｕを埋め込む際に、通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からはＣｕがマイグレートする高温プロセス（６５〜３５０℃）が好ましい。このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、粒界散乱を小さくしてＣｕ配線の抵抗を低くすることができる。また、上述したように、Ｃｕ膜２０７の下地にＣｕに対する濡れ性が高いＲｕ膜２０６を良好な膜質で薄く均一に設けることができるので、Ｒｕ膜上でＣｕが凝集せず流動し、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
Ｃｕ膜成膜時における処理容器内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）が好ましく、３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）がより好ましい。
以上のように、本実施形態によれば、自己整合バリアとして薄く成膜できるＭｎＯｘ膜２０４を形成し、その表面に水素ラジカル処理を施してＭｎＯｘ膜の表面を還元するとともに、その表面にＴａのようなＲｕよりも活性な金属２０５を存在させる処理を施すことにより、微細なトレンチやビア（ホール）の中にも良好な膜質のＲｕ膜を薄く均一に形成することができる。このため、良好なＣｕ埋め込み性を確保することができる。
また、バリア膜としてＭｎＯｘ膜を用いることにより自己整合バリアとして薄く形成することができ、しかもその表面に形成されるＴａ等の金属２０５は不連続であってもよく、さらにＲｕ膜も薄く均一に形成することができるので、トレンチやホール等の凹部内のＣｕの体積を最大化することができる。さらに、Ｃｕをドライ成膜であるＰＶＤで埋め込むため、Ｃｕ粒径を大きくすることができ、粒界散乱を小さくすることができる。このように埋め込んだＣｕの体積を最大化し、かつ粒界散乱を小さくすることができるので、Ｃｕ配線を低抵抗化することができる。
次に、本実施形態の効果を確認した実験について説明する。
この実験では、層間絶縁膜としてＬｏｗ−ｋ膜（ＳｉＣＯＨ系；ｋ＝２．５５））を用い、Ｌｏｗ−ｋ膜の表面に対してＡＬＤ ＭｎＯｘ膜成膜−水素ラジカル処理−ｉＰＶＤ Ｔａ膜成膜−ＣＶＤ Ｒｕ膜成膜−ｉＰＶＤ Ｃｕ埋め込みを行ったサンプルＡ（本発明例）と、Ｌｏｗ−ｋ膜の表面に対してＡＬＤ ＭｎＯｘ成膜−水素ラジカル処理−ＣＶＤ Ｒｕ膜成膜−ｉＰＶＤ Ｃｕ埋め込みを行ったサンプルＢ（比較例）とについて、Ｃｕの埋め込み性を評価した。なお、配線幅は７０ｎｍとした。
なお、各処理の概略条件は、以下の通りである。
（１）ＡＬＤ ＭｎＯｘ膜成膜
圧力：１，３３Ｐａ
ウエハ温度：１３０℃
ＡＬＤサイクル：２１サイクル
（２）水素ラジカル処理
ＲＦ供給電力：２ｋＷ
水素濃度：１０％
圧力：３２Ｐａ
温度：３００℃
（３）ｉＰＶＤ Ｔａ膜成膜
ＩＰＣコイルへの供給電力：５．２５ｋＷ
ターゲットへの直流電力：２．３ｋＷ
載置台に印加するＲＦバイアス（１３．５６ＭＨｚ）：２００Ｗ
圧力：８７Ｐａ
（４）ＣＶＤ Ｒｕ膜成膜
圧力：６６．５Ｐａ
温度：２００℃
（５）ｉＰＶＤ Ｃｕ成膜（Ｃｕ埋め込み）
ＩＰＣコイルへの供給電力：４ｋＷ
ターゲットへの直流電力：１１ｋＷ
載置台に印加するＲＦバイアス（１３．５６ＭＨｚ）：４００Ｗ
圧力：１２Ｐａ
温度：３００℃
結果を図５に示す。図５中、（ａ）はサンプルＡの断面を示す走査型顕微鏡（ＳＥＭ）写真であり、（ｂ）はサンプルＢの断面を示すＳＥＭ写真である。また、図６は、配線幅５０ｎｍの本発明例サンプルの断面をより詳細に示す透過型顕微鏡（ＴＥＭ）写真である。これら写真に示すように、比較例サンプルはＣｕの埋め込み性が不十分であったが、本発明例サンプルはＣｕをボイドなしに埋め込めることが確認された。
次に、ＴＥＭに付属するエネルギー分散型Ｘ線分析装置（ＥＤＸ）により、本発明例サンプルのＣｕ埋め込み部分の元素のマッピングを行った。その結果を図７に示す。なお、図７の左側部分の四角で囲った領域がマッピング領域である。この図に示すように、Ｔａは、フィールド部分には存在しているが、トレンチの側壁にはほとんど存在していないことがわかる。すなわち、ＴａはＣｕ膜の体積にはほとんど影響がない。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の製造方法の実施に好適な成膜システムについて説明する。図８は本発明の実施形態に係るＣｕ配線の製造方法の実施に好適なシステムの概略構成を示すブロック図、図９は図８の第１成膜処理部の一例を示す平面図、図１０は図８の第２成膜処理部を示す平面図、図１１は図８の制御部を示すブロック図である。
図８に示すように、成膜システム１００は、デガス処理およびバリア膜であるＭｎＯｘ膜成膜処理を行う第１成膜処理部１０１と、デガス処理、水素ラジカル処理、Ｔａ形成処理、Ｒｕ膜成膜処理、Ｃｕ成膜処理を行う第２成膜処理部１０２と、ＣＭＰ処理を行うＣＭＰ処理部１０３と、この成膜システム１００の各構成部を制御するための制御部１０４とを有している。
図９に示すように、第１の成膜処理部１０１は、ＭｎＯｘ膜成膜処理セクション３０１と、搬出入セクション３０２とを有している。
ＭｎＯｘ膜成膜処理セクション３０１は、真空搬送室１１と、この真空搬送室１１の壁部に接続された、２つのデガス装置１２ａ，１２ｂおよび２つのＭｎＯｘ膜成膜装置１４ａ，１４ｂとを有している。デガス装置１２ａおよびＭｎＯｘ膜成膜装置１４ａとデガス装置１２ｂおよびＭｎＯｘ膜成膜装置１４ｂとは線対称の位置に配置されている。さらに、搬入出セクション３０２側の２つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室１５ａ，１５ｂが接続されている。
デガス装置１２ａ，１２ｂ、ＭｎＯｘ膜成膜装置１４ａ，１４ｂ、ロードロック室１５ａ，１５ｂは真空搬送室１１の各壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより真空搬送室１１から遮断される。
真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、デガス装置１２ａ，１２ｂ、ＭｎＯｘ膜成膜装置１４ａ，１４ｂ、ロードロック室１５ａ，１５ｂに対してウエハＷの搬入出を行う搬送機構１６が設けられている。この搬送機構１６は、真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
搬入出セクション３０２は、上記ロードロック室１５ａ，１５ｂを挟んでＭｎＯｘ膜成膜処理セクション３０１と反対側に設けられており、ロードロック室１５ａ，１５ｂが接続される大気搬送室２１を有している。大気搬送室２１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室１５ａ，１５ｂと大気搬送室２１との間の壁部にはゲートバルブＧが設けられている。大気搬送室２１のロードロック室１５ａ，１５ｂが接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート２２，２３が設けられている。また、大気搬送室２１の側面にはウエハＷのアライメントを行うアライメントチャンバ２４が設けられている。大気搬送室２１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１５ａ，１５ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構２６が設けられている。この大気搬送用搬送機構２６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール２８上を走行可能となっていて、それぞれの先端のハンド２７上にウエハＷを載せてその搬送を行うようになっている。
図１０に示すように、第２成膜処理部１０２は、Ｔａ形成およびＲｕ膜成膜のための第１の処理セクション４０１と、Ｃｕ膜成膜のための第２の処理セクション４０２と、搬入出セクション４０３とを有している。
第１の処理セクション４０１は、第１の真空搬送室３１と、この第１の真空搬送室３１の壁部に接続された、２つのＴａ形成装置３２ａ，３２ｂおよび２つのＲｕ膜成膜装置３４ａ，３４ｂとを有している。Ｔａ形成装置３２ａおよびＲｕ膜成膜装置３４ａとＴａ形成装置３２ｂおよびＲｕ膜成膜装置３４ｂとは線対称の位置に配置されている。なお、Ｔａ形成装置の代わりに、Ｒｕよりも活性な他の金属、例えばＣｏ、Ｗ、Ｔｉ等を用いてもよい。
第１の真空搬送室３１の他の壁部には、ウエハＷに対して水素ラジカル処理を行う水素ラジカル処理装置３５ａ，３５ｂが接続されている。水素ラジカル処理装置３５ａ，３５ｂはウエハＷのデガス処理も行えるようになっている。また、第１の真空搬送室３１の水素ラジカル処理装置３５ａと３５ｂとの間の壁部には、第１の真空搬送室３１と後述する第２の真空搬送室４１との間でウエハＷの受け渡しを行う受け渡し室３５が接続されている。
Ｔａ形成装置３２ａ，３２ｂ、Ｒｕ膜成膜装置３４ａ，３４ｂ、水素ラジカル処理装置３５ａ，３５ｂ、および受け渡し室３５は、第１の真空搬送室３１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧの開閉により、第１の真空搬送室３１に対して連通・遮断される。
第１の真空搬送室３１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構３６が設けられている。この第１の搬送機構３６は、第１の真空搬送室３１の略中央に配設されており、回転および伸縮可能な回転・伸縮部３７と、その先端に設けられたウエハＷを支持する２つの支持アーム３８ａ，３８ｂとを有する。第１の搬送機構３６は、ウエハＷをＴａ形成装置３２ａ，３２ｂ、Ｒｕ膜成膜装置３４ａ，３４ｂ、水素ラジカル処理装置３５ａ，３５ｂ、および受け渡し室３５に対して搬入出する。
第２の処理セクション４０２は、第２の真空搬送室４１と、この第２の真空搬送室４１の対向する壁部に接続された２つのＣｕ膜成膜装置４２ａ，４２ｂとを有している。Ｃｕ膜成膜装置４２ａ，４２ｂを凹部の埋め込みから積み増し部の成膜まで一括して行う装置として用いてもよいし、Ｃｕ膜成膜装置４２ａ，４２ｂを埋め込みのみに用い、積み増し部をめっきによって形成してもよい。
第２の真空搬送室４１の第１の処理セクション４０１側の２つの壁部には、それぞれ上記水素ラジカル処理装置３５ａ，３５ｂが接続され、水素ラジカル処理装置３５ａと３５ｂとの間の壁部には、上記受け渡し室３５が接続されている。すなわち、受け渡し室３５ならびに水素ラジカル処理装置３５ａおよび３５ｂは、いずれも第１の真空搬送室３１と第２の真空搬送室４１との間に設けられ、受け渡し室３５の両側に水素ラジカル処理装置３５ａおよび３５ｂが配置されている。さらに、搬入出セクション４０３側の２つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室４３ａ，４３ｂが接続されている。
Ｃｕ膜成膜装置４２ａ，４２ｂ、水素ラジカル処理装置３５ａ，３５ｂ、およびロードロック室４３ａ，４３ｂは、第２の真空搬送室４１の各壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室４１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室４１から遮断される。また、受け渡し室３５はゲートバルブを介さずに第２の真空搬送室４１に接続されている。
第２の真空搬送室４１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ膜成膜装置４２ａ，４２ｂ、水素ラジカル処理装置３５ａ，３５ｂ、ロードロック室４３ａ，４３ｂおよび受け渡し室３５に対してウエハＷの搬入出を行う第２の搬送機構４６が設けられている。この第２の搬送機構４６は、第２の真空搬送室４１の略中央に配設されており、回転および伸縮可能な回転・伸縮部４７を有し、その回転・伸縮部４７の先端にウエハＷを支持する２つの支持アーム４８ａ，４８ｂが設けられており、これら２つの支持アーム４８ａ，４８ｂは互いに反対方向を向くように回転・伸縮部４７に取り付けられている。
搬入出セクション４０３は、上記ロードロック室４３ａ，４３ｂを挟んで第２の処理セクション４０２と反対側に設けられており、ロードロック室４３ａ，４３ｂが接続される大気搬送室５１を有している。大気搬送室５１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室４３ａ，４３ｂと大気搬送室５１との間の壁部にはゲートバルブＧが設けられている。大気搬送室５１のロードロック室４３ａ，４３ｂが接続された壁部と対向する壁部には、被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート５２，５３が設けられている。また、大気搬送室５１の側面にはウエハＷのアライメントを行うアライメントチャンバ５４が設けられている。大気搬送室５１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室４３ａ，４３ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構５６が設けられている。この大気搬送用搬送機構５６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール５８上を走行可能となっていて、それぞれの先端のハンド５７上にウエハＷを載せてその搬送を行うようになっている。
ＣＭＰ処理部１０３は、ＣＭＰ装置およびそれに付随する搬送装置等からなっている。
図１１に示すように、制御部１０４は、第１成膜処理部１０１、第２成膜処理部１０２、ＣＭＰ処理部１０３の各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ５０１と、オペレータが成膜システム１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５０２と、成膜システム１００で実行される処理をプロセスコントローラ５０１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部５０３とを備えている。なお、ユーザーインターフェース５０２および記憶部５０３はプロセスコントローラ５０１に接続されている。
上記レシピは記憶部５０３の中の記憶媒体５０３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５０２からの指示等にて任意のレシピを記憶部５０３から呼び出してプロセスコントローラ５０１に実行させることで、プロセスコントローラ５０１の制御下で、成膜システム１００での所望の処理が行われる。
このような成膜システム１００においては、エッチングおよびアッシング後のウエハが収容されたキャリアＣが第１成膜処理部１０１に搬送され、所定位置にセットされる。そしてキャリアＣから大気搬送用搬送機構２６によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハＷを取り出し、ロードロック室１５ａまたは１５ｂに搬送する。そのロードロック室を真空搬送室１１と同程度の真空度に減圧した後、搬送機構１６によりロードロック室のウエハＷを取り出し、真空搬送室１１を介してデガス室１２ａまたは１２ｂに搬送し、ウエハＷのデガス処理を行う。その後、搬送機構１６によりデガス室のウエハＷを取り出し、真空搬送室１１を介してＭｎＯｘ膜成膜装置１４ａまたは１４ｂに搬入し、上述したような自己整合バリア膜を形成するためのＭｎＯｘ膜を成膜する。
ＭｎＯｘ膜の形成後、ウエハＷをロードロック室１５ａまたは１５ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構２６によりＭｎＯｘ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
ＭｎＯｘ膜成膜後のウエハを収容したキャリアＣは、成膜処理部１０２に搬送され、所定位置にセットされる。そしてキャリアＣから大気搬送用搬送機構５６によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハＷを取り出し、ロードロック室４３ａまたは４３ｂに搬送する。そのロードロック室を第２の真空搬送室４１と同程度の真空度に減圧した後、第２の搬送機構４６によりロードロック室のウエハＷを取り出し、第２の真空搬送室４１を介して水素ラジカル処理装置室３５ａまたは３５ｂに搬送し、ウエハＷのデガス処理を行った後、水素ラジカル処理を行う。その後、第１の搬送機構３６により水素ラジカル処理装置のウエハＷを取り出し、第１の真空搬送室３１を介してＴａ形成装置３２ａまたは３２ｂに搬入し、ＭｎＯｘ膜表面にＲｕよりも活性な金属であるＴａを存在させるためのＴａ形成処理を行う。Ｔａ形成後、第１の搬送機構３６によりＴａ形成装置３２ａまたは３２ｂからウエハＷを取り出し、Ｒｕ膜成膜装置３４ａまたは３４ｂに搬入し、上述したようなＲｕ膜をライナー膜として成膜する。Ｒｕ膜成膜後、第１の搬送機構３６によりＲｕ膜成膜装置３４ａまたは３４ｂからウエハＷを取り出し、受け渡し室３５に搬送する。その後、第２の搬送機構４６によりウエハＷを取り出し、第２の真空搬送室４１を介してＣｕ膜成膜装置４２ａまたは４２ｂに搬入し、Ｃｕ膜を成膜してトレンチやビアなどの凹部へのＣｕの埋め込みを行う。この際に、積み増し部まで一括して成膜してもよいが、Ｃｕ膜成膜装置４２ａまたは４２ｂでは埋め込みのみを行い、めっきによって積み増し部の形成を行ってもよい。
Ｃｕ膜の形成後、ウエハＷをロードロック室４３ａまたは４３ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構５６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。なお、アニールが必要な場合には、Ｃｕ膜成膜装置４２ａ，４２ｂや水素ラジカル処理装置３５ａ，３５ｂ等の適宜の装置によりアニール処理を行う。
その後、成膜処理が終了したキャリアＣをＣＭＰ処理部１０３へ搬送し、ＣＭＰ処理を行う。
成膜システム１００によれば、エッチング／アッシング後のウエハに対し、ＭｎＯｘ膜成膜からＣＭＰ処理までを一括して行うことができる。また、第２成膜処理部１０２では、ＭｎＯｘ膜成膜後のウエハに対し、大気開放することなく真空中で水素ラジカル処理、Ｔａ形成処理、Ｒｕ膜成膜処理、Ｃｕ膜成膜処理を行うので、これらの工程中での膜の酸化を防止することができ、高性能のＣｕ配線を製造することができる。
なお、積み増し層をＣｕめっきで形成する場合には、Ｃｕ膜を成膜後、ウエハＷを搬出する。
［ＰＶＤ装置］
次に、上記成膜システム１００に用いられるＣｕ膜成膜装置４２ａ，４２ｂおよびＴａ形成装置３２ａ，３２ｂに好適に用いることができるＰＶＤ装置について説明する。図１２は、ＰＶＤ装置の一例を示す断面図である。
ここではＰＶＤ装置としてｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図１２に示すように、このＰＶＤ装置は、例えばアルミニウム等により筒体状に成形された処理容器６１を有している。この処理容器６１は接地され、その底部６２には排気口６３が設けられており、排気口６３には排気管６４が接続されている。排気管６４には圧力調整を行うスロットルバルブ６５および真空ポンプ６６が接続されており、処理容器６１内が真空引き可能となっている。また処理容器６１の底部６２には、処理容器６１内へ所定のガスを導入するガス導入口６７が設けられる。このガス導入口６７にはガス供給配管６８が接続されており、ガス供給配管６８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源６９が接続されている。また、ガス供給配管６８には、ガス流量制御器、バルブ等よりなるガス制御部７０が介装されている。
処理容器６１内には、被処理基板であるウエハＷを載置するための載置機構７２が設けられる。この載置機構７２は、円板状に成形された載置台７３と、この載置台７３を支持するとともに接地された中空筒体状の支柱７４とを有している。載置台７３は、例えばアルミニウム合金等の導電性材料よりなり、支柱７４を介して接地されている。載置台７３の中には冷却ジャケット７５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台７３内には冷却ジャケット７５の上に絶縁材料で被覆された抵抗ヒーター９７が埋め込まれている。抵抗ヒーター９７は図示しない電源から給電されるようになっている。載置台７３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット７５への冷媒の供給および抵抗ヒーター９７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台７３の上面側には、例えばアルミナ等の誘電体部材７６ａの中に電極７６ｂが埋め込まれて構成された薄い円板状の静電チャック７６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱７４の下部は、処理容器６１の底部６２の中心部に形成された挿通孔７７を貫通して下方へ延びている。支柱７４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構７２の全体が昇降される。
支柱７４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ７８が設けられており、この金属ベローズ７８は、その上端が載置台７３の下面に気密に接合され、また下端が処理容器６１の底部６２の上面に気密に接合されており、処理容器６１内の気密性を維持しつつ載置機構７２の昇降移動を許容できるようになっている。
また底部６２には、上方に向けて例えば３本（図１２では２本のみ示す）の支持ピン７９が垂直に設けられており、また、この支持ピン７９に対応させて載置台７３にピン挿通孔８０が形成されている。したがって、載置台７３を降下させた際に、ピン挿通孔８０を貫通した支持ピン７９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器６１の下部側壁には、搬送アームを侵入させるために搬出入口８１が設けられ、この搬出入口８１には、開閉可能になされたゲートバルブＧが設けられている。
また上述した静電チャック７６の電極７６ｂには、給電ライン８２を介してチャック用電源８３が接続されており、このチャック用電源８３から電極７６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン８２にはバイアス用高周波電源８４が接続されており、この給電ライン８２を介して静電チャック７６の電極７６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器６１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板８６がＯリング等のシール部材８７を介して気密に設けられている。そして、この透過板８６の上部に、処理容器６１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源８８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源８８は、透過板８６に対応させて設けた誘導コイル９０を有しており、この誘導コイル９０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源９１が接続されて、上記透過板８６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
また透過板８６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート９２が設けられる。このバッフルプレート９２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜した環状（截頭円錐殻状）をなすＣｕまたはＴａからなるターゲット９３が設けられており、このターゲット９３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源９４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット９３の外周側には、これに磁界を付与するための磁石９５が設けられている。ターゲット９３はプラズマ中のＡｒイオンによりスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット９３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材９６が設けられている。この保護カバー部材９６は接地されるとともに、その下部は内側へ屈曲されて載置台７３の側部近傍に位置されている。したがって、保護カバー部材９６の内側の端部は、載置台７３の外周側を囲むようにして設けられている。
このように構成されるＰＶＤ装置においては、ウエハＷを図１２に示す処理容器６１内へ搬入し、このウエハＷを載置台７３上に載置して静電チャック７６により吸着し、制御部１０４の制御下で以下の動作が行われる。このとき、載置台７３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット７５への冷媒の供給および抵抗ヒーター９７への給電を制御することにより温度制御される。
まず、真空ポンプ６６を動作させることにより所定の真空状態にされた処理容器６１内に、ガス制御部７０を操作して所定流量でＡｒガスを流しつつスロットルバルブ６５を制御して処理容器６１内を所定の真空度に維持する。その後、可変直流電源９４から直流電力をターゲット９３に印加し、さらにプラズマ発生源８８の高周波電源９１から誘導コイル９０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器６１内においては、誘導コイル９０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット９３に印加された直流電圧に引き寄せられてターゲット９３に衝突し、このターゲット９３がスパッタされて粒子が放出される。この際、ターゲット９３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット９３からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット９３から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器６１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源９１から供給される高周波電力により制御される。
そして、イオンは、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積する。これにより、Ｃｕ膜成膜処理またはＴａ形成処理が行われる。
Ｃｕ膜成膜の際には、ウエハ温度を高く（６５〜３５０℃）設定するとともに、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに対して印加されるバイアスパワーを調整してＣｕの成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でＣｕを埋め込むことができる。
なお、ＰＶＤ装置としては、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等を用いることもできる。
［ＣＶＤ装置］
次に、上記成膜システムに用いられるＭｎＯｘ膜装置１４ａ，１４ｂおよびＲｕ膜成膜装置３４ａ，３４ｂに好適に用いることができるＣＶＤ装置について説明する。図１３は、ＣＶＤ装置の一例を示す断面図であり、熱ＣＶＤによりＭｎＯｘ膜またはＲｕ膜を成膜するものである。なお、このＣＶＤ装置は、ガス供給系を交互供給可能なものとすることによりＡＬＤ装置としても対応可能である。
図１３に示すように、このＣＶＤ装置は、例えばアルミニウム等により筒体に形成された処理容器１１１を有している。処理容器１１１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１１２が配置されており、この載置台１１２内にはヒーター１１３が設けられている。このヒーター１１３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器１１１の天壁には、成膜のための処理ガスやパージガス等を処理容器１１１内にシャワー状に導入するためのシャワーヘッド１１４が載置台１１２と対向するように設けられている。シャワーヘッド１１４はその上部にガス導入口１１５を有し、その内部にガス拡散空間１１６が形成されており、その底面には多数のガス吐出孔１１７が形成されている。ガス導入口１１５にはガス供給配管１１８が接続されており、ガス供給配管１１８には成膜のための処理ガスやパージガス等を供給するためのガス供給源１１９が接続されている。また、ガス供給配管１１８には、ガス流量制御器、バルブ等よりなるガス制御部１２０が介装されている。
なお、ＡＬＤにより成膜する場合には、ガス供給源１１９およびガス供給配管１１８を２つ以上設けて、２種類以上のガスを、処理容器１１１内のパージを挟んで交互に供給する。
処理容器１１１の底部には、排気口１２１が設けられており、この排気口１２１には排気管１２２が接続されている。排気管１２２には圧力調整を行うスロットルバルブ１２３および真空ポンプ１２４が接続されており、処理容器１１１内が真空引き可能となっている。
載置台１１２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１２６が載置台１１２の表面に対して突没可能に設けられ、これらウエハ支持ピン１２６は支持板１２７に固定されている。そして、ウエハ支持ピン１２６は、エアシリンダ等の駆動機構１２８によりロッド１２９を昇降することにより、支持板１２７を介して昇降される。なお、符号１３０はベローズである。一方、処理容器１１１の側壁には、ウエハ搬出入口１３１が形成されており、ウエハ搬出入口１３１はゲートバルブＧにより開閉可能となっている。そして、ゲートバルブＧを開放した状態でウエハＷの搬入出が行われる。
このように構成されるＣＶＤ装置においては、ゲートバルブＧを開けて、ウエハＷを載置台１１２上に載置した後、ゲートバルブＧを閉じ、処理容器１１１内を真空ポンプ１２４により排気して処理容器１１１内を所定の圧力に調整しつつ、ヒーター１１３より載置台１１２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１１９からガス供給配管１１８およびシャワーヘッド１１４を介して処理容器１１１内へ処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にＭｎＯｘ膜またはＲｕ膜が形成される。
［水素ラジカル処理装置］
次に、水素ラジカル処理装置の一例について説明する。
図１４は、水素ラジカル処理装置の一例を示す断面図であり、リモートプラズマ処理により処理容器内に水素ラジカルを生成するものを例にとって説明する。
図１４に示すように、この水素ラジカル処理装置は、例えばアルミニウム等により筒体に形成された水素ラジカル処理を行うための処理容器１４１と、処理容器１４１の上方に設けられた誘電体からなる円筒状のベルジャー１４２とを有している。ベルジャー１４２は処理容器１４１よりも小径であり、処理容器１４１の壁部とベルジャー１４２の壁部とは気密に形成され、それらの内部が連通している。
処理容器１４１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１４３が配置されており、この載置台１４３内にはヒーター１４４が設けられている。このヒーター１４４はヒーター電源（図示せず）から給電されることにより発熱する。載置台１４３には、ウエハ搬送用の３本のウエハ支持ピン（図示せず）が載置台１４３の表面に対して突没可能に設けられている。
処理容器１４１の底部には、排気口１５１が設けられており、この排気口１５１には排気管１５２が接続されている。排気管１５２には圧力調整を行うスロットルバルブ１５３および真空ポンプ１５４が接続されており、処理容器１４１およびベルジャー１４２内が真空引き可能となっている。一方、処理容器１４１の側壁には、ウエハ搬出入口１６１が形成されており、ウエハ搬出入口１６１はゲートバルブＧにより開閉可能となっている。そして、ゲートバルブＧを開放した状態でウエハＷの搬入出が行われる。
ベルジャー１４２の天壁中央には、ガス導入口１７１が形成されている。ガス導入口１７１にはガス供給配管１７２が接続されており、ガス供給配管１７２には水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するためのガス供給源１７３が接続されている。また、ガス供給配管１７２には、ガス流量制御器、バルブ等よりなるガス制御部１７４が介装されている。
ベルジャー１４２の周囲には、アンテナとしてコイル１８１が巻回されている。コイル１８１には高周波電源１８２が接続されている。そして、ベルジャー１４２内に水素ガスおよび不活性ガスを供給しつつコイル１８１に高周波電力が供給されることにより、ベルジャー１４２内に誘導結合プラズマが生成され、処理容器１４１内でウエハＷのＭｎＯｘ膜に対して水素プラズマ処理が施される。
このように構成される水素ラジカル処理装置においては、ゲートバルブＧを開けて、ウエハＷを載置台１４３上に載置した後、ゲートバルブＧを閉じ、処理容器１４１およびベルジャー１４２内を真空ポンプ１５４により排気して処理容器１４１およびベルジャー１４２内を所定の圧力に調整するとともに、ヒーター１４４により載置台１４３上のウエハＷを所定温度に加熱する。そして、ガス供給源１７３からガス供給配管１７２およびガス供給口１７１を介して処理容器内１４１内に水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するとともに、高周波電源１８２からコイル１８１に高周波電力を供給することにより、ベルジャー１４２内に水素ガスや不活性ガス等が励起されて誘導結合プラズマが生成され、その誘導結合プラズマが処理容器１４１内に導入される。そして、生成したプラズマ中の水素ラジカルにより、ウエハＷのＭｎＯｘ膜に対して水素プラズマ処理が施される。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜システムとしては、図８のような第１成膜処理部と第２成膜処理部とが分かれているものに限らず、これらが一体となっているものでもよい。また、成膜処理部が３つ以上でもよく、また同一の処理部での処理が別の組み合わせであってもよい。
また、上記実施形態では、トレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、デュアルダマシン構造の他、三次元実装構造等、種々の構造のデバイスにおけるＣｕ配線の製造に適用することができる。
さらに、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１２ａ，１２ｂ；デガス装置
１４ａ，１４ｂ；ＭｎＯｘ膜成膜装置
３２ａ，３２ｂ；Ｔａ形成装置
３４ａ，３４ｂ；Ｒｕ膜成膜装置
３５ａ，３５ｂ；水素ラジカル処理装置
４２ａ，４２ｂ；Ｃｕ膜成膜装置
１００；成膜システム
１０１；第１成膜処理部
１０２；第２成膜処理部
１０３；ＣＭＰ処理部
１０４；制御部
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；ＭｎＯｘ膜
２０５；Ｒｕより活性な金属
２０６；Ｒｕ膜
２０７；Ｃｕ膜
２０８；Ｃｕ配線
Ｗ；半導体ウエハ（被処理基板）

Claims (7)

  1. 表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めるＣｕ配線を製造するＣｕ配線の製造方法であって、
    少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己整合バリア膜となるＭｎＯｘ膜を形成する工程と、
    前記ＭｎＯｘ膜の表面に水素ラジカル処理を施す工程と、
    前記水素ラジカル処理後の前記ＭｎＯｘ膜の表面にＲｕよりも活性な金属を存在させる工程と、
    その後、Ｒｕよりも活性な金属を存在させた表面にＲｕ膜を形成する工程と、
    その後、Ｒｕ膜の上にＣｕ膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ膜を埋め込む工程とを有することを特徴とするＣｕ配線の製造方法。
  2. 前記Ｒｕよりも活性な金属を存在させる工程は、ＰＶＤによりその金属を堆積させることにより行われることを特徴とする請求項１に記載のＣｕ配線の製造方法。
  3. 前記Ｒｕよりも活性な金属を存在させる工程は、その金属を前記凹部内の壁部に不連続に形成することにより行われることを特徴とする請求項１または請求項２に記載のＣｕ配線の製造方法。
  4. 前記Ｒｕよりも活性な金属を存在させる工程は、金属としてＴａ、Ｃｏ、Ｗ、Ｔｉからなる群から選択されたものを用いることを特徴とする請求項１から請求項３のいずれか１項に記載のＣｕ配線の製造方法。
  5. 前記Ｒｕ膜は、ＣＶＤにより形成されることを特徴とする請求項１から請求項４のいずれか１項に記載のＣｕ配線の製造方法。
  6. 前記Ｃｕ膜の形成は、プラズマスパッタ処理により行われることを特徴とする請求項１から請求項５のいずれか１項に記載のＣｕ配線の製造方法。
  7. コンピュータ上で動作し、Ｃｕ配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項６のいずれかのＣｕ配線の製造方法が行われるように、コンピュータに前記Ｃｕ配線製造システムを制御させることを特徴とする記憶媒体。
JP2014053934A 2014-03-17 2014-03-17 Ｃｕ配線の製造方法 Active JP6268008B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014053934A JP6268008B2 (ja) 2014-03-17 2014-03-17 Ｃｕ配線の製造方法
KR1020150032466A KR101846049B1 (ko) 2014-03-17 2015-03-09 Cu 배선의 제조 방법 및 기억 매체
US14/642,331 US9362166B2 (en) 2014-03-17 2015-03-09 Method of forming copper wiring
TW104108014A TWI710654B (zh) 2014-03-17 2015-03-13 Ｃｕ配線之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053934A JP6268008B2 (ja) 2014-03-17 2014-03-17 Ｃｕ配線の製造方法

Publications (2)

Publication Number Publication Date
JP2015177119A true JP2015177119A (ja) 2015-10-05
JP6268008B2 JP6268008B2 (ja) 2018-01-24

Family

ID=54069662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053934A Active JP6268008B2 (ja) 2014-03-17 2014-03-17 Ｃｕ配線の製造方法

Country Status (4)

Country Link
US (1) US9362166B2 (ja)
JP (1) JP6268008B2 (ja)
KR (1) KR101846049B1 (ja)
TW (1) TWI710654B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP2019504356A (ja) * 2016-01-21 2019-02-14 エーエスエムエル ネザーランズ ビー．ブイ． Ｅｕｖ容器及びｅｕｖコレクタのターゲット材料デブリクリーニングのためのシステム、方法、及び装置
WO2021187485A1 (ja) * 2020-03-18 2021-09-23 東ソー株式会社 金属含有薄膜の製造方法および金属含有薄膜
WO2021193592A1 (ja) * 2020-03-27 2021-09-30 東京エレクトロン株式会社 ガス濃度測定装置及び処理システム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050304A (ja) * 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117633A (ja) * 2007-11-07 2009-05-28 Panasonic Corp 半導体装置の製造方法
JP2011029255A (ja) * 2009-07-22 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2012501543A (ja) * 2008-08-29 2012-01-19 アプライド マテリアルズ インコーポレイテッド 障壁表面上のコバルト堆積
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
WO2013111592A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300568A (ja) 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5417754B2 (ja) 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117633A (ja) * 2007-11-07 2009-05-28 Panasonic Corp 半導体装置の製造方法
JP2012501543A (ja) * 2008-08-29 2012-01-19 アプライド マテリアルズ インコーポレイテッド 障壁表面上のコバルト堆積
JP2011029255A (ja) * 2009-07-22 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
WO2013111592A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504356A (ja) * 2016-01-21 2019-02-14 エーエスエムエル ネザーランズ ビー．ブイ． Ｅｕｖ容器及びｅｕｖコレクタのターゲット材料デブリクリーニングのためのシステム、方法、及び装置
US11013096B2 (en) 2016-01-21 2021-05-18 ASML Nettherlands B.V. System, method and apparatus for target material debris cleaning of EUV vessel and EUV collector
TWI774528B (zh) * 2016-01-21 2022-08-11 荷蘭商Ａｓｍｌ荷蘭公司 用於清理靶材碎片沈積物之ｅｕｖ光源
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
WO2021187485A1 (ja) * 2020-03-18 2021-09-23 東ソー株式会社 金属含有薄膜の製造方法および金属含有薄膜
WO2021193592A1 (ja) * 2020-03-27 2021-09-30 東京エレクトロン株式会社 ガス濃度測定装置及び処理システム

Also Published As

Publication number Publication date
TW201542851A (zh) 2015-11-16
KR101846049B1 (ko) 2018-04-05
JP6268008B2 (ja) 2018-01-24
KR20150108316A (ko) 2015-09-25
US9362166B2 (en) 2016-06-07
US20150262872A1 (en) 2015-09-17
TWI710654B (zh) 2020-11-21

Similar Documents

Publication Publication Date Title
JP6268008B2 (ja) Ｃｕ配線の製造方法
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP5969306B2 (ja) Ｃｕ配線の形成方法
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
US10096548B2 (en) Method of manufacturing Cu wiring
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR102103072B1 (ko) 구리 배선의 제조 방법
JP2017050304A (ja) 半導体装置の製造方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP2015115531A (ja) 半導体装置の製造方法
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2012204522A (ja) 成膜方法およびＣｕ配線の形成方法
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6268008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250