CN102317499A - Cu膜的成膜方法和存储介质 - Google Patents

Cu膜的成膜方法和存储介质 Download PDF

Info

Publication number
CN102317499A
CN102317499A CN2010800082139A CN201080008213A CN102317499A CN 102317499 A CN102317499 A CN 102317499A CN 2010800082139 A CN2010800082139 A CN 2010800082139A CN 201080008213 A CN201080008213 A CN 201080008213A CN 102317499 A CN102317499 A CN 102317499A
Authority
CN
China
Prior art keywords
film
substrate
raw material
forming raw
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800082139A
Other languages
English (en)
Inventor
小岛康彦
桧皮贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102317499A publication Critical patent/CN102317499A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在腔室(1)内收纳具有CVD-Ru膜的晶片W，在腔室(1)内以气相状态导入含有作为Cu配位化合物的Cu(hfac)TMVS的成膜原料，其中，作为成膜中产生的副产物Cu(hfac)2的蒸汽压低于成膜原料的蒸汽压，在形成于晶片W的CVD-Ru膜上形成CVD-Cu膜时，将腔室1内压力控制为吸附于CVD-Ru膜表面的Cu(hfac)2的进行脱离和扩散的压力。

Description

Cu膜的成膜方法和存储介质
技术领域
本发明涉及通过CVD在半导体基板等的基板形成Cu膜的Cu膜的成膜方法和存储介质。
背景技术
近年来，随着半导体设备的高速化、配线图案的微细化，高于Al导电性且电子迁移耐性等也良好的Cu作为配线、镀Cu的晶种层、接触插头的材料备受瞩目。
作为该Cu的成膜方法，大多使用以溅射法为代表的物理蒸镀(PVD)法，但伴随半导体设备的微细化，阶跃式覆盖率(Step coverage)差这一缺点不断变得明显。
因此，作为Cu膜的成膜方法，一直使用着通过含Cu原料气体的热分解反应和该原料气体利用还原性气体的还原反应在基板上形成Cu膜的化学气相沉积生长(CVD)法。通过这样的CVD法形成的Cu膜(CVD-Cu膜)由于阶跃式覆盖率(高差被覆性)高、在细长且深的图案内的成膜性优异，因此对微小的图案的追踪性高，适于形成配线、镀Cu的晶种层、接触插头。
在通过CVD法形成Cu膜时，已知有对成膜原料(前体)使用六氟乙酰丙酮-三甲基乙烯基硅烷铜(Cu(hfac)TMVS)等Cu配位化合物，将其热分解的技术(例如日本特开2000-282242号公报)。
另一方面，作为Cu的附着层或阻挡金属(barrier metal)，已知有使用利用CVD法的Ru膜(CVD-Ru膜)的技术(日本特开平10-229084号公报)。CVD-Ru膜由于阶跃式覆盖率高，与Cu膜的附着性也高，因此适用于Cu的附着层或阻挡金属。
然而，作为CVD-Cu膜的成膜原料使用上述的Cu(hfac)TMVS这样的1价二酮类配位化合物时，在CVD-Cu的成膜中产生低于成膜原料蒸汽压的副产物，该副产物吸附于成膜表面。因此，作为成膜表面的Ru表面由于被毒化引起化学活性降低，从而发生Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。其结果，导致Cu的初期核密度降低，Cu膜的表面形状恶化(粗表面形状化)，Cu膜的品质降低发生，并且Cu膜和Ru膜的附着性降低。这样的问题在作为成膜表面使用CVD-Ru膜以外的膜时也时有发生。
发明内容
本发明的目的在于提供能够对基底以高附着性形成平滑且高品质的CVD-Cu膜的Cu膜的成膜方法。
另外，本发明的另一个目的在于提供存储用于执行这样的成膜方法的程序的存储介质。
本发明的发明者人对在使用副产物的蒸汽压低于其蒸汽压的成膜原料时，由副产物的吸附引起Cu原料的吸附抑制以及Cu膜和基底膜之间的润湿性降低的发生机制进行了研究。其结果，判明了蒸汽压低于成膜原料的副产物容易吸附于基板，这样的副产物吸附于基板表面引起Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低发生。基于该事实进一步反复研究，结果发现，副产物的吸附和脱离与处理容器内的压力相关，压力越高越容易吸附，压力越低越容易脱离，因此通过使处理容器内的压力降低，控制为吸附于基板的所述副产物进行脱离和扩散的压力，由此抑制副产物吸附于基板上造成的Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。本发明是基于这样的见解完成的。
即，根据本发明，提供一种Cu膜的成膜方法，其包括：在处理容器内收纳基板的工序；在上述处理容器内，以气相状态导入含有Cu配位化合物的成膜原料的工序，其中，成膜中产生的副产物的蒸汽压低于成膜原料的蒸汽压；将上述处理容器内的压力控制为吸附于基板的上述副产物进行脱离和扩散的压力的工序；和使上述气相状态的成膜原料在基板上分解，通过CVD法在基板上沉积Cu，形成Cu膜的工序。
另外，根据本发明，提供存储介质，存储在计算机上运行、用于控制成膜装置的程序，上述程序在执行时，在计算机中控制上述成膜装置，使其执行成膜方法，上述成膜方法包括：在处理容器内收纳基板的工序；在上述处理容器内，以气相状态导入含有Cu配位化合物的成膜原料的工序，其中，成膜中产生的副产物的蒸汽压低于成膜原料的蒸汽压；将上述处理容器内的压力控制为吸附于基板的上述副产物进行脱离和扩散的压力的工序；和使上述气相状态的成膜原料在基板上分解，通过CVD法在基板上沉积Cu，形成Cu膜的工序。
附图说明
图1是表示实施本发明的一个实施方式相关的Cu膜的成膜方法的成膜装置的结构的一个例子的简要截面。
图2是表示适用了本发明的一个实施方式相关的Cu膜的成膜方法的基板的半导体晶片的结构的一个例子的截面图。
图3是用于说明发生由副产物引起的吸附抑制的状态的示意图。
图4是用于说明本发明的一个实施方式相关的Cu膜的成膜方法中的腔室内的状态的示意图。
图5是表示对图2的结构的半导体晶片形成CVD-Cu膜作为配线材料的状态的截面图。
图6是表示对图2的结构的半导体晶片形成CVD-Cu膜作为镀Cu的晶种膜的状态的截面图。
图7是表示对图5结构的半导体晶片进行了CMP的状态的截面图。
图8是表示对图6结构的半导体晶片实施了镀Cu的状态的截面图。
图9是表示对图8结构的半导体晶片进行了CMP的状态的截面图。
图10是表示适用了本发明的一个实施方式相关的Cu膜的成膜方法的基板的半导体晶片的结构的另一个例子的截面图。
图11是表示作为成膜原料使用Cu(hfac)TMVS，使腔室内的压力变化而形成CVD-Cu膜时的Cu的初期核的状态的扫描型显微镜(SEM)照片。
具体实施方式
以下，参照附图，说明本发明的实施方式。
<用于实施本发明的成膜方法的成膜装置的构成>
图1是表示实施本发明的一个实施方式相关的Cu膜的成膜方法的成膜装置的结构的一个例子的简要截面。
该成膜装置100，具有气密性的略为圆筒状的腔室1，在其中用于水平支持作为被处理基板的半导体晶片W的基座2以被设置在其中央下部的圆筒状的支持构件3支持的状态配置。该基座2由AlN等的陶瓷构成。另外，在基座2中埋设有加热器5，在该加热器5连接有加热器电源6。另一方面，在基座2的上面附近设置有热电偶7，热电偶7的信号向加热器控制器8传递。这样，加热器控制器8根据热电偶7的信号，给加热器电源6发送指令，控制加热器5从而将晶片W控制在规定的温度。
在腔室1的顶壁1a，形成有圆形的孔1b，嵌入喷淋头10使其从孔向腔室1内突出。喷淋头10用于向腔室1内排出由下述气体供给装置30供给的成膜用的气体，在其上部具有导入作为成膜原料的Cu配位化合物、例如作为1价的β二酮配位化合物的六氟乙酰丙酮-三甲基乙烯基硅烷铜(Cu(hfac)TMVS)的第1导入通路11，和向腔室1内导入稀释气体的第2导入通路12，其中，热分解生成的副产物的蒸汽压低于成膜原料的蒸汽压。作为该稀释气体，例如使用Ar气体或H2气体。
在喷淋头10的内部在上下2级设置空间13、14。在上侧的空间13连接有第1导入通路11，第1气体排出通路15从该空间13延伸至喷淋头10的底面。在下侧的空间14连接有第2导入通路12，从该空间14第2气体排出通路16延伸至喷淋头10的底面。即，喷淋头10从排出通路15和16分别独立排出作为成膜原料的Cu配位化合物和稀释气体。
在腔室1的底壁，设置有向下方突出的排气室21。在排气室21的侧面连接有排气管22，该排气管22连接有具有真空泵和压力控制阀的排气装置23。因此能够通过该排气装置23运转将腔室1内减压至规定的真空度。另外，通过压力计24检测出腔室1内的压力，基于该检测值控制排气装置23的压力控制阀的开度，控制腔室1内的压力。在本实施方式中，控制为吸附于作为被处理基板的晶片W的表面的副产物进行脱离和扩散的压力。
在腔室1的侧壁，设置有用于在晶片搬运室(没有图示)之间进行晶片W的搬入搬出的搬出搬入口25，和开关该搬出搬入口25的闸阀G。另外，在腔室1的壁部设置有加热器26，能够在成膜处理时控制腔室1的内壁的温度。
气体供给装置30具有储藏作为成膜原料的热分解产生的副产物的蒸汽压低于其蒸汽压的Cu配位化合物、例如液体状的1价β-二酮配位化合物的Cu(hfac)TMVS的成膜原料槽31。作为构成成膜原料的Cu配位化合物，能够使用Cu(hfac)MHY、Cu(hfac)ATMS、Cu(hfac)DMDVS、Cu(hfac)TMOVS、Cu(hfac)COD等其它的1价的β-二酮配位化合物。使用的1价Cu配位化合物在常温为固体时，能够以溶解于溶剂的状态储藏在成膜原料槽31中。
在成膜原料槽31，插入有用于从上方供给He气体等的加压气体的加压气体配管32，加压气体配管32上安装有阀33。另外，在成膜原料槽31内的成膜原料，原料送出配管34从上方插入，在该原料配管34的另一端连接有气化器37。在原料送出配管34安装有阀35和液体质量流量控制器36。然后，通过经由加压气体配管32向成膜原料槽31内导入加压气体，成膜原料槽31内的Cu配位化合物、例如Cu(hfac)TMVS直接以液体向气化器37供给。此时的液体供给量通过液体质量流量控制器36控制。在气化器37连接有供给作为载体气体的Ar或H2等的载体气体配管38。在载体气体配管38上设置有质量流量控制器39和隔着质量流量控制器39的2个阀40。另外，在气化器37连接有向喷淋头10供给被气化的Cu配位化合物的成膜原料气体供给配管41。在成膜原料气体供给配管41安装有阀42，其另一端连接喷淋头10的第1导入通路11。然后，在气化器37气化的Cu配位化合物被载持于载体气体而向成膜原料气体供给配管41送出，从第1导入通路11供给到喷淋头10内。在气化器37、成膜原料气体供给配管41和直至载体气体配管的下游侧的阀40的部分，设置有用于防止成膜原料气体冷凝的加热器43。由加热器电源(没有图示)对加热器43供电，通过控制器(没有图示)进行温度控制。
在喷淋头10的第2导入通路12，连接有供给稀释气体的稀释气体供给配管44。在该稀释气体供给配管44安装有阀45。然后，通过稀释气体供给配管44从第2导入通路12向喷淋头10内供给作为稀释气体的Ar气体或H2气体。
成膜装置100具有控制部50，通过该控制部50进行各构成部的控制，例如加热器电源6、排气装置23(压力控制阀、真空泵)、质量流量控制器36、39、阀33、35、40、42、45等的控制和经过加热器控制器8的基座2的温度控制等。该控制部50具有具备微处理器(电子计算机)的过程控制器51、用户界面52和存储部53。在过程控制器51，成膜装置100的各构成部被电连通而受到控制。用户界面52连接于过程控制器51，其包括操作员为了管理成膜装置100而进行指令的输入操作等的键盘或触摸屏和使成膜装置100的运行状况可视化显示的显示器等。存储部53也连接于过程控制器51，该存储部53中收纳有用于通过过程控制器51的控制而实现在成膜装置100上运行的各种处理的控制程序、用于对应处理条件在成膜装置100的各构成部上运行规定的处理的控制程序，即处理方案、或各种数据库等。处理方案存储在存储部53中的存储介质(没有图示)中。存储介质可以是硬盘等的固定设置的存储介质，也可以是CDROM、DVD、闪存等的可移动性的存储介质。另外，也可以从其它装置，例如通过专用电路适当传送方案。
这样，根据需要，根据来自用户界面52的指示等，从存储部53调出规定的处理方案，在过程控制器51执行，由此可以在过程控制器51的控制下，在成膜装置100进行所需的处理。
<本发明的实施方式相关的Cu膜的成膜方法>
接着，说明使用如上结构的成膜装置的本实施方式的Cu膜的成膜方法。
这里，以作为成膜中发生的副产物的蒸汽压低于其蒸汽压的成膜原料使用Cu(hfac)TMVS的情况为例进行说明。
另外，这里，在通过CVD法形成的Ru膜(CVD-Ru膜)上通过CVD法形成Cu膜(CVD-Cu膜)。例如，如图2所示，在隔着CVD-Ru膜102形成有下层的Cu配线层101的下层的配线绝缘层103上，隔着顶盖(cap)绝缘膜104形成层间绝缘膜105，在其上隔着硬掩膜层106形成上层的配线绝缘层107，形成贯通硬掩膜层106、层间绝缘膜105、端盖绝缘膜104、到达下层的Cu配线层101的导通孔108，在上层配线绝缘层107形成有作为配线槽的沟109，进一步在导通孔108和沟109的内壁和上层的配线绝缘层107上形成作为阻挡层(防扩散层)的CVD-Ru膜110，对这样的晶片W形成CVD-Cu膜。
CVD-Ru膜优选使用Ru3(CO)12作为成膜原料而形成的膜。由此，由于可以得到高纯度的CVD-Ru，能够形成清洁且牢固的Cu和Ru的界面。作为形成CVD-Ru膜的成膜装置，除了使其对在常温是固体的Ru3(CO)12进行加热而供给所产生的蒸汽之外，能够使用与图1的装置相同结构的装置。
在Cu膜的成膜时，首先，打开闸阀G，通过没有图示的搬运装置向腔室1内导入上述构成的晶片W，载置于基座2上。然后，通过排气装置23对腔室1进行排气，使腔室1内的压力为1.33～266.6Pa(10mTorr～2Torr)，通过加热器5对基座2加热至150～200℃，经过载体气体配管38、气化器37、成膜原料气体配管41、喷淋头10向腔室内部1内以100～1500mL/min(sccm)的流量供给载体气体，再以0～1500mL/min(sccm)的流量通过稀释气体供给配管44、喷淋头10向腔室1内导入稀释气体，进行稳定化。
进行规定时间稳定化而条件稳定时，在供给载体气体和稀释气体的状态下，以50～70℃的气化器37使液态的Cu(hfac)TMVS液化而导入腔室1内，开始Cu膜的成膜。此时的流量，以液体计为100～500mg/min左右。
成膜原料Cu(hfac)TMVS在利用基座2的加热器5加热的被处理基板晶片W上通过以下的(1)式所示的反应分解，在Ru膜上沉积Cu，形成Cu膜。
2Cu(hfac)TMVS→Cu+Cu(hfac)2+2TMVS      (1)
然而，成膜原料Cu(hfac)TMVS在气相中也一部分分解，生成Cu(hfac)2。由于Cu(hfac)2的蒸汽压低于成膜原料Cu(hfac)TMVS的蒸汽压，因此容易吸附，如图3所示，在CVD-Ru膜110的表面，有时作为副产物的Cu(hfac)2比作为成膜原料的Cu(hfac)TMVS更大量吸附。
这样，若Cu(hfac)2吸附于CVD-Ru膜110的表面，则Ru膜表面由于被毒化而引起化学活性降低，发生Cu(hfac)TMVS的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。其结果，Cu的初期核密度降低，Cu膜的表面形状恶化(粗表面形状化)，发生Cu膜的品质降低，并且Cu膜和Ru膜的附着性降低。
因此，本实施方式中，通过控制腔室1内的压力，消除由副产物Cu(hfac)2的吸附造成的问题。即，副产物的吸附和脱离与腔室1内的压力相关，压力越大副产物越容易吸附，压力越小扩散系数越大且副产物越容易脱离，因此，降低腔室1内的压力，控制为吸附于基底CVD-Ru膜的Cu(hfac)2的脱离和扩散进行的压力。如该实施方式，在副产物为Cu(hfac)2、基底膜为CVD-Ru膜时，在20Pa(0.15Torr)以下，Cu(hfac)2的脱离和扩散充分进行。
由此，如图4所示，即使Cu(hfac)2暂时吸附于CVD-Ru膜110，Cu(hfac)2也可以快速从CVD-Ru膜110脱离，被排气，因此可以抑制由Cu(hfac)2吸附于CVD-Ru膜110造成的Cu(hfac)TMVS的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。因此，能够在CVD-Ru膜110上以高附着性形成平滑且高品质的CVD-Cu膜。此外，20Pa(0.15Torr)是临界条件，若超过20Pa(0.15Torr)，则发生由Cu(hfac)2造成的Cu(hfac)TMVS的吸附抑制，导致Cu的初期核密度下降。
这样操作形成的CVD-Cu膜能够作为配线材料使用，也能够作为镀Cu的晶种层使用。在作为配线材料使用CVD-Cu膜时，如图5所示，进行CVD-Cu膜111的成膜直到将导通孔108和沟109全部埋住，配线和插头均由CVD-Cu膜111形成。另外，在作为镀Cu的晶种膜使用CVD-Cu膜时，如图6所示，在CVD-Ru膜110的表面形成薄层CVD-Cu膜111。
然后，这样操作而形成Cu膜之后，进行清扫工序。在清扫工序中，停止Cu(hfac)TMVS的供给后，将排气装置23的真空泵设为切断状态，将载体气体作为清扫气体向腔室1内流入而对腔室1内进行清扫。此时，从尽量迅速地对腔室1内进行清扫的观点出发，优选断续地进行载体气体的供给。
清扫工序结束后，打开闸阀G，通过没有图示的搬运装置，经过搬出搬入口25搬出晶片W。由此，结束1枚晶片W的一系列工序。
如图5所示，配线和插头均由CVD-Cu膜111形成时，之后，进行CMP(化学机械研磨)除去多余的Cu部分，如图7所示，使配线绝缘膜107和CVD-Cu膜111形成一个平面。另外，如图6在作为镀Cu的晶种膜形成薄层CVD-Cu膜111时，之后，如图8所示，形成镀Cu层112，形成配线和插头，由该状态进行CMP(化学机械研磨)除去多余的Cu部分，如图9所示，使配线绝缘膜107和镀Cu层112在一个面上。
此外，在上述例中，列举了作为阻挡层(防扩散层)使用CVD-Ru膜110的单层的例子，但如图10所示，也可以是上层的CVD-Ru膜110和作为下层的高熔点材料膜113的叠层结构。此时，作为下层，能够使用Ta、TaN、Ti、W、TiN、WN、氧化锰等中的任一种。
根据本实施方式，由于能够抑制副产物向基板上的Ru膜的吸附，因此能够抑制Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。因此，能够在CVD-Ru膜上以高附着性形成平滑且高品质的CVD-Cu膜。
<实施例>
然后，对本发明的实施例与比较例比较，同时进行说明。
这里，在Si基板上形成厚度100nm的SiO2膜，在其上形成由通过溅射法形成的厚度2nm的Ti膜和厚度2nm的CVD-Ru膜构成的阻挡层，将其作为基板使用，作为成膜原料使用Cu(hfac)TMVS，使用图1所示的装置形成Cu膜。作为成膜原料使用Cu(hfac)TMVS，以250mL/min的流量供给，并且作为载体气体以400mL/min(sccm)的流量供给的H2气体，使基座温度为240℃，使腔室1内的压力变化为4.0Pa(0.03Torr)、6.65Pa(0.05Torr)、13.3Pa(0.1Torr)、20.0Pa(0.15Torr)、40.0Pa(0.3Torr)、66.5Pa(0.5Torr)、266Pa(2Torr)，形成Cu膜。在图11的10万倍的扫描型显微镜(SEM)照片中表示此时的以各压力形成Cu膜的初期核的状态。如图11所示，在腔室1内的压力20.0Pa(0.15Torr)以下时，确认了Cu的初期核密集，核密度高。另一方面，可知若超过20.0Pa(0.15Torr)则Cu的初期核变得稀疏，核密度变低。由该结果确认了：根据本发明，通过将腔室1内的压力控制为吸附于基底表面的副产物进行脱离和扩散的压力，能够提高Cu膜成膜时的核密度。
<本发明的其它应用>
此外，本发明不限于上述实施方式，能够有各种变形。例如，在上述实施方式中，示例了作为热分解产生的副产物的蒸汽压低于其蒸气压的Cu配位化合物使用了Cu(hfac)TMVS的情况，但并不局限于此。另外，示例了作为成膜的基底使用CVD-Ru膜的情况，但并不局限于此。
另外，在上述实施方式中，对液体状的Cu配位化合物加压而向气化器供给，在气化器使其气化，但并不局限于此，例如也可以用通过鼓泡等使其气化而供给等其它方法使其气化。
此外，对成膜装置也不限于上述实施方式，例如能够使用设置有用于促进成膜原料气体的分解的形成等离子体的单元的装置等的各种装置。
另外，被处理基板的结构并不限于图2、图10的结构。另外，虽然说明了作为被处理基板使用半导体晶片的情况，但并不局限于此，也可以使用平板显示器(FPD)基板等的其它基板。

Claims (16)

1.一种Cu膜的成膜方法，其特征在于，包括：
在处理容器内收纳基板的工序；
在所述处理容器内，以气相状态导入含有Cu配位化合物的成膜原料的工序，其中，成膜中产生的副产物的蒸汽压低于成膜原料的蒸汽压；
将所述处理容器内的压力控制为吸附于基板上的所述副产物进行脱离和扩散的压力的工序；和
使所述气相状态的成膜原料在基板上分解，通过CVD法在基板上沉积Cu，形成Cu膜的工序。
2.如权利要求1所述的Cu膜的成膜方法，其特征在于：
作为所述基板，使用在表面具有通过CVD法成膜得到的Ru膜的基板，在该Ru膜上形成Cu膜。
3.如权利要求2所述的Cu膜的成膜方法，其特征在于：
所述Ru膜是使用Ru3(CO)12作为成膜原料形成的膜。
4.如权利要求2所述的Cu膜的成膜方法，其特征在于：
所述Ru膜作为防扩散膜的全部或一部分使用。
5.如权利要求4所述的Cu膜的成膜方法，其特征在于：
所述防扩散膜中，作为所述Ru膜的下层，具有高熔点材料膜。
6.如权利要求5所述的Cu膜的成膜方法，其特征在于：
所述高熔点材料膜由选自Ta、TaN、Ti、W、TiN、WN和氧化锰中的至少一种构成。
7.如权利要求1所述的Cu膜的成膜方法，其特征在于：
所述Cu配位化合物是1价的β-二酮配位化合物。
8.如权利要求7所述的Cu膜的成膜方法，其特征在于：
所述Cu配位化合物是六氟乙酰丙酮-三甲基乙烯基硅烷铜(Cu(hfac)TMVS)，所述副产物是六氟乙酰丙酮铜(Cu(hfac)2)。
9.如权利要求8所述的Cu膜的成膜方法，其特征在于：
作为所述基板，使用在表面具有通过CVD法成膜得到的Ru膜的基板，使所述处理容器内的压力为20Pa(0.15Torr)以下，在所述Ru膜上形成Cu膜。
10.如权利要求9所述的Cu膜的成膜方法，其特征在于：
所述Ru膜是使用Ru3(CO)12作为成膜原料形成的膜。
11.如权利要求9所述的Cu膜的成膜方法，其特征在于：
所述Ru膜作为防扩散膜的全部或一部分使用。
12.如权利要求11所述的Cu膜的成膜方法，其特征在于：
所述防扩散膜中，作为所述Ru膜的下层，具有高熔点材料膜。
13.如权利要求12所述的Cu膜的成膜方法，其特征在于：
所述高熔点材料膜由选自Ta、TaN、Ti、W、TiN、WN和氧化锰中的至少一种构成。
14.如权利要求1所述的Cu膜的成膜方法，其特征在于：
作为配线材料使用所得到的Cu膜。
15.如权利要求1所述的Cu膜的成膜方法，其特征在于：
作为镀Cu的晶种膜使用所得到的Cu膜。
16.一种存储介质，存储在计算机上运行、用于控制成膜装置的程序，其特征在于：
所述程序在执行时，在计算机中控制所述成膜装置，使其执行成膜方法，所述成膜方法包括：
在处理容器内收纳基板的工序；
在所述处理容器内，以气相状态导入含有Cu配位化合物的成膜原料的工序，其中，成膜中产生的副产物的蒸汽压低于成膜原料的蒸汽压；
将所述处理容器内的压力控制为吸附于基板上的所述副产物进行脱离和扩散的压力的工序；和
使所述气相状态的成膜原料在基板上分解，通过CVD法在基板上沉积Cu，形成Cu膜的工序。
CN2010800082139A 2009-02-17 2010-01-28 Cu膜的成膜方法和存储介质 Pending CN102317499A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009034069A JP2010189693A (ja) 2009-02-17 2009-02-17 Ｃｕ膜の成膜方法および記憶媒体
JP2009-034069 2009-02-17
PCT/JP2010/051120 WO2010095497A1 (ja) 2009-02-17 2010-01-28 Ｃｕ膜の成膜方法および記憶媒体

Publications (1)

Publication Number Publication Date
CN102317499A true CN102317499A (zh) 2012-01-11

Family

ID=42633783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800082139A Pending CN102317499A (zh) 2009-02-17 2010-01-28 Cu膜的成膜方法和存储介质

Country Status (5)

Country Link
US (1) US8697572B2 (zh)
JP (1) JP2010189693A (zh)
KR (1) KR20110120947A (zh)
CN (1) CN102317499A (zh)
WO (1) WO2010095497A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347482A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6836959B2 (ja) * 2017-05-16 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置、処理システム、及び、多孔質膜をエッチングする方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037730A1 (en) * 1999-03-11 2003-02-27 Tokyo Electron Limited Processing system, evacuating system for processing system, low-pressure CVD system, and evacuating system and trapping device for low-pressure CVD system
CN101016638A (zh) * 2006-01-17 2007-08-15 国际商业机器公司 用于在非铜可镀层上直接电镀铜的方法
US20080020934A1 (en) * 2005-03-23 2008-01-24 Tokyo Electron Limited Substrate treatment method and film forming method, film forming apparatus, and computer program
CN101164161A (zh) * 2005-03-31 2008-04-16 东京毅力科创株式会社 低电阻率钌层的低温化学气相沉积

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP4439030B2 (ja) 1999-04-01 2010-03-24 東京エレクトロン株式会社 気化器、処理装置、処理方法、及び半導体チップの製造方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037730A1 (en) * 1999-03-11 2003-02-27 Tokyo Electron Limited Processing system, evacuating system for processing system, low-pressure CVD system, and evacuating system and trapping device for low-pressure CVD system
US20080020934A1 (en) * 2005-03-23 2008-01-24 Tokyo Electron Limited Substrate treatment method and film forming method, film forming apparatus, and computer program
CN101164161A (zh) * 2005-03-31 2008-04-16 东京毅力科创株式会社 低电阻率钌层的低温化学气相沉积
CN101016638A (zh) * 2006-01-17 2007-08-15 国际商业机器公司 用于在非铜可镀层上直接电镀铜的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEUNG-YUN LEE ET AL.: "Effects of the Partial Pressure of Copper (1) Hexafluoroacetylacetonate Trimethylvinylsilane on the Chemical Vapor Deposition of Copper", 《JPN.J.APPL.PHYS.》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347482A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104347482B (zh) * 2013-08-02 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US8697572B2 (en) 2014-04-15
US20120028462A1 (en) 2012-02-02
JP2010189693A (ja) 2010-09-02
WO2010095497A1 (ja) 2010-08-26
KR20110120947A (ko) 2011-11-04

Similar Documents

Publication Publication Date Title
CN101715602B (zh) 成膜方法和成膜装置
KR101214704B1 (ko) 성막 방법 및 처리 시스템
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
TW589684B (en) Method for depositing refractory metal layers employing sequential deposition techniques
CN101558476B (zh) 互连结构和制造嵌入结构的方法
KR20170017963A (ko) 텅스텐 막의 성막 방법
CN102395705A (zh) 成膜装置和成膜方法
JP2008520834A (ja) 金属カルボニル前駆体から金属層を堆積する方法
CN102804351A (zh) 阻挡层、成膜方法以及处理系统
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
CN102365715A (zh) 金属硅化物膜的形成方法
CN101490818B (zh) 半导体装置的制造方法以及半导体装置的制造装置
CN101802255A (zh) 成膜装置和成膜方法
US20130143402A1 (en) Method of forming Cu thin film
CN100523287C (zh) 成膜装置和成膜方法
CN102317499A (zh) Cu膜的成膜方法和存储介质
CN102341525A (zh) Cu膜的成膜方法和存储介质
CN101484609B (zh) 成膜方法和成膜装置
CN102348831A (zh) Cu膜的成膜方法及存储介质
JP2023542919A (ja) 堅牢なアッシング可能ハードマスク
CN102348830A (zh) Cu膜的成膜方法和存储介质
JP2011171559A (ja) マンガン含有低誘電率膜及びその製造方法、半導体装置の製造方法並びに成膜装置
US20230257409A1 (en) Method of selectively forming cobalt metal layer by using cobalt compound, and method of fabricating semiconductor device by using cobalt compound
CN101910459A (zh) 成膜方法及成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111