CN102365715A - 金属硅化物膜的形成方法 - Google Patents

金属硅化物膜的形成方法 Download PDF

Info

Publication number
CN102365715A
CN102365715A CN2010800142854A CN201080014285A CN102365715A CN 102365715 A CN102365715 A CN 102365715A CN 2010800142854 A CN2010800142854 A CN 2010800142854A CN 201080014285 A CN201080014285 A CN 201080014285A CN 102365715 A CN102365715 A CN 102365715A
Authority
CN
China
Prior art keywords
film
annealing
metal
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800142854A
Other languages
English (en)
Inventor
铃木干夫
西森崇
汤浅秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102365715A publication Critical patent/CN102365715A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种金属硅化物膜的形成方法，具有：准备在表面具有硅部分的基板的工序(步骤1)，通过使用含氮金属化合物作为成膜原料的CVD在硅部分的表面形成金属膜的工序(步骤2)，及其后，对基板在氢气氛下实施退火，通过金属膜与硅部分的反应而形成金属硅化物的工序(步骤3)。

Description

金属硅化物膜的形成方法
技术领域
本发明涉及通过化学蒸镀法(CVD)形成金属膜后进行退火而形成金属硅化物(silicide)膜的金属硅化物膜的形成方法。
背景技术
近来，对半导体器件要求进一步的运行高速和低耗电，例如，为了实现MOS型半导体的源极和漏极接触部、栅电极的低电阻，通过自对准硅化物(salicide)工艺来进行硅化物的形成。作为这种硅化物，硅的消耗量少、可实现低电阻的镍硅化物(NiSi)备受注目。
在NiSi膜的形成中，多用如下方法：在硅(Si)基板或多晶硅膜上通过溅射等的物理蒸镀法(PVD)形成镍(Ni)膜后，在非活性气体中退火，使之反应的方法(例如特开平9-153616号公报)。
然而，伴随着半导体器件的微细化，PVD有台阶覆盖不良这样的缺点，已在研究通过台阶覆盖良好的CVD形成Ni膜的方法(例如国际公开第2007/116982号)。
发明内容
作为用CVD形成Ni膜时的成膜原料(前体)，存在镍脒化物这样的含氮(N)有机金属材料，但使用含N的前体形成Ni膜时，在N被吸收入到膜中而形成Ni膜时，还同时形成镍氮化物(NixN)，即使其后进行退火也难以形成硅化物。因此，用PVD形成Ni膜后、用以不含N的例如Ni(PF3)4为原料的CVD形成Ni膜后，通过数十秒的退火就能制成硅化物，与此相对，使用含N的前体形成Ni膜时，存在需要数十分钟的退火这样的问题。
在使用含N的化合物形成其他金属的硅化物时也同样存在这种问题。
因此，本发明的目的在于提供一种金属硅化物膜的形成方法，其在使以含氮金属化合物为成膜原料而形成的金属膜退火、与底材的硅部分反应从而形成金属硅化物膜时，能够短时间内形成金属硅化物膜。
根据本发明的一个观点，提供一种金属硅化物膜的形成方法，其具有：准备在表面具有硅部分的基板；通过使用含氮金属化合物作为成膜原料的CVD而在上述基板的上述硅部分的表面形成由构成上述金属化合物的金属形成的金属膜；及其后，对上述基板在氢气氛下实施退火，通过上述金属膜与上述硅部分的反应而形成金属硅化物。
另外，根据本发明的其他的观点，提供一种存储介质，其存储有在计算机上运行的、用于控制硅化物膜形成装置的程序，上述程序在执行时使计算机控制上述硅化物膜的形成装置以进行如下的金属硅化物膜的形成方法，所述金属硅化物膜的形成方法具有：准备在表面具有硅部分的基板；通过使用含氮金属化合物作为成膜原料的CVD而在上述基板的上述硅部分的表面，形成由构成上述金属化合物的金属形成的金属膜；及其后，对上述基板在氢气氛下实施退火，通过上述金属膜与上述硅部分的反应形成金属硅化物。
附图说明
[图1]表示本发明一个实施方式的硅化物膜的形成方法的流程图。
[图2]表示用于实施本发明一个实施方式的硅化物膜的形成方法的硅化物膜形成装置的一例的示意图。
[图3]表示装载于图2的硅化物膜形成装置的成膜单元的截面图。
[图4]表示装载于图2的硅化物膜形成装置的退火装置的截面图。
[图5]表示使用Ni(II)(tBu-AMD)2作为成膜原料在SiO2晶片上形成的Ni膜的X射线衍射(XRD)的测定结果、膜厚以及电阻率的值的图。
[图6A]表示使用Ni(II)(tBu-AMD)2作为成膜原料在SiO2晶片上形成Ni膜后进行了NH3退火的情况下的退火后的膜的X射线衍射(XRD)结果以及膜的电阻率的值的图。
[图6B]表示使用Ni(II)(tBu-AMD)2作为成膜原料在SiO2晶片上形成Ni膜后进行了H2退火的情况下的退火后的膜的X射线衍射(XRD)结果以及膜的电阻率的值的图。
[图7A]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后进行了NH3退火的情况下的退火后的膜的X射线衍射(XRD)结果以及膜的电阻率的值的图。
[图7B]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后进行了H2退火的情况下的退火后的膜的X射线衍射(XRD)结果以及膜的电阻率的值的图。
[图8A]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后在450℃下进行了H2退火、NH3退火、Ar退火的情况下的退火后的膜的X射线衍射(XRD)结果的图。
[图8B]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后在500℃下进行了H2退火、NH3退火、Ar退火的情况下的退火后的膜的X射线衍射(XRD)结果的图。
[图8C]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后在550℃下进行了H2退火、NH3退火、Ar退火的情况下的退火后的膜的X射线衍射(XRD)结果的图。
[图9]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后在450℃、500℃、550℃下进行了H2退火、NH3退火、Ar退火的情况下的截面的SEM照片。
[图10]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后在450℃、500℃、550℃下进行了H2退火、NH3退火、Ar退火的情况下的截面的SEM照片。
[图11]表示使用Ni(II)(tBu-AMD)2作为成膜原料在Si晶片上形成Ni膜后进行了H2退火、NH3退火、Ar退火的情况下的退火温度与电阻率值的关系的图。
[图12]汇总表示退火气体、退火温度、电阻值、从SEM照片求出的膜厚以及电阻率值的图。
[图13A]表示成膜原样(as depo)的Ni膜的XPS分析结果的图。
[图13B]表示在450℃下的H2退火后的Ni膜的XPS分析结果的图。
[图13C]表示在450℃下的Ar退火后的Ni膜的XPS分析结果的图。
[图14A]表示成膜原样的Ni膜的XPS分析结果的图。
[图14B]表示在550℃下的H2退火后的Ni膜的XPS分析结果的图。
[图14C]表示在550℃下的Ar退火后的Ni膜的XPS分析结果的图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
本实施方式中，对形成作为金属硅化物的镍硅化物的情况进行说明。图1是表示本发明一个实施方式的金属硅化物膜的形成方法的流程图。
如图1所示，首先，准备在表面具有硅部分的半导体晶片(以下简称为晶片)(步骤1)。当在源极和漏极上形成镍硅化物膜的情况下硅部分为硅基板，当形成作为栅电极的镍硅化物的情况下硅部分为多晶硅膜。
其次，使用由含氮(N)的Ni化合物形成的成膜原料(前体)在晶片表面通过CVD形成Ni膜(步骤2)。作为成膜原料使用的含N的Ni化合物，可以使用镍脒化物。作为镍脒化物可以举出Ni(II)N、N′-二-叔丁基脒化物(Ni(II)(tBu-AMD)2)、Ni(II)N、N′-二-异丙基脒化物(Ni(II)(iPr-AMD)2)、Ni(II)N、N′-二-乙基脒化物(Ni(II)(Et-AMD)2)、Ni(II)N、N′-二-甲基脒化物(Ni(II)(Me-AMD)2)等。
使用作为成膜原料的镍脒化物而通过CVD形成Ni膜时，与成膜原料一起供给作为还原气体的单独的NH3气或NH3气+H2气，将晶片加热至优选为120～280℃，在晶片表面发生反应，形成Ni膜。此时的CVD可以是热CVD，也可以是等离子体CVD。此时，由于使用作为成膜原料的含N的Ni化合物，所以在Ni膜中残留有来源于成膜原料的N，生成镍氮化物(NixN)。
形成Ni膜后，对晶片在氢气(H2气)氛下进行用于硅化的退火处理(步骤3)。如此，在H2气氛下进行退火，从而利用进入到膜中的H迅速除去Ni膜中的N、其他杂质，促进晶片的硅部分的Si与其上的Ni膜的Ni的反应。所以，能够迅速形成镍硅化物(NiSi)膜。该H2气氛下的退火处理的温度优选为450～550℃的范围。
其次，对用于实施上述实施方式的镍硅化物膜的形成方法的装置的一例进行说明。图2是表示用于实施本发明一个实施方式的金属硅化物膜的形成方法的装置的一例的示意图。该硅化物膜形成装置是可将CVD-Ni膜的成膜和氢气氛下的退火处理不破坏真空地在原位(in-situ)连续实施的多腔型。
该硅化物膜形成装置具备保持真空的成膜单元1以及退火处理单元2，这些单元1、2与保持真空的搬运室5介由闸阀G连接。另外，搬运室5与负荷闭锁室6、7介由闸阀G连接。在负荷闭锁室6、7的与搬运室5相反侧连接有大气气氛的搬入搬出室8，在搬入搬出室8的与负荷闭锁室6、7的连接部分相反侧设有安装可容纳晶片W的搬运器C的3个搬运器安装口9、10、11。
搬运室5内设有对成膜单元1、退火处理单元2、负荷闭锁室6、7进行晶片W的搬入搬出的搬运装置12。该搬运装置12被设置于搬运室5的大致中央处，在可旋转以及伸缩的旋转·伸缩部13的前端具有支撑半导体晶片W的2个支撑臂14a、14b，这2个支撑臂14a、14b以彼此朝向相反方向的方式被安装在旋转·伸缩部13上。
搬入搬出室8内设置有对搬运器C进行晶片W的搬入搬出以及对负荷闭锁室6、7进行晶片W的搬入搬出的搬运装置16。该搬运装置16具有多关节臂构造，变得可沿着搬运器C的排列方向在导轨18上移动，在其前端的支撑臂17上载有晶片W进行该搬运。
该硅化物膜形成装置具有控制各构成部的控制部20。该控制部20具有具备微处理器(计算机)的工艺控制器21、用户界面22和存储部23。使工艺控制器21成为与镍硅化物膜形成装置的各构成部电连接而进行控制的构成。用户界面22与工艺控制器21连接，由操作员为了管理硅化物膜形成装置的各构成部而进行命令的输入操作等的键盘、将硅化物膜形成装置的各构成部的工作状况直观表示的显示器等形成。存储部23也与工艺控制器21连接，该存储部23中存有用于使硅化物膜形成装置中执行的各种处理通过工艺控制器21的控制而实现的控制程序、用于根据处理条件使硅化物膜形成装置的各构成部执行规定的处理的控制程序，即处理处方、各种数据库等。处理处方被存储于存储部23中的存储介质(未图示)。存储介质可以是硬盘等固定设置的装置，也可以是CDROM、DVD、闪存等的移动性装置。另外，也可以使处方从其他的装置例如介由专用线路适宜传送。
并且，根据需要，利用来自用户界面22的指示等从存储部23调出规定的处理处方而使工艺控制器21执行，从而在工艺控制器21的控制下在硅化物膜形成装置中进行所希望的处理。
如图3的概要截面图所示，成膜单元1具有气密地构成的大致圆筒状的腔31，在其中用于将被处理基板即晶片W水平支撑的基座(サセプタ)32以被从后述的排气室的底部到达其中央下部的圆筒状的支撑部件33所支撑的状态被配置。该基座32由AlN等的陶瓷形成。此外，基座32中埋入有加热器35，该加热器35与加热器电源36连接。另一方面，基座32的上面附近设有热电偶37，热电偶37的信号会被传送于加热器控制器38。然后，加热器控制器38会根据热电偶37的信号对加热器电源36发送指令，控制加热器35的加热，使晶片W控制在规定的温度。在基座32内部的加热器35的上方埋设有高频电力施加用的电极57。高频电源59介由匹配器58与该电极57连接，可根据需要对电极57施加高频电力而生成等离子体，实施等离子体CVD。应予说明，基座32上相对于基座32的表面可突没地设有3个晶片升降销(未图示)，其在搬运晶片W时成为从基座32的表面突出的状态。
在腔31的顶壁31a形成有圆形的孔31b，从该孔向腔31内以突出的方式嵌入有喷头40。喷头40用于将从后述的气体供给机构60供给的成膜用气体向腔31内喷出，在其上部具有导入作为成膜原料气体的含N的Ni化合物，例如Ni(II)N、N′-二-叔丁基脒化物(Ni(II)(tBu-AMD)2)这样的镍脒化物的第1导入通路41、和向腔31内导入作为还原气体的NH3气或NH3气+H2气的第2导入通路42。
在喷头40的内部，空间43、44被设成上下2段。上侧的空间43与第1导入通路41相连，第1气体喷出通路45从该空间43延伸到喷头40的底面。下侧的空间44与第2导入通路42相连，第2气体喷出通路46从该空间44延伸到喷头40的底面。即，喷头40会将作为成膜原料的Ni化合物气体和还原气体分别独立地从喷出通路45和46喷出。
在腔31的底壁设有朝向下方突出的排气室51。排气室51的侧面与排气管52连接，该排气管52与具有真空泵、压力控制阀等的排气装置53连接。然后，通过使该排气装置53工作而能使腔31内成为规定的减压状态。
在腔31的侧壁设有用于与晶片搬运室5之间进行晶片W的搬入搬出的搬入搬出口55、和开闭该搬入搬出口55的闸阀G。并且，在腔31的壁部设有加热器56，成膜处理时能够控制腔31的内壁的温度。
气体供给机构60具有将含N的Ni化合物，例如镍脒化物Ni(II)N、N′-二-叔丁基脒化物(Ni(II)(tBu-AMD)2)作为成膜原料进行贮存的成膜原料罐61。在成膜原料罐61的周围设有加热器61a，能将罐61内的成膜原料加热至适当的温度。
成膜原料罐61中以浸渍到成膜原料中的方式插入有用于从上方供给发泡气体Ar气的发泡配管62。发泡配管62与Ar气供给源63连接，此外，插装有作为流量控制器的质量流量控制器64以及其前后的阀65。此外，在成膜原料罐61内从上方插入有原料气体送出配管66，该原料气体送出配管66的另一端与喷头40的第1导入通路41连接。原料气体送出配管66上插装有阀67。此外，原料气体送出配管66上设有用于防止成膜原料气体的凝缩的加热器68。然后，作为发泡气体的Ar气被供给到成膜原料，从而在成膜原料罐61内成膜原料因发泡而气化，所生成的成膜原料气体介由原料气体送出配管66以及第1导入管41被供给到喷头40内。
应予说明，发泡配管62和原料气体送出配管66之间通过旁路配管78进行连接，该配管78上插装有阀79。发泡配管62以及原料气体送出配管66中的配管78连接部分的下游侧分别插装有阀65a、67a。然后，关闭阀65a、67a，打开阀79，从而能将来自Ar气供给源63的氩气经过发泡配管62、旁路配管78、原料气体送出配管66，作为吹扫气体等向腔31内供给。
喷头40的第2导入通路42与供给还原气体的还原气体供给配管70连接，还原气体供给配管70上设有阀71。该还原气体供给配管70分支成分支配管70a、70b，分支配管70a与NH3气供给源72连接，分支配管70b与H2气供给源73连接。此外，分支配管70a上插装有作为流量控制器的质量流量控制器74以及其前后的阀75，分支管70b上插装有作为流量控制器的质量流量控制器76以及其前后的阀77。另外，根据需要对电极57施加高频电力而实施等离子体CVD时，虽未图示但优选在还原气体供给配管70上进一步增设分支配管，该分支配管上插设质量流量控制器以及其前后的阀，设置等离子体点火用的Ar气供给源。
如图4的概要截面图所示，退火处理单元2具有气密地构成的大致圆筒状的腔91，在其中的底部配置有用于将被处理基板即晶片W水平支撑的基座92。该基座92由AlN等的陶瓷形成，在其内部埋入有加热器95，该加热器95与加热器电源96连接。另一方面，在基座92的上面附近设有热电偶97，热电偶97的信号向加热器控制器98传送。然后，加热器控制器98根据热电偶97的信号向加热器电源96发送指令，会控制加热器95的加热而使晶片W控制成规定的温度。应予说明，基座92上以相对于基座92的表面可突没地设有3个晶片升降销(未图示)，在搬运晶片W时成为从基座92的表面突出的状态。
在腔91的侧壁上部设有气体导入部101，气体导入部101介由配管102与H2气供给源103连接。配管102上插装有作为流量控制器的质量流量控制器104以及其前后的阀105。此外，虽未图示，但为了进行用于后述的实验的各种退火(NH3退火、Ar退火)，可将配管102分支成多个，在各个分支通路上设有插设有质量流量控制器及在其前后的阀的NH3气供给源、Ar气供给源。
腔91的底部与排气管106连接，该排气管106与具有真空泵、压力控制阀等的排气装置107连接。然后通过使该排气装置107工作而能使腔91内成为规定的减压状态。在腔91的侧壁设有用于与晶片搬运室5之间进行晶片W的搬入搬出的搬入搬出口108、和开闭该搬入搬出口108的闸阀G。
如上构成的硅化物膜形成装置中，通过搬入搬出室8的搬运装置16从搬运器C取出表面具有硅部分的晶片W，搬运到负荷闭锁室6、7中的任一个。接着，对晶片W被搬运到的负荷闭锁室进行真空排气后，通过搬运室5的搬运装置12取出该晶片W，首先搬运到成膜单元1，在晶片W上以含N的Ni化合物作为成膜原料形成CVD-Ni膜。其后，将形成Ni膜的晶片W通过搬运装置12搬运到退火处理单元2，在此进行氢气氛下的退火处理。由此，在晶片W表面的硅部分上形成镍硅化物(NiSi)膜。然后，将形成了镍硅化物(NiSi)膜后的晶片W通过搬运装置12从退火处理单元2取出，搬运到负荷闭锁室6、7中的任一个，将其中变成大气氛后，通过搬运装置16取出该晶片W，收纳到搬运器C。
在成膜单元1中进行成膜处理时，首先，打开闸阀G，通过搬运装置12将在表面具有硅部分的晶片W介由搬入搬出口55搬入到腔31内，载置于基座32上。接着，在利用加热器35使基座32加热到120～280℃的状态下，通过排气装置53对腔31内进行排气而使腔31内的压力成为40～1330Pa(0.3～10Torr)。该状态下，对成膜原料罐61内贮存的作为成膜原料的含N的Ni化合物、例如镍脒化物Ni(II)N、N′-二-叔丁基脒化物(Ni(II)(tBu-AMD)2)，供给作为发泡气体的Ar气，使该作为成膜原料的Ni化合物通过发泡进行气化，介由原料气体送出配管66、第1导入通路41、喷头40向腔31内供给。此外，将作为还原气体的NH3气从NH3气供给源72介由分支配管70a、还原气体供给配管70、第2导入通路42、喷头40向腔31内供给。作为还原气体，也可以与NH3气同时从H2气供给源73介由分支配管70b将H2气向还原气体供给配管70供给。
如此地，Ni化合物气体和还原气体向腔31内供给，从而在通过基座32被加热的晶片W的表面Ni化合物气体与还原气体反应，通过热CVD在晶片W上形成Ni膜。此时，也可根据需要，从高频电源59对基座32内的电极57施加高频电力，通过等离子体CVD形成Ni膜。
应予说明，此时的Ar气的流量优选为50～500mL/min(sccm)左右，还原气体(NH3或NH3+H2)的流量优选为200～4700mL/min左右。
如此地形成Ni膜后，将Ar气的供给从原料罐侧切换到旁路配管78侧，对腔31内进行吹扫，其后，打开闸阀G将成膜后的晶片W通过搬运装置12介由搬入搬出口55搬出。
在退火处理单元2中进行退火处理时，首先，打开闸阀，通过搬运装置12，将形成Ni膜后的晶片W介由搬入搬出口108搬入腔91内，载置于基座92上。接着，通过排气装置107对腔91内进行排气而使腔91内的压力成为133～665Pa(1～5Torr)后，从H2气供给源103介由配管102以及气体导入部件101向腔91内导入H2气，使腔91内成为H2气氛。该状态下，通过加热器95将基座92加热到优选为450～550℃，对晶片W进行退火处理。通过该H2气氛下的退火处理，晶片W表面的硅部分与Ni膜反应，形成镍硅化物(NiSi)膜。
本实施方式中，由于作为成膜原料使用了镍脒化物这样的含N的Ni化合物，所以在成膜原样状态的Ni膜中残留N，膜中形成镍氮化物(NixN)。此外，Ni膜中还残留其他的O等的杂质。该状态下即使如同以往在非活性气体气氛下进行退火处理，使形成于膜中的镍氮化物的Ni与N的键切断进而从膜中除去N，或除去其他的杂质均花费时间，妨碍Ni与Si间的相互扩散(反应)，镍硅化物(NiSi)的生成显著地发生延迟。
与此相对，如本实施方式，在氢气氛下进行退火处理时，进入到Ni膜中的氢成为原子状，而该原子状的氢具有使Ni膜中的N、杂质迅速向膜外释放的功能。因此，即使在使用作为成膜原料的含N的Ni化合物形成在膜中残留有镍氮化物(NixN)和其他的杂质的Ni膜的情况下，也能通过成膜后进行氢气氛下的退火处理而迅速除去Ni膜中的N、杂质，促进晶片的硅部分的Si与其上的Ni膜的Ni的反应。由此，能够迅速地生成镍硅化物(NiSi)。并且，如此形成Ni膜后，不破坏真空地在原位进行H2退火，所以能够进一步降低膜中的O等杂质。
其次，对达成本发明的经过及表示本发明产生的效果的实验结果进行说明。
准备了在300mm的硅基板上形成有100nm的th-SiO2膜(热氧化膜)的晶片(SiO2晶片)、以及将硅基板的表面用稀氟酸清洗的晶片(Si晶片)。然后，首先对SiO2晶片使用图2所示的成膜单元进行了Ni膜的成膜。Ni膜的成膜中，作为成膜原料使用Ni(II)N、N′-二-叔丁基脒化物(Ni(II)(tBu-AMD)2)，作为还原气体使用了NH3气。然后将作为成膜原料向腔31供给Ni(II)N、N′-二-叔丁基脒化物(Ni(II)(tBu-AMD)2)在将其贮存于成膜原料罐61内，将成膜原料的温度通过加热器61a维持在95℃，以100mL/min(sccm供给Ar气进行发泡这样的条件下进行固定，使来自NH3气供给源72的NH3气的流量、成膜温度以及成膜时间改变，形成Ni膜。即，设为如下的3个条件：NH3气流量：1100mL/min(sccm)、晶片温度：200℃、成膜时间：150sec的条件；NH3气流量：1100mL/min(sccm)、晶片温度：160℃、成膜时间：180sec的条件；NH3气流量：400mL/min(sccm)、晶片温度：160℃、成膜时间：300sec的条件。腔31内的压力均为665Pa(5Torr)。
将使用SiO2晶片在各条件下成膜的Ni膜的X射线衍射(XRD)的测定结果、膜厚以及电阻率的值示于图5。纵轴是将衍射线的强度以任意单位(a.u)表示，横轴是表示衍射线的角度，以不使各图重叠的方式在上下方向上错开地绘制。由图5的XRD图谱可知，除了Ni的峰以外还出现了Ni3N的峰，确认到Ni膜中生成有镍氮化物，未能得到纯Ni膜。
其次，对上述SiO2晶片以及Si晶片，在NH3气流量400mL/min(sccm)、晶片温度160℃、成膜时间600sec，其他与上述相同的条件下，形成Ni膜后进行了退火处理。作为退火气体使用了NH3气(NH3退火)和H2气(H2退火)，退火温度设为450℃、500℃、550℃这3种。应予说明，气体流量为3000mL/min(sccm)、腔内压力为400Pa(3Torr)、退火时间为180sec。
退火处理后，通过X射线衍射(XRD)进行了结晶的解析。此外，对退火处理后的膜的片电阻也进行了测定。为了进行比较，对成膜原样(as depo)的X射线衍射(XRD)以及片电阻也进行了测定。
图6A、图6B表示SiO2晶片的结果，图6A为NH3退火、图6B为H2退火。如这些图所示，SiO2晶片上的Ni膜未因退火而形成硅化物，但所有气氛下因退火Ni3N的峰均消失。并且，实施了退火处理后所有气氛、所有温度中，与as depo相比Ni的峰均增大，但H2退火时Ni峰变得更大。认为这表示H2退火的杂质的除去效果高。
图7A、图7B表示Si晶片的结果，图7A为NH3退火、图7B为H2退火。如这些图所示，确认到了NH3退火时未出现镍硅化物(NiSi)的峰，但H2气退火时出现了镍硅化物(NiSi)的峰。镍硅化物(NiSi)的峰的高度即使在退火温度变化为450℃、500℃、550℃时也基本相等。并且，通过进行H2退火而片电阻显著下降。
由以上可推测出，作为在退火处理时供给的气体，NH3气和H2虽然同样为还原性气体，但H2气比NH3气的杂质除去效果高，其结果，相对于NH3退火时镍硅化物(NiSi)的生成发生延迟，H2退火时将迅速形成低电阻的镍硅化物(NiSi)。
其次，对Si晶片，在作为原料气体以上述条件供给Ni(II)(tBu-AMD)2)，作为还原气体以400mL/min(sccm)供给NH3气，腔内压力为665Pa(5Torr)、晶片温度为160℃的条件下，以膜厚20nm为目标形成Ni膜，其后，进行了退火处理。作为退火气体使用Ar气(Ar退火)、NH3气(NH3退火)、H2气(H2退火)，退火温度设为450℃、500℃、550℃这3种。应予说明，气体流量为3000mL/min(sccm)、腔内压力为400Pa(3Torr)、退火时间为180sec。
退火处理后通过X射线衍射(XRD)进行了结晶解析。此外，拍摄截面和表面的扫描电子显微镜(SEM)照片，观察了它们的状态。进而，对退火处理后的膜的电阻率、片电阻也进行了测定。为了进行比较，还对成膜原样(as depo)进行利用X射线衍射(XRD)的结晶解析、利用SEM照片的截面以及表面状态的观察、以及电阻率、片电阻的测定。
图8A～图8C表示各退火处理后的X射线衍射(XRD)的结果，图8A是退火温度为450℃、图8B是退火温度为500℃、图8C是退火温度为550℃。如这些图所示，确认到了在所有温度下只有在H2退火时形成镍硅化物(NiSi)，在Ar退火、NH3退火时不形成镍硅化物(NiSi)。
图9以及图10是表示各退火气体以及各退火温度中的截面的SEM照片以及表面的SEM照片的图。从图9的截面的SEM照片可看出，在所有的温度下只有H2退火时所形成的膜的厚度变厚。此外，在550℃下的Ar退火时，观察到了认为是二硅化物的三角形的结晶。并且，从图10的表面的SEM照片可看出，H2退火时所有的温度下表面状态均良好，但在NH3退火以及Ar退火时在表面发生Ni膜的凝聚，随着温度变高该倾向变得显著，550℃下观察到了多个不存在Ni膜的区域。
图11是表示利用各气体的退火中的退火温度与膜的电阻率的关系的图。如该图所示，H2退火时在所有的温度下均稳定地形成镍硅化物，所以与温度无关地稳定地呈低电阻率值，但在NH3退火、Ar退火时虽然低于成膜原样，但因退火温度的上升而电阻率值急剧上升。推测这是起因于上述Ni膜的凝聚。
图12综合表示了退火气体、退火温度、片电阻值、从SEM照片求出的膜厚以及电阻率值，可知H2退火时电阻值低，膜厚变厚。从这也证明了通过H2退火形成镍硅化物(NiSi)。
其次，对成膜原样、H2退火(450℃、550℃)后、Ar退火(450℃、550℃)后的膜的组成以及膜中杂质通过X射线光电子能谱(XPS)进行了分析。应予说明，退火时的各气体流量为3000mL/min(sccm)，腔内压力为400Pa(3Torr)，退火时间为180sec。其结果示于图13A～图13C、图14A～图14C。图13A是表示成膜原样的Ni膜的XPS分析结果的图，图13B是表示450℃下的H2退火后的Ni膜的XPS分析结果的图、图13C是表示450℃下的Ar退火后的Ni膜的XPS分析结果的图。此外，图14A是表示成膜原样的Ni膜的XPS分析结果的图，图14B是表示在550℃下的H2退火后的Ni膜的XPS分析结果的图，图14C是表示在550℃下的Ar退火后的Ni膜的XPS分析结果的图。
首先，可看出在成膜原样的状态下Ni膜中存在10％左右的N，在Ni膜表面O多。与此相对，H2退火后的膜中450℃以及550℃下均形成有镍硅化物(NiSi)膜，膜中的N为检测限以下(基本不存在)，Ni-Si界面上不存在O。450℃下Ar退火后的膜，仍保持为Ni膜，未形成镍硅化物(NiSi)膜。膜中的N为检测限以下，但Ni-Si界面上残留有O。550℃下Ar退火后的膜，由于Ni的凝聚而暴露出基板的Si，所以看起来好像Ni膜中混入了Si，但未形成镍硅化物(NiSi)。并且，如同450℃的情况，膜中的N为检测限以下，但Ni-Si界面上残留有O。
从此可推测出，Ar退火时虽然能一定程度上将Ni膜中的N以及其他的杂质除去，但不充分，除去作为杂质的N、O需要时间，所以Ni膜延迟形成硅化物，在180sec的处理中未形成硅化物，而与此相对，H2退火时，能将作为杂质的N、O迅速地除去，在短时间内形成硅化物。
应予说明，本发明并不受上述实施方式的限定，可以进行各种各样的变形。例如，在上述实施方式中，作为构成成膜原料的含N的Ni化合物例示了Ni(II)(tBu-AMD)2，但并不局限于此，可以为其他的镍脒化物，也可以为镍脒化物以外的含N的Ni化合物、含N的Ni有机金属化合物。
另外，本发明可以适用于使用在自对准硅化物工艺中使用的例如Ti(钛)、Co(钴)等的其他金属的含氮化合物，例如脒化物来形成金属硅化物的情况。
进而，使用在配线、阻挡层中使用的例如Cu(铜)、Ru(钌)、Ta(钽)等的金属的含氮化合物，例如脒化物来形成金属膜时，作为减少膜中的氮的方法可适用本发明。
此外，上述实施方式中，虽然例示了具有Ni膜成膜单元和退火处理单元的、不破坏真空地在原位就能连续实施的多腔型的硅化物形成装置的例子，但并不局限于此，也可以在同一个腔内在原位进行Ni膜的成膜和退火。此外，并不局限于原位，也可以分别单独设置Ni膜成膜装置和退火装置，在非原位(ex-situ)进行退火。
此外，成膜装置以及退火装置的结构也不限于上述实施方式，作为成膜原料的含N金属化合物的供给方法也无需限定为上述实施方式的方法，而是可以应用各种各样的方法。
此外，虽然说明了作为被处理基板使用半导体晶片的情况，但并不局限于此，也可以是平板显示器(FPD)基板等的其他的基板。

Claims (9)

1.一种金属硅化物膜的形成方法，具有：
准备在表面具有硅部分的基板，
通过使用含氮金属化合物作为成膜原料的CVD而在所述基板的所述硅部分的表面形成由构成所述金属化合物的金属形成的金属膜，及
其后，对所述基板在氢气氛下实施退火，通过所述金属膜与所述硅部分的反应而形成金属硅化物。
2.如权利要求1所述的金属硅化物膜的形成方法，其中，构成所述成膜原料的含氮金属化合物为金属脒化物。
3.如权利要求1所述的金属硅化物膜的形成方法，其中，所述金属为镍。
4.如权利要求3所述的金属硅化物膜的形成方法，其中，构成所述成膜原料的含氮镍化合物为镍脒化物。
5.如权利要求3所述的金属硅化物膜的形成方法，其中，所述Ni膜的成膜是在基板温度为120～280℃的范围下进行的。
6.如权利要求3所述的金属硅化物膜的形成方法，其中，所述氢气氛下的退火是在基板温度为450～550℃的范围进行的。
7.如权利要求3所述的金属硅化物膜的形成方法，其中，不破坏真空地在原位进行所述Ni膜的成膜和所述氢气氛下的退火。
8.如权利要求1所述的金属硅化物膜的形成方法，其中，所述基板的硅部分为硅基板或多晶硅膜。
9.一种存储介质，存储有在计算机上运行的、用于控制硅化物膜形成装置的程序，其中，所述程序在执行时使计算机控制所述硅化物膜的形成装置以进行如下的金属硅化物膜的形成方法，所述金属硅化物膜的形成方法具有：准备在表面具有硅部分的基板；通过使用含氮金属化合物作为成膜原料的CVD在所述基板的所述硅部分的表面形成由构成所述金属化合物的金属形成的金属膜；及其后，对所述基板在氢气氛下实施退火，通过所述金属膜与所述硅部分的反应而形成金属硅化物。
CN2010800142854A 2009-09-15 2010-08-20 金属硅化物膜的形成方法 Pending CN102365715A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009213290A JP2011066060A (ja) 2009-09-15 2009-09-15 金属シリサイド膜の形成方法
JP2009-213290 2009-09-15
PCT/JP2010/064071 WO2011033903A1 (ja) 2009-09-15 2010-08-20 金属シリサイド膜の形成方法

Publications (1)

Publication Number Publication Date
CN102365715A true CN102365715A (zh) 2012-02-29

Family

ID=43758516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800142854A Pending CN102365715A (zh) 2009-09-15 2010-08-20 金属硅化物膜的形成方法

Country Status (5)

Country Link
US (1) US20120171863A1 (zh)
JP (1) JP2011066060A (zh)
KR (1) KR101334946B1 (zh)
CN (1) CN102365715A (zh)
WO (1) WO2011033903A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116497231A (zh) * 2023-06-21 2023-07-28 核工业理化工程研究院 一种四（三氟膦）镍制备镍的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
JP5826698B2 (ja) 2011-04-13 2015-12-02 株式会社アルバック Ｎｉ膜の形成方法
JP5934609B2 (ja) * 2012-08-24 2016-06-15 株式会社アルバック 金属膜の成膜方法
JP5917351B2 (ja) 2012-09-20 2016-05-11 東京エレクトロン株式会社 金属膜の成膜方法
WO2015159436A1 (ja) 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法
WO2015159984A1 (ja) 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法
KR102150253B1 (ko) 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
JP6387791B2 (ja) 2014-10-29 2018-09-12 富士電機株式会社 半導体装置の製造方法
US10388533B2 (en) * 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
CN113394090B (zh) * 2021-06-11 2023-01-31 西安微电子技术研究所 一种n型低电阻率的4H-SiC欧姆接触制造方法
US20230115130A1 (en) * 2021-10-13 2023-04-13 Applied Materials, Inc. Methods for preparing metal silicides

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590293A (ja) * 1991-07-19 1993-04-09 Toshiba Corp 半導体装置およびその製造方法
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
WO2006012052A2 (en) * 2004-06-25 2006-02-02 Arkema, Inc. Amidinate ligand containing chemical vapor deposition precursors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150067397A (ko) * 2002-11-15 2015-06-17 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 금속 아미디네이트를 이용한 원자층 증착법
KR100629266B1 (ko) * 2004-08-09 2006-09-29 삼성전자주식회사 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법
KR20060016269A (ko) * 2004-08-17 2006-02-22 삼성전자주식회사 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 금속배선 형성 방법
US7064224B1 (en) * 2005-02-04 2006-06-20 Air Products And Chemicals, Inc. Organometallic complexes and their use as precursors to deposit metal films
JP5046506B2 (ja) * 2005-10-19 2012-10-10 東京エレクトロン株式会社 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
KR100691099B1 (ko) * 2005-12-29 2007-03-12 동부일렉트로닉스 주식회사 반도체 소자의 실리사이드막 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590293A (ja) * 1991-07-19 1993-04-09 Toshiba Corp 半導体装置およびその製造方法
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
WO2006012052A2 (en) * 2004-06-25 2006-02-02 Arkema, Inc. Amidinate ligand containing chemical vapor deposition precursors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116497231A (zh) * 2023-06-21 2023-07-28 核工业理化工程研究院 一种四（三氟膦）镍制备镍的方法
CN116497231B (zh) * 2023-06-21 2024-01-05 核工业理化工程研究院 一种四（三氟膦）镍制备镍的方法

Also Published As

Publication number Publication date
WO2011033903A1 (ja) 2011-03-24
KR20120040746A (ko) 2012-04-27
US20120171863A1 (en) 2012-07-05
KR101334946B1 (ko) 2013-11-29
JP2011066060A (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
CN102365715A (zh) 金属硅化物膜的形成方法
US8053365B2 (en) Methods for forming all tungsten contacts and lines
US8329576B2 (en) Method for improving uniformity and adhesion of low resistivity tungsten film
US8409987B2 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
TWI703620B (zh) 鎢膜之成膜方法及成膜裝置
JP5248797B2 (ja) 薄膜堆積システム内における基板の周辺端部での一酸化炭素中毒を抑制する方法及び装置
TWI443719B (zh) A substrate processing method, a program and a recording medium
KR102361226B1 (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
KR100469127B1 (ko) 반도체 장치의 장벽층 형성방법
CN102405304A (zh) Ni膜的成膜方法
KR20150112863A (ko) 텅스텐 막의 성막 방법
KR20100067065A (ko) 갭필 애플리케이션을 위한 저저항의 텅스텐 필름 증착 방법
JP2009533877A (ja) コバルト含有材料を形成するプロセス
US20120237693A1 (en) In-situ clean process for metal deposition chambers
KR102033391B1 (ko) 금속 규화물들의 선택적 형성
CN101490818B (zh) 半导体装置的制造方法以及半导体装置的制造装置
CN100523287C (zh) 成膜装置和成膜方法
TW201542854A (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
JP6391355B2 (ja) タングステン膜の成膜方法
JP5236197B2 (ja) 成膜方法および成膜装置
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
KR101697076B1 (ko) 금속막의 성막 방법
JP6925976B2 (ja) 熱ｃｖｄ中にリガンドを並行して流すことにより高アスペクト比トレンチを充填するプロセス
CN101611166A (zh) 化学气相生长装置、膜的形成方法及半导体装置的制造方法
JP2007077455A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120229