TWI443719B - A substrate processing method, a program and a recording medium - Google Patents

A substrate processing method, a program and a recording medium Download PDF

Info

Publication number
TWI443719B
TWI443719B TW95138422A TW95138422A TWI443719B TW I443719 B TWI443719 B TW I443719B TW 95138422 A TW95138422 A TW 95138422A TW 95138422 A TW95138422 A TW 95138422A TW I443719 B TWI443719 B TW I443719B
Authority
TW
Taiwan
Prior art keywords
film
substrate
gas
processed
wafer
Prior art date
Application number
TW95138422A
Other languages
English (en)
Other versions
TW200733206A (en
Inventor
Kunihiro Tada
Kensaku Narushima
Satoshi Wakabayashi
Susumu Yamauchi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200733206A publication Critical patent/TW200733206A/zh
Application granted granted Critical
Publication of TWI443719B publication Critical patent/TWI443719B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

基板處理方法、程式及記錄程式之記錄媒體
本發明係例如有關在Si基板和金屬矽化物層等之含有Si表面上進行形成金屬矽化物膜等之合金膜的基板處理的基板處理裝置、基板處理方法、程式、記錄程式之記錄媒體。
在CMOS電晶體等之半導體元件中，具有配線層與基板、配線層與配線層等的接觸構造。具體上例如具有如第30圖所示，與Si基板(Si晶圓)之p/n雜質擴散層(擴散層)10連接的接觸孔20、連接上下之配線層間的通孔30。在此種接觸孔20及通孔30埋入鎢和銅等的金屬，且讓Si基板和配線層電性連接。近年在該金屬埋入前，先將TiN膜或Ti/TiN層積膜等的阻障膜成膜在接觸孔20及通孔30，以形成阻障層22、32。
可是隨著最近半導體元件的高積體化，特別是接觸孔的口徑與深度之比，其深寬比變得極大。因此，在如上述的TiN膜等之阻障層的形成，係採用階梯式覆蓋(Step coverage)良好的CVD(化學式蒸鍍)法。
此外，為了降低與擴散層10的接觸電阻，例如藉由在阻障層22與擴散層10之間介設TiSi(鈦矽化物)等之材料層，來調節阻障層22與擴散層10之界面的功函數，希望依據其功函數差來減低肖特基障壁。
在此種材料層例如TiSi膜12的形成也採用CVD－Ti。例如形成TiSi膜12係使用TiCl4作為原料氣體，並且使用H2氣體等作為還原氣體，以溫度650℃左右加以成膜Ti膜，同時使其一部分與Si基板一起反應，自行整合形成TiSi膜12。
另一方面，在形成此種阻障層等之施行金屬成膜處理時，為了得到良好的接觸電阻，在金屬成膜處理前，先施行除去存在於其金屬膜之基礎層的基礎層表面(例如露出接觸孔之底部的Si表面)之自然氧化膜和在形成接觸孔時被導入的蝕刻殘渣等之異物的處理。
此種異物的除去，可藉由以往利用稀氟酸(HF)等之濕式洗淨處理進行(例如參照日本非專利文獻1)。此外，近年也提案一種使用氫氣與氬氣等來形成感應耦合電漿，以作為除去自然氧化膜的裝置。在此種濕式洗淨處理和形成感應耦合電漿的處理中，在異物除去後，會有Si基板被暴露在大氣中，於Si表面再長成自然氧化膜的問題。
因此，近年也提案一種在將複數個處理室設置在基板處理裝置的處理室，藉由利用感應耦合電漿的濺鍍蝕刻來除去Si基板表面之自然氧化膜等的異物，且依然在真空中來搬送該Si基板，並搬入到別的成膜處理室，連續地實行金屬成膜之方法。
專利文獻1：日本特開2002－124485號公報專利文獻2：日本特開2001－244214號公報
非專利文獻1：T．TerajiandS．Hara，"controlofinterfacestatesatmetal/6H－SiC(0001)interfaces"，Phys．Rev．B70，035312(2004)．
但隨著半導體元件更進一步的微細化，例如上述雜質擴散層10之深度亦變淺，此外接觸孔20的深寬比有更大之傾向。
因此，如上述之以往的異物除去方法中，難以充分清洗露出於接觸孔之底部的Si表面，例如在接觸孔之底部並未除去自然氧化膜會有部分殘留。
此外，使用上述之電漿的清洗方法中，為了充分蝕刻接觸孔之底部，一旦提高對Si基板的偏壓電壓，也會有較淺的擴散層因離子衝撃產生傊傷，接觸孔之開口部的肩部被削除，接觸孔的底部再度附著絕緣物。
像這樣，自然氧化膜等的異物會有一部分殘留在Si基板之Si表面，或者再附著異物，一但就這樣將金屬膜成膜在其上，其異物會妨礙與Si表面的密接接觸。在此狀態下，例如為了使金屬與Si進行矽化反應，一旦提高熱處理溫度，由於金屬與Si表面的反應變得很不均勻，因此形成在其金屬與Si表面之間的金屬矽化物及其基礎層之Si的界面之粗度增大。
進而，如以往，一旦與金屬成膜同時地形成與基礎層之Si的金屬矽化物，矽化反應無法控制，金屬矽化物與其基礎層之Si的界面之粗度更加增大。
如上述，一旦金屬矽化物與其基礎層之Si的界面之粗度增大，就無法在擴散層10內之所希望的位置形成界面，接觸電阻上昇，或者金屬矽化物層(例如TiSi膜12)的一部分會穿透擴散層10，發生接合泄放電流增加，或破壞接合等之問題。
此外，近年在形成接觸孔之前，為了補償淺擴散層的高電阻，採用利用CoSi或NiSi等之金屬矽化物膜來覆蓋擴散層的敷層技術。可是，由於以該些金屬矽化物膜所形成的敷層包含Si，因此一旦暴露在大氣中，就會在其敷層表面生長自然氧化膜。此外，為了得到與Si表面同樣良好的接觸電阻，希望除去露出於接觸孔之底部的敷層之表面上的異物。進而，更希望藉由成膜於該敷層上的金屬與敷層的合金化反應所形成的合金膜(例如Ti－Co膜、Ti－Ni膜等)均勻地合金化。
於是，本發明是有鑑於此種問題所完成的發明，其目的在於提供一種可在被處理基板(例如Si基板)所露出之含有矽表面，形成與基礎層的界面更平坦(flat)且均勻的合金膜，藉此，就能形更低電阻的接觸構造的基板處理裝置等。
為解決上述課題，根據本發明具有的觀點，提供一種基板處理裝置，屬於具有：具備對被處理基板施以預定之處理的複數個處理室；和共通連結於該些之處理室的共通搬送室；和用以搬送被設置在該共通搬送室內之前述被處理基板的搬送機構之真空處理裝置的基板處理裝置，其特徵為：前述複數個處理室包含：除去前述被處理基板所露出之含有矽表面上的異物的異物除去處理室；和對前述被處理基板上供應含有金屬原料氣體，並將金屬膜成膜在已除去前述異物之前述含有矽表面上的金屬膜成膜處理室；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起反應而形成合金膜的合金化處理室。
此時，上述異物除去處理室係藉由：對前述被處理基板上供應激勵氣體，用以使前述含有矽表面上的前述異物與前述激勵氣體的氣體成份進行化學反應而產生生成物的生成物生成處理室；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理室的兩個處理室所構成為佳。上述合金膜係例如為金屬矽化物膜，前述合金化處理室是藉由例如將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起反應，而形成金屬矽化物膜的矽化物形成處理室。此時，上述金屬膜成膜處理室是在不會形成前述金屬膜之矽化物相程度的溫度範圍(例如不滿580℃)來實行前述金屬膜的成膜處理，前述矽化物形成處理室是在形成前述金屬膜之矽化物相程度的溫度範圍(例如580℃以上)來實行前述金屬膜的熱處理的為佳。
為了解決上述課題，根據本發明之別的觀點，提供一種基板處理方法，屬於在被處理基板之含有矽表面上形成合金膜的基板處理裝置之基板處理方法，其特徵為：在前述複數基板處理裝置內連續實行：除去前述被處理基板所露出之含有矽表面上的異物的異物除去處理工程；和對前述被處理基板上供應含有金屬原料氣體，並將金屬膜成膜在已除去前述異物之前述含有矽表面上的金屬膜成膜處理工程；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起反應而形成合金膜的合金化處理工程。
此時，上述異物除去處理工程係連續實行：對前述被處理基板上供應激勵氣體，用以使前述含有矽表面上的前述異物與前述激勵氣體的氣體成份進行化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理工程為佳。再者，上述合金膜係例如為金屬矽化物膜，前述合金化處理工程是藉由例如將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起反應，而形成金屬矽化物膜的矽化物形成處理工程。此時，上述金屬膜成膜處理工程是在不會形成前述金屬膜之矽化物相程度的溫度範圍(例如不滿580℃)來實行前述金屬膜的成膜處理，前述矽化物形成處理工程是在形成前述金屬膜之矽化物相程度的溫度範圍(例如580℃以上)來實行前述金屬膜的熱處理的為佳。
藉由有關此種本發明的裝置或方法，因可在基板處理裝置內於異物除去處理之後，連續實行金屬膜成膜處理、矽化物形成處理，故可防止金屬膜成膜處理前，在被處理基板之含有矽部分重新形成自然氧化膜。因可確實地除去被處理基板所露出之含有矽表面上的異物，且因可防止藉由含有矽表面之異物而阻礙金屬膜之均勻的合金化(例如矽化物化)，故可在含有矽表面上，形成與基礎層之界面為平坦(flat)的金屬矽化物膜。在此形成更低電阻的接觸構造。
此外，上述金屬膜成膜處理，係藉由重覆複數次對前述被處理基板上供應前述含有金屬原料氣體，並於前述含有矽表面上產生前述金屬膜之吸附反應的工程；和供應還原氣體，並還原吸附於前述含有矽表面上之前述金屬膜的工程，來成膜前述金屬膜為佳。藉此，由於在利用異物除去處理而於被處理基板之含有矽表面上沒有異物的狀態下，能連續例如進行ALD－Ti膜成膜處理，因此可藉由該ALD－Ti膜成膜處理一邊控制原子配列一邊堆積Ti膜，而形成更平坦且均勻的膜。進而，將被處理基板進行熱處理，使其在Ti膜與其基礎層的矽之間引起矽化反應，故能以原子準位控制對Ti矽化物膜之含有矽表面的膜厚均勻性。此外，因可藉由ALD－Ti膜硬膜處理，以原子準位自由地控制Ti膜的膜厚，進而，也可自由地控制Ti矽化物膜(鈦矽化物膜)的膜厚。
再者，上述矽化物形成處理室，係將前述金屬膜完全地矽化(矽化物化)為佳。藉此，因並未殘留沒被矽化(矽化物化)的金屬膜，故可形成低電阻的接觸構造。此外，上述含有矽表面，係例如以矽或金屬矽化物所形成。此外，上述金屬，係例如由Ti、Ta、W中選出。
為解決上述課題，根據本發明之別的觀點，提供一種基板處理裝置，屬於具有：具備對被處理基板施以預定之處理的複數個處理室；和共通連結於該些之處理室的共通搬送室；和用以搬送被設置在該共通搬送室內之前述被處理基板的搬送機構之真空處理裝置的基板處理裝置，其特徵為：前述複數個處理室包含：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與前述激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理室；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理室；和對前述被處理基板上供應第1含有金屬原料氣體，並在已除去前述異物的前述含有矽表面上成膜第1金屬膜的第1金屬膜成膜處理室；和藉由將前述被處理基板進行熱處理而使前述第1金屬膜與前述含有矽表面引起矽化反應，來形成第1金屬矽化物膜的第1金屬矽化物形成處理室；和對前述被處理基板上供應第2含有金屬原料氣體，而在前述第1金屬矽化物膜上成膜第2金屬膜的第2金屬膜成膜處理室。
為了解決上述課題，藉由本發明之別的觀點，提供一種基板處理方法，屬於在被處理基板之含有矽表面上形成金屬矽化物膜的基板處理裝置之基板處理方法，其特徵為包含：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與前述激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理工程；和對前述被處理基板上供應第1含有金屬原料氣體，並在已除去前述異物的前述含有矽表面上成膜第1金屬膜的第1金屬膜成膜處理工程；和藉由將前述被處理基板進行熱處理而使前述第1金屬膜與前述含有矽表面引起矽化反應，來形成第1金屬矽化物膜的第1金屬矽化物形成處理工程；和對前述被處理基板上供應第2含有金屬原料氣體，而在前述第1金屬矽化物膜上成膜第2金屬膜的第2金屬膜成膜處理工程。
藉由有關本發明的裝置或方法，因在基板處理裝置內即使有關第2金屬膜成膜處理，被處理基板也不會露出於大氣中，可連續實行，第2金屬膜的密著性也會更為提升，強也會更為提升。
為解決上述課題，根據本發明之別的觀點，提供一種基板處理裝置，屬於具有：具備對被處理基板施以預定之處理的複數個處理室；和共通連結於該些之處理室的共通搬送室；和用以搬送被設置在該共通搬送室內之前述被處理基板的搬送機構之真空處理裝置的基板處理裝置，其特徵為：前述複數個處理室包含：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與前述激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理室；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理室；和對前述被處理基板上供應含有Ti原料氣體，並在已除去前述異物的前述含有矽表面上成膜Ti膜的Ti膜成膜處理室；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含有矽表面引起矽化反應，來形成Ti矽化物膜的Ti矽化物形成處理室。
藉由有關此種本發明的裝置，就可在被處理基板的含有矽表面上，形成與基礎層之界面更平坦(flat)且均勻的Ti矽化物膜，還可在此形成更低電阻的接觸構造。
為解決上述課題，根據本發明之別的觀點，提供一種基板處理裝置，屬於具有：具備對被處理基板施以預定之處理的複數個處理室；和共通連結於該些之處理室的共通搬送室；和用以搬送被設置在該共通搬送室內之前述被處理基板的搬送機構之真空處理裝置的基板處理裝置，其特徵為：前述複數個處理室包含：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與前述激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理室；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理室；和對前述被處理基板上供應含有金屬原料氣體，並在已除去前述異物的前述含有矽表面上成膜金屬膜的金屬膜成膜處理室；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起矽化反應，來形成準安定的矽化物相的金屬矽化物膜的準安定矽化物相形成處理室；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起矽化反應，來形成安定的矽化物相的金屬矽化物膜的定安矽化物相形成處理室。
為解決上述課題，根據本發明之別的觀點，提供一種基板處理裝置，屬於具有：具備對被處理基板施以預定之處理的複數個處理室；和共通連結於該些之處理室的共通搬送室；和用以搬送被設置在該共通搬送室內之前述被處理基板的搬送機構之真空處理裝置的基板處理裝置，其特徵為：前述複數個處理室包含：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與前述激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理室；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理室；和對前述被處理基板上供應含有Ti原料氣體，並在已除去前述異物的前述含有矽表面上成膜Ti膜的Ti膜成膜處理室；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含有矽表面引起矽化反應，來形成C49相的Ti矽化物膜的C49相矽化物形成處理室；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含有矽表面引起矽化反應，來形成C54相的Ti矽化物膜的C54相矽化物形成處理室。
為了解決上述課題，藉由本發明之別的觀點，提供一種基板處理方法，屬於在被處理基板之含有矽表面上形成金屬矽化物膜的基板處理裝置之基板處理方法，其特徵為包含：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理工程；和對前述被處理基板上供應含有金屬原料氣體，並在已除去前述異物的前述含有矽表面上成膜金屬膜的金屬膜成膜處理工程；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起矽化反應，來形成準安定的矽化物相的金屬矽化物膜的準安定矽化物相形成處理工程；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起矽化反應，來形成安定的矽化物相的金屬矽化物膜的定安矽化物相形成處理工程。
藉由有關此種本發明的裝置或方法，就可形成具有所希望之矽化物相(例如C49相、C54相)的結晶構造(所希望的電阻率)的金屬矽化物膜(例如鈦矽化物膜)。
為了解決上述課題，藉由本發明之別的觀點，提供一種電腦可讀取之記錄媒體，屬於記憶著在被處理基板之含有矽表面上形成金屬矽化物膜的基板處理裝置之實行基板處理方法的程式之記錄媒體，其特徵為：在電腦記錄著用以在前述基板處理裝置內連續實行以下步驟之程式：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理步驟；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理步驟；和對前述被處理基板上供應含有金屬原料氣體，並在已除去前述異物的前述含有矽表面上成膜金屬膜的金屬膜成膜處理步驟；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起矽化反應，來形成金屬矽化物膜的矽化物形成處理步驟。
為解決上述課題，藉由本發之別的觀點，提供一種程式，屬於在被處理基板之含有矽表面上形成金屬矽化物膜的基板處理裝置之實行基板處理方法的程式，其特徵為：在電腦使前述基板處理裝置內連續實行以下步驟：對前述被處理基板上供應激勵氣體，用以使前述被處理基板所露出之含有矽表面上的異物與激勵氣體的氣體成份引起化學反應而產生生成物的生成物生成處理步驟；和將前述被處理基板進行熱處理而用以昇華除去前述含有矽表面上之前述生成物的生成物除去處理步驟；和對前述被處理基板上供應含有金屬原料氣體，並在已除去前述異物的前述含有矽表面上成膜金屬膜的金屬膜成膜處理步驟；和藉由將前述被處理基板進行熱處理而使前述金屬膜與前述含有矽表面引起矽化反應，來形成金屬矽化物膜的矽化物形成處理步驟。
因藉由此種本發明，就能藉由連續實行異物除去處理(生成物生成處理，生成物除去處理)、和金屬膜成膜處理、和矽化物形成處理，在確實除去被處理基板之所露出的含有矽表面上之異物的狀態，進行金屬膜之成膜與矽化物之形成，故可在含有矽表面上形成與基礎層之界面更平坦且均勻的金屬矽化物膜。
再者，上述基板處理裝置係具備複數個前述真空處理裝置，透過通道部而分別連結前述各真空處理裝置所構成亦可。此外，在本詳細說明書中的合金，也包含：使已成膜的金屬(例如Ti)與其基礎層(例如矽)一起反應而形成的矽化物(矽化物)，以及使已成膜的金屬(例如Ti)與其基礎層的金屬(例如金屬矽化物膜)一起反應而形成的合金(例如Ti－Co、Ti－Ni等)。此外，在本詳細說明書中的異物，包含：例如蝕刻殘渣等的污染、顆粒、自然氧化膜等。
如以上說藉由本發明，就可在被處理基板的含有矽表面上，形成與基礎層之界面更平坦(flat)且均勻的金屬矽化物膜，還可在此形成更低電阻的接觸構造。
 [用以實施發明的最佳形態]
以下邊參照所附圖面，邊針對本發明之最佳實施形態做詳細說明。再者，於本詳細說明書及圖面中，實際上針對具有同一功能構成的構成要素，藉由附上同一符號，以省略重覆說明。
(有關第1實施形態之基板處理裝置的構成例)首先，邊參照圖面邊說明有關本發明之第1實施形態的基板處理裝置之構成例。第1圖是表示有關本實施形態的基板處理裝置之一例的概略構成圖。如第1圖所示，基板處理裝置100係連結具備連接著複數個處理室的共通搬送室的複數個真空處理裝置(例如第1真空處理裝置與第2真空處理裝置)而成。
第1真空處理裝置係具備第1共通搬送室102。第1共通搬送室102係構成略多角形(例如不規則七角形)。此外，在第1共通搬送室102內具有保持晶圓W的兩個拾取部118A、118B，並設有可屈伸及廻旋的第1搬送機構118。在第1共通搬送室102的周圍，係分別透過閘閥106A~106D而連結有構成可真空吸引的複數個(例如四個)處理室104A~104D。具備第1共通搬送室102與連結於此的處理室(處理室104A~104D)的真空處理裝置，係構成第1真空處理裝置之一例。
在各處理室104A~104D，係設有載置被處理基板例如半導體晶圓(以下亦簡稱「晶圓」。)W的載置台105A~105D。各處理室104A~104D係可分別對載置在載置台105A~105D的晶圓W，施行預定的處理。
另一方面，第2真空處理裝置係具備第2共通搬送室120。第2共通搬送室120係與第1共通搬送室102同樣地構成略多角形(例如不規則七角形)。在第2共通搬送室120的兩個邊，係分別透過閘閥106E、106F而連結有各處理室104E、104F。再者，具備第2共通搬送室120與連結於此的處理室(處理室104E、104F)的真空處理裝置，係構成第2真空處理裝置之一例。
在第1共通搬送室102與第2共通搬送室120之間，係連結有連通各共通搬送室102、120，並且暫時保持晶圓W的通道部122。在第1共通搬送室102與第2共通搬送室120之間搬送晶圓之際，將晶圓W暫時保持在通道部122。在第1共通搬送室102與通道部122的接合部設有閘閥126。藉由開閉該閘閥126，就可將各共通搬送室102、120間連通及遮斷。
在上述各處理室104E、104F內，係與其他處理室104A~104D同樣地，分別設有保持晶圓W的載置台105E、105F。此外，在第2共通搬送室120內與第1共通搬送室102同樣地，設置具有兩個拾取部124A、124B之可屈伸及廻旋的第2搬送機構124。第2共通搬送室120的第2搬送機構124是利用與第1共通搬送室102之第1搬送機構118情形同樣的操作，有效率地來搬送晶圓。
在第2共通搬送室120，係透過可真空及引的兩個真空隔絕室108A、108B而連結有略長方形狀的搬入側搬送室110。在真空隔絕室108A、108B與第2共通搬送室120及搬入側搬送室110的連結部，分別介裝有閘閥107A、107B。
在上述搬入側搬送室110係連結有載置可收容複數枚晶圓W之晶圓匣的例如三個導入口112A~112C以及旋轉晶圓W，並以光學式求得該偏心量而進行定位的定位器114。
在搬入側搬送室110內，係具有保持晶圓W的兩個拾取部116A、116B，並設有構成可屈伸、廻旋、昇降及直線移動的搬入側搬送機構116。在基板處理裝置100係連接有控制部200，形成藉由該控制部200來控制基板處理裝置100的各部。
再者，第2共通搬送室120與兩個真空隔絕室內的任一方，例如與真空隔絕室108A的連結部之搬送口109A，係作為專用於將晶圓W搬入到第2共通搬送室120內的搬入口使用，與另一方之真空隔絕室108B的連結部之搬送口109B，係作為專用於將晶圓W從第2共通搬送室120往外搬出的搬出口使用。
(晶圓處理的具體例)其次，針對藉由有關上述之第1實施形態的基板處理裝置100所實行的晶圓處理(基板處理方法)做說明。基板處理裝置100係針對例如具有如第2圖所示的膜構造之Si晶圓(Si基板)160，進行處理。Si晶圓160，係在裸基板162上形成層間絕緣膜164，且藉由蝕刻形成接觸孔165，使Si表面163露出於接觸孔165的底部。
在此，係舉例在如第2圖所示的Si表面163上形成Ti矽化物膜(鈦矽化物膜)的情形。第3A圖~第3D圖是說明有關第1實施形態之晶圓處理的工程圖，第4A圖~第4C圖是分別放大第3A圖~第3C圖所示之各工程的接觸孔之底部(A部)的膜構造的模式圖。第5A圖、第5B圖係作為第4A圖~第4C圖的比較例，放大在露出Si晶圓160之裸基板172的Si表面，再度附著有自然氧化膜等之異物173的狀態下，予以成膜Ti膜，同時形成Ti矽化物膜之情形的接觸孔之底部的膜構造的模式圖。第5A圖是Ti矽化物膜形成前的狀態，對應於第4A圖。第5B圖是Ti矽化物膜形成後的狀態，對應於第4C圖。
有關第1實施形態的基板處理裝置100，係搬入如第2圖所示的Si晶圓160，連續實行以下所示的處理。即，如第3A圖所示，先進行除去Si表面163上之異物(例如蝕刻殘渣等之污染、顆粒、自然氧化膜等)的異物除去處理。藉此，例如接觸孔的底部(第3A圖所示的A部)，係如第4A圖所示，為沒有自然氧化膜等之異物的平坦且均勻的面。
其次，不將Si晶圓露出於大氣中，在基板處理裝置100內連續進行Ti矽化物膜形成處理。進而，在有關第1實施形態的Ti矽化物膜形成處理中，分為Ti膜之成膜(Ti膜成膜處理)與Ti之矽化(Ti矽化物形成處理)的兩階段來實行。即，在Ti矽化物膜形成處理中，如第3B圖所示，先對除去自然氧化膜等之異物的Si表面163上，例如供應TiCl4 等之含有Ti原料氣體，進行予以成膜Ti膜166的Ti膜成膜處理。藉此，例如接觸孔的底部(第3B圖所示的A部)，係如第4B圖所示，予以成膜成與基礎層的界面(在此為裸基板162的Si表面163)為平坦且均勻的Ti膜166。
接著，如第3C圖所示，施行將Si晶圓160進行熱處理使其在Ti膜166與該基礎層(Si)之間引起矽化反應(矽化物化反應)，而在Si晶圓160之Si表面163上形成Ti矽化物膜的Ti矽化物形成處理。藉此，例如接觸孔的底部(第3C圖所示的A部)，係如第4C圖所示，就能成膜成與Si(基礎層)的界面，即與裸基板162的界面161為平坦且均勻的Ti矽化物膜167。此時，由於予以成膜Ti膜166之後產生矽化，故可形成Ti膜166完全矽化的Ti矽化物膜167。
其次，如第3圖(D)所示，進一步施行將TiN膜168成膜在Ti膜166上的TiN膜成膜處理。像這樣，在Si晶圓160之接觸孔165內，形成有Ti膜166及TiN膜168的阻障膜。
可是如果，如習知在基板處理裝置100外進行Si晶圓之Si表面上的異物之除去的話，由於在其Si表面上形成Ti矽化物膜，故在基板處理裝置100內取入Si晶圓時，Si表面會露出於大氣中。因此，例如，如第5A圖所示，在Ti矽化物膜形成前，在Si晶圓所露出的裸基板172表面，會重新產生自然氧化膜等的異物173。
像這樣，在裸基板172表面再度附著有自然氧化膜等之異物173的狀態下，形成Ti矽化物膜的話，Ti膜之均勻的矽化(矽化物化)會因其異物173受到阻害，就會有與Si(基礎層)的界面，即裸基板172與Ti矽化物膜177的界面變粗度大的問題。
進而如果，如習知，予以成膜Ti膜，同時形成Ti矽化物膜的話，Ti膜的矽化反應(矽化物化反應)較易於急遽地進進行Ti膜的矽化反應(矽化物化反應)，Ti矽化物膜177與其基礎層(Si)的界面之粗度變更大。因此，在Ti矽化物膜形成後，如第5B圖所示，Ti矽化物膜177與其基礎層(Si)的界面之粗度增大。
此外，像這樣在Ti膜之矽化(矽化物化)不均勻的狀態下，如困急遽地進行，並無法將所有的Ti膜完全矽化，在Ti矽化物膜177上會有殘留一部分未被矽化的Ti膜之虞。像這樣，如果殘留未被矽化的Ti膜，即造成阻礙接觸之低電阻化的主因。
對此，在第1實施形態中，如上述，在基板處理裝置100內實行異物除去處理之後，並不會將Si晶圓露出於大氣中，會在基板處理裝置100內連續進行Ti矽化物膜形成處理。如第4A圖所示，裸基板162之Si表面163沒有異物，在極平坦且均勻的狀態下，可形成如第4B圖所示的Ti矽化物膜166。進而，Ti矽化物膜形成處理，係分為Ti膜之成膜與Ti之矽化的兩階段來實行。藉此，如第4C圖所示，在Ti矽化物膜形成後，基礎層(Si)即裸基板162與Ti矽化物膜166的界面161可成為極平坦且均勻的狀態。
像這樣，藉由第1實施形態，由於可形成與基礎層(Si)的界面極為平坦且膜厚很薄的Ti矽化物膜，因此可應用於更淺的擴散層之接觸。即，就算應用於較淺的擴散層之接觸，也不會發生其擴散層的底部穿透Ti矽化物膜的一部分而增加接合泄放電流，或者破壞接合等的問題。
而且，藉由第1實施形態，因可將Ti矽化物膜與其基礎層(Si)的界面做成極平坦且均勻，故肖特基障壁會更低。因而，由肖特基障壁的觀點來看，可降低接觸電阻。進而，藉由第1實施形態，因可形成膜厚更薄的Ti矽化物膜，故可自擴散層之表面起在很淺且雜質濃度很濃的位置形成接觸。因而，由擴散層之雜質濃度的觀點來看，可降低接觸電阻。
(異物除去處理)以下，針對上述之各製程處理中，屬於本發明之主要製程處理的異物除去處理、Ti矽化物膜形成處理，做更詳細地說明。首先，針對Ti矽化物膜成膜處理之前工程所進行的異物除去處理做說明。在第1實施形態中，實行不使用水成份且不使用電漿的異物除去處理。該異物除去處理係藉由例如使得包含附著在Si晶圓之自然氧化膜的異物與氣體成份引起化學反應而產生生成物的生成物生成處理；和藉由熱處理除去產生在Si晶圓上之生成物的生成物除去處理的兩階段之處理所構成。
生成物生成處理例如為COR(Chemical Oxide Removal)處理，生成物除去處理例如為PHT(Post Heat Treatment)處理。COR處理是使附著在Si晶圓上的異物例如自然氧化膜等的氧化膜與例如氨(NH)氣體及弗化水素(HF)氣體等之3氣體分子引起化學反應而產生生成物(主要為(NH4 )2 SiF6 )的處理。PHT處理係加熱已施行COR處理的Si晶圓，並藉由COR處理的化學反應使產生在Si晶圓上的生成物氣化(昇華)而從Si晶圓除去的處理。
像這樣，由於COR處理及PHT處理，特別是COR處理，不使用水成份且不使用電漿，就能除去Si晶圓之自然氧化膜等的異物，因此相當於非電漿蝕刻處理及乾式清洗處理(乾燥洗淨處理)。
例如藉由於COR處理及PHT處理中，以氨氣及氟化氫氣作為反應氣體使用，利用以下的化學反應來除去自然氧化膜等之異物。
〔COR處理之化學反應式〕SiO2 ＋4HF → SiF4 ＋2H2 O ↑ SiF4 ＋2NH3 ＋2HF → (NH4 )2 SiF6
〔PHT處理之化學反應式〕(NH4 )2 SiF6 → SiF4 ↑＋2NH3 ↑＋2HF ↑
利用上述之化學反應的COR處理及PHT處理，具有以下之特性。
再者，於PHT處理中，也會產生若干量N2 及H2 。
〔COR處理及PHT處理之特性〕(1)熱氧化膜之選擇比(除去速度)高。具體上，COR處理及PHT處理，係熱氧化膜之選擇比較高，多晶矽之選擇比較低。因而，能更有效率除去以熱氧化膜之SiO2 膜所形成的絕緣膜之表層和具有與SiO2 膜同樣之特性的疑似SiO2 層或矽表層的自然氧化膜及水印。
(2)已除去表層和疑似SiO2 層之絕緣膜的表面之自然氧化膜的成長速度慢。具體上，針對藉由對Si晶圓施行濕式蝕刻處理所露出的Si表面，對於厚度3埃(angstrom)之自然氧化膜的成長時間約為10分鐘，針對藉由對Si晶圓施行COR處理及PHT處理所露出的Si表面，厚度3埃(angstrom)之自然氧化膜的成長時間約為2小時以上。因而，在藉由COR處理及PHT處理的洗淨工程中，並不會產生新水印，更因洗淨工程後之時間經過的自然氧化膜之成長也被抑制，故可提昇半導體元件的可靠性。
(3)於乾燥環境中進行反應。具體上，於COR處理中，反應不使用水。此外，即使經由COR處理產生水分子，由於COR處理是在略真空狀態進行，故在氣體狀態才會產生水分子。因而，因水分子在液體狀態下不會附著在Si晶圓，故在Si晶圓之表面不產生水印等。此外，由於PHT處理是在高溫下進行，因此在Si晶圓之表面不會產生水印等，在Si晶圓所露出的Si表面也沒有分配到OH基。因而，因Si晶圓之表面為鈍化(passivate)，不會變成親水性，故由於Si晶圓之表面也不會吸濕，因此可防止半導體元件之配線可靠性降低。
(4)生成物(錯體)的生成量經過預定時間就會緩和。具體上，只要經過預定時間，那以後即使將水印曝露在氨氣及氟化氫氣的混合氣體中，也不會增加生成物的生成量。此外，生成物的生成量是根據混合氣體的壓力、體積流量比等之混合氣體的參數所決定。因而，能輕易進行水印之除去量的控制。
(5)產生非常少的顆粒。具體上，例如即使對2000枚的Si晶圓實行自然氧化膜的除去，在處理室內和處理室的內壁等也幾乎觀察不到顆粒的附著。因而，在半導體元件並不會發生經由顆粒的配線短路等，就能提昇半導體元件的可靠性。
像這樣，在第1實施形態中，藉由實行不使用水成份且不使用電漿的異物除去處理，其次可針對連續進行的Ti膜成膜處理提昇膜的密著性、強度。此外，由於在有關第1實施形態的異物除去處理中，並未使用電漿，因此就可防止在Ti膜的基礎層，特別是Si晶圓的擴散層表面，受到電漿引起的充電損傷，故可進行沒有損傷的配線加工，就能加以成膜具有良好接觸電阻的膜。
再者，第1實施形態的異物除去處理，也可應用於藉由使用氬電漿的乾式洗淨來進行自然氧化膜除去者。此時，一旦Si基板之擴散層表面因電漿受損，就會有不均勻地非晶質化之虞。因而如果在該狀態下，一旦利用電漿CVD加以成膜Ti膜，同時形成Ti矽化物膜時，Ti矽化物膜的TiSi2 結晶會變得很不均勻。由於像這樣之不均勻狀態的TiSi2 結晶具有比較疏的，因此電阻率較高，並且Ti矽化物膜與基礎層的接觸變得很不均勻，接觸電阻增加。
這點，由於在第1實施形態中，因以不使用電漿的異物除去處理作為前處理來進行，故Si基板之擴散層表面不會因電漿受損，因此可更加提高Ti矽化物膜之TiSi2結晶的均勻性，還能形成更低電阻的接觸構造。
此外，藉由利用COR處理及PHT處理的化學反應過程來控制Si基板的Si表面及界面的原子配列(morphology)，就能防止發生不必要的界面準位與堆積在此的電荷，精密地控制界面電荷。即，可將Ti矽化物膜和具有與該基礎層(Si)之平坦界面的電阻電極，以晶圓面內均勻地製作成。像這樣，因藉由形成平坦且均勻的Ti矽化物膜，就將肖特基障壁成為一定的高度，且形成勻界面，故可防止局部的電流流動，進而能防止使用此種接觸製造的電晶體等於OFF時發生泄放電流。
(Ti矽化物膜形成處理)其次，針對Ti矽化物膜形成處理做說明。第1實施形態的Ti矽化物膜形成處理，係如上述藉由加以成膜Ti膜(第1膜)的Ti膜成膜處理(第1金屬膜成膜處理)；和在該Ti膜與基礎層之間引起矽化反應而形成Ti矽化物的Ti矽化物形成處理(第1金屬膜矽化物形成處理)的兩階段之處理所構成。
首先，針對Ti膜成膜處理做說明。在Ti膜成膜處理中，對在Si晶圓160所露出的Si表面163上，例如供應TiCl4 等之含有Ti原料氣體來成膜Ti膜166。在該Ti膜成膜處理中，只進行Ti膜的成膜，Ti矽化物的形成是藉由接著連續的Ti矽化物形成處理所進行。因此，在有關第1實施形態的Ti膜成膜處理中，將製程溫度設定在Ti膜166與該基礎層(Si)之間不會引起矽化反應的溫度範圍來進行為佳。在此所謂的Ti膜166與該基礎層(Si)之間不會引起矽化反應的溫度範圍，是指不會因Ti膜之矽化反應而形成結晶構造的溫度範圍，具體上是不會形成比Ti膜更安定的矽化物相(例如TiSi2 之準安定的C49相，安定的C54相)的溫度範圍。
在此，針對在Ti膜成膜處理中，不會在如上述的Ti膜與該基礎層(Si)之間引起矽化反應的溫度範圍做說明。在此是根據將Ti膜成膜在Si晶圓之際的Ti膜之成膜速率與Si晶圓之溫度(設定溫度)的關係來研究最佳的溫度範圍。具體上是將Ti膜成膜在Si晶圓之際，一旦在Ti膜與該基礎層(Si)之間引起矽化反應，即利用Ti膜之成膜速率變大。
第6圖是以座標表示將Ti膜成膜在si晶圓之Si表面上之際的成膜速率與晶圓之設定溫度的關係之圖。對Si晶圓供應TiCl4 氣體，並且供應H2 氣體及Ar氣體而使其產生電漿，邊改變Si晶圓的設定溫度邊於每預定時間(2min)進行Ti膜之成膜的實驗，於每個Si晶圓之設定溫度檢測出成膜速率的結果。再者，成膜速率，係根據藉由XRF(螢光分析裝置)所檢測出的膜厚而算出者。
藉由第6圖所示的實驗結果，了解到580℃以上之溫度範圍的成膜速率，與500℃~550℃附近之溫度範圍的成膜速率相比為較大。此乃推測在580℃以上的溫度範圍，引起Ti膜與該基礎層(Si)的矽化反應，形成更安定的矽化物相(例如TiSi2 的C49相、C54相)。因而，如果Si晶圓之設定溫度是未滿580℃的溫度範圍，因不會引起Ti膜與該基礎層(Si)的反應，故不會形成矽化物相(例如TiSi2 的C49相、C54相)。
因而，將製程溫度(在此為Si晶圓的溫度)設定在未滿580℃的溫度範圍，來進行Ti膜成膜處理為佳。例如設定為565℃更好。藉此，就能在與基礎層(Si)之間不會引起矽化反應地來成膜Ti膜。
例如藉由電漿CVD進行加以成膜Ti膜的CVD－Ti膜成膜處理，作為Ti膜成膜處理。該CVD－Ti膜成膜處理，係如第7圖所示，先同時進行作為金屬原料氣體之例如TiCl4 氣體的供應；和作為還原氣體之例如H2 氣體的供應與Ar氣體的供應；和發生電漿來進行加以成膜Ti膜的成膜工程。然後，配合需要，為了在後述之TiN膜成膜處理，提高加以成膜TiN膜之際的密著性，同時期地進行NH3 氣體的供應、Ar氣體的供應、H2 氣體的供應和電漿發生，來進行加以氮化Ti膜之表面的氮化工程。
在第1實施形態中，連CVD－Ti膜成膜處理，都將製程溫度(Si晶圓的溫度)設定在比習知之650℃還低之未滿580℃的溫度範圍來實行。藉此，不會形成Ti膜之矽化物相(例如TiSi2 之C49相，C54相)地來成膜CVD－Ti膜，為了藉由後面連續的Ti矽化物形成處理而使其形成Ti矽化物膜．與習知相比，可形成與基礎層(Si)的界面更平坦且均勻的Ti矽化物膜。
此外，藉由重覆複數次供應TiCl4 氣體而在Si晶圓之Si表面上產生Ti膜之吸附反應(Ti與Si的反應)的吸附工程；和供應還原氣體來還原吸附在含有矽表面上的Ti膜的還原工程，作為Ti膜成膜處理，也可進行使用加以成膜Ti膜的Ti膜成膜處理，例如原子層堆積(ALD：Atolnic Layered Deposition)之手法的ALD－Ti膜成膜處理。此時，也將製程溫度(Si晶圓的溫度)設定在未滿580℃的溫度範圍。
像這樣，藉由分成Ti膜的吸附工程與還原工程而重覆複數次來成膜Ti膜，因膜中的雜質減少，故利用後面連續進行的矽化物形成處理工程之矽化反應就很安定。藉此，與基礎層(Si)的界面就能成膜成更平坦且均勻的Ti膜。
特別是在第1實施形態中，因可藉由利用COR處理及PHT處理的異物除去處理，在Si晶圓之Si表面不會附著自然氧化膜等之異物的狀態下，一邊連續藉由ALD－Ti膜成膜處理來控制原子配列，一邊堆積Ti膜，故可形成更平坦且均勻的膜。進而，因將此進行熱處理而使其引起矽化反應，來形成Ti矽化物膜，故能以原子準位來控制對Ti矽化物膜之基礎層(Si)的膜厚均勻性。此外，因藉由ALD－Ti膜成膜處理，就能以原子準位自由地控制Ti膜的膜厚，故進而也可自由地控制Ti矽化物膜的膜厚。
於第8圖表示此種ALD－Ti膜成膜處理的具體例。在第8圖所示的製程處理中，先藉由短時間供應TiCl4 氣體使其吸附反應之後，重覆複數次進行Ar氣體的供應、H2 氣體的供應和電漿生成而還原的工程，來進行加以成膜Ti膜的成膜工程。此時，也在其後配合需要，進行同時期施行NH3 氣體的供應、Ar氣體的供應、H2 氣體的供應和電漿發生的氮化工程。
此外，於第9圖表示ALD－Ti膜成膜處理的其他例。在第9圖所示的製程處理中，藉由同時期施行TiCl4 氣體的供應、H2 氣體的供應、Ar氣體的供應和電漿生成，邊分解(resolution)TiCl4 氣體邊使其吸附反應之後，重覆複數次供應H2 氣體的供應所熱還原的工程，來進行加以成膜Ti膜的成膜工程。此時，也在其後配合需要，進行同時期施行NH3 氣體的供應、Ar氣體的供應、H2 氣體的供應和電漿發生的氮化工程。
進而，於第10圖表示ALD－Ti膜成膜處理的另一其他例。在第10圖所示的製程處理中，藉由同時期施行TiCl4 氣體的供應、H2 氣體的供應、Ar氣體的供應和電漿生成，邊分解(resolution)TiCl4 氣體邊使其吸附反應之後，重覆複數次同時期進行H2 氣體的供應、Ar氣體的供應和電漿發生所電漿還原的工程，來進行加以成膜Ti膜的成膜工程。此時，也在其後配合需要，進行同時期施行NH3 氣體的供應、Ar氣體的供應、H2 氣體的供應和電漿發生的氮化工程。
再者，作為Ti膜成膜處理，除上述外，也可以設定在比上述580℃更低溫的400℃~450℃，藉由電漿CVD來實行加以成膜Ti膜的SFD(Sequential Flow Deposition)－Ti膜成膜處理。SFD－Ti膜成膜處理，係例如如第11圖所示，藉由先同時期進行TiCl4 氣體的供應、Ar氣體的供應、H2 氣體的供應和電漿發生，重覆複數次停止TiCl4 氣體之供應的工程，來進行加以成膜Ti膜的成膜工程。此時，也在其後配合需要，進行同時期施行NH3 氣體的供應、Ar氣體的供應、H2 氣體的供應和電漿發生的氮化工程。
其次，針對Ti膜成膜處理之後，連續所進行的Ti矽化物形成處理(回火處理)做說明。在Ti矽化物形成處理中，藉由將Si晶圓進行熱處理，引起Ti膜與該基礎層(Si)的矽化反應，形成Ti膜的矽化物相(例如TiSi2 的C49相、C54相)。藉此，形成有Ti矽化物膜167。因此，在有關第1實施形態的Ti矽化物膜形成處理中，將製程溫度設定在Ti膜166與該基礎層(Si)引起矽化反應的溫度範圍來進行為佳。在此所謂的Ti膜166與該基礎層(Si)引起矽化反應的溫度範圍，是指因引起Ti膜之矽化反應而形成有Ti矽化物之結晶構造的溫度範圍，具體上是形成比Ti膜更安定的矽化物相(例如TiSi2 之準安定的C49相，安定的C54相)的溫度範圍。
在此，針對在Ti矽化物形成處理中，引起如上述的Ti膜與該基礎層(Si)之矽化反應的溫度範圍做說明。藉由第6圖所示的實驗結果，已針對在晶圓之設定溫度為580℃以上的溫度範圍，在Ti膜與基礎層(Si)之間引起矽化反應而形成有Ti膜之矽化物相做說明。在此，進而在580℃以上的溫度範圍中，針對用以形成更安定的矽化物相(例如TiSi2 之準安定的C49相，安定的C54相)的最佳溫度範圍，根據第12圖所示的實驗結果來研究。
第12圖是以座標表示將Si晶圓之Si表面上之Ti膜加以熱處理時的晶圓之設定溫度與Ti矽化物(例如TiSi2 )之電阻率及該電阻率之晶圓面內均勻性之關係的圖。藉由第12圖所示的電阻率之座標，了解到晶圓的設定溫度愈高，Ti矽化物的結晶構造就會變化(相轉變)而成為低電阻。此外，第12圖所示的電阻率之面內均勻性的座標，係表示Ti矽化物之結晶構造的面內分佈。例如了解到因630℃附近，C49相與C54相會混合，故電阻率的面內均勻性變高，會發生面內分佈。
藉由該第12圖所示的座標，在580℃以上的溫度範圍，在590℃~610℃附近的溫度範圍形成有屬於準安定之矽化物相的C49相，在更高的640℃~650℃附近的溫度範圍屬於安定的矽化物相，形成有更低電阻的C54相。
因而，藉由將製程溫度(在此為Si晶圓的溫度)設定在590℃~610℃的溫度範圍(理想為600℃)來進行Ti矽化物形成處理，形成具有準安定之矽化物相的C49相的結晶構造之低電阻的Ti矽化物膜。
此外，藉由將製程溫度(在此為Si晶圓的溫度)設定在640℃~650℃的溫度範圍(理想為650℃)來進行Ti矽化物形成處理，形成具有安定之矽化物相的C54相的結晶構造之更低電阻的Ti矽化物膜。像這樣，在Ti矽化物形成處理中，藉由進行熱處理之際的製程溫度之設定，就能形成具有所希望之結晶構造(所希望的電阻率)的Ti矽化物膜。
再者，為了藉由第1實施形態的Ti矽化物形成處理，形成C54相的Ti矽化物膜，如上述以製程溫度為640℃~650℃的溫度範圍來進行熱處理，一氣地形成C54相的Ti矽化物膜亦可，但藉由分為兩階段進行熱處理的兩階段回火處理所形成亦可。亦即，藉由先將製程溫度設定在590℃~610℃的溫度範圍(例如600℃)來進行熱處理，形成C49相的Ti矽化物膜(第1回火處理)。接著，藉由以製程溫度為640℃~650℃的溫度範圍(例如650℃)來進行熱處理並使其相轉變，形成C54相的Ti矽化物膜亦可。藉此，就能更安定的形成C54相的Ti矽化物膜。
(處理室的構成例)其次，說明第1圖所示的基板處理裝置100之處理室的構成例。基板處理裝置100係可連續實行不使用水成份且不使用電漿除去Si晶圓上的自然氧化膜等之異物的異物除去處理；和將第1金屬膜(例如Ti膜)成膜在已施行該異物除去處理的Si晶圓之Si表面上外，在第1金屬膜與基礎層(Si)之間引起矽化反應而形成第1金屬矽化物膜(例如Ti矽化物膜)的第1金屬矽化物膜形成處理(例如Ti矽化物膜形成處理)；和將第2金屬膜(例如TiN膜)成膜在第1金屬矽化物膜上的第2金屬膜成膜處理(TiN膜成膜處理)的構成。
例如以處理室104A~104F中的至少三個處理室分別作為異物除去處理室、第1金屬矽化物膜形成處理室、第2金屬膜成膜處理室所構成。針對該中之異物除去處理，係在藉由生成物生成處理(例如COR處理)；和生成物除去處理(例如PHT處理)之兩階段的處理所進行之情形下，以生成物生成處理室、生成物除去處理室的兩個處理室所構成亦可。
此外，針對第1金屬矽化物膜形成處理，係在別的處理室進行加以成膜第1金屬膜(例如Ti膜)的第1金屬膜成膜處理(例如Ti膜成膜處理)；和使該第1金屬膜矽化而形成第1金屬矽化物膜的第1金屬矽化物形成處理(例如Ti矽化物形成處理)的情形下，以第1金屬膜成膜處理室、第1金屬矽化物形成處理室的兩個處理室所構成亦可。像這樣，對應於藉由基板處理裝置100所實行的處理內容來決定各處理室104A~104F的構成。
在此，於第13圖表示，例如將形成有接觸孔的Si晶圓W導入到基板處理裝置100，對該Si晶圓W連續實行作為如上述之異物除去處理的COR處理、PHT處理之後，連續實行Ti膜成膜處理、Ti矽化物形成處理、TiN膜成膜處理之時的基板處理裝置100之處理室的構成例。
第13圖所示的構成例，係以連接在第1共通搬送室102的處理室104A、104B、104C分別作為Ti膜成膜處理室、TiN膜成膜處理室、Ti矽化物形成處理室所構成，以連接在第2共通搬送室120的處理室104E、104F分別作為COR處理室、PHT處理室所構成。各處理室104A~104C、104E、104F的處理，係分別依據記憶於設置在後述之控制部200的EC(裝置控制部)300之程式資料記憶手段360的製程處理程式364來實行。EC300的CPU310係從製程處理程式364讀出必要的處理程式，從記憶在處理資料記憶手段370的製程處理資訊(例如製造程序資訊)374讀出必要的資訊來實行各處理。再者，控制部200的詳細構成於後述。
(COR處理室的構成例)其次，針對COR處理室的構成例邊參照圖面邊做說明。COR處理室係例如藉由如第14圖所示的激勵氣體反應處理室400所構成。該激勵氣體反應處理室400，係具有收容Si晶圓W之構成氣密的略圓筒狀之處理室411，在其中配置用以水平支撐晶圓W的承受器412。
在承受器412的內部設有冷媒流路414，對冷媒流路414從冷媒供應源416供應冷媒。並且，藉由將冷媒流通到冷媒流路414，就能將承受器412的溫度以及晶圓W的溫度，例如控制在常溫。也可根據冷媒的溫度及控制溫度，在承受器412內設置加熱器。
此外，在承受器412係針對承受器412的表面，可昇降地設有用以支撐且昇降晶圓W的三根晶圓支撐銷(圖未表示)。再者，晶圓支撐銷及其昇降機構，是與呈現在後述之電漿CVD處理室(Ti膜成膜處理室)600者(參照第16圖)同樣地構成。
在處理室411的頂壁411a，設有淋浴頭420。淋浴頭420係為上層部421及下層部422的兩層構造，該些下層部421及上層部422，分別具有第1緩衝空間423及第2緩衝空間424。
上層部421的上面是用蓋構件425閉塞，在蓋構件425形成有導入NH3 氣體的NH氣體導入部426以及導入HF3 氣體的氣體導入部427。NH3 氣體導入部426係連接在第1緩衝空間423，HF氣體導入部427係經由氣體導入路427a連接到第2緩衝空間424。並且，形成有從第1緩衝空間423向著下方吐出NH3 氣體的NH3 氣體吐出孔428、以及從第2緩衝空間424向著下方吐出HF氣體的HF氣體吐出孔429。
在上述NH3 氣體導入部426透過NH3 氣體管線430而連接有NH3 氣體供應源432，從該NH3 氣體供應源432經由NH3 氣體管線430對NH3 氣體導入部426供應NH3 氣體。另一方面，在上述HF氣體導入部427透過HF氣體管線431而連接有HF氣體供應源433，從該HF氣體供應源433經由HF氣體管線431對HF氣體導入部427供應HF氣體。而且，在各氣體管線設有質量流調節器435及挾持該質量流調節器435的兩個閥434。
分別供應到NH3 氣體導入部426及HF氣體導入部427的NH3 氣體及HF氣體，係在淋浴頭420內如上述通過互相獨立的路徑，從NH3 氣體吐出孔428及HF氣體吐出孔429完全獨立供應到處理室411內的預混合型。
在處理室411的底壁連接有排氣管436，在該排氣管436連接有包含真空泵的排氣裝置437。並且藉由使排氣裝置437作動，就能將處理室411內減壓到預定的真空度。
此外，在處理室411的側壁設有閘閥G，在關上該閘閥G的狀態下，在與鄰接的第2共通搬送室120之間搬送Si晶圓W。
在像這樣所構成的激勵氣體反應處理室(COR室)400中，藉由排氣裝置437將處理室411內進行排氣而成為預定的減壓狀態，打開閘閥G，藉由第2搬送機構124從真空狀態的第1共通搬送室102將Si晶圓W插入到處理室411內，載置承受器412上。然後，關閉閘閥G。
藉由加熱器及冷媒，將Si晶圓W的溫度成為預定之溫度的狀態，從NH3 氣體供給源432及HF氣體供應源433，透過NH3 氣體管線430及HF氣體管線431及淋浴頭420，將NH3 氣體及HF氣體個別獨立以預定流量導入到處理室411內。藉由氣體，化學性作用波及到Si晶圓W所露出的Si表面的自然氧化膜，例如生成可因熱之分解的(NH4 )2 SiF6 等。該處理之後，打開閘閥G，將Si晶圓W藉由第2搬送機構124搬出第2共通搬送室120。然後，藉由Si晶圓W被搬入到PHT處理室而熱處理，讓上述反應成份分解、揮發，除去自然氧化膜。
再者，激勵氣體反應處理室400的處理條件，例如壓力為0.67~133.3Pa，晶圓溫度為10~30℃，氣體流量為NH3 ：10~80mL/min，HF：10~80mL/min。
(PHT處理室的構成例)其次，針對PHT處理室邊參照圖面邊做說明。PHT處理室係例如藉由如第15圖所示的熱處理室500所構成。該熱處理室500，係具有收容晶圓W之構成氣密的略圓筒狀之處理室511，在處理室511內設置有用以載置並加熱Si晶圓W的加熱板512。
在加熱板512的內部設有作為加熱手段的加熱器513，用以加熱載置在其上的Si晶圓W。在加熱器513連接有加熱器電源514。
此外，在加熱板512係針對加熱板512的表面可突設地設有，用以支撐且昇降Si晶圓W的三根晶圓支撐銷(圖未表示)。再者，晶圓支撐銷及其昇降機構，是與呈現在後述之電漿CVD處理室(Ti膜成膜裝置)600者同樣地構成。
再者，上述加熱手段不光是在加熱板512內設置加熱器513，也可在處理室511的頂部設置加熱器，進而也可在側壁設置加熱器。此外，也可使用燈具，取代使用加熱器，作為加熱手段。
在處理室511的底壁連接有排氣管515，在該排氣管515連接有包含真空泵的排氣裝置516。並且藉由使排氣裝置516作動，就能將處理室511內減壓到預定的真空度。
在處理室511的側壁，是透過氣體管線517而連接有N2 氣體供應源518，從該N2 氣體供應源518透過氣體管線517而將作為不活性氣體的N2 氣體導入到處理室511內，在不活性氣體環境氣中進行熱處理。在氣體管線517，係設有質量流調節器520及挾持這的兩個閥519。再者，所供應的不活性氣體並不限於N2 氣體，可也為Ar氣體等其他的不活性氣體。
此外，上述的閘閥G是設置在處理室511的側壁，在打開該閘閥G的狀態下，在與鄰接的第2共通搬送室120之間搬送Si晶圓W。
在此種熱處理室500中，在將不活性氣體的N2 氣體導入到處理室511內的狀態下，藉由加熱器513將Si晶圓W的溫度加熱到100~500℃左右，藉由在上述COR處理室的處理，將產生在Si晶圓W之Si表面上的生成物(例如(NH4 )2 SiF6 等)加以熱分解，使其昇華而排氣。像這樣，就能完全除去Si晶圓W之Si表面上的自然氧化膜等之異物。
(Ti膜成膜處理室的構成例)其次，針對Ti膜成膜處理室的構成例邊參照圖面邊做說明。Ti膜成膜處理室，係藉由電漿CVD將Ti膜加以成膜，例如藉由第16圖所示的電漿CVD處理室600所構成。該電漿CVD處理室600係具有構成氣密之略圓筒狀的處理室611。
在處理室611之中係在藉由設置在其中央下部的圓筒狀之支持構件613之狀態而配置有用以水平支撐晶圓W的承受器612。該承受器612是由AIN等之陶瓷所形成，在其外緣部設有用以引導晶圓W的導環614。
此外，在承受器612埋置有加熱器615，該加熱器615是藉由從加熱器電源616給電，將晶圓W加熱到預定的溫度。在承受器612，係在加熱器615之上埋設有作為下部電極功能的電極618。
在處理室611的頂壁611a，係透過絕緣構件619而設有淋浴頭620。該淋浴頭620，係以上段區塊體620a、中段區塊體620b、下段區塊體620c所構成。在下段區塊體620c的外周附近，係埋設有做成環狀的加熱器656，該加熱器656可藉由從加熱器電源657給電，將淋浴頭620加熱到預定溫度。
在下段區塊體620c係交互形成有吐出氣體的吐出孔627和吐出孔628。在上段區塊體620a的上面，係形成有第1氣體導入口621和第2氣體導入口622。
在上段區塊體620a之中，係由第1氣體導入口621分歧多數個氣體通路623。在中段區塊體620b形成有氣體通路625，上述氣體通路623係透過水平延伸的連通路623a而連通到該些氣體通路625。進而該氣體通路625是連通到下段區塊體620c的吐出孔627。
此外，在上段區塊體620a之中，係由第2氣體導入口622分歧多數個氣體通路624。在中段區塊體620b形成有氣體通路626，上述氣體通路624是連通到該些氣體通路626。進而該氣體通路623係連接到朝中段區塊體620b內水平延伸的連通路626a，該連通路626a是連通到下段區塊體620c的吐出孔628。而且，上述第1及第2氣體導入口621、622，係分別連接到後述之氣體供應機構630的氣體管線638、640。
氣體供應機構630係具有：供應清洗氣體之CIF3 氣體的CIF3 氣體供應源631、供應Ti化合物氣體之TiCl4 氣體的TiCl4 氣體供應源632、供應Ar氣體之第1Ar氣體供應源633、供應還原氣體之H2 氣體的H2 氣體供應源634、供應氮化氣體之NH3 氣體的NH3 氣體供應源635、供應Ar氣體的第2Ar氣體供應源636。
而且，在CIF3 氣體供應源631連接有CIF3 氣體供應管線637，在TiCl4 氣體供應源632連接有TiCl4 氣體供應管線638。此外，在第1Ar氣體供應源633連接有第1Ar氣體供應管線639，在H2 氣體供應源634連接有H2 氣體供應管線640，進而在NH3 氣體供應源635連接有NH3 氣體供應管線640a，在第2Ar氣體供應源636連接有第2Ar氣體供應管線640b。
此外，雖然圖未表示，但也有N2 氣體供應源。而且，在各氣體管線設有質量流調節器642及挾持該質量流調節器642的兩個閥641。
在上述第1氣體導入口621係連接有從TiCl4 氣體供應源632延伸的TiCl4 氣體供應管線638，在該TiCl4 氣體供應管線638係連接有從CIF3 氣體供應源631延伸的CIF3 氣體供應管線637以及從第1Ar氣體供應源633延伸的第1Ar氣體供應管線639。
此外，在前述第2氣體導入口622係連接有從H2 氣體供應源634延伸的H2 氣體供應管線640，在該H2 氣體供應管線640係連接有從NH3 氣體供應源635延伸的NH3 氣體供應管線640a、從第2Ar氣體供應源636延伸的第2Ar氣體供應管線640b。
因而，在製程時，來自TiCl4 氣體供應源632的TiCl4 氣體，是與來自第1Ar氣體供應源633的Ar氣體一同透過TiCl4 氣體供應管線638從淋浴頭620的第1氣體導入口621到淋浴頭620內，經由氣體通路623、625從吐出孔627朝處理室611內吐出。
另一方面，來自H2 氣體供應源634的H2 氣體，是與來自第2Ar氣體供應源636的Ar氣體一同透過H2 氣體供應管線640從淋浴頭620的第2氣體導入口622到淋浴頭620內，經由氣體通路624、626從吐出孔628朝處理室611內吐出。
像這樣，淋浴頭620，係為TiCl4 氣體與H2 氣體完全獨立供應到處理室611內的預混合型，該些於吐出後被混合產生反應。
在淋浴頭620係透過整合器659而連接有高頻電源644，在成膜之際，藉由從該高頻電源644對淋浴頭620，例如供應450kHz的高頻電力，在淋浴頭620及電極618之間產生高頻電場，將供應到處理室611內的成膜氣體加以電漿化，成膜成Ti膜。
在處理室611之底壁611b的中央部係形成有圓形的孔645，在底壁611b係設有覆蓋該孔645地朝下方突出的排氣室646。在排氣室646的側面連接有排氣管647，在該排氣管647連接有排氣裝置648。並且藉由使該排氣裝置648作動，就能將處理室611內減壓到預定的真空度。
在承受器612係針對承受器612的表面，可突沒地設有用以支撐且昇降Si晶圓W的三根(圖只有兩根)晶圓支撐銷649，該些晶圓支撐銷649被固定在支撐板650。而且，晶圓支撐銷649，係藉由氣缸等的驅動機構651透過支撐板650而昇降。
在處理室611的側壁，係設有：用以在與第1共通搬送室102之間進行Si晶圓W之搬入/搬出的搬入/搬出口652，和開閉該搬入/搬出口652的閘閥G。
在這樣所構成的處理室611中，在進行Ti膜之成膜之際，先藉由排氣裝置648將處理室611內排氣成預定的真空狀態，且藉由加熱器615將承受器612加熱到預定溫度，並且藉由加熱器656將淋浴頭620加熱到預定溫度。
在此狀態下，一邊從高頻電源644對淋浴頭620施加高頻電力，一邊從TiCl4 氣體供應源632，第1Ar氣體供應源633朝第1氣體導入口621供應TiCl4 氣體及Ar氣體，且從H2 氣體供應源634，第2Ar氣體供應源636朝第2氣導入口622供應H2 氣體及Ar氣體，分別從氣體吐出孔627、628吐出。
藉此在處理室611內產生該些氣體的電漿，進行處理室611之內壁及淋浴頭620等之處理室內構件的預塗佈處理。此時的氣體流量，例如TiCl4 氣體：0.001~0.02L/min、H2 氣體：1.5~4L/min、Ar氣體：0.3~1.6L/min左右。藉此，在將Ti膜成膜在Si晶圓W上之際，可將Si晶圓W的溫度變化成為略一定。
像這樣的預塗佈處理結束後，TiCl4 氣體，H2 氣體的供應以及從高頻電源644透過淋浴頭620從第1Ar氣體供應源633、第2Ar氣體供應源636分別將Ar氣體緩緩地增加流量而導入(lump up)到處理室611內，且藉由加熱器615在處理室611內進行預備加熱。
該預備加熱，例如進行15秒鐘後，停止Ar氣體的供應，藉由排氣裝置648在處理室611內急遽地進行真空排氣成為抽空狀態，關上閘閥G，從真空狀態的第1共通搬送室102透過搬入出口652將Si晶圓W搬入到處理室611內，並將Si晶圓W載置在承受器612上。
其次，從第1Ar氣體供應源633、第2Ar氣體供應源636、H2 氣體供應源634分別透過淋浴頭620而將Ar氣體、H2 氣體，在處理室611內緩緩地增加流量導入(lump up)到成為預定的壓力，處理室611內的氣壓會緩緩地上昇，抑制Si晶圓W的翹曲。該些氣體最後理想的流量範圍，例如Ar氣體：0.3~3L/min，H2 氣體：1.5~6L/min。在該狀態下保持預定時間，對晶圓W進行預備加熱。該預備加熱，例如實施14秒鐘。此外，此時的壓力，理想為260~1333Pa，例如667Pa。
對晶圓W的預備加熱結束後，仍然維持從第1Ar氣體供應源633、第2Ar氣體供應源636、H2 氣體供應源634所供應的Ar氣體、H2 氣體的流量，理想上將TiCl4 氣體以0.001~0.02L/min的流量進行預流。該預流，例如實施15秒鐘。
其次，成膜前先從高頻電源644對淋浴頭620施加高頻電力，在處理室611內產生電漿(預電漿)。此時的高頻電源644之功率，理想為300~2000W，例如800W。
而且，藉由仍然將氣體流量、壓力、高頻電力保持相同，且將TiCl4 氣體切換到處理室611側，產生Ar氣體、N2 氣體、TiCl4 氣體的電漿，成膜成預定厚度的Ti膜。成膜成Ti膜之際的Si晶圓W之加熱溫度，如上所述，設定在不會在與Ti膜及其基礎層的Si表面之間引起矽化反應的範圍，例如580℃以下。按此，邊抑制矽化反應，邊在Si表面上成膜Ti膜的薄膜。
像這樣的Ti膜成膜後，停止TiCl4 氣體的供應及以從高頻電源644對淋浴頭620的給電，仍然流入其他氣體之Ar氣體和H2 氣體，進行成膜後處理。該成膜後處理，例如實施2秒鐘。然後，降低H2 氣體的流量，維持Ar氣體流量，處理室611內的沖洗，例如進行4秒鐘。
然後，在同一處理室內連續進行使成膜之Ti膜的表面氮化的氮化處理。進行此種的氮化處理，是為了藉由將Ti膜的表面氮化，防止下一次TiN成膜時之Ti膜的蝕刻，難以在Ti膜的部分發生膜剝離。
像這樣的氮化處理，係例如仍然維持Ar氣體和H2 氣體的流量，將NH3 氣體以理想0.5~3L/min，例如1.5L/min的流量流入預定時間，然後，仍然維持氣體的供應，從高頻電源644對淋浴頭620供應高頻電力，藉由該些氣體的電漿所實施。經過預定時間後，中止從高頻電源644對淋浴頭620的給電，緩緩地減少氣體流量及真空度，結束Ti成膜處理。然後，藉由Si晶圓W被搬入到Ti矽化物形成處理室進行熱處理，在上述Ti膜和Si表面之間引起矽化反應，在Si表面上形成有Ti矽化物膜。
(Ti矽化物形成處理室)其次，針對Ti矽化物形成處理室的構成例做說明。Ti矽化物形成處理室係與PHT處理室同樣的，例如藉由如第15圖所示的熱處理室500所構成。在像這樣的Ti矽化物形成處理室中，將成膜Ti膜的Si晶圓搬入到上述Ti膜成膜處理室，並將不活性氣體的N2 氣體導入到處理室511內的狀態下，藉由加熱器513將晶圓W的溫度，利用以上述溫度範圍(引起Ti膜之矽化反應而形成有Ti矽化物的溫度範圍)所設定的溫度來加熱。藉此，就可在Si表面上，形成Ti膜已完全矽化的Ti矽化物膜。
再者，藉由在一個Ti矽化物膜形成處理室內，進行氣體的切換以及電漿生成的ON/OFF等，連續地實施上述Ti膜成膜處理和Ti矽化物形成處理亦可。此時，能有效率的進行處理，且不需要Ti矽化物形成處理室。
(TiN膜成膜處理室的構成例)其次，針對TiN膜成膜處理室的構成例邊參照圖面邊做說明。TiN膜成膜處理室，係藉由電漿CVD將TiN膜加以成膜，例如藉由如第17圖所示的電漿CVD處理室700所構成。由於該電漿CVD處理室700不具有電漿生成手段及加熱淋浴頭的手段，且氣體供應機構之氣體系統稍有不同外，大致上為與第16圖所示之電漿CVD處理室600同樣的構成，氣體供應機構以外的構成要素，係藉由附上與第16圖相同的符號，省略重覆說明。
氣體供應機構730係具備：供應清洗氣體之CIF3 氣體的CIF3 氣體供應源731、供應Ti化合物氣體之TiCl4 氣體的TiCl4 氣體供應源732、供應N2 氣體之第1N2 氣體供應源733、供應氮化氣體之NH3 氣體的NH3 氣體供應源734、供應NH3 氣體的第2N2 氣體供應源735。
而且，在CIF3 氣體供應源731連接有CIF3 氣體供應管線736，在TiCl4 氣體供應源732連接有TiCl4 氣體供應管線737。此外，在第1N2 氣體供應源733係連接有第1N2 氣體供應管線738，在NH3 氣體供應源734連接有NH3 氣體供應管線739。進而在第2N2 氣體供應源735連接有第2N2 氣體供應管線740。
此外，雖然圖未表示，但也有Ar氣體供應源。而且，在各氣體管線設有質量流調節器742及挾持該質量流調節器742的兩個閥741。
在淋浴頭620的第1氣體導入口621係連接有從TiCl4 氣體供應源732延伸的TiCl4 氣體供應管線737，在該TiCl4 氣體供應管線737係連接有從CIF3 氣體供應源731延伸的CIF3 氣體供應管線736以及從第1N2 氣體供應源733延伸的第1N2 氣體供應管線738。
此外，在第2氣體導入口622連接有從NH3 氣體供應源734延伸的NH3 氣體供應管線39，在該NH3 氣體供應管線739，連接有從第2N2 氣體供應源735延伸的第2N2 氣體供應管線740。
因而，在製程時，來自TiCl4 氣體供應源732的TiCl4 氣體，是與來自第1N2 氣體供應源733的N2 氣體一同透過TiCl4 氣體供應管線737從淋浴頭620的第1氣體導入口621到淋浴頭620內，經由氣體通路623、625從吐出孔627朝處理室611內吐出。
另一方面，來自NH3 氣體供應源734的氮化氣體的NH3 氣體，是與來自第2N2 氣體供應源735的N2 氣體一同透過NH3 氣體供應管線739從淋浴頭620的第2氣體導入口622到淋浴頭620內，經由氣體通路624、626從吐出孔628朝處理室611內吐出。
在這樣所構成的處理室611中，在施行TiN3 膜成膜之際，先將處理室611內藉由排氣裝置648成為抽空狀態，且一邊從第1及第2N2 氣體供應源733及735將N氣體透過淋浴頭620導入到處理室611內，一邊藉由加熱器615將處理室611內預備加熱。
在溫定為安定的時點，從第1N2 氣體供應源733、NH3 氣體供應源734及TiCl4 氣體供應源732，分別將N2 氣體、NH3 氣體及TiCl4 氣體透過淋浴頭620以預定流量導入，一邊將處理室內壓力維持所定備一方進行預流。
而且，仍然將氣體流量及壓力保持相同，藉由利用加熱器615的加熱在處理室611的內壁、排氣室646的內壁以及淋浴頭620等的處理室內部的表面，預塗佈TiN膜。藉此，在將TiN膜成膜在Si晶圓W上之際，可將Si晶圓W的溫度變化成為略一定。
像這樣的預塗佈處理結束後，停止NH3 氣體及TiCl4 氣體，從第1N2 氣體供應源733及第2N2 氣體供應源735以N2 氣體為沖洗氣體供應到處理室611內，進行處理室611內的沖洗，然後，配合需要流入N2 氣體及NH3 氣體，進行已成膜之TiN薄膜的表面之氮化處理。藉此，TiN膜會脫Cl，減低膜中的殘留氯，就可讓膜安定化。
然後，藉由排氣裝置648在處理室611內急遽地進行真空排氣成為抽空狀態，打開閘閥G，從真空狀態的第1共通搬送室102藉由第1搬送機構118透過搬入出口652將晶圓W搬入到處理室611內，並將Si晶圓W配置在承受器612上。
而且，從第1N2 氣體供應源733、第2N2 氣體供應源735、NH3 氣體供應漁734透過淋浴頭620將N2 氣體及NH3 氣體，以處理室611內緩緩地上昇到預定之壓力的方式予以導入。該些氣體的最終流量，是來自第1N2 氣體供應源733及第2N2 氣體供應源735的N2 氣體，理想上分別為0.05~3L/min，NH3 氣體理想上為0.005~0.3L/min，處理室內壓力為40~670Pa左右。在該狀態下保持預定時間，將晶圓W例如以300~500℃進行預備加熱。該預備加熱，例如實施30秒鐘。此時，因NH3 氣體流量以比N2 氣體還低的分壓來加熱，故例如基礎層膜被氧化的情形等，對培養(incubation)很有效果。
對晶圓SiW的預備加熱結束後，仍然維持從第1N2 氣體供應源733及第2N2 氣體供應源735所供應的N2 氣體的流量，TiCl4 氣體供應源732將TiCl4 氣體以理想上0.01~0.08L/min的流量進行預流。該預流，例如實施15秒鐘。
而且，從第1N2 氣體供應源733及第2N2 氣體供應源735將作為沖洗氣體的N2 氣體導入到處理室611內，將處理室611內的沖洗例如進行6秒鐘。此時來自第1N2 氣體供應源733及第2N2 氣體供應源735的N2 氣體流量，例如分別為1L/mh。另一方面，與處理室611內的沖洗一起以NH3 氣體的流量理想上為0.01~0.08L/min來進行預流。
然後，將N2 氣體的流量例如減至0.17L/min，在氣體流量很安定的時點，開始TiN膜的成膜。首先，使TiCl4 氣體、NH3 氣體，載置在來自第1N2 氣體供應源733及第2N2 氣體供應源735的N2 氣體，供應到處理室611內。此時，因Si晶圓W藉由加熱器615被加熱，故藉由熱CVD成膜成TiN膜(第1步驟)。該第1步驟，例如實施16秒鐘。
然後，停止TiCl4 氣體及NH3 氣體，將來自第1N2 氣體供應源733及第2N2 氣體供應源735的N2 氣體之流量，例如分別增加到1L/min，作為沖洗氣體導入到處理室611內，進行處理室611內的沖洗。然後，將NH3 氣體載置在來自第2N2 氣體供應源735的N2 氣體，導入到處理室611內，進行利用N2 氣體及NH3 氣體的TiN膜之回火及氮化處理的第2步驟。該第2步驟，例如實施5秒鐘。
由以上之TiCl4 氣體的預流至第2步驟為1循環重覆複數循環，理想為3循環以上，例如12~24次左右。此時的氣體切換，係藉由切換閥所進行。像這樣所形成，成膜有預定之厚度的TiN膜。成膜TiN膜之際的Si晶圓W之加熱溫度以300~500℃為佳，例如450℃左右。
藉由交互地重覆上述第1步驟及第2步驟的交互的氣流成膜TiN膜，藉此，以第1步驟所成膜的TiN膜則藉由第2步驟的回火有效率地脫去Cl，就能顯著減低膜中的殘留氯，即使低溫成膜還是能成膜成殘留氯少且電阻率小的良質TiN膜。
藉此，就可抑制TiN膜發生裂痕，與Ti膜的密著性提昇，其結果，就能有效地防止TiN膜的膜剝離。此外，TiN膜之膜厚為3~50nm，理想上為5~20nm，就可得到接觸電阻低且阻障膜也優的TiN膜。
(晶圓搬送處理的具體例)在此，針對如第13圖所示被構成的基板處理裝置100之晶圓搬送處理做說明。在第13圖中，在第2共通搬送室120內，Si晶圓W是依處理室104E、104F的順序被處理，並收容在通道部122。而且，在第1共通搬送室102內，Si晶圓W是從通道部122依處理室104A、104B、104C的順序被搬送且處理。因此，Si晶圓W的搬送路徑是如第13圖所示的實線箭頭所成。
此種晶圓搬送處理，係依據記憶於設置在控制部200之EC(裝置控制部)300的後述之程式資料記憶手段360的搬送處理程式362而實行。亦即，EC300之CPU310係藉由從記憶在處理資料記憶手段370的搬送處理資訊(例如搬送路徑資訊)372讀出必要的資訊，來實行搬送處理程式362，以實行Si晶圓W的搬送處理。
在此，以從設置在中央之導入口112B的晶圓匣(也包含載體)，例如取出已形成有接觸孔之處理前的Si晶圓W作為一例，此外兩個真空隔絕室108A、108B中的任一方的真空隔絕室，例如將真空隔絕室108A，應用於處理前之Si晶圓W的搬入用，將另一方的真空隔絕室108B應用於處理過之Si晶圓W的搬出用。目前，在各處理室104A~104C、104E、104F內分別收容有晶圓W，各個處理結束，或大致結束。
首先，針對搬入側搬送室110內的搬送處理做說明。一旦在真空隔絕室108B內，收容有在處理室104B已結束處理之處理過的Si晶圓W，該已處理的Si晶圓W，則藉由搬入側搬送機構116如搬送路徑X11所示地往中央之導入口112B搬送並收容。
此外，收容在中央之導入口112B之處理前的Si晶圓W，係藉由搬入側搬送機構116如搬送路徑X12所示地往定位器114被搬送，在此使Si晶圓W定位之後，再度藉由搬入側搬送機構116如搬送路徑X13所示地將定位後的Si晶圓W往另一方之真空隔絕室108A內收容，並待機。以上的操作，每進行一次Si晶圓W的處理就重覆進行。
其次，針對第2共通搬送室120內之晶圓W的搬送處理做說明。先藉由第2搬送機構124在收容於通道部122的處理室104B取得處理過的Si晶圓W，如搬送路徑Z11所示地將此放置在真空狀態的真空隔絕室108B內。
其次，藉由第2搬送機構124在處理室104F取得處理過的晶圓W，如搬送路徑Z12所示地將此放置在真空狀態的真空隔絕室122內。接著，藉由第2搬送機構124在處理室104E取得處理過的晶圓W，如搬送路徑Z13所示地將此往真空狀態的處理室104F內搬入而放置，開始在處理室104F內的處理。
其次，藉由第2搬送機構124取得已在真空隔絕室108A內待機之處理前的Si晶圓W，如搬送路徑Z14所示地將此往上述真空狀態的處理室104E內搬入而放置，開始在該處理室104E內的處理。
其次，針對第1共通搬送室102內之Si晶圓W的搬送處理做說明。先藉由第1搬送機構118取得收容在處理室104B之處理過的Si晶圓W，如搬送路徑Y11所示地將此放置在真空狀態的通道部122。
其次，藉由第1搬送機構118取得收容在處理室104C內之處理過的Si晶圓W，如搬送路徑Y12所示地將此往真空狀態的處理室104B內搬入而放置，開始在處理室104B內的處理。接著，藉由第1搬送機構118取得收容在處理室104A內之處理過的Si晶圓W，如搬送路徑Y13所示地將此往真空狀態的處理室104C內搬入而放置，開始在處理室104C內的處理。
其次，藉由第1搬送機構118取得從第2共通搬送室120被搬送到通道部122內的Si晶圓W，如搬送路徑Y14所示地將此往上述真空狀態的處理室104A內搬入而放置，開始在處理室104A內的處理。
再者，在Si晶圓W的搬出入之際，各閘閥106A~106C、106E、106F、107A、107B、126中，開閉操作Si晶圓W之搬出入所必要的閘閥。而且，在各處理室104E、104F、104A、104C、104B進行處理，每當Si晶圓W之處理完成即重覆進行上述的操作。按此，對形成有接觸孔之處理前的Si晶圓W，連續施行COR處理、PHT處理、Ti膜成膜處理、Ti矽化物形成處理、TiN膜成膜處理。
藉此，就可在Si晶圓W之Si表面上，形成與基礎層(Si)之界面非常平坦且均勻的Ti矽化物。此外，不光是提昇膜的密著性、強度，因可防止在Si晶圓W的基礎層(Si)，受到電漿引起的充電損傷，故可進行沒有損傷的配線加工，就能加以成膜具有良好接觸電阻的膜。
再者，上述各處理室104A~104F的構成並不限於第13圖所示者。例如以各處理室104A~104F中的哪個處理室作為COR處理室、PHT處理室、Ti膜成膜處理室、Ti矽化物形成處理室、TiN膜成膜處理室所構成亦可。因而，如果Si晶圓的搬送順序，也依各處理室104A~104F中之COR處理室、PHT處理室、Ti膜成膜處理室、Ti矽化物形成處理室、TiN膜成膜處理室的順序被搬送，未必要是各處理室104A~104F的順序亦可。
此外，雖然在第1實施形態中，是針對設置一個Ti矽化物形成處理室的情形做說明，但並不限於此，對應於製程溫度而設置複數個Ti矽化物形成處理室亦可。藉由例如以製程溫度為590℃~610℃的溫度範圍而設定來進行熱處理，用以形成準安定的矽化物相之C49相的Ti矽化物膜的C49相Ti矽化物形成處理室(準安定矽化物相形成處理室)；和例如以製程溫度為640℃~650℃的溫度範圍來進行熱處理，用以形成安定的矽化物相之C54相的Ti矽化物膜的C54相Ti矽化物形成處理室(安定矽化物相形成處理室)之兩個所構成亦可。
此時，例如如第18圖所示，在C49相Ti矽化物形成處理室構成基板處理裝置100的處理室104C，在C54相Ti矽化物形成處理室構成處理室104D亦可。在第18圖所示之構成的基板處理裝置100中，例如在進行上述之2階段回火處理之時，藉由如第18圖所示的搬送路徑來進行搬送處理。由於第18圖所示之搬入側搬送室110的搬送路徑X21~X23、第2共通搬送室120的搬送路徑Z21~Z24，是與第13圖所示之搬入側搬送室110的搬送路徑X11~X23、第2共通搬送室120的搬送路徑Z11~Z14相同，因此針對第1共通搬送室102內之Si晶圓W的搬送處理做說明。
先藉由第1搬送機構118取得收容在處理室104B之處理過的Si晶圓W，如搬送路徑Y21所示地將此放置在真空狀態的通道部122。
其次，藉由第1搬送機構118取得收容在處理室104D內之處理過的Si晶圓W，如搬送路徑Y22所示地將此往真空狀態的處理室104B內搬入而放置，開始在處理室104B內的處理。
其次，藉由第1搬送機構118取得收容在處理室104C內之處理過的Si晶圓W，如搬送路徑Y23所示地將此往真空狀態的處理室104D內搬入而放置，開始在處理室104D內的處理。接著，藉由第1搬送機構118取得收容在處理室104A內之處理過的Si晶圓W，如搬送路徑Y24所示地將此往真空狀態的處理室104C內搬入而放置，開始在處理室104C內的處理。
其次，藉由第1搬送機構118取得從第2共通搬送室120被搬送到通道部122內的Si晶圓W，如搬送路徑Y25所示地將此往上述真空狀態的處理室104A內搬入而放置，開始在處理室104A內的處理。
再者，在Si晶圓W的搬出入之際，各閘閥106A~106F、107A、107B、126中，開閉操作Si晶圓W之搬出入所必要的閘閥。而且，在各處理室104E、104F、104A、104C、104D、104B進行處理，每當Si晶圓W之處理完成即重覆進行上述的操作。按此，對形成有接觸孔之處理前的Si晶圓W，連續施行COR處理、PHT處理、Ti膜成膜處理、C49相Ti矽化物形成處理、C54相Ti矽化物形成處理、TiN膜成膜處理。藉此，就可在Si晶圓W之Si表面上，形成與基礎層(Si)之界面非常平坦且均勻的C54相Ti矽化物。
(控制部的構成例)針對基板處理裝置100之控制部200的構成例邊參照圖面邊做說明。第19圖是表示控制部(系統控制器)200之構成的方塊圖。如第19圖所示，控制部200係具備：裝置控制部(EC：Equipment Controller)300；和複數個模組控制部(MC：Module Controller)230A、230B、230C...；和分別連接EC300與各MC230A、230B、230C...的交換集線器(HUB)220。
控制部200，是從EC300例如透過LAN(Local Area Network)202而連接在管理設置有基板處理裝置100之工廠整體的製造工程的MES(Manufacturing Execution System)204。MES204係例如藉由電腦所構成。MES204是與控制部200相連繫將有關工廠之工程的實時資訊回授到主要業務系統(圖未表示)，並且考慮工廠整體的負擔等進行有關工程的判斷。
EC300，係總括MC230A、230B、230C...而構成控制基板處理裝置100整體之動作的主控制部(母控制部)。交換集線器220，係對應於來自EC300的控制信號而切換作為EC300之連接先的MC230A、230B、230C...。
各MC230A、230B、230C...係分別構成控制基板處理裝置100的第1共通搬送置102、處理室104A~104D、真空隔絕室108A、108B、搬入側搬送室110、定方位器114等之各模組的動作的副控制部(附屬控制部)。各MC230A，230B，230C...係分別藉由DIST(Distribution)板234A、234B、234C....例如透過GHOST網路206而連接到各I/O(輸入/輸出)模組236A、236B、236C...。GHOST網路206，係藉由搭載於具有EC300之MC板之稱為GHOST(General High－Speed Optimum Sclable Transceiver)的LSI所實現的網路。在GHOST網路206能以最大連接31個的I/O模組。再者，在GHOST網路206中，MC相當於主要，I/O模組相當於附屬。
各I/O模組236A，236B，236C...係分別由連接於處理室104A~104D等之各模組的各構成要素(以下稱為「終端裝置」。)的複數個I/O部238A、238B、238C...所形成，進行往各終端裝置的控制信號及來自各終端裝置的輸出信號之傳達。例如作為處理室104的終端裝置，舉例有：控制被導入到處理室104內的氣體之流量的質量流調節器、控制來自處理室104之排氣的APC閥等。
在各GHOST網路206，也連接控制I/O部238A、238B、238C...之數位信號，類比信號，串列信號之輸入/輸出的I/O板(圖未表示)。
在此，邊參照圖面邊做說明第19圖所示EC300的構成例。第20圖係表示EC300之構成例的方塊圖。如第20圖所示，EC300係具備：構成EC本體的CPU(中央處理裝置)310、設置供CPU310所執行之各種資料處理所使用的記憶區等的RAM(隨機存取記憶體)320、利用顯示操作畫面或選擇畫面等的液晶顯示器等所構成的顯示手段330、可執行藉由運算子之製造程序的輸入或編集等各種之資料的輸入及對預定之記憶媒體的製造程序與製程記錄的輸出等各種之資料的輸出等的輸入/輸出手段340、基板處理裝置100發生漏電等之異常時進行報知的警報器(例如蜂鳴器)等的報知手段。
此外，EC300係具備：記憶著用以實行基板處理裝置100之各種處理的處理程式的程式資料記憶手段360、記憶著為了實行處理程式所必要的資訊(資料)的處理資料記憶手段370。程式資料記憶手段360、處理資料記憶手段370係例如建構於硬體(HDD)等的記憶區域。CPU310係配合需要從程式資料記憶手段360、處理資料記憶手段370讀出必要的程式、資料等，來實行各種處理程式。
上述CPU310、和RAM320、顯示手段330、輸入/輸出手段340、報知手段350、程式資料記憶手段360、處理資料記憶手段370等，係藉由控制匯流排、資料匯流排等的匯流排線所連接。在該匯流排線，也連接上述交換集線器220等。
在此，針對藉由如上述之構成的控制部200的基板處理裝置100之控制例做說明。在各處理室104A~104D中，例如對Si晶圓W施行如上述的COR處理、PHT處理、Ti膜成膜處理、Ti矽化物形成處理、TiN膜成膜處理等之製程處理的情形下，EC300之CPU310係讀出由程式資料記憶手段360的製程處理程式364所實行的處理程式，依據由處理資料記憶手段370的製程處理資訊374所實行之處理的製造程序的處理資訊來實行各處理。
亦即，CPU310，係藉由對應於各處理程式並透過控制交換集線器220及處理室104A~104D的各個MC230、GHOST網路206及I/O模組236的I/O部238，對所要的終端裝置發送控制信號來實行各處理。
在此種第19圖所示的控制部(系統控制器)200中，複數個終端裝置不是直接連接在EC300，連接在該複數個終端裝置的I/O部被模組化而構成I/O模組。由於該I/O模組係透過EC及交換集線器220而連接在EC300，因此可將通信系統簡單化。
此外，由於EC300之CPU310所發送的控制信號，包含有：連接於所要的終端裝置的I/O部之位址、以及包含該I/O部的I/O模組之位址，因此交換集線器220係參照控制信號的I/O模組之位址，且MC之GHOST係參照控制信號的I/0部之位址，藉此交換集線器220和MC可不必對CPU310進行控制信號之送信端的詢問，藉此就能實現控制信號的圓滑傳達。
像這樣，在有關第1實施形態的基板處理裝置100中，由於在藉由實行將附著在Si晶圓之自然氧化膜等的異物不使用電漿的異物除去處理(例如COR處理及PHT處理)而除去之後，可不將Si晶圓露出在大氣中，連續形成Ti膜，然後，連續形成Ti矽化物，就能形成與基礎層之界面非常平坦且均勻的Ti矽化物膜。
像這樣，若藉由第1實施形態的方法，由於可在Si晶圓的Si表面上形成與基礎層(Si)的界面極為平坦且均勻而膜厚很薄的Ti矽化物膜，因此可應用於更淺的擴散層之接觸的形成。即，就算應用於較淺的擴散層之接觸的形成，也不會發生其擴散層的底部穿透Ti矽化物膜的一部分而增加接合泄放電流，或者破壞接合等的問題。而且，因可形成膜厚更薄的Ti矽化物膜，故Si晶圓的擴散層可在自表面起很淺且雜質濃度很濃的位置形成接觸。藉此可形成更低電阻的接觸構造。
再者，因可提昇膜的密著性、強度，故可形成難以剝離的膜。又因可不用電漿就能除去自然氧化膜，故可進行無損傷的配線加工，還能成膜具有良好接觸電阻的膜。
(確認藉由有關第1實施形態之基板處理裝置的效果之實驗)針對藉由有關以上說明之第1實施形態的基板處理裝置100之晶圓處理(基板處理方法)之效果的實驗結果，邊參照圖面邊做說明。在此，藉由基板處理裝置100，對抽樣的Si晶圓表面實行利用COR處理及PHT處理的異物除去處理。然後，不將Si晶圓露出在大氣，連續將第8圖所示的ALD－Ti膜成膜處理以製程溫度565℃來實行而加以成膜Ti膜。即，藉由短時間供應TiCl4 氣體使其吸附反應之後，重覆複數次進行Ar氣體的供應、H2 氣體的供應和電漿生成而還原的工程，而加以成膜Ti膜。
於第21圖表示此時抽樣之斷面的掃瞄型電子顯微鏡(SEM)照片。如第21圖所示，若藉由有關第1實施形態的晶圓處理，就可在Si晶圓所露出的Si表面，形成與基礎層(Si)之界面非常平坦且均勻，而膜厚很薄的Ti膜。再者，雖然在Ti膜的下側形成有TiSiX 膜，但此為連低溫也會產生的例如TiSi3 、TiSi4 等，並未形成更安定的矽化物相的TiSi2 。Ti膜的膜厚為19.0nm，TiSiX 膜的膜厚為16.7nm。因而，Ti膜與TiSiX 膜合計的膜厚為35.7nm。
然後，進而連續以製程溫度600℃來實行Ti矽化物形成處理，將Ti膜矽化(矽化物化)形成C49相的Ti矽化物膜(TiSi2 膜)。於第22圖表示此時抽樣之斷面的SEM照片。如第22圖所示，若藉由有關第1實施形態的晶圓處理，就可形成與基礎層(Si)之界面非常平坦且均勻，而膜厚很薄的C49相的Ti矽化物膜。而且，還形成Ti膜已完全矽化(矽化物化)的Ti矽化物膜(TiSi2 膜)。再者，第22圖所示的Ti矽化物膜之膜厚為52.6nm。
再者，進而以製程溫度650℃來實行Ti矽化物形成處理，使Ti矽化物相相轉變而形成C54相的Ti矽化物膜(TiSi2 膜)。按此，於第23圖表示針對所得到的Ti膜、C49相之Ti矽化物膜、C54相之Ti矽化物膜的X射線繞射分析。如第23圖所示，確認藉由有關第1實施形態之晶圓處理所形成的Ti膜、C49相之Ti矽化物膜、C54相之Ti矽化物膜的結晶構造，各個Ti、C49相、C54相的峰值強度都很強。
對此，以藉由習知之晶圓處理來形成Ti矽化物膜之情形的實驗結果作為比較例加以說明。在此，藉由在基板處理裝置外將抽樣的Si晶圓利用稀氟酸(DHF)等的濕式洗淨而除去自然氧化膜。而且，藉由將已洗淨的抽樣之Si晶圓放入到基板處理裝置內，以製程溫度650℃來實行同時期進行TiCl4 氣體的供應、H2 氣體的供應、Ar氣體的供應和電漿發生的CVD－Ti膜處理，而加以成膜Ti膜，同時形成Ti矽化物膜。於第24圖表示此時抽樣之斷面的SEM照片。
如第24圖所示，在習知之晶圓處理中，形成有與基礎層(Si)之界面的粗度較大的C49相的Ti矽化物膜。此為推測將抽樣的Si晶圓放入到基板處理裝置內之際，於Si晶圓再度附著自然氧化膜等的異物，進而由於在該狀態進行一次Ti膜的成膜與矽化，因此Ti膜的均勻矽化會因Si晶圓之Si表面上的異物173而阻礙，並且Ti膜的矽化會急遽地進行。
與此種第24圖所示之習知情形相比，了解到與藉由有關第1實施形態之晶圓處理(基板處理方法)所形成的Ti矽化物膜及其基礎層(Si)的界面，如第22圖所示，非常平坦且均勻，與Ti矽化物膜及其基礎層(Si)的界面之狀態大有改善。
其次，使用別的Si晶圓之抽樣，來比較藉由有關第1實施形態的ALD－Ti膜成膜處理所形成的Ti矽化物膜、和藉由習知之CVD－Ti膜成膜處理所形成的Ti矽化物膜。有關第1實施形態的ALD－Ti膜成膜處理，係藉由基板處理裝置100，如第8圖所示，短時間供應TiCl4 氣體使其吸附反應之後，藉由重覆複次進行Ar氣體的供應、H2 氣體的供應和電漿生成所還原的工程，以製程溫度565℃加以成膜Ti膜之後，連績以製程溫度600℃進行Ti矽化物形成處理。於第25圖表示此時之Ti矽化物膜的表面的SEM照片。若藉由有關第1實施形態的晶圓處理，就能如第25圖所示，形成表面非常平坦且均勻的Ti膜。
對此，習知之CVD－Ti膜成膜處理，係以製程溫度650℃來實行同時期進行TiCl4氣體的供應、H2氣體的供應、Ar氣體的供應和電漿發生的CVD－Ti膜處理，而加以成膜Ti膜，同時形成Ti矽化物膜。於第26圖表示此時之Ti矽化物膜的表面的SEM照片。如第26圖所示，若藉由習知的晶圓處理，即可形成有與基礎層(Si)之界面的粗度較大的C49相的Ti矽化物膜。
與此種第26圖所示之習知情形相比，了解到藉由有關第1實施形態之ALD－Ti膜成膜處理所形成的Ti矽化物膜的表面，如第25圖所示，非常平坦且均勻，Ti矽化物膜的表面之狀態也大有改善。
在此，於第27圖表示測定藉由有關上述之第1實施形態的ALD－Ti膜成膜處理所形成的Ti矽化物膜之電阻率與藉由習知之CVD－Ti膜成膜處理所形成的Ti矽化物膜之電阻率的結果。如第27圖所示，了解到藉由有關第1實施形態的ALD－Ti膜成膜處理所形成的Ti矽化物膜之電阻率與藉由習知之CVD－Ti膜成膜處理所形成的Ti矽化物膜之電阻率相比，略降低1/2以上。藉此，若藉由第1實施形態，與習知相比，Ti矽化物膜的界面和表面的狀態大有改善，且可隨此更進一步減低Ti矽化物膜的電阻。
(有關第2實施形態之基板處理裝置的構成例)其次，邊參照圖面邊說明有關本發明之第2實施形態的基板處理裝置之構成例。第28圖是表示有關第2實施形態的基板處理裝置之一例的概略構成圖。如第28圖所示，該基板處理裝置101係具有具備：形成略多角形狀(例如六角形狀)的一個共通搬送室102、和構成可真空吸引的複數個(例如四個)處理室104A~104D的真空處理裝置。第28圖所示的基板處理裝置101的真空處理裝置之構成，係大致與第1所示的基板處理裝置100的第1真空處理裝置之構成相同。基板處理裝置101係將一個真空處理裝置透過兩個真空隔絕室108A、108B而連接在搬入側搬送室110的範例。連此種構成的基板處理裝置101也可應用本發明。
(處理室的構成例)其次，說明第28圖所示的基板處理裝置101之處理室的構成例。連有關第2實施形態的基板處理裝置101中，都能以連續實行藉由將Si晶圓之Si表面上的自然氧化膜等的異物不使用電漿的異物除去處理、和在施行該異物除去處理的Si表面上形成Ti膜的Ti膜形成處理、和在Ti膜與基礎層(Si)之間引起矽化反應形成Ti矽化物的Ti矽化物形成處理的方式所構成。
以處理室104A~104D中至少兩個處理室之一方作為異物除去處理室所構成，以另一方的的兩個處理室分別作為Ti成膜處理室、Ti矽化物形成處理室所構成。此外，異物除去處理也可如上述地連續實行複數階段的處理，例如生成物生成處理(COR處理)與生成物除去處理(例如PHT處理)。此時，以處理室104A~104D中的兩個處理室，分別作為生成物生成處理室、生成物除去處理室所構成。
在此，於第29圖表示基板處理裝置101之處理室的構成例。第29圖所示的構成例，係以連接在共通搬送室102的處理室104A、104B、104C、104D，分別作為COR處理室、PHT處理室、Ti膜成膜處理室、Ti矽化物形成處理室所構成。
(晶圓的搬送處理)針對此種第29圖所示之構成的基板處理裝置101之晶圓W的搬送處理做說明。因對晶圓W之各處理室104A~104D的處理之順序是以上述的順序進行，故晶圓W之搬送路徑係為如第29圓所示的實線箭頭。
在此，以從設置在中央之導入口112B的晶圓匣(也包含載體)，例如取出已形成有接觸孔或通孔之處理前晶圓W作為一例，此外兩個真空隔絕室108A、108B中的任一方的真空隔絕室，例如將真空隔絕室108A，應用於處理前晶圓W的搬入用，將另一方的真空隔絕室108B應用於處理過晶圓W的搬出用。目前，在各處理室104A~104D內分別收容有晶圓W，各個處理結束，或大致結束。
首先，由於針對第29圖所示的搬入側搬送室110內之晶圓W的搬送處理，係與第13圖所示的情形相同，因此其詳細的說明予以省略。此時，第29圖所示的搬送路徑X31~X33，係分別相當於第13圖所示的搬送路徑X11~X13。
其次，針對在共通搬送室102內的晶圓之搬送處理做說明。先藉由搬送機構118取得收容在處理室104D之處理過的晶圓W，如搬送路徑Y31所示地將此放置在真空狀態的真空隔絕室108B內。其次，藉由搬送機構118取得收容在處理室104C內之處理過的晶圓W，如搬送路徑Y32所示地將此往真空狀態的處理室104D內搬入而放置，開始在處理室104D內的處理。
接著，藉由搬送機構118取得收容在處理室104B內之處理過的晶圓W，如搬送路徑Y33所示地將此往真空狀態的處理室104C內搬入而放置，開始在處理室104C內的處理。其次，藉由搬送機構118取得收容在處理室104A內之處理過的晶圓W，如搬送路徑Y34所示地將此往真空狀態的處理室104B內搬入而放置，開始在處理室104B內的處理。
接著，藉由搬送機構118取得已在真空隔絕室108A內待機之處理前的晶圓W，如搬送路徑Y35所示地將此往上述真空狀態的處理室104A內搬入而放置，開始在該處理室104A內的處理。再者，在晶圓W的搬出入之際，各閘閥106A~106D、107A、107B中，開閉操作晶圓W之搬出入所必要的閘閥。而且，在各處理室104E~104D，每當晶圓W之處理完成即重覆進行上述的操作。
藉此，就可在Si晶圓W之Si表面上，形成與基礎層(Si)之界面非常平坦且均勻的Ti矽化物。此外，不光是提昇膜的密著性、強度，因可防止在Si晶圓W的基礎層(Si)，受到電漿引起的充電損傷，故可進行沒有損傷的配線加工，就能加以成膜具有良好接觸電阻的膜。
再者，上述各處理室104A~104D的構成並不限於第29圖所示者。例如以各處理室104A~104D中的哪個處理室作為COR處理室、PHT處理室、Ti膜成膜處理室、Ti矽化物形成處理室、TiN膜成膜處理室所構成亦可。因而，如果Si晶圓的搬送順序，也依各處理室104A~104D中之COR處理室、PHT處理室、Ti膜成膜處理室、Ti矽化物形成處理室的順序被搬送，未必要是各處理室104A~104D的順序亦可。
此外，在共通搬送室102除了處理室104A~104D以外，追加並連接別的處理室，以該處理室作為TiN膜成膜處理室所構成亦可。藉此，將已結束Ti矽化物形成處理的Si晶圓搬送到TiN膜成膜處理室，連TiN膜成膜處理都能連續的實行。
有關藉由上述第1或第2實施形態所詳述的本發明，可應用於由複數個機器所構成的系統，也可應用於由一個機器所形成的裝置。連藉由將記憶著實現上述之實施形態之機能的軟體之程式的記憶媒體等的媒體供應於系統或裝置，該系統或裝置的電腦(或者CPU和MPU)讀出並實行儲存在記憶媒體等之媒體的程式，本發明當然也可達成。
此時，由記憶媒體等之媒體所讀出的程式本身是用以實現上述之實施形態的機能，記憶該程式的記憶媒體等之媒體係為構成本發明。作為用以供應程式的記憶媒體等之媒體，例如可使用軟碟(註冊商標)碟、硬碟、光碟、光磁碟、CD－ROM、CD－R、CD－RW、DVD－ROM、DVD－RAM、DVD－RW、DVD＋RW、磁帶、不揮發性的記憶卡、ROM、或透過網路的下載等。
再者，藉由實行電腦所讀出的程式，不光是實現上述之實施形態的機能，依據其程式的指示，在電腦上作業的OS等則執行實際處理的一部分或全部，藉由該處理實現上述之實施形態的機能之情形也包含在本發明。
進而，由記憶媒體等之媒體所讀出的程式，寫入到配置在插入到電腦之機能擴充卡和連接於電腦的機能擴充單元的記憶體之後，依據該程式的指示，配備在該機能擴充卡和機能擴充單元的CPU等則執行實際處理的一部分或全部，藉由該處理實現上述之實施形態的機能之情形也包含在本發明。
以上，雖是一邊參照所附圖面一邊針對本發明的最佳實施形態做說明，但本發明當然不限於相關的範例。只要是該業者，針對記載於申請專利範圍之範圍內，都可清楚的想到各種變更例或修正例，了解到連該些當然均屬本發明之技術範圍。
例如，在上述實施形態中，雖是針對在Si晶圓之Si表面上形成合金膜的TiSi2 膜作為含有Si表面之情形做說明，但並不限於此，在形成於Si晶圓上的多晶矽(poly－Si)上形成合金膜作為作為含有Si表面亦可，此外在金屬矽化物膜上形成合金膜亦可。例如以由CoSi和NiSi等之金屬矽化物膜所形成的敷層來覆蓋擴散層的情形，係以該敷層(金屬矽化物膜)作為基礎層而在其上形成合金膜(例如Ti－Co膜、Ti－Ni膜等)亦可。
此外，在上述實施形態中，雖是舉例使用TiCl4氣體作為含有金屬原料氣體的情形做說明，但並不限於此，只要是含有Ti原料氣體無論哪種都可。例如也可使用TDMAT(四(甲基胺)一鈦)、TDEAT(四(二乙基胺)一鈦)等作為有機鈦。
進而又於上述實施形態中，雖是使用含有Ti原料氣體來形成鈦矽化物膜的情形作為含有金屬原料氣體為例做說明，但並不限於此，例如使用Ni、Co、Pt、Mo、Ta、Hf、Zr等之含有金屬原料氣體來形成該些金屬之矽化物膜的情形也可得到同樣的效果。
[產業上的可利用性]
本發明可應用於例如有Si晶圓之表面和金屬矽化物層等之含有Si表面上進行形成金屬矽化物膜等之基板處理的基板處理裝置、基板處理方法、程式、記錄程式之記錄媒體。
100、101．．．基板處理裝置
102．．．第1共通搬送室
104(104A~104F)．．．處理室
105(105A~105F)．．．載置台
106A~106F．．．閘閥
107A、107B．．．閘閥
108(108A、108B)．．．真空隔絕室
109(109A，109B)．．．搬送口
110．．．搬入側搬送室
112(112A~112C)．．．導入口
112B．．．導入口
114．．．定位器
116．．．搬入側搬送機構
116A、116B．．．拾取部
118．．．第1搬送機構
118A、118B．．．拾取部
120．．．第2共通搬送室
122．．．通道部
124．．．第2搬送機構
124A、124B．．．拾取部
126．．．閘閥
160．．．Si晶圓(矽晶圓)
161．．．界面
162．．．裸基板
163．．．Si表面
164．．．層間絕緣膜
165．．．接觸孔
166．．．Ti膜
167．．．Ti矽化物膜(鈦矽化物膜)
168．．．TiN膜
172．．．裸基板
173．．．異物
177．．．Ti矽化物膜
200．．．控制部(系統控制器)
300．．．EC(裝置控制部)
310．．．CPU
320．．．RAM
330．．．顯示手段
340．．．輸入/輸出手段
350．．．報知手段
360．．．程式資料記憶手段
362．．．搬送處理程式
364．．．製程處理程式
370．．．處理資料記憶手段
372．．．搬送處理資訊
374．．．製程處理資訊
400．．．激勵氣體反應處理室
500．．．熱處理室
600．．．電漿CVD處理室
700．．．電漿CVD處理室
W．．．晶圓(Si晶圓)
第1圖是表示有關本發明之第1實施形態的基板處理裝置之構成例的剖面圖。
第2圖是表示同實施形態之Si晶圓的膜構造之具體例的模式圖。
第3A圖是說明有關同實施形態之晶圓處理的工程圖。
第3B圖是說明有關同實施形態之晶圓處理的工程圖。
第3C圖是說明有關同實施形態之晶圓處理的工程圖。
第3D圖是說明有關同實施形態之晶圓處理的工程圖。
第4A圖是放大第3A圖所示之各工程的接觸孔之底部(A部)的膜構造的模式圖。
第4B圖是放大第3B圖所示之各工程的接觸孔之底部(A部)的膜構造的模式圖。
第4C圖是放大第3C圖所示之各工程的接觸孔之底部(A部)的膜構造的模式圖。
第5A圖是放大針對比較例的接觸孔之底部(A部)的膜構造的模式圖。
第5B圖是放大針對比較例的接觸孔之底部(A部)的膜構造的模式圖。
第6圖是以座標表示將Ti膜成膜在Si晶圓之Si表面上之際的成膜速率與晶圓之設定溫度的關係之圖。
第7圖是表示作為Ti膜成膜處理之具體例的CVD－Ti膜成膜處理之氣體供應形態之一例的圖。
第8圖是表示作為Ti膜成膜處理之具體例的ALD－Ti膜成膜處理之氣體供應形態之一例的圖。
第9圖是表示作為Ti膜成膜處理之具體例的ALD－Ti膜成膜處理之氣體供應形態之其他例的圖。
第10圖是表示作為Ti膜成膜處理之具體例的ALD－Ti膜成膜處理之氣體供應形態之另一其他例的圖。
第11圖是表示作為Ti膜成膜處理之具體例的SFD－Ti膜成膜處理之氣體供應形態之一例的圖。
第12圖是以座標表示將Si晶圓之Si表面上之Ti膜加以熱處理時的晶圓之設定溫度與Ti矽化物之電阻率及該電阻率之晶圓面內均勻性之關係的圖。
第13圖是表示第1圖所示的基板處理裝置之處理室的構成例的圖。
第14圖是表示有關同實施形態的COR處理室之構成例的剖面圖。
第15圖是表示有關同實施形態的PHT處理室之構成例的剖面圖。
第16圖是表示有關同實施形態的Ti膜成膜處理室之構成例的剖面圖。
第17圖是表示有關同實施形態的TiN膜成膜處理室之構成例的剖面圖。
第18圖是表示第1圖所示的基板處理裝置之處理室的其他構成例的圖。
第19圖是表示第1圖所示的控制部(系統控制器)的構成例的方塊圖。
第20圖是表示同實施形態的EC(裝置控制部)之構成例的方塊圖。
第21圖是表示藉由有關本實施形態之晶圓處理所形成的Ti膜之剖面的掃瞄型電子顯微鏡(SEM)照片的圖。
第22圖是表示藉由有關本實施形態之晶圓處理所形成的C49相Ti矽化物膜(TiSi2 膜)之剖面的掃瞄型電子顯微鏡(SEM)照片的圖。
第23圖是表示藉由有關本實施形態之晶圓處理所形成的Ti膜、C49相Ti矽化物膜(TiSi2 膜)、C54相Ti矽化物膜(TiSi2 膜)之X射線繞射分析的圖。
第24圖是表示藉由習知之晶圓處理所形成的C49相Ti矽化物膜(TiSi2 膜)之剖面的掃瞄型電子顯微鏡(SEM)照片的圖。
第25圖是表示藉由有關本實施形態之晶圓處理所形成的C49相Ti矽化物膜(TiSi2 膜)之表面的掃瞄型電子顯微鏡(SEM)照片的圖。
第26圖是表示藉由習知之晶圓處理所形成的C49相Ti矽化物膜(TiSi2 膜)之表面的掃瞄型電子顯微鏡(SEM)照片的圖。
第27圖是表示藉由有關本實施形態之ALD－Ti膜成膜處理所形成的Ti矽化物膜之電阻率與藉由習知之CVD－Ti膜成膜處理所形成的Ti矽化物膜之電阻率的測定結果的圖。
第28圖是表示有關本發明之第2實施形態的基板處理裝置之構成例的剖面圖。
第29圖是表示第28圖所示的基板處理裝置之處理室的構成例的圖。
第30圖是表示半導體元件之配線構造的模式圖。
100．．．基板處理裝置
102．．．第1共通搬送室
104(104A~104F)．．．處理室
106A~106F．．．閘閥
107A、107B．．．閘閥
108(108A、108B)．．．真空隔絕室
110．．．搬入側搬送室
112(112A~112C)．．．導入口
114．．．定位器
120．．．第2共通搬送室
122．．．通道部
126．．．閘閥
200．．．控制部(系統控制器)
300．．．EC(裝置控制部)
W．．．晶圓(Si晶圓)

Claims (8)

  1. 一種基板處理方法，屬於在被處理基板之含矽表面上形成Ti合金膜的基板處理裝置之基板處理方法，其特徵為：於前述被處理基板，不非晶質化露出之含矽表面；使前述被處理基板不暴露於大氣而在前述基板處理裝置內連續實行：不使用電漿而除去前述被處理基板所露出之含矽表面上的異物的異物除去處理工程；和對前述被處理基板上供應含Ti原料氣體，並將Ti膜成膜在已除去前述異物之前述含矽表面上的Ti膜成膜處理工程；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含矽表面引起反應而於前述含矽表面上形成與下底的界面為平坦之Ti合金膜的合金化處理工程；前述異物除去處理工程係連續實行：對前述被處理基板上供應反應氣體，用以使前述含矽表面上的前述異物與前述反應氣體的氣體成份進行化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含矽表面上之前述生成物的生成物除去處理工程。
  2. 如申請專利範圍第1項所記載的基板處理方法，其中，上述合金膜係為Ti矽化物膜； 前述合金化處理工程是藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含矽表面引起反應，而形成Ti矽化物膜的矽化物形成處理工程。
  3. 如申請專利範圍第2項所記載的基板處理方法，其中，前述Ti膜成膜處理工程是在不滿580℃的溫度範圍來實行前述Ti膜的成膜處理；前述矽化物形成處理工程是在580℃以上的溫度範圍來實行前述Ti膜的熱處理。
  4. 如申請專利範圍第2項所記載的基板處理方法，其中，前述Ti膜成膜處理工程，係藉由重覆複數次對前述被處理基板上供應前述含Ti原料氣體，並於前述含矽表面上產生前述Ti膜之吸附反應的工程；和供應還原氣體，並還原吸附於前述含矽表面上之前述Ti膜的工程，來成膜前述Ti膜。
  5. 如申請專利範圍第2~4項之任一項所記載的基板處理方法，其中包含對前述Ti矽化物膜上供給含Ti原料氣體與氮化氣體，於前述Ti矽化物膜上形成TiN膜之TiN膜成膜工程。
  6. 一種基板處理方法，屬於在被處理基板之含矽表面上形成Ti矽化物膜的基板處理裝置之基板處理方法，其特徵為：於前述被處理基板，不非晶質化露出之含矽表面； 包含：不使用電漿而除去前述含矽表面上的異物之異物除去處理工程；和把前述被處理基板的溫度設定為Ti與前述含矽表面之反應不會發生的溫度範圍，對前述含矽表面上供應含Ti原料氣體形成Ti膜的Ti膜成膜處理工程；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含矽表面引起矽化反應，來形成準安定的矽化物相的Ti矽化物膜的準安定矽化物相形成處理工程；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含矽表面引起矽化反應，來形成安定的矽化物相的Ti矽化物膜的定安矽化物相形成處理工程；前述異物除去處理工程係連續實行：對前述被處理基板上供應反應氣體，用以使前述含矽表面上的異物與前述反應氣體的氣體成份進行化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含矽表面上之前述生成物的生成物除去處理工程。
  7. 一種電腦可讀取之記錄媒體，屬於記憶著在被處理基板之含矽表面上形成Ti矽化物膜的基板處理裝置之在電腦實行基板處理方法的程式之記錄媒體，其特徵為：於前述被處理基板，不非晶質化露出之含矽表面；前述基板處理方法在前述基板處理裝置內連續實行以下步驟： 不使用電漿而除去前述含矽表面上的異物之異物除去步驟；和把前述被處理基板的溫度設定為Ti與前述含矽表面之反應不會發生的溫度範圍，對前述含矽表面上供應含Ti原料氣體形成Ti膜的Ti膜成膜處理步驟；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含矽表面引起矽化反應，來形成Ti矽化物膜的矽化物形成處理步驟；前述異物除去處理步驟係連續實行：對前述被處理基板上供應反應氣體，用以使前述含矽表面上的異物與前述反應氣體的氣體成份進行化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含矽表面上之前述生成物的生成物除去處理工程。
  8. 一種程式，屬於在電腦上實行在被處理基板之含矽表面上形成Ti矽化物膜的基板處理裝置之基板處理方法的程式，其特徵為：於前述被處理基板，不非晶質化露出之含矽表面；前述基板處理方法係在前述基板處理裝置內連續實行以下步驟：不使用電漿而除去前述含矽表面上的異物之異物除去步驟；和把前述被處理基板的溫度設定為Ti與前述含矽表面之反應不會發生的溫度範圍，對前述含矽表面上供應含Ti 原料氣體形成Ti膜的Ti膜成膜處理步驟；和藉由將前述被處理基板進行熱處理而使前述Ti膜與前述含矽表面引起矽化反應，來形成Ti矽化物膜的矽化物形成處理步驟；前述異物除去處理步驟係連續實行：對前述被處理基板上供應反應氣體，用以使前述含矽表面上的異物與前述反應氣體的氣體成份進行化學反應而產生生成物的生成物生成處理工程；和將前述被處理基板進行熱處理而用以昇華除去前述含矽表面上之前述生成物的生成物除去處理工程。
TW95138422A 2005-10-19 2006-10-18 A substrate processing method, a program and a recording medium TWI443719B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303940A JP5046506B2 (ja) 2005-10-19 2005-10-19 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
TW200733206A TW200733206A (en) 2007-09-01
TWI443719B true TWI443719B (zh) 2014-07-01

Family

ID=37962303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95138422A TWI443719B (zh) 2005-10-19 2006-10-18 A substrate processing method, a program and a recording medium

Country Status (3)

Country Link
JP (1) JP5046506B2 (zh)
TW (1) TWI443719B (zh)
WO (1) WO2007046204A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703364B2 (ja) 2005-10-24 2011-06-15 株式会社東芝 半導体装置及びその製造方法
WO2009001774A1 (ja) * 2007-06-22 2008-12-31 Ulvac, Inc. 半導体ウェーハの保護方法及び半導体装置の製造方法
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP5171192B2 (ja) * 2007-09-28 2013-03-27 東京エレクトロン株式会社 金属膜成膜方法
JP2009123793A (ja) * 2007-11-13 2009-06-04 Shimadzu Corp クラスタ型真空処理装置
KR101569956B1 (ko) * 2008-07-31 2015-11-17 도쿄엘렉트론가부시키가이샤 화학 처리 및 열처리용의 생산성이 높은 처리 시스템 및 동작 방법
JP2011066060A (ja) * 2009-09-15 2011-03-31 Tokyo Electron Ltd 金属シリサイド膜の形成方法
JP2011100962A (ja) * 2009-10-09 2011-05-19 Tokyo Electron Ltd 成膜方法及びプラズマ処理装置
KR20110093476A (ko) * 2010-02-12 2011-08-18 삼성엘이디 주식회사 기상 증착 시스템, 발광소자 제조방법 및 발광소자
JP5933375B2 (ja) * 2011-09-14 2016-06-08 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6121348B2 (ja) * 2014-02-28 2017-04-26 東京エレクトロン株式会社 めっきの前処理方法、記憶媒体およびめっき処理システム
US10217819B2 (en) 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP5947435B1 (ja) * 2015-08-27 2016-07-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP6600588B2 (ja) * 2016-03-17 2019-10-30 東京エレクトロン株式会社 基板搬送機構の洗浄方法及び基板処理システム
JP6439774B2 (ja) * 2016-11-21 2018-12-19 トヨタ自動車株式会社 半導体装置の製造方法
JP2020038929A (ja) * 2018-09-05 2020-03-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
JP7296806B2 (ja) 2019-07-16 2023-06-23 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム
KR102516340B1 (ko) * 2020-09-08 2023-03-31 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법
JP2023002305A (ja) * 2021-06-22 2023-01-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296021A (ja) * 1991-03-26 1992-10-20 Mitsubishi Electric Corp 半導体基板の表面処理方法
JP3086719B2 (ja) * 1991-06-27 2000-09-11 株式会社東芝 表面処理方法
JP3487080B2 (ja) * 1996-06-18 2004-01-13 ソニー株式会社 半導体装置およびその製造方法
JP3201318B2 (ja) * 1997-11-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
JP2002016018A (ja) * 2000-06-30 2002-01-18 Sumitomo Heavy Ind Ltd 基板処理装置及び方法
JP4039385B2 (ja) * 2003-04-22 2008-01-30 東京エレクトロン株式会社 ケミカル酸化膜の除去方法
JP4833512B2 (ja) * 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
WO2007046204A1 (ja) 2007-04-26
JP5046506B2 (ja) 2012-10-10
TW200733206A (en) 2007-09-01
JP2007115797A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
TWI443719B (zh) A substrate processing method, a program and a recording medium
JP5207615B2 (ja) 成膜方法および基板処理装置
KR100735938B1 (ko) Ｔｉ막 및 ＴｉＮ막의 성막 방법, 접촉 구조체 및 컴퓨터 판독 가능한 기억 매체
US20120171863A1 (en) Metal silicide film forming method
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2008218659A (ja) 半導体装置の製造方法、半導体製造装置及びプログラム
JP5208756B2 (ja) Ｔｉ系膜の成膜方法および記憶媒体
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
KR100989028B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5171192B2 (ja) 金属膜成膜方法
JP2017050304A (ja) 半導体装置の製造方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2008192835A (ja) 成膜方法，基板処理装置，および半導体装置
TWI548769B (zh) Preparation of nickel film
KR20180016304A (ko) 성막 방법 및 성막 시스템, 그리고 표면 처리 방법
JP2007077455A (ja) 半導体デバイスの製造方法
JP2007046105A (ja) レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
JP2011190499A (ja) 半導体装置の製造方法および基板処理システム
JP2017212320A (ja) 酸化チタン膜の形成方法および形成システム、ならびにコンタクト構造の形成方法
JP2014187104A (ja) 半導体装置の製造方法、基板処理装置、半導体装置、プログラムおよび記憶媒体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees