JP4947922B2 - 成膜方法およびコンピュータにより読み取り可能な記憶媒体 - Google Patents

成膜方法およびコンピュータにより読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP4947922B2
JP4947922B2 JP2005150186A JP2005150186A JP4947922B2 JP 4947922 B2 JP4947922 B2 JP 4947922B2 JP 2005150186 A JP2005150186 A JP 2005150186A JP 2005150186 A JP2005150186 A JP 2005150186A JP 4947922 B2 JP4947922 B2 JP 4947922B2
Authority
JP
Japan
Prior art keywords
gas
film
stage
ticl
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005150186A
Other languages
English (en)
Other versions
JP2006332139A (ja
Inventor
敏夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005150186A priority Critical patent/JP4947922B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN200680017839XA priority patent/CN101253603B/zh
Priority to US11/920,923 priority patent/US20090104352A1/en
Priority to KR1020077027198A priority patent/KR100963336B1/ko
Priority to EP06746591A priority patent/EP1892752A4/en
Priority to PCT/JP2006/309903 priority patent/WO2006126440A1/ja
Priority to TW095118130A priority patent/TW200701347A/zh
Publication of JP2006332139A publication Critical patent/JP2006332139A/ja
Application granted granted Critical
Publication of JP4947922B2 publication Critical patent/JP4947922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、ＣＶＤによる成膜方法に関し、特に、半導体装置において例えばバリア層、キャパシタ上部電極、ゲート電極、コンタクト部等として用いられるＴｉＮ系薄膜等の金属窒化膜を成膜する成膜方法、およびこのような方法を実行するためのコンピュータにより読み取り可能な記憶媒体に関する。
半導体デバイスの製造においては、最近の高密度化および高集積化の要請に対応して、回路構成を多層配線構造にする傾向にあり、このため、下層の半導体デバイスと上層の配線層との接続部であるコンタクトホールや、上下の配線層同士の接続部であるビアホールなどの層間の電気的接続のための埋め込み技術が重要になっている。また、高集積化にともない、例えばＤＲＡＭメモリー部のキャパシタ材としてＴａ２Ｏ５、ＨｆＯ２等の高誘電率材に対応した上部電極を高カバレージで成膜する技術が重要となっている。
また、近時、上述したようなコンタクトホール、ビアホールの埋め込み金属のバリア層や、キャパシタの上部電極としてＴｉＮ膜が用いられつつある。
このような、ＴｉＮ膜は従来ＰＶＤにより成膜されていたが、最近のようにデバイスの微細化および高集積化に伴って、より良質の膜を高カバレージで成膜可能なＣＶＤが多用されるようになってきた。
ＣＶＤのＴｉＮ膜を成膜する際には、反応ガスとしてＴｉＣｌ４と窒素含有還元ガスであるＮＨ３またはＭＭＨ（モノメチルヒドラジン）とを用いて、５００〜６００℃の温度で成膜される。
ところで、Ｔａ２Ｏ５やＨｆＯ２等の高誘電率材は温度に敏感であり、その上にＴｉＮ膜を上部電極として成膜する場合、下地層の熱的ダメージを防止するためには５００℃未満というより低温での成膜が要求される。
また、コンタクト材料としてＮｉＳｉ等を用いる場合、ＮｉＳｉは耐熱性が低く、このＮｉＳｉを下地として金属窒化膜を成膜する場合もさらに低温成膜が望まれている。
しかしながら、５００℃未満の低温でＣＶＤによりＴｉＮ膜を成膜すると、Ｃｌを十分に除去することができず、抵抗値が高くなるという問題がある。
このような低温成膜に対応可能な技術として、特許文献１には、原料ガスであるＴｉＣｌ４ガスおよび還元ガスであるＮＨ３ガスの両方を供給して膜形成を進行させる工程と、還元ガスであるＮＨ３ガスのみを供給して還元反応を進行させる還元工程とを交互に繰り返し、４５０℃程度の低温成膜を可能にした技術が提案されている（特許文献１）。この技術を用いることにより、Ｃｌの残留が少ない良質の膜が得られるとしている。
しかしながら、最近はＴｉＮ膜等に要求される品質が益々厳しくなっており、外観上、異常成長等の異常部分が僅かでもあると不良と判断され、上述の特許文献１に記載された技術でも５００℃未満、例えば４５０℃において異常成長を完全になくすことができない。また、最近では４５０℃未満、例えば４００℃というさらなる低温成膜が望まれており、上記特許文献１に開示された技術ではこのような低温成膜では比抵抗値が増大し、全く対応することができない。
特開２００３−７７８６４号公報
本発明はかかる事情に鑑みてなされたものであって、ＣＶＤ法において、５００℃未満、さらには４５０℃未満の低い成膜温度でも異常成長のない良質の金属窒化膜を成膜することが可能な成膜方法、およびそのような方法を実行するためのコンピュータにより読み取り可能な記憶媒体を提供することを目的とする。
上記課題を解決するために、本発明の第１の観点では、成膜温度に加熱された被処理基板にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤによりＴｉＮ膜を成膜する成膜方法であって、前記ＴｉＣｌ４ガスおよび前記ＮＨ３ガスが被処理基板上に直接供給される成膜初期に、被処理基板上にＴｉＮ膜を直接堆積させる期間を含む第１段階と、同様にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤにより前記第１段階で堆積された初期のＴｉＮ膜の上にさらにＴｉＮ膜を堆積させて所定の膜厚とする第２段階とを含み、前記第１段階は、前記ＴｉＣｌ４ガスを供給する第１ステップと、ＮＨ３ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、前記第２段階は、前記ＴｉＣｌ ４ ガスおよびＮＨ ３ ガスを供給する第３ステップと、前記ＴｉＣｌ ４ ガスを停止して前記ＮＨ ３ ガスを供給する第４ステップとからなるサイクルを１サイクル以上繰り返すことを特徴とする成膜方法を提供する。
本発明の第２の観点では、成膜温度に加熱された被処理基板にＴｉＣｌ ４ ガスおよびＮＨ ３ ガスを供給してＣＶＤによりＴｉＮ膜を成膜する成膜方法であって、前記ＴｉＣｌ ４ ガスおよび前記ＮＨ ３ ガスが被処理基板上に直接供給される成膜初期に、被処理基板上にＴｉＮ膜を直接堆積させる期間を含む第１段階と、同様にＴｉＣｌ ４ ガスおよびＮＨ ３ ガスを供給してＣＶＤにより前記第１段階で堆積された初期のＴｉＮ膜の上にさらにＴｉＮ膜を堆積させて所定の膜厚とする第２段階とを含み、前記第１段階および前記第２段階ともに、前記ＴｉＣｌ ４ ガスおよびＮＨ ３ ガスを供給する第１ステップと、前記ＴｉＣｌ ４ ガスを停止して前記ＮＨ ３ ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、前記第１段階の第１ステップの時間が、前記第２段階の第１ステップよりも短い、または前記第１段階の第２ステップの時間が、前記第２段階の第２ステップよりも長いことを特徴とする成膜方法を提供する。
本発明の第３の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、第１の観点に係る成膜方法が実施されるように、コンピュータが成膜装置を制御するソフトウエアを含む、コンピュータにより読み取り可能な記憶媒体を提供する。
本発明の第４の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
前記制御プログラムは、実行時に、第２の観点に係る成膜方法が実施されるように、コンピュータが成膜装置を制御するソフトウエアを含む、コンピュータにより読み取り可能な記憶媒体を提供する。
さらに、上記第１の観点は、成膜の際の被処理基板の温度が５００℃未満の場合に有効であり、特に４５０℃未満の場合に有効である。
また、前記第２ステップのＮＨ３ガスの流量は、前記第１ステップのＮＨ３ガスの流量以上であることが好ましい。この場合に、前記第２ステップのＮＨ３ガスの流量は、５００ｍＬ／ｍｉｎ以上であることが好ましい。ＮＨ３ガスを供給する前記第２ステップの時間は２秒以上であることが好ましい。
さらに、上記第２の観点は、成膜の際の被処理基板の温度が５００℃未満の場合に有効であり、特に４５０℃未満の場合に有効である。この場合に、前記第１ステップおよび前記第２ステップとからなるサイクルは、前記第２段階において１サイクル当たり１．０ｎｍの厚さ以下となる条件に設定されることが好ましい。
本発明によれば、成膜初期の第１段階において、従来のように単にインキュベーションタイムを設けるのではなく、ＴｉＣｌ４ガスを供給する第１ステップと、ＮＨ３ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、前記第２段階は、前記ＴｉＣｌ ４ ガスおよびＮＨ ３ ガスを供給する第３ステップと、前記ＴｉＣｌ ４ ガスを停止して前記ＮＨ ３ ガスを供給する第４ステップとからなるサイクルを１サイクル以上繰り返す、あるいは前記第１段階および前記第２段階ともに、前記ＴｉＣｌ４ガスおよびＮＨ３ガスを供給する第１ステップと、前記ＴｉＣｌ４ガスを停止して前記ＮＨ３ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、前記第１段階の第１ステップの時間が、前記第２段階の第１ステップよりも短い、または前記第１段階の第２ステップの時間が、前記第２段階の第２ステップよりも長いので、成膜速度が遅い成膜初期の第１段階が長い５００℃未満の低温成膜であっても、ＴｉＣｌ４ガスを十分に還元して、ＴｉＮ膜の堆積が局部的に生じないように均一に還元することができ、異常成長のない良質のＴｉＮ膜を成膜することが可能となる。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
以下の説明においては、金属化合物ガスとしてＴｉＣｌ４ガスを用い、窒素含有還元ガスとしてＮＨ３ガスを用いて、熱ＣＶＤで窒化チタン（ＴｉＮ）の薄膜を成膜する場合について説明する。
図１は、本発明に係る成膜方法を実施する成膜装置の一例を示す概略構成図である。
成膜装置１００は、気密に構成された略円筒状のチャンバー１を有しており、その中には被処理体であるウエハＷを水平に支持するためのサセプタ２がその中央下部に設けられた円筒状の支持部材３により支持された状態で配置されている。このサセプタ２はＡｌＮ等のセラミックスからなり、その外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２にはヒーター５が埋め込まれており、このヒーター５はヒーター電源６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。さらに、サセプタ２には、下部電極として機能する電極８がヒーター５の上に埋設されている。
チャンバー１の側面部には搬入出口２１が開口され、この搬入出口２１は、ゲートバルブ２２を介して外部の図示しない真空状態のウエハ搬送室から図示しないウエハ搬送装置によりサセプタ１２との間におけるウエハＷの搬入出が行われる構成となっている。
サセプタ２のウエハＷの載置領域には、図示しない前記ウエハ搬送装置との間におけるウエハＷの受け渡しを行う際に、当該ウエハＷを昇降させるための複数の昇降ピン３９が貫通して設けられ、これらの昇降ピン３９は、駆動アーム４０を介して昇降機構４１にて昇降駆動される。
チャンバー１の底部には、排気室３６が設けられ、この排気室３６は排気管３７を介して排気装置３８に接続されており、チャンバー１の内部を所望の真空度に均一に排気することが可能になっている。
チャンバー１の天壁１ａには、シャワーヘッド１０が設けられている。このシャワーヘッド１０は、上段ブロック体１０ａ、中段ブロック体１０ｂ、下段ブロック体１０ｃで構成されている。
下段ブロック体１０ｃにはガスを吐出する吐出孔１７と１８とが交互に形成されている。上段ブロック体１０ａの上面には、第１のガス導入口１１と、第２のガス導入口１２とが形成されている。上段ブロック体１０ａの中では、第１のガス導入口１１から多数のガス通路１３が分岐している。中段ブロック体１０ｂにはガス通路１５が形成されており、上記ガス通路１３が水平に延びる連通路１３ａを介してこれらガス通路１５に連通している。さらにこのガス通路１５が下段ブロック体１０ｃの吐出孔１７に連通している。また、上段ブロック体１０ａの中では、第２のガス導入口１２から多数のガス通路１４が分岐している。中段ブロック体１０ｂにはガス通路１６が形成されており、上記ガス通路１４がこれらガス通路１６に連通している。さらにこのガス通路１６が中段ブロック体１０ｂ内に水平に延びる連通路１６ａに接続されており、この連通路１６ａが下段ブロック体１０ｃの多数の吐出孔１８に連通している。そして、上記第１および第２のガス導入口１１，１２は、それぞれ後述するガス供給機構６０に接続されている。
ガス供給機構６０は、クリーニングガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源６１、Ｔｉ含有ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源６２、Ｎ２ガスを供給する第１のＮ２ガス供給源６３、窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源６４、Ｎ２ガスを供給する第２のＮ２ガス供給源６５を有している。そして、ＣｌＦ３ガス供給源６１にはＣｌＦ３ガス供給ライン６６が、ＴｉＣｌ４ガス供給源６２にはＴｉＣｌ４ガス供給ライン６７が、第１のＮ２ガス供給源６３には第１のＮ２ガス供給ライン６８が、ＮＨ３ガス供給源６４にはＮＨ３ガス供給ライン６９が、第２のＮ２ガス供給源６５には第２のＮ２ガス供給ライン７０が、それぞれ接続されている。また、図示しないがＡｒガス供給源も有している。そして、各ガス供給ラインにはマスフローコントローラ７２およびマスフローコントローラ７２を挟んで２つのバルブ７１が設けられている。
シャワーヘッド１０の第１のガス導入口１１にはＴｉＣｌ４ガス供給源６２から延びるＴｉＣｌ４ガス供給ライン６７が接続されており、このＴｉＣｌ４ガス供給ライン６７にはＣｌＦ３ガス供給源６１から延びるＣｌＦ３ガス供給ライン６６および第１のＮ２ガス供給源６３から延びる第１のＮ２ガス供給ライン６８が接続されている。また、第２のガス導入口１２にはＮＨ３ガス供給源６４から延びるＮＨ３ガス供給ライン６９が接続されており、このＮＨ３ガス供給ライン６９には、第２のＮ２ガス供給源６５から延びる第２のＮ２ガス供給ライン７０が接続されている。
したがって、プロセス時には、ＴｉＣｌ４ガス供給源６２からのＴｉＣｌ４ガスが第１のＮ２ガス供給源６３からのＮ２ガスとともにＴｉＣｌ４ガス供給ライン６７を介してシャワーヘッド１０の第１のガス導入口１１からシャワーヘッド１０内に至り、ガス通路１３，１５を経て吐出孔１７からチャンバー１内へ吐出される一方、ＮＨ３ガス供給源６４からの窒素含有還元ガスであるＮＨ３ガスが第２のＮ２ガス供給源６５からのＮ２ガスとともにＮＨ３ガス供給ライン６９を介してシャワーヘッド１０の第２のガス導入口１２からシャワーヘッド１０内に至り、ガス通路１４，１６を経て吐出孔１８からチャンバー１内へ吐出される。
すなわち、シャワーヘッド１０は、ＴｉＣｌ４ガスとＮＨ３ガスとを全く独立してチャンバー１内に供給するポストミックスタイプとなっており、これらは吐出後に混合され熱エネルギーによって反応が生じる。
成膜装置１００の各構成部は、プロセスコントローラ８０に接続されて制御される構成となっている。プロセスコントローラ８０には、工程管理者が成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース８１が接続されている。
また、プロセスコントローラ８０には、成膜装置１００で実行される各種処理をプロセスコントローラ８０の制御にて実現するための制御プログラムや、処理条件に応じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部８２が接続されている。レシピはハードディスクや半導体メモリに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部８２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース８１からの指示等にて任意のレシピを記憶部８２から呼び出してプロセスコントローラ８０に実行させることで、プロセスコントローラ８０の制御下で、成膜装置１００での所望の処理が行われる。
次に、以上のように構成される装置を用いた本発明の一実施形態の成膜方法について説明する。
まず、チャンバー１内を排気装置３８により引き切り状態とし、第１のＮ２ガス供給源６３および第２のＮ２ガス供給源６５からＮ２ガスをシャワーヘッド１０を介してチャンバー１内に導入しつつ、ヒーター５によりチャンバー１内を予備加熱する。温度が安定した時点で、第１のＮ２ガス供給源６３、ＮＨ３ガス供給源６４およびＴｉＣｌ４ガス供給源６２からそれぞれＮ２ガス、ＮＨ３ガスおよびＴｉＣｌ４ガスをシャワーヘッド１０を介して所定流量で導入し、チャンバー内圧力を所定値に維持しつつＴｉＣｌ４ガスをプリフローライン（図示せず）を介して排気して流量を安定化させ、ヒーター５による加熱によりチャンバー１内壁、サセプタ２、ガイドリング４およびシャワーヘッド１０等のチャンバー内部材表面にＴｉＮ膜をプリコートする。
プリコート処理が終了後、ＮＨ３ガスおよびＴｉＣｌ４ガスを停止し、第１および第２のＮ２ガス供給源６３および６５からＮ２ガスをパージガスとしてチャンバー１内に供給してチャンバー１内のパージを行い、その後、必要に応じて、Ｎ２ガスおよびＮＨ３ガスを流し、プリコートしたＴｉＮ薄膜の表面の窒化処理を行い、プリコート膜を安定化させる。
その後、排気装置３８によりチャンバー１内を急激に真空排気して引き切り状態とし、ゲートバルブ２２を開にして、搬入出口２１を介してウエハＷをチャンバー１内へ搬入する。そして、チャンバー１内にＮ２ガスを供給してウエハＷを予備加熱する。ウエハの温度が成膜温度にほぼ安定した時点で、ＴｉＮ膜の成膜を開始する。
ＴｉＮ膜の成膜においては、加熱環境下において原料ガスであるＴｉＣｌ４ガスを、還元ガス兼窒化ガスであるＮＨ３ガスで還元・窒化して下地上にＴｉＮを堆積させるが、この際に、成膜初期のＴｉＮの堆積速度が極めて遅い第１段階と、その後のＴｉＮ膜の堆積が定常的に進行する第２段階とが存在する。
このように成膜初期にＴｉＮの堆積速度が遅い段階が存在するのは、初期においては、ＴｉＣｌ４ガスおよびＮＨ３ガスの下地上への吸着反応が支配的であり、この際の吸着力は弱く一部が脱離するため、供給したガスのうちの一部しか膜形成に寄与しないからである。
上記特許文献１に記載しているような、ＴｉＣｌ４ガスおよびＮＨ３ガスの両方を供給する膜形成工程と、ＮＨ３ガスのみを供給する還元工程とを交互に繰り返してＴｉＮ膜の低温成膜を指向する場合、実プロセスにおいては、１サイクルに堆積する膜厚が一定になるように膜形成工程の時間を設定するため、成膜速度の遅い第１段階に対応する最初の膜形成工程をその分長くする必要があった。すなわち、図２に示すように、最初の膜形成工程では、第２段階の膜形成工程の時間ａに対して所定の付加時間（インキュベーションタイム）ｂを加える必要がある。
上記インキュベーションタイムは成膜温度が低下するほど長時間化し、例えば、ＴｉＣｌ４ガスおよびＮＨ３ガスの流量を３０ｍＬ／ｍｉｎの等量とし、第２段階の定常状態において１回の膜形成工程が４ｓｅｃで１サイクル０．５ｎｍの厚さのＴｉＮ膜がＳｉＯ２下地上に堆積される条件では、最初の膜形成工程で０．５ｎｍの第１層の膜を形成するために必要なインキュベーションタイムは、成膜温度が６００℃では３．２ｓｅｃ、５５０℃では４．２ｓｅｃ、５００℃では７．５ｓｅｃであるのに対し、４５０℃では１０．５ｓｅｃと長く、さらに４００℃では図３に示すように２３ｓｅｃと極端に長くなる。そして、このような最初の膜形成工程で０．５ｎｍの第１層の膜を形成する期間は成膜速度が極端に遅い。
本発明者の実験結果によれば、第１段階にインキュベーションタイムを加える場合、成膜温度（ウエハ温度）が５００℃未満ではサイクル数を増加させても異常成長が残存していることが確認された。このことから、本発明者は、５００℃未満、特に４５０℃未満で成膜した際にＴｉＮ膜の成膜時に異常成長が生じるのは、上述したようなインキュベーションタイムが長いことに起因していると推定した。
すなわち、図４のモデルに示すように、インキュベーションタイムにおいて、ＴｉＣｌ４ガスおよびＮＨ３ガスを等量で流すと、最初にＮＨ３とＴｉＣｌ４とが下地上に到達するが、ＴｉＣｌ４が到達した部分にはＮＨ３が必ずしも存在しない。したがって、ＮＨ３が存在する部分にＴｉＣｌ４が到達することにより下地上にＴｉＮが堆積されるが、ＴｉＣｌ４が吸着した部分にＮＨ３が存在しない場合には、ＴｉＣｌ４の吸着力が弱く脱離しやすいから、その部分ではＴｉＮは堆積し難い。この状態でＴｉＣｌ４ガスおよびＮＨ３ガスが供給され続けるから、下地にＴｉＮが堆積した部分では次々とＴｉＮが堆積して急激に成長するが、ＴｉＮが堆積しなかった部分ではＴｉＮの堆積が極めて遅くなる。このようにしてインキュベーションタイムにおいて局部的に成長した部分が存在することにより、成膜過程で異常成長が生じることとなる。このことは、成膜初期の第１段階において還元ガスであるＮＨ３ガスが下地の全面に十分に供給されないため、還元反応が局部的に生じることを意味する。
そこで、本実施形態では、成膜初期の第１段階において、ＮＨ３ガスをＴｉＣｌ４ガスに対して十分に供給して下地全面において均一にＴｉＮが生成するようにする。そのための手法としては、図５に示すように、成膜初期の第１段階において、インキュベーションタイムを設ける代わりに、第２段階と同様にＴｉＣｌ４ガスおよびＮＨ３ガスの両方を供給する工程と、ＮＨ３ガスのみを供給する工程とを交互に行うことを挙げることができる。これにより、ＮＨ３ガスの還元作用が格段に高まり、異常成長のない良好な膜質のＴｉＮ膜を形成することができる。
このことを図６のモデルを使って具体的に説明する。最初にＴｉＣｌ４ガスおよびＮＨ３ガスを流すと、ＮＨ３とＴｉＣｌ４とが下地上に到達し、ＮＨ３が存在する部分にＴｉＣｌ４が到達することにより下地上にＴｉＮが堆積される。下地に吸着した未反応のＴｉＣｌ４についても、次のＮＨ３ガスのポストフローにより還元され、ＴｉＮとなって下地上に堆積する。すなわち、ＴｉＣｌ４ガスおよびＮＨ３ガスを短時間流した後、ＮＨ３ガスのポストフローを行うことにより、ＴｉＣｌ４を十分に還元・窒化することができ、局部的なＴｉＮの堆積は生じない。そして、ＴｉＣｌ４ガスおよびＮＨ３ガスを流す工程と、ＮＨ３ガスのポストフローを行う工程とを繰り返すことにより、均一にＴｉＮが堆積する。したがって、次の第２段階においても均一にＴｉＮが堆積され、５００℃未満、例えば４００℃という低温成膜においても異常成長のない良好な膜質のＴｉＮ膜を得ることができる。
この場合に、ＴｉＣｌ４をより十分に還元・窒化する観点からは、ポストフローの際のＮＨ３ガスの流量は、膜形成の際のＮＨ３ガスの流量よりも多いことが好ましい。
次に、本実施形態の成膜条件について詳細に説明する。
本実施形態においては、成膜初期の第１段階および次の第２段階の両方において、交互的なガスフローによりＴｉＮ成膜を行う。すなわち、図７のタイミングチャートに示すように、最初に、ＴｉＣｌ４ガス供給源６２、ＮＨ３ガス供給源６４から、ＴｉＣｌ４ガス、ＮＨ３ガスを、第１および第２のＮ２ガス供給源６３，６５からのＮ２ガスにキャリアさせてチャンバー１内に供給し、熱ＣＶＤによりＴｉＮを堆積させる第１ステップを行い、次いで、ＴｉＣｌ４ガス、ＮＨ３ガスを停止し、Ｎ２ガスをチャンバー１内に導入し、チャンバー１内のパージを行い、その後、ＮＨ３ガス供給源６４からＮＨ３ガスを、第２のＮ２ガス供給源６５からのＮ２ガスにキャリアさせてチャンバー１内に供給してポストフローを行う第２ステップを行う。引き続き、ＮＨ３ガスを停止し、図示しないパージガスラインからパージガスとしてＮ２ガスをチャンバー１内に導入し、チャンバー１内のパージを行う。
以上の工程を１サイクルとして複数サイクル繰り返して第１段階および第２段階の成膜を行う。この際のサイクル数は成膜温度によって異なるが、第１段階および第２段階それぞれ１サイクル以上、例えば合計で１２〜３６回程度繰り返す。なお、第１段階と第２段階は同じ条件で実施してもよいし、条件を異ならせてもよい。第１段階における還元力を高くする観点からは、第１段階の第１ステップの時間が、第２段階の第１ステップよりも短い、または第１段階の第２ステップの時間が、第２段階の第２ステップよりも長いことが好ましい。
このように以上の工程を繰り返すことにより、目的の厚さのＴｉＮ膜をウエハＷ上に成膜する。このＴｉＮ膜の膜厚は、たとえば、５〜１００ｎｍ、好ましくは１０〜５０ｎｍである。
なお、ＴｉＮ膜を成膜する前に、窒素原子または水素原子を含むガスを導入し、絶縁膜表面を軽く窒化してもよい。
各ガスの供給流量については、ＴｉＣｌ４ガスは５〜１００ｍＬ／ｍｉｎが例示される。また、ＮＨ３ガスは、第１ステップの膜形成時：５〜１００ｍＬ／ｍｉｎ、第２ステップのポストフロー時：３０ｍＬ／ｍｉｎ以上が例示される。また、パージ用のＮ２ガスは、５０〜５０００ｍＬ／ｍｉｎ、望ましくは５０〜１０００ｍＬ／ｍｉｎが例示される。上述したように、少なくとも第１段階において、ＴｉＣｌ４をより十分に還元・窒化するために、ポストフロー時のＮＨ３ガスの流量は、膜形成時よりも多い流量とすることが好ましい。ポストフローの際の具体的な流量としては５００ｍＬ／ｍｉｎ以上が好ましく、５０００ｍＬ／ｍｉｎ以上がより好ましい。もちろん、第２段階においてもこのような条件が好ましい。膜生成の際のチャンバー内の圧力は２０〜８００Ｐａが例示され、ＮＨ３ガスポストフローの際のチャンバー内圧力は２０〜１０００Ｐａが例示される。
ＴｉＮ膜の成膜に際し、図７に示す第１ステップの膜形成の時間としては２〜８ｓｅｃが例示され、その後のパージの時間としては０．５〜２０ｓｅｃが例示され、第２ステップのＮＨ３ガスポストフローの時間としては０．５〜２０ｓｅｃが例示され、その後のパージの時間としては０．５〜２０ｓｅｃが例示される。５００℃未満の低温成膜の場合には、ＮＨ３ガスポストフローの時間は２ｓｅｃ以上が好ましい。図８に成膜温度（ウエハ温度）が４００℃で、１サイクル当たり０．５ｎｍ相当の条件で第１段階および第２段階合計３６サイクルで１６ｎｍのＴｉＮ膜の成膜を行った場合であって、ＴｉＣｌ４ガス流量を３０ｍＬ／ｍｉｎ、ＮＨ３ガスの流量を膜形成時：３０ｍＬ／ｍｉｎ、ポストフロー時：５０００ｍＬ／ｍｉｎとし、横軸に１サイクル当たりのＮＨ３ガスポストフロー時間をとり、縦軸にＴｉＮ膜の抵抗値およびスループットをとってこれらの関係を示すグラフを示す。この図に示すように、ポストフローが５ｓｅｃの場合には、Ｃｌ濃度が４．６％と高く還元が不十分であるため抵抗値が高く、図９の（ａ）にその表面状態を示すように異常成長が生じているが、ポストフローが７ｓｅｃになると抵抗値が低下し、１０ｓｅｃの場合には図９の（ｂ）にその表面状態を示すように良好な表面モホロジーとなることがわかる。したがって、このような条件の場合には、７ｓｅｃ以上であることが好ましい。ただし、ポストフローの時間が長くなるとスループットが低下するから、異常成長が生じない範囲で適正なスループットになるように適切な時間を選択することが好ましい。
ＴｉＮ膜の成膜における第２段階では、成膜温度によって１サイクルの好ましい膜厚が変化する。成膜温度が５００℃未満であれば、１サイクルの膜厚が１．０ｎｍ以下であることが好ましい。例えば、４００℃においては、１サイクルの膜厚が０．５ｎｍ以下であることが好ましい。第１段階においても第２段階における膜厚相当の条件を採用することが好ましい。
このようにして、第１段階および第２段階を通じてＴｉＣｌ４ガスおよびＮＨ３ガスの両方を供給する膜形成工程と、ＮＨ３ガスのみを供給するポストフロー工程とを交互に所定サイクルを行うことにより、所定厚さのＴｉＮ膜を形成することができる。
なお、上記ＮＨ３ガスのポストフローの条件は、１サイクル当たりの膜厚にも依存する。すなわち、１サイクル当たりの膜厚が薄いと、ＮＨ３ガスのポストフローの時間が短くてもよく、ＮＨ３ガスのポストフローの時間を長くすれば、１サイクル当たりの膜厚は厚くてもよい。
具体的には、４００℃での成膜において、ポストフローのＮＨ３ガス流量を５０００ｍＬ／ｍｉｎにした場合には、１サイクル当たりの膜厚が０．３３ｎｍでポストフロー時間が４．５ｓｅｃ以上、０．４０ｎｍで５．５ｓｅｃ以上、０．５ｎｍで７．０ｓｅｃ以上、０．５７ｎｍで８．０ｓｅｃ以上、０．６７ｎｍで１１．０ｓｅｃである。
次に、成膜温度（ウエハ温度）が４００℃の際におけるＴｉＮ膜成膜のための実シーケンス例について説明する。図１０はそのシーケンスを示す図である。まず、Ｎ２ガスでチャンバーのパージを行う。パージとしては、最初のＮ２ガスをトータルで例えば１１００ｍＬ／ｍｉｎ程度流すパージ（１）と、その後Ｎ２ガス流量を例えば２００ｍＬ／ｍｉｎ程度まで落とすパージ（２）との２段階で行い、例えば各０．５ｓｅｃ合計１ｓｅｃ行う。その後、チャンバー内圧力を膜形成の際の圧力、例えば２６０Ｐａまで上昇させて安定化を例えば１．５ｓｅｃ行う。その後、その圧力を維持したまま、ＴｉＣｌ４ガスを例えば３０ｍＬ／ｍｉｎの流量で流してＴｉＣｌ４ガスのプリフローを例えば０．５ｓｅｃ行い、引き続きＴｉＣｌ４の流量を維持したまま、ＮＨ３ガスを例えば３０ｍＬ／ｍｉｎ流して膜形成（デポ）を例えば４ｓｅｃ行う。その後、ＴｉＣｌ４ガス流量を維持したままＮＨ３ガスを停止し、排気により圧力を低下させてＴｉＣｌ４ガスのポストフローを例えば０．５ｓｅｃ行う。その後、Ｎ２ガスでパージを行う。パージとしては、Ｎ２ガスをトータルで例えば２００ｍＬ／ｍｉｎ程度流すパージ（３）と、その後Ｎ２ガス流量を例えば１１００ｍＬ／ｍｉｎ程度まで上昇させるパージ（４）との２段階で行い、例えば各０．５ｓｅｃ合計１ｓｅｃ行う。その後、Ｎ２ガスの流量を維持したまま、ＮＨ３ガスのポストフローを行う。ＮＨ３ガスのポストフローとしては、ＮＨ３ガスを例えば５０００ＭＬ／ｍｉｎで流し、圧力を例えば２６０Ｐａに維持するＮＨ３ポストフロー（１）と、ガス流量を維持したまま、排気により圧力を低下させるＮＨ３ポストフロー（２）との２段階で行い、ＮＨ３ポストフロー（１）を例えば１０ｓｅｃ行い、ＮＨ３ポストフロー（２）を例えば０．５ｓｅｃ行う。
以上のサイクルを従来のインキュベーションに対応する第１段階の成膜として４サイクル、第２段階の成膜として３２サイクル、合計で３６サイクル実施することにより、厚さ１６ｎｍの異常成長のない良好な膜質のＴｉＮ膜を得ることができる。この場合には、１サイクル当たり０．５ｎｍの厚さ成膜されることとなる。
実際にこのような条件で形成したＴｉＮ膜の透過顕微鏡（ＴＥＭ）写真を図１１に示す。この図に示すようにＴｉＮの表面が滑らかであることがわかる。これに対して上記シーケンスの最初の４サイクルを行う代わりに、ＴｉＣｌ４ガスおよびＮＨ３ガスの流量を３０ｍＬ／ｍｉｎとして２３ｓｅｃのインキュベーションタイムを設けて成膜したＴｉＮ膜の透過顕微鏡写真を図１２に示すが、異常成長のために表面状態が悪くなっているのがわかる。
以上のようなＴｉＮ成膜工程が終了後、ナイトライド処理を行ってもよい。ＮＨ３ガスおよびＴｉＣｌ４ガスを停止し、Ｎ２ガスをパージガスとして好ましくはそれぞれ０．５〜１０Ｌ／ｍｉｎの流量で流して、チャンバー５１内のパージを行い、その後、Ｎ２ガスおよびＮＨ３ガスを流し、ウエハＷに成膜したＴｉＮ薄膜の表面のナイトライド処理を行ってもよい。この際のＮ２ガスの供給は、第１および第２のＮ２ガス供給源６３および６５のいずれか、または両方から行われる。
このように、本実施形態では、成膜速度が遅い成膜初期の第１段階において、従来のようなインキュベーションタイムを設ける代わりに、第１段階においても定常状態と同様のＴｉＣｌ４ガスおよびＮＨ３ガスの両方を供給する膜形成工程と、ＮＨ３ガスのみを供給するポストフロー工程とを交互に行うことにより、従来、膜の表面状態を十分に改善できなかった成膜温度（ウエハ温度）５００℃未満、特に４５０℃未満、例えば４００℃において異常成長のない良好なＴｉＮ膜を成膜することが可能となった。
このため、ＤＲＡＭメモリー部のキャパシタゲート材として用いられるＴａ２Ｏ５、ＨｆＯ２、ＨｆＳｉＯ、ＰＺＴ、ＢＳＴ、ＲｕＯ２、ＲｅＯ２等の高誘電率材のような熱的に不安定な下地上に、上部電極としてＴｉＮ膜を形成する場合、および耐熱性の低いＮｉＳｉ膜上にバリア材料としてＴｉＮ膜を形成する場合に好適である。
なお、全体のＴｉＮ薄膜の途中の厚さまで上述のような成膜を５００℃未満の低温で行い、下地に対して影響を与えない厚さまで成膜後、連続して、温度５００℃以上で通常の連続的なＣＶＤ−ＴｉＮ成膜（連続成膜）、または図７のサイクルを実施する成膜を行うようにしてもよい。これにより、スループットを向上させることができる。この場合に、最初の成膜工程によるＴｉＮ膜の膜厚は、たとえば５〜５０ｎｍであり、次の成膜工程によるＴｉＮ膜の膜厚は、たとえば５〜９５ｎｍである。
次に、本発明によって形成したＴｉＮ薄膜をＤＲＡＭ等のキャパシタ構造に用いた例について図１３を参照しながら説明する。この図１３の例では、Ｓｉ基板１２０の不純物拡散領域１２０ａには、表面が凹凸をなすことで大きな表面積（すなわちキャパシタの大きな電荷蓄積量）を実現するＨＳＧ（hemispherical grained）多結晶シリコンからなる下部電極層１２１が接続されており、この下部電極層１２１の上部は、ＲＴＮ（Rapid
Thermal Nitrization）処理を施すことにより極薄いＳｉＮバリア層１２２が形成され、その上にＴａ２Ｏ５からなる誘電体層１２３が形成され、さらに、その上には本発明の成膜方法で形成されたＴｉＮ薄膜からなる上部電極層１２４が誘電体層１２３の凹部内を含み高カバレージで形成されている。そして、上部電極層１２４の上にはメタル配線層（図示せず）が形成される。
ＴｉＮ薄膜からなる上部電極層１２４の成膜に際して下地となるＴａ２Ｏ５からなる誘電体層１２３は、熱的に不安定でダメージを受けやすいが、本発明では、上部電極層１２４を構成するＴｉＮ膜の成膜の際に４５０℃未満の低温成膜が可能であるため、熱に敏感なＴａ２Ｏ５からなる絶縁層１２３がダメージを受けることがなく、良好なキャパシタンスを維持することができ、キャパシタ部、延いてはメモリ素子全体の歩留りが向上する。
次に、本発明に係るＴｉＮ薄膜をＤＲＡＭ等のキャパシタ構造に用いた他の例について図１４を参照しながら説明する。この図１４の例では、大きな表面積（すなわちキャパシタの大きな電荷蓄積量）を実現できるように高アスペクト比のフィン状をなす多結晶シリコンからなる下部電極１２１′がＳｉ基板の不純物拡散領域（図示せず）上に形成されている。このフィン状の下部電極１２１′のアスペクト比は１２以上であり、好ましくは１５〜１００である。この下部電極層１２１の上部は、ＲＴＮ（Rapid Thermal Nitrization）処理を施すことにより極薄いＳｉＮバリア層１２２′が形成され、その上にＴａ２Ｏ５からなる誘電体層１２３′が形成され、さらに、その上には本発明の成膜方法で形成されたＴｉＮ薄膜からなる上部電極層１２４′が誘電体層１２３′の凹部内を含み高カバレージで形成されている。そして、上部電極層１２４′の上にはメタル配線層（図示せず）が形成される。
この構造の場合にも、上部電極層１２４′を構成するＴｉＮ膜の成膜の際に５００℃未満の低温成膜が可能であるため、熱に敏感なＴａ２Ｏ５からなる誘電体層１２３′がダメージを受けることがなく、良好なキャパシタンスを維持することができ、キャパシタ部、延いてはメモリ素子全体の歩留りが向上する。
次に、本発明に係るＴｉＮ薄膜をＤＲＡＭ等のキャパシタ構造に用いたさらに他の例について図１５を参照しながら説明する。この図１５の例では、Ｓｉ基板１３０の不純物拡散領域１３０ａには、アモルファスＳｉからなる下部電極層１３１が接続されており、この下部電極層１３１の上には、シリコンにＲＴＮ（Rapid Thermal Nitrization）処理を施して形成されたＳｉＮバリア層１３２を介してＴａ２Ｏ５からなる誘電体層１３３が形成され、その上には本発明の方法により低温成膜されたＴｉＮ膜からなる上部電極層１３４が形成されている。そして、上部電極層１３４の上にはメタル配線層（図示せず）が形成されている。
この構造の場合にも、上部電極層１３４を構成するＴｉＮ膜の成膜の際に４５０℃未満の低温成膜が可能であるため、熱に敏感なＴａ２Ｏ５からなる誘電体層１３３がダメージを受けることがなく、良好なキャパシタンスを維持することができ、キャパシタ部、延いてはメモリ素子全体の歩留りが向上する。
次に、本発明に係る成膜方法によって成膜されたＴｉＮ薄膜をメタル配線層のコンタクト部に用いた例について図１６を参照しながら説明する。この図１６の例では、Ｓｉ基板上に形成された配線層等のＮｉＳｉ膜１４０上に層間絶縁膜１４１が形成されており、層間絶縁膜１４１にはＮｉＳｉ膜１４０に達するコンタクトホール１４２が形成されている。層間絶縁膜１４１およびコンタクトホール１４２にはＴｉ薄膜１４３が形成され、Ｔｉ薄膜１４３とＮｉＳｉ膜１４０の接合部には、Ｔｉ薄膜１４３側からのＴｉと、ＮｉＳｉ膜１４０側からのＳｉが相互に拡散し合うことでＴｉＳｉ部１４０ａが形成されている。Ｔｉ薄膜１４３の上には本発明の方法で低温成膜されたＴｉＮ薄膜１４４が積層されている。
ＴｉＮ薄膜１４４の下地となるＮｉＳｉ膜１４０は耐熱性が低く熱に敏感であるが、本発明ではＴｉＮ薄膜１４４を５００℃未満の低温で形成するため、ＮｉＳｉ膜１４０は熱的なダメージを受けることがなく、良好なコンタクトを形成することができる。
このＴｉＮ薄膜１４４の上には例えばＣｕまたはＷからなるメタル配線層１４６が形成される。このメタル配線層１４６はコンタクトホール１４２内にも充填され、ＴｉＳｉ部１４０ａを介してＮｉＳｉ膜１４０とメタル配線層１４６とが導通される。上述のようにＴｉＳｉ部１４０ａの低抵抗値を維持しつつ、ＴｉＮ薄膜１４４が形成できるため、ＴｉＳｉ部１４０ａを介したメタル配線層１４６とＮｉＳｉ膜１４０との良好な電気的導通が達成される。なお、下地がＣｏＳｉ２膜の場合にも適用可能である。
なお、本発明は、上記実施形態に限らず種々変形可能である。例えば、上記実施形態では、成膜速度が遅い成膜初期の第１段階において、従来のようなインキュベーションタイムを設ける代わりに、ＴｉＣｌ４ガスおよびＮＨ３ガスの両方を供給する膜形成工程と、ＮＨ３ガスのみを供給するポストフロー工程とを交互に行っているが、局部的な成長が生じないようにＴｉＣｌ４を還元することができれば、これに限るものではない。例えば、成膜初期の第１段階において単に還元ガスであるＮＨ３ガスを所定量に増加させるだけでもよい。また、第１段階でより還元性を強化する観点から、ＴｉＣｌ４ガスを流す工程と、ＮＨ３ガスを流す工程とを交互に行うＡＬＤの手法を用いてもよい。
また、上記実施形態では、第２段階において、ＴｉＣｌ４ガスおよびＮＨ３ガスの両方を供給する膜形成工程と、ＮＨ３ガスのみを供給するポストフロー工程とを交互に行っているが、これに限るものではない。
さらに、上記実施の形態ではＴｉ含有化合物ガスとしてＴｉＣｌ４を用いたが、例えば有機Ｔｉ化合物等、他のガスを用いても良い。また窒素含有還元ガスとしてＮＨ３を用いたが、ＭＭＨ等の他のガスを用いても良い。さらに、上記実施の形態では、ＴｉＮの成膜に適用した場合について示したが、ＴａＮやＷＮ等の他の金属窒化膜にも適用することができる。
本発明の成膜方法は、低温でＴｉＮ膜等の金属窒化膜を成膜することができるので、ＤＲＡＭ等のキャパシタ構造における電極や、メタル配線層のコンタクト部等において、下地が熱的安定性や耐熱性が悪い場合に好適である。
本発明に係る成膜方法を実施する成膜装置の一例を示す概略構成図。 従来の付加時間（インキュベーションタイム）を加えたシーケンスを説明するための図。 従来のインキュベーションタイムを加えたシーケンスの際のトータル成膜時間と膜厚との関係を示すグラフ。 成膜温度が４００℃でインキュベーションタイムを設けた場合の第１段階の成膜の状態を説明するためのモデル図。 本発明に係る成膜方法のシーケンスの一例を概略的に示す図。 成膜温度が４００℃で図５のシーケンスを採用した場合の第１段階の成膜の状態を説明するためのモデル図。 本発明に係る成膜方法の一実施形態におけるガス供給シーケンスを示すタイミングチャート。 成膜温度（ウエハ温度）が４００℃で、横軸に１サイクル当たりのＮＨ３ガスポストフロー時間をとり、縦軸にＴｉＮ膜の抵抗値およびスループットをとってこれらの関係を示すグラフ。 （ａ）はＮＨ３ポストフローが５ｓｅｃの場合のＴｉＮ膜の表面状態を示す走査型電子顕微鏡（ＳＥＭ）写真、（ｂ）はＮＨ３ポストフローが１０ｓｅｃの場合のＴｉＮ膜の表面状態を示す走査型電子顕微鏡（ＳＥＭ）写真。 成膜温度（ウエハ温度）が４００℃の際におけるＴｉＮ膜成膜のための実シーケンス例を示すタイミングチャート。 図１０のシーケンスで成膜したＴｉＮ膜の断面を示す透過型顕微鏡（ＴＥＭ）写真。 図１０のシーケンスの第１段階を２３ｓｅｃのインキュベーションタイムに変えたシーケンスで成膜したＴｉＮ膜の断面を示す透過型顕微鏡（ＴＥＭ）写真。 本発明に係る成膜方法によるＴｉＮ薄膜をＤＲＡＭ等のキャパシタ構造に用いた例を示す断面図。 本発明に係る成膜方法によるＴｉＮ薄膜をＤＲＡＭ等のキャパシタ構造に用いた他の例を示す断面図。 本発明に係る成膜方法によるＴｉＮ薄膜をＤＲＡＭ等のキャパシタ構造に用いたさらに他の例を示す断面図。 本発明に係る成膜方法によるＴｉＮ薄膜をメタル配線層のコンタクト部に用いた例を示す断面図。
符号の説明
１…チャンバー
１０…シャワーヘッド
６０…ガス供給機構
６２…ＴｉＣｌ４ガス供給源
６３…第１のＮ２ガス供給源
６４…ＮＨ３ガス供給源
６５…第２のＮ２ガス供給源
１００…成膜装置
Ｗ…ウエハ

Claims (11)

  1. 成膜温度に加熱された被処理基板にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤによりＴｉＮ膜を成膜する成膜方法であって、
    前記ＴｉＣｌ４ガスおよび前記ＮＨ３ガスが被処理基板上に直接供給される成膜初期に、被処理基板上にＴｉＮ膜を直接堆積させる期間を含む第１段階と、同様にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤにより前記第１段階で堆積された初期のＴｉＮ膜の上にさらにＴｉＮ膜を堆積させて所定の膜厚とする第２段階とを含み、
    前記第１段階は、前記ＴｉＣｌ４ガスを供給する第１ステップと、ＮＨ３ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、
    前記第２段階は、前記ＴｉＣｌ ４ ガスおよびＮＨ ３ ガスを供給する第３ステップと、前記ＴｉＣｌ ４ ガスを停止して前記ＮＨ ３ ガスを供給する第４ステップとからなるサイクルを１サイクル以上繰り返すことを特徴とする成膜方法。
  2. 成膜の際の被処理基板の温度が５００℃未満であることを特徴とする請求項１に記載の成膜方法。
  3. 成膜温度に加熱された被処理基板にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤによりＴｉＮ膜を成膜する成膜方法であって、
    前記ＴｉＣｌ４ガスおよび前記ＮＨ３ガスが被処理基板上に直接供給される成膜初期に、被処理基板上にＴｉＮ膜を直接堆積させる期間を含む第１段階と、同様にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤにより前記第１段階で堆積された初期のＴｉＮ膜の上にさらにＴｉＮ膜を堆積させて所定の膜厚とする第２段階とを含み、
    前記第１段階および前記第２段階ともに、前記ＴｉＣｌ４ガスおよびＮＨ３ガスを供給する第１ステップと、前記ＴｉＣｌ４ガスを停止して前記ＮＨ３ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、
    前記第１段階の第１ステップの時間が、前記第２段階の第１ステップよりも短いことを特徴とする成膜方法。
  4. 成膜温度に加熱された被処理基板にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤによりＴｉＮ膜を成膜する成膜方法であって、
    前記ＴｉＣｌ４ガスおよび前記ＮＨ３ガスが被処理基板上に直接供給される成膜初期に、被処理基板上にＴｉＮ膜を直接堆積させる期間を含む第１段階と、同様にＴｉＣｌ４ガスおよびＮＨ３ガスを供給してＣＶＤにより前記第１段階で堆積された初期のＴｉＮ膜の上にさらにＴｉＮ膜を堆積させて所定の膜厚とする第２段階とを含み、
    前記第１段階および前記第２段階ともに、前記ＴｉＣｌ４ガスおよびＮＨ３ガスを供給する第１ステップと、前記ＴｉＣｌ４ガスを停止して前記ＮＨ３ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返し、
    前記第１段階の第２ステップの時間が、前記第２段階の第２ステップよりも長いことを特徴とする成膜方法。
  5. 前記第２ステップのＮＨ３ガスの流量は、前記第１ステップのＮＨ３ガスの流量以上であることを特徴とする請求項３または請求項４に記載の成膜方法。
  6. 前記第２ステップのＮＨ３ガスの流量は、５００ｍＬ／ｍｉｎ以上であることを特徴とする請求項５に記載の成膜方法。
  7. 前記第２ステップの時間は２秒以上であることを特徴とする請求項３から請求項６のいずれか１項に記載の成膜方法。
  8. 成膜の際の被処理基板の温度が５００℃未満であることを特徴とする請求項３から請求項７のいずれか１項に記載の成膜方法。
  9. 前記第１ステップおよび前記第２ステップとからなるサイクルは、前記第２段階において１サイクル当たり１ｎｍ以下の厚さとなる条件に設定されることを特徴とする請求項８に記載の成膜方法。
  10. コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１または請求項２に記載された成膜方法が実施されるように、コンピュータが成膜装置を制御するソフトウエアを含む、コンピュータにより読み取り可能な記憶媒体。
  11. コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項３から請求項９のいずれか１項に記載された成膜方法が実施されるように、コンピュータが成膜装置を制御するソフトウエアを含む、コンピュータにより読み取り可能な記憶媒体。
JP2005150186A 2005-05-23 2005-05-23 成膜方法およびコンピュータにより読み取り可能な記憶媒体 Active JP4947922B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005150186A JP4947922B2 (ja) 2005-05-23 2005-05-23 成膜方法およびコンピュータにより読み取り可能な記憶媒体
US11/920,923 US20090104352A1 (en) 2005-05-23 2006-05-18 Method of film formation and computer-readable storage medium
KR1020077027198A KR100963336B1 (ko) 2005-05-23 2006-05-18 성막 방법 및 컴퓨터에 의해 독해가능한 기억매체
EP06746591A EP1892752A4 (en) 2005-05-23 2006-05-18 FILM FORMING METHOD AND COMPUTER STORAGE MEDIUM
CN200680017839XA CN101253603B (zh) 2005-05-23 2006-05-18 成膜方法
PCT/JP2006/309903 WO2006126440A1 (ja) 2005-05-23 2006-05-18 成膜方法およびコンピュータにより読み取り可能な記憶媒体
TW095118130A TW200701347A (en) 2005-05-23 2006-05-22 Method of film formation and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005150186A JP4947922B2 (ja) 2005-05-23 2005-05-23 成膜方法およびコンピュータにより読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2006332139A JP2006332139A (ja) 2006-12-07
JP4947922B2 true JP4947922B2 (ja) 2012-06-06

Family

ID=37451865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005150186A Active JP4947922B2 (ja) 2005-05-23 2005-05-23 成膜方法およびコンピュータにより読み取り可能な記憶媒体

Country Status (7)

Country Link
US (1) US20090104352A1 (ja)
EP (1) EP1892752A4 (ja)
JP (1) JP4947922B2 (ja)
KR (1) KR100963336B1 (ja)
CN (1) CN101253603B (ja)
TW (1) TW200701347A (ja)
WO (1) WO2006126440A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010110263A1 (ja) * 2009-03-27 2010-09-30 東京エレクトロン株式会社 金属窒化膜の成膜方法および記憶媒体
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2011034995A (ja) * 2009-07-29 2011-02-17 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP2011168881A (ja) * 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP6147693B2 (ja) 2014-03-31 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP7182572B2 (ja) * 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197683B1 (en) * 1997-09-29 2001-03-06 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact of semiconductor device using the same
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
JP4923361B2 (ja) 2001-09-04 2012-04-25 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP2004014952A (ja) * 2002-06-10 2004-01-15 Tokyo Electron Ltd 処理装置および処理方法
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP4214795B2 (ja) * 2003-02-20 2009-01-28 東京エレクトロン株式会社 成膜方法
JP2004263265A (ja) * 2003-03-03 2004-09-24 Tokyo Electron Ltd 処理装置
TW200526806A (en) * 2004-01-15 2005-08-16 Tokyo Electron Ltd Film-forming method

Also Published As

Publication number Publication date
EP1892752A1 (en) 2008-02-27
CN101253603A (zh) 2008-08-27
TW200701347A (en) 2007-01-01
CN101253603B (zh) 2011-08-03
EP1892752A4 (en) 2009-09-30
KR100963336B1 (ko) 2010-06-14
WO2006126440A1 (ja) 2006-11-30
US20090104352A1 (en) 2009-04-23
JP2006332139A (ja) 2006-12-07
KR20080003920A (ko) 2008-01-08

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6416679B2 (ja) タングステン膜の成膜方法
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
JP6706903B2 (ja) タングステン膜の成膜方法
JP6710089B2 (ja) タングステン膜の成膜方法
US20050136660A1 (en) Method of forming titanium film by CVD
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP4787020B2 (ja) 成膜方法
US20090071404A1 (en) Method of forming titanium film by CVD
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
JP5171192B2 (ja) 金属膜成膜方法
WO2010001931A1 (ja) 薄膜の成膜方法及び成膜装置
JP6391355B2 (ja) タングステン膜の成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
JP2008274343A (ja) Ｔｉ膜の成膜方法および記憶媒体
US20220157600A1 (en) Film forming method, method for manufacturing semiconductor device, film forming device, and system for manufacturing semiconductor device
JP2023117899A (ja) 凹部にルテニウムを埋め込む方法、及び装置
TW202315118A (zh) 經摻雜之含鉭阻障膜
TW201301397A (zh) 基板處理方法
JP2008300436A (ja) バリヤ層の形成方法及び処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4947922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250