JP2008300436A - バリヤ層の形成方法及び処理システム - Google Patents

Abstract

【課題】工程数を少なくし、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加を抑制することが可能なバリヤ層の形成方法を提供する。
【解決手段】表面の少なくとも一部にシリコン層６が露出している被処理体Ｗの表面に、Ｔｉ膜とＴｉＮ膜よりなるバリヤ層１４を形成するバリヤ層の形成方法において、被処理体の表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上に前記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを有する。これにより、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制する。
【選択図】図５

Description

本発明は、半導体ウエハ等の被処理体に対してバリヤ層を形成する形成方法及びこの形成方法を実施する処理システムに関する。

一般に、半導体集積回路等の半導体装置を製造するためには、シリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、アニール処理、拡散処理等の各種の処理が繰り返し行われる。
そして、高密度化及び高集積化の要請に応じて複数の回路構成を、間に絶縁層を介在させて多層化する積層構造が採用されてきている。この場合、下層の半導体デバイスを含む配線構造と上層の配線構造とを電気的に接続するためにコンタクトホールやビアホールなどのホールを形成して、これを導体金属で埋め込むことが行われるが、この接続部は電気抵抗が小さいことが求められる。

従来、このようなホールの埋め込み材料としては、アルミニウムが使用されていたが、最近では、半導体装置の更なる微細化及び高集積化に伴い、更なる良好な段差被覆性が要求されていることから、タングステン（Ｗ）等の高融点金属材料が用いられる傾向にあり、この種の高融点金属材料を埋め込み材料として用いる場合には、下地からのシリコンや不純物の吸い上げ防止や下地との密着性の向上を考慮して、間に例えばＴｉ膜及びＴｉＮ膜よりなるバリヤ層を介在させることが行われている（例えば特許文献１、２等）。

ここで、上記バリヤ層の一般的な形成方法について、図７を参照して概略的に説明する。図７はバリヤ層の従来の一般的な形成方法の一例を示す図である。図７（Ａ）において、被処理体としてシリコン基板等よりなる半導体ウエハＷの表面には、例えばＳｉＯ_２ 膜等よりなる絶縁層２が形成されており、この絶縁層２には、前述したビアホールやコンタクトホールのような埋め込み用の微細な接続穴４が形成されている。この接続穴４の底部には、シリコン層６が露出している。このように、ウエハＷの表面の少なくとも一部にシリコン層６が露出した状態となっている。

このシリコン層６は、不純物がドープされた下層のポリシリコン膜であったり、下層回路のトランジスタの電極であって不純物がドープされたシリコン基板表面の不純物拡散領域であったりするが、そのシリコン層６の種類は特に限定されるものではない。

まず、上述したようなウエハＷの表面に対して、図７（Ｂ）に示すように、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、すなわちスパッタ処理によって室温程度の温度にてＴｉ膜８を成膜する。この場合、スパッタ処理は指向性が高いことから、ウエハＷの上面や接続穴４の底部にはＴｉ膜８は付着するが、接続穴４内の側壁にはほとんど形成されない。そして、接続穴４の底部のＴｉ膜８の膜厚は、この接続穴４内へのスパッタ粒子の侵入が抑制されることから、ウエハ上面のＴｉ膜８の膜厚よりもかなり小さくなる。また接続穴４の開口部には、Ｔｉ膜８が少し競り出してオーバハング部８ａが形成されてしまっている。

次に、図７（Ｃ）に示すように、Ｔｉ膜がシリサイド化する温度以上の温度にウエハＷを加熱するアニール処理を行うことにより、上記接続穴４の底部に堆積していたＴｉ膜８とシリコン層６との境界部分のＴｉ膜をシリコンと反応させてＴｉＳｉ_２ 膜１０を形成する。この時のアニール温度は、例えば５５０〜７００℃程度の範囲内である。

次に、図７（Ｄ）に示すように、原料ガスとして、例えばＴｉ含有の有機金属材料ガス等を用いて上記ウエハＷの表面にＴｉＮ膜１２を形成する。これにより、Ｔｉ膜８とＴｉＮ膜１２とよりなるバリヤ層１４が形成されることになる。この時の形成方法としては、例えばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用い、その処理温度は例えば３５０℃程度の低温である。この時のＭＯＣＶＤ法のステップカバレジは、十分ではないが、上記ＰＶＤ法と比較して良好なので、上記接続穴４の側壁にもある程度の厚さでＴｉＮ膜１２が堆積することになる。

このように、上記バリヤ層１４が形成されたならば、次に図７（Ｅ）に示すように、原料ガスとしてＷＦ_６ 等を用いてＣＶＤによりウエハＷの表面にＷ（タングステン）膜１６を形成し、上記接続穴４内をタングステンで埋め込むことになる。

またバリヤ層の他の形成方法としては、図８に示す従来の他のバリヤ層の形成方法のように、Ｔｉ膜８の成膜時にプラズマを用いた熱ＣＶＤ処理によりＴｉ膜８を形成すると同時に、接続穴４の底部においてＴｉ膜をシリサイド化してＴｉＳｉ_２ 膜１０を形成するようにし（図８（Ａ）参照）、次に、図８（Ｂ）に示すように、原料ガスとして例えばＴｉＣｌガスを用いて熱ＣＶＤ処理によりＴｉＮ膜１２を形成するようにした形成方法も知られている。この場合、図８（Ａ）に示すプラズマを用いた熱ＣＶＤ処理の温度は例えば６００〜６２０℃程度であり、また、図８（Ｂ）に示す熱ＣＶＤ処理の温度は例えば６２０〜６５０℃程度であり、共に高温になされている。

特開平１１−１８６１９７号公報 特開２００４−２３２０８０号公報

ところで、図７に示した従来の形成方法にあっては、図７（Ｂ）及び図７（Ｃ）に示すように、Ｔｉ膜８の成膜ステップとシリサイド化によるＴｉＳｉ_２ 膜１０の形成ステップとを別工程で行っているため、全体の工程数が増加する、という問題があった。また、高集積化及び高微細化がより推進されて、例えば線幅が９０ｎｍ以下の世代になると、上記した図７（Ｄ）に示すＭＯＣＶＤ法では接続穴４内の側面におけるＴｉＮ膜１２の成膜量が少なくなって十分なステップカバレジが得られないことから、図７（Ｅ）に示すように、Ｗ膜１６の埋め込みに際してボイド１８が発生してしまう、という問題があった。

また、図８に示した従来の形成方法にあっては、Ｔｉ膜８の成膜とシリサイド化によるＴｉＳｉ_２ 膜１０の形成とを同時に行うことから、工程数を削減することができるが、図８（Ａ）及び図８（Ｂ）に示す各工程は、共に６００℃以上の高温であること及び低抵抗化を目的とするシリコン層６の薄膜化に起因して、シリサイド化によって形成されるＴｉＳｉ_２ 膜１０中にてＴｉＳｉ_２ のグレイン１０ａがシリコン層６からシリコンを吸い上げて成長してグレインサイズが大きくなって一様にならないばかりか、シリコン層６中から例えばＢ（ボロン）等の不純物を吹い上げてしまい、この結果、この界面部分の抵抗値を増加させてしまう、といった問題もあった。

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制すると共に、表面凹凸（表面モフォロジー）を制御することが可能なバリヤ層の形成方法及び処理システムを提供することにある。

本発明者等は、バリヤ層の形成方法について鋭意研究した結果、Ｔｉ膜をシリサイド化しないような温度で成膜する工程と、Ｔｉ膜がシリサイド化するような温度でＴｉＮ膜を成膜する工程と、Ｔｉ膜がシリサイド化するような温度でＴｉＮ膜を成膜する工程とを組み合わせることにより、ステップカバレジを良好にでき、Ｔｉ膜とシリコン層との界面部分の抵抗値を抑制することができる、という知見を得ることにより、本発明に至ったものである。

請求項１に係る発明は、表面の少なくとも一部にシリコン層が露出している被処理体の表面に、Ｔｉ膜とＴｉＮ膜よりなるバリヤ層を形成するバリヤ層の形成方法において、前記被処理体の表面に、前記シリコン層と接する部分がシリサイド化しないような温度で前記Ｔｉ膜を形成するＴｉ膜形成工程と、前記Ｔｉ膜上に前記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程と、を有することを特徴とするバリヤ層の形成方法である。

このように、表面の少なくとも一部にシリコン層が露出している被処理体の表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上にシリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを行うようにしたので、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制すると共に、表面凹凸（表面モフォロジー）を制御することができる。

この場合、例えば請求項２に記載したように、前記Ｔｉ膜形成工程の温度は４００〜５５０℃未満の範囲である。
また例えば請求項３に記載したように、前記ＴｉＮ膜形成工程の温度は５５０〜７５０℃の範囲である。
また例えば請求項４に記載したように、前記Ｔｉ膜は、プラズマを用いたＣＶＤ成膜処理により形成される。

また例えば請求項５に記載したように、前記ＴｉＮ膜は、プラズマを用いたＣＶＤ成膜処理により、或いはプラズマを用いないＣＶＤ成膜処理により形成される。
また例えば請求項６に記載したように、前記ＴｉＮ膜は、Ｔｉを含む原料ガスと窒化ガスとを互いに供給することにより成膜される。
また例えば請求項７に記載したように、前記被処理体の表面には、予め絶縁層が形成されると共に、該絶縁層にはその底部に前記シリコン層が露出しているホールが形成されている。
また例えば請求項８に記載したように、前記ホールは、上層と下層とを電気的に接続するための埋め込み用の接続穴である。

請求項９に係る発明は、被処理体の表面に薄膜を形成するための処理システムにおいて、前記被処理体の表面にＴｉ膜を形成するためのＴｉ膜成膜装置と、前記被処理体の表面にＴｉＮ膜を形成するためのＴｉＮ膜成膜装置と、前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置とに連結されて真空引き可能になされた共通搬送室と、前記共通搬送室内に設けられて前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置との間で前記被処理体を搬送する搬送機構と、請求項１乃至８のいずれかに記載のバリヤ層の形成方法を実行するように制御する制御部と、を備えたことを特徴とする処理システムである。

請求項１０に係る発明は、被処理体の表面にＴｉ膜を形成するためのＴｉ膜成膜装置と、前記被処理体の表面にＴｉＮ膜を形成するためのＴｉＮ膜成膜装置と、前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置とに連結されて真空引き可能になされた共通搬送室と、前記共通搬送室内に設けられて前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置との間で前記被処理体を搬送する搬送機構と、全体の動作を制御する制御部と、を有する処理システムを用いて被処理体の表面に薄膜を形成するに際して、請求項１乃至８のいずれかに記載のバリヤ層の形成方法を実行するように前記処理システムを制御するコンピュータ読み取り可能なプログラムを記憶することを特徴とする記憶媒体である。

本発明に係るバリヤ層の形成方法及び処理システムによれば、次のように優れた作用効果を発揮することができる。
表面の少なくとも一部にシリコン層が露出している被処理体の表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上にシリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを行うようにしたので、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制することができる。

以下に、本発明に係るバリヤ層の形成方法及び処理システムの好適な一実施例を添付図面に基づいて詳述する。
図１は本発明に係る処理システムの一例を示す概略構成図、図２はＴｉ膜形成装置を示す概略構成図、図３はＴｉＮ膜形成装置を示す概略構成図である。

＜処理システムの説明＞
まず、上記処理システムについて説明する。
図１に示すように、この処理システム２２は、複数、例えば３つの成膜装置２４ａ、２４ｂ、２４ｃと、略六角形状の共通搬送室２６と、ロードロック機能を有する第１及び第２ロードロック室２８ａ、２８ｂと、細長い導入側搬送室３０とを主に有している。

具体的には、略六角形状の上記共通搬送室２６の３辺に上記各成膜装置２４ａ〜２４ｃが接合され、他側の２つの辺に、上記第１及び第２ロードロック室２８ａ、２８ｂがそれぞれ接合される。そして、この第１及び第２ロードロック室２８ａ、２８ｂに、上記導入側搬送室３０が共通に接続される。ここでは上記成膜装置２４ａではＴｉ膜が形成され、成膜装置２４ｂではＴｉＮ膜が形成され、成膜装置２４ｃではＷ（タングステン）膜が形成されるものとする。尚、上記共通搬送室２６の残りの一辺には、例えばＴｉ膜形成の前処理としてコンタクト層６に発生した自然酸化膜を除去する処理装置等が必要に応じて連結される。

上記共通搬送室２６と上記３つの各成膜装置２４ａ、２４ｂ、２４ｃとの間及び上記共通搬送室２６と上記第１及び第２ロードロック室２８ａ、２８ｂとの間は、それぞれ気密に開閉可能になされたゲートバルブＧが介在して接合されて、クラスタツール化されており、必要に応じて共通搬送室２６内と連通可能になされている。ここで、この共通搬送室２６内は真空引きされている。また、上記第１及び第２各ロードロック室２８ａ、２８ｂと上記導入側搬送室３０との間にも、それぞれ気密に開閉可能になされたゲートバルブＧが介在されている。この第１及び第２のロードロック室２８ａ、２８ｂは真空引き、及び大気圧復帰がウエハの搬出入に伴って繰り返される。

そして、この共通搬送室２６内においては、上記２つの各ロードロック室２８ａ、２８ｂ及び３つの各成膜装置２４ａ〜２４ｃにアクセスできる位置に、屈伸、昇降及び旋回可能になされた多関節アームよりなる第１の搬送機構３２が設けられており、これは、互いに反対方向へ独立して屈伸できる２つのピック３４ａ、３４ｂを有しており、一度に２枚のウエハを取り扱うことができるようになっている。尚、上記第１の搬送機構３２として１つのみのピックを有しているものも用いることができる。

上記導入側搬送室３０は、横長の箱体により形成されており、この横長の一側には、被処理体である半導体ウエハを導入するための１つ乃至複数の、図示例では３つの搬入口が設けられ、各搬入口には、開閉可能になされた開閉ドア３６が設けられる。そして、この各搬入口に対応させて、導入ポート３８がそれぞれ設けられ、ここにそれぞれ１つずつカセット容器４０を載置できるようになっている。各カセット容器４０には、複数枚、例えば２５枚のウエハＷを等ピッチで多段に載置して収容できるようになっている。

この導入側搬送室３０内には、ウエハＷをその長手方向に沿って搬送するための導入側搬送機構である第２の搬送機構４２が設けられる。この第２の搬送機構４２は、屈伸及び旋回可能になされた２つのピック４６ａ、４６ｂを有しており、一度に２枚のウエハＷを取り扱い得るようになっている。この第２の搬送機構４２は、導入側搬送室３０内の導入ポート側に長さ方向に沿って延びるように設けた案内レール４４上にスライド移動可能に支持されている。

また、導入側搬送室３０の一方の端部には、ウエハの位置合わせを行なうオリエンタ４８が設けられる。上記オリエンタ４８は、駆動モータによって回転される回転台４８ａを有しており、この上にウエハＷを載置した状態で回転するようになっている。この回転台４８ａの外周には、ウエハＷの周縁部を検出するための光学センサ４８ｂが設けられ、これによりウエハＷの位置決め切り欠き、例えばノッチやオリエンテーションフラットの位置方向やウエハＷの中心の位置ずれ量を検出できるようになっている。

この処理システム全体の動作を制御するために、例えばコンピュータ等よりなる制御部５０を有している。そして、この処理システム全体の動作制御に必要なプログラムはフロッピやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やハードディスクやフラッシュメモリ等の記憶媒体５２に記憶されている。具体的には、この制御部５０からの指令により、各ガスの供給の開始、停止や流量制御、プロセス温度やプロセス圧力の制御等が行われる。

このように、構成された処理システム２２における概略的な動作について説明する。まず、導入ポート３８に設置されたカセット容器４０からは、未処理の半導体ウエハＷが第２の搬送機構４２により導入側搬送室３０内に取り込まれ、この取り込まれたウエハＷは導入側搬送室３０の一端に設けたオリエンタ４８へ搬送されて、ここで位置決めがなされる。

位置決めがなされたウエハＷは、上記第２の搬送機構４２により再度搬送され、第１或いは第２のロードロック室２８ａ、２８ｂの内のいずれか一方のロードロック室内へ搬入される。このロードロック室内が真空引きされた後に、予め真空引きされた共通搬送室２６内の第１の搬送機構３２を用いて、上記ロードロック室内のウエハＷが共通搬送室２６内に取り込まれる。

そして、この共通搬送室２６内へ取り込まれた未処理のウエハは、次にＴｉ膜成膜装置２４ａ内へ搬入されてＴｉ膜を形成し、このＴｉ膜の成膜が完了したならば、次にＴｉＮ膜成膜装置２４ｂ内へ搬入されてＴｉＮ膜を形成し、このＴｉＮ膜の成膜が完了したならば、次にＷ膜成膜装置２４ｃ内へ搬入されてＷ膜を形成する。このように、上記各成膜装置２４ａ〜２４ｃ内にて、順次Ｔｉ膜、ＴｉＮ膜及びＷ膜の成膜が完了したならば、この処理済みのウエハＷは、いずれか一方のロードロック室２８ａ又は２８ｂ、導入側搬送室３０を経由して導入ポート３８の処理済みウエハ用のカセット容器４０内へ収容されることになる。

＜Ｔｉ膜成膜装置の説明＞
次に、上記Ｔｉ膜成膜装置２４ａについて図２を参照して説明する。図２はＴｉ膜成膜装置２４ａを示す概略構成図である。図２に示すように、このＴｉ膜成膜装置２４ａは、例えばアルミニウム合金等により筒体状に成形された処理容器５６を有しており、この処理容器５６は接地されている。この処理容器５６内には、容器底部より支柱５７により起立させて支持された例えば窒化アルミ等のセラミックよりなる載置台５８が設けられており、この上面側にウエハＷを載置できるようになっている。

この載置台５８内には、例えばカーボンワイヤヒータよりなる加熱手段６０が埋め込んで設けられており、上記ウエハＷを所定の温度に加熱できるようになっている。また、この載置台５８内には、上記カーボンワイヤヒータ６０の上方に位置させて、例えばメッシュ状の導電部材６２が埋め込まれると共に、この導電部材６２は図示しない配線により接地されており、この載置台５８がプラズマ発生用の下部電極となるように構成されている。尚、この下部電極にバイアス用の高周波電圧を印加するようにしてもよいし、またこの載置台５８の下方には、ウエハＷを搬出入する際に昇降してウエハＷを下側より突き上げて支持するリフタピン（図示せず）が設けられる。

また、この処理容器５６の底部には排気口６４が形成されると共に、この排気口６４には真空ポンプや圧力調整弁等を含む排気系６６が接続されており、上記処理容器５６内を真空引きして所定の圧力に維持できるようになっている。

また処理容器５６の側壁には、ウエハＷを搬出入できる大きさの開口６８が形成されており、この開口６８に前述したゲートバルブＧが設けられている。更に、処理容器５６の天井部は開口されており、この開口部分に絶縁部材７０を介してガス導入手段として例えばシャワーヘッド７２が気密に設けられている。このシャワーヘッド７２は、例えばアルミニウム合金等よりなって上部電極を兼ねるものである。このシャワーヘッド７２内には、上下配置した２つの拡散室７４ａ、７４ｂが区画形成されると共に、２つの拡散室７４ａ、７４ｂは多数の拡散孔７６により連通されている。

またシャワーヘッド７２の下面には、下側の拡散室７４ｂに連通された多数のガス噴射孔７８が形成されており、処理容器５６内へ所望のガスを導入できるようになっている。またシャワーヘッド７２の上部にはガス導入口８０が形成されており、このガス導入口８０から所望のガス、ここでは例えばＴｉＣｌ_４ 、Ｈ_２ 、Ａｒガス等をそれぞれ流量制御しつつ導入できるようになっている。従って、これらのガスは、このシャワーヘッド７２内の上側の拡散室７４ａ及び下側の拡散室７４ｂ内を順次拡散されて、ガス噴射孔７８からウエハＷの上方の空間に面内方向に均一な状態で噴射供給されることになる。また、このシャワーヘッド７２の側壁には、この表面に不要な付着膜が堆積するのを防止するヘッド加熱ヒータ８１が設けられており、成膜時にシャワーヘッド７２を加熱するようになっている。

また、このシャワーヘッド７２には、途中にマッチング回路８２やプラズマ用の例えば１３．５６ＭＨｚの高周波電源８４等が介設された給電ライン８６が接続されており、下部電極である載置台５８との間にプラズマを立てるようになっている。従って、この処理容器５６内の処理空間で原料ガスであるＴｉＣｌ_４ とＨ_２ とＡｒとを用いて高周波によりプラズマを立てると共に、ウエハＷを加熱手段６０により所定の温度に加熱し、これによりプラズマアシストによるＣＶＤによりウエハＷの表面にＴｉ膜を成膜できるようになっている。

＜ＴｉＮ膜成膜装置の説明＞
次に、上記ＴｉＮ膜成膜装置２４ｂについて図３を参照して説明する。図３はＴｉＮ膜成膜装置２４ｂを示す概略構成図である。図３に示すように、このＴｉＮ膜成膜装置２４ｂは、例えばアルミニウム合金等により筒体状に成形された処理容器９０を有している。この処理容器９０内には、容器底部より支柱９２により起立させて支持された例えば窒化アルミ等のセラミックよりなる載置台９４が設けられており、この上面側にウエハＷを載置できるようになっている。

この載置台９４内には、例えばカーボンワイヤヒータよりなる加熱手段９６が埋め込んで設けられており、上記ウエハＷを所定の温度に加熱できるようになっている。またこの載置台９４の下方には、ウエハＷを搬出入する際に昇降してウエハＷを下側より突き上げて支持するリフタピン（図示せず）が設けられる。

この処理容器９０の底部には排気口９８が形成されると共に、この排気口９８には真空ポンプや圧力調整弁等を含む排気系１００が接続されており、上記処理容器９０内を真空引きして所定の圧力に維持できるようになっている。

また処理容器９０の側壁には、ウエハＷを搬出入できる大きさの開口１０２が形成されており、この開口１０２に前述したゲートバルブＧが設けられている。更に、処理容器９０の天井部は開口されており、この開口部分にガス導入手段として例えばシャワーヘッド１０４が気密に設けられている。このシャワーヘッド１０４は、例えばアルミニウム合金等により形成されている。

具体的には、このシャワーヘッド１０４の上部には、第１のガス導入口１０６と第２のガス導入口１０８が設けられると共に、このシャワーヘッド１０４内には、上記第１のガス導入口１０６に連通される第１の拡散室１１０と上記第２のガス導入口１０８に連通される第２の拡散室１１２とがそれぞれ区画分離されて設けられている。そして、上記シャワーヘッド１０４の下面のガス噴射面には、上記第１の拡散室１１０に連通された複数の第１のガス噴射孔１１４と、上記第２の拡散室１１２に連通された複数の第２のガス噴射孔１１６とがそれぞれ設けられており、上記第１及び第２のガス噴射孔１１４、１１６から噴射された各ガスを、処理容器９０内で初めて混合できるようになっている。

このようなガスの混合方式を、いわゆるポストミックスと称す。ここで上記第１のガス導入口１０６には窒化ガスとしてＮＨ_３ とＮ_２ ガスとをそれぞれ流量制御しつつ供給できるようになっており、また第２のガス導入口１０８には原料ガスとして例えばＴｉＣｌ_４ ガスを流量制御しつつ供給できるようになっている。尚、窒化ガスとしてＮＨ_３ ガスとＮ_２ ガスのいずれか一方を供給するようにしてもよい。

従って、この処理容器９０内の処理空間では、原料ガスであるＴｉＣｌ_４ とＮＨ_３ 及びＮ_２ とが面内方向に均一に供給されて、ウエハＷを加熱手段９６により所定の温度に加熱し、これにより熱ＣＶＤによりウエハＷの表面にＴｉＮ膜を成膜できるようになっている。

＜Ｗ膜成膜装置の説明＞
またＷ膜成膜装置２４ｃの構造は、使用するガス種を除いて、図３に示すＴｉＮ膜成膜装置２４ｂと同様に形成されているので、ここではその構造の説明は省略する。上記Ｗ膜成膜装置２４ｃでは、原料ガスとして例えばＷＦ_６ ガスが用いられ、還元ガスとして例えばＨ_２ 、ＳｉＨ_４ 、Ｂ_２ Ｈ_６ の内のいずれか１つ、或いは１以上のガスが用いられ、熱ＣＶＤ処理によりＷ膜が形成されることになる。尚、上記各成膜装置２４ａ〜２４ｃには、図示されないが、パージガスとして例えばＮ_２ 等の不活性ガスをそれぞれ供給できるようになっている。

＜バリヤ層の形成方法＞
次に、前述のように構成された処理システム２２を用いて行われる本発明に係るバリヤ層の形成方法について説明する。図４は本発明に係るバリヤ層の形成方法を説明するための工程図、図５は本発明に係るバリヤ層の形成方法を説明するためのフローチャート、図６はシリコン上とシリコン酸化膜上に堆積するＴｉの成膜レートの温度依存性を示すグラフである。

まず、本発明方法は、被処理体である半導体ウエハＷの表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、上記Ｔｉ膜上に上記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とよりなるものである。

具体的には、まず、前記処理システム２２のＴｉ膜成膜装置２４ａにて図７（Ａ）に示す半導体ウエハＷに対してＴｉ膜の成膜処理を施し、これにより図４（Ａ）に示すようにＴｉ膜８をウエハＷに形成した接続穴４内の底面及び側面を含めてウエハＷの表面全体に形成する（Ｓ１）。ここでは原料ガスはＴｉＣｌ_４ を用い、還元ガスはＨ_２ ガスを用い、プラズマ発生用の希ガスとしてＡｒガスを用いており、プラズマによるアシストを行いつつＣＶＤによりＴｉ膜８を堆積させる。

尚、還元ガスは上記したガスに限定されず、例えばＢＨ_３ 、Ｂ_２ Ｈ_６ 、Ｂ_３ Ｈ_９ 等を用いることができる。プロセス圧力は、プラズマが発生し得るような圧力、例えば１３３〜１３３０Ｐａ程度の範囲内である。また、ウエハサイズが３００ｍｍの場合にはＴｉＣｌ_４ ガスの流量は例えば２〜２０ｓｃｃｍの範囲、Ｈ_２ ガスの流量は例えば５００〜２０００ｓｃｃｍの範囲である。

ここで重要な点は、プロセス温度であるウエハＷの温度を、シリコンと接して成膜されるＴｉがシリサイド化しないような温度（シリサイド化温度未満）で成膜する点である。このようなＴｉ膜がシリサイド化しないような温度は４００〜５５０℃未満の範囲内である。上記温度が４００℃よりも小さいと、Ｔｉ膜が効率的に堆積しなくなって実用的でなくなる。実際の処理ではウエハ温度を４５０℃程度に設定している。

また上記温度が５５０℃以上になると、本発明の背景技術の欄で説明したように、Ｔｉ膜の成膜とシリサイド化によるＴｉＳｉ_２ 膜の形成とが同時に行われることから、低抵抗化を目的とするシリコン層の薄膜化に起因して、シリサイド化によって形成されるＴｉＳｉ_２ 膜中にてＴｉＳｉ_２ のグレインがシリコン層からシリコンを吸い上げて成長してグレインサイズが大きくなって一様にならないばかりか、シリコン層中から例えばＢ（ボロン）等の不純物を吹い上げてしまい、この結果、この界面部分の抵抗値を増加させてしまう。
ここで上記Ｔｉ膜の成膜レートの温度依存性について説明する。図６に示すように、ここでは表面にＳｉＯ_２ 膜とシリコン（Ｓｉ）とが共に露出しているウエハ表面にＴｉ膜を堆積した時の各膜上の成膜レートの温度依存性を示している。この時のウエハ温度は５００〜６００℃程度の範囲で変えている。図６に示すように、ＳｉＯ_２ 膜上に堆積するＴｉ膜の成膜レートは、５００〜６００℃の温度範囲内で略２０ｎｍ／ｍｉｎを示しており、略一定である。

これに対して、Ｓｉ上に堆積するＴｉ膜の成膜レートは、５００〜５５０℃までは上記ＳｉＯ_２ 膜上のＴｉ膜と同じように略２０ｎｍ／ｍｉｎを示して略一定であるが、５５０℃を境界にして温度が上がると成膜レートは急激に増加している。ここでこのＳｉ上のＴｉ膜について分析したところ、Ｔｉ膜の多くはシリサイド化してＴｉＳｉ_２ 膜となってＴｉＳｉ_２ のグレインが大きく成長していることが判明した。このＴｉＳｉ_２ 化合物のサイズはＴｉ単独の２．５倍程度であり、シリサイド化によるこの堆積の増加が、図６中において５５０℃以上で成膜レートが急激に大きくなった理由である。従って、前述したように、Ｔｉ膜がシリサイド化しないようにするためには、Ｔｉ膜の成膜時にウエハ温度を５５０℃未満に設定する必要があることが判る。

上述したように５５０℃を境界にして反応形態が変化する理由は、５５０℃未満ではＨ_２ 還元が支配的であるのに対して、５５０℃以上ではＨ_２ 還元よりも、下層から吸い上げられたＳｉによるＳｉ還元が支配的になって、ＴｉＳｉ_２ のグレインが成長するものと考えられる。
また、このＴｉ膜の成膜時にウエハ温度は、図８（Ａ）を参照して説明した従来方法よりも低いので、その分、成膜レートは若干低下するが、ステップカバレジが良好になるので、ウエハＷの上面のみならず、微細な接続穴４内の底面や側面などの内面に十分に厚くＴｉ膜８を形成することができる。

このように、Ｔｉ膜の成膜が完了したならば、このウエハＷを大気に晒すことなくＴｉＮ膜成膜装置２４ｂ（図１参照）へ移載し、ここでＴｉＮ膜成膜処理を施して図４（Ｂ）に示すようにＴｉＮ膜１２をウエハ表面全体に形成する（Ｓ２）。ここでの原料ガスは例えばＴｉＣｌ_４ ガスを用い、窒化ガスとしてＮＨ_３ 及び／又はＮ_２ ガスを用い、熱ＣＶＤによりＴｉＮ膜１２を堆積させる。尚、窒化ガスは上述したガスに限定されず、Ｎ_Ｘ Ｈ_ｙ （ｘ，ｙは自然数）等を用いることができる。具体的にはＮ_２ Ｈ_４ 等を用いることができる。プロセス圧力は、１３〜１３３０Ｐａの範囲内である。

ここで重要な点は、プロセス温度であるウエハＷの温度を、先の工程でシリコンと接して成膜されたＴｉ膜８がシリサイド化するような温度（シリサイド化温度以上）で成膜する点である。このような温度は、上述した図６によれば５５０〜７５０℃の範囲内であり、好ましくは６００〜６５０℃の範囲内である。上記温度７５０℃はＴｉＮ成膜装置２４ｂの耐熱性限界である。
上述したような温度でＴｉＮ膜１２を成膜すると、接続穴４の底面及び側面を含むウエハＷの表面全体にＴｉＮ膜１２が堆積されると同時に、シリコン層６と接している接続穴４の底部のＴｉ膜８とが反応してＴｉ膜８がシリサイド化され、ここでＴｉＳｉ_２ 膜１０が形成されることになる。

この時形成されるＴｉＳｉ_２ 膜１０自体を薄くできるのみならず、ＴｉＳｉ_２ 膜１０中のグレインのサイズは小さくて、凹凸が非常に少なくて比較的に平坦になっており、しかも下層のシリコン層６から不純物を吸い上げることもないので、境界部分の抵抗の上昇を抑制することができ、この抵抗値を低い値に維持することができる。
また、上述のようにＴｉＳｉ_２ 膜１０を薄くし、且つＴｉＳｉ_２ 膜１０中のグレインサイズを抑制して小さくすることができるので、シリコン層６の薄膜化又はシリコン層６の厚さに対するマージン量を増加させることができる。

このようにＴｉＮ膜の成膜が完了したならば、このウエハＷを大気に晒すことなくＷ膜成膜装置２６ｃ（図１参照）へ移載し、ここでＷ膜成膜処理を施して図４（Ｃ）に示すようにＷ膜１６をウエハ表面全体に形成し、接続穴４内を埋め込む（Ｓ３）。この場合、原料ガスは例えばＷＦ_６ ガスを用い、還元ガスとしてＨ_２ ガス及び又はＳｉＨ_４ ガスを用い、熱ＣＶＤによりＷ膜１６を堆積させる。上記ＷＦ_６ ガスの流量は例えば１〜５００ｓｃｃｍの範囲、Ｈ_２ ガスの流量は例えば１０〜５０００ｓｃｃｍの範囲、ＳｉＨガス_４の流量は例えば１〜７００ｓｃｃｍの範囲ある。尚、原料ガスや還元ガスは上記したガスに限定されず、例えば原料ガスとしてはＷ（ＣＯ）_６等を用いることができ、還元ガスとしてはＢ_２ Ｈ_６ 等を用いることができる。

このようにして、Ｗ膜を成膜して接続穴４の埋め込みが完了することになる。この場合、先の図４（Ａ）に示すＴｉ膜成膜工程で接続穴４内の内壁面に十分な厚さのＴｉ膜８を形成していたので、ボイドを発生させることなく、埋め込みを行うことができる。
このように、本発明によれば、表面の少なくとも一部にシリコン層６が露出している被処理体である半導体ウエハＷの表面に、シリコン層６と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上にシリコン層６と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを行うようにしたので、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制することができる。

尚、上記実施例においては、図３に示すＴｉＮ膜成膜装置２４ｂとしてプラズマを用いないＣＶＤ成膜装置を例にとって説明したが、これに限定されず、プラズマを用いたＣＶＤ成膜装置を用いてプラズマＣＶＤ処理によりＴｉＮ膜を成膜するようにしてもよい。
また上記プラズマ処理装置やプラズマを用いたＴｉ膜成膜装置２４ａとしては、高周波を用いた平行平板型のプラズマ処理装置に限定されず、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）処理装置やマイクロ波を用いたプラズマ処理装置等も用いることができる。

また、前述したＴｉＮ膜成膜工程では、原料ガスであるＴｉＣｌ_４ ガスと窒化ガスであるＮＨ_３ ガス（Ｎ_２ ガス）等とを同時に供給してＴｉＮ膜を成膜するようにしたが、これに限定されず、原料ガスと窒化ガスとを交互に供給して成膜する、いわゆるＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法によりＴｉＮ膜を成膜するようにしてもよい。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。

本発明に係る処理システムの一例を示す概略構成図である。 Ｔｉ膜形成装置を示す概略構成図である。 ＴｉＮ膜形成装置を示す概略構成図である。 本発明に係るバリヤ層の形成方法を説明するための工程図である。 本発明に係るバリヤ層の形成方法を説明するためのフローチャートである。 シリコン上とシリコン酸化膜上に堆積するＴｉの成膜レートの温度依存性を示すグラフである。 バリヤ層の従来の一般的な形成方法の一例を示す図である。 従来の他のバリヤ層の形成方法を説明するための図である。

符号の説明

２ 絶縁層
４ 接続穴
６ シリコン層
８ Ｔｉ膜
１０ ＴｉＳｉ_２ 膜
１２ ＴｉＮ膜
１４ バリヤ層
１６ Ｗ（タングステン）膜
２２ 処理システム
２４ａ Ｔｉ膜成膜装置
２４ｂ ＴｉＮ膜成膜装置
２４ｃ Ｗ膜成膜装置
２６ 共通搬送室
３０ 導入側搬送室
３２ 第１の搬送機構
５０ 制御部
５２ 記憶媒体
Ｗ 半導体ウエハ（被処理体）

Claims (10)

1. 表面の少なくとも一部にシリコン層が露出している被処理体の表面に、Ｔｉ膜とＴｉＮ膜よりなるバリヤ層を形成するバリヤ層の形成方法において、
   前記被処理体の表面に、前記シリコン層と接する部分がシリサイド化しないような温度で前記Ｔｉ膜を形成するＴｉ膜形成工程と、
   前記Ｔｉ膜上に前記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程と、
   を有することを特徴とするバリヤ層の形成方法。
2. 前記Ｔｉ膜形成工程の温度は４００〜５５０℃未満の範囲であることを特徴とする請求項１記載のバリヤ層の形成方法。
3. 前記ＴｉＮ膜形成工程の温度は５５０〜７５０℃の範囲であることを特徴とする請求項１又は２記載のバリヤ層の形成方法。
4. 前記Ｔｉ膜は、プラズマを用いたＣＶＤ成膜処理により形成されることを特徴とする請求項１乃至３のいずれかに記載のバリヤ層の形成方法。
5. 前記ＴｉＮ膜は、プラズマを用いたＣＶＤ成膜処理により、或いはプラズマを用いないＣＶＤ成膜処理により形成されることを特徴とする請求項１乃至４のいずれかに記載のバリヤ層の形成方法。
6. 前記ＴｉＮ膜は、Ｔｉを含む原料ガスと窒化ガスとを互いに供給することにより成膜されることを特徴とする請求項１乃至４のいずれかに記載のバリヤ層の形成方法。
7. 前記被処理体の表面には、予め絶縁層が形成されると共に、該絶縁層にはその底部に前記シリコン層が露出しているホールが形成されていることを特徴とする請求項１乃至６のいずれかに記載のバリヤ層の形成方法。
8. 前記ホールは、上層と下層とを電気的に接続するための埋め込み用の接続穴であることを特徴とする請求項７記載のバリヤ層の形成方法。
9. 被処理体の表面に薄膜を形成するための処理システムにおいて、
   前記被処理体の表面にＴｉ膜を形成するためのＴｉ膜成膜装置と、
   前記被処理体の表面にＴｉＮ膜を形成するためのＴｉＮ膜成膜装置と、
   前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置とに連結されて真空引き可能になされた共通搬送室と、
   前記共通搬送室内に設けられて前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置との間で前記被処理体を搬送する搬送機構と、
   請求項１乃至８のいずれかに記載のバリヤ層の形成方法を実行するように制御する制御部と、
   を備えたことを特徴とする処理システム。
10. 被処理体の表面にＴｉ膜を形成するためのＴｉ膜成膜装置と、
    前記被処理体の表面にＴｉＮ膜を形成するためのＴｉＮ膜成膜装置と、
    前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置とに連結されて真空引き可能になされた共通搬送室と、
    前記共通搬送室内に設けられて前記Ｔｉ膜成膜装置と前記ＴｉＮ膜成膜装置との間で前記被処理体を搬送する搬送機構と、
    全体の動作を制御する制御部と、
    を有する処理システムを用いて被処理体の表面に薄膜を形成するに際して、
    請求項１乃至８のいずれかに記載のバリヤ層の形成方法を実行するように前記処理システムを制御するコンピュータ読み取り可能なプログラムを記憶することを特徴とする記憶媒体。

Images