KR101396624B1 - 성막 방법 및 처리 시스템 - Google Patents

성막 방법 및 처리 시스템 Download PDF

Info

Publication number
KR101396624B1
KR101396624B1 KR1020097026131A KR20097026131A KR101396624B1 KR 101396624 B1 KR101396624 B1 KR 101396624B1 KR 1020097026131 A KR1020097026131 A KR 1020097026131A KR 20097026131 A KR20097026131 A KR 20097026131A KR 101396624 B1 KR101396624 B1 KR 101396624B1
Authority
KR
South Korea
Prior art keywords
forming
processed
film
chamber
thin film
Prior art date
Application number
KR1020097026131A
Other languages
English (en)
Other versions
KR20100024416A (ko
Inventor
다로 이케다
사토시 와카바야시
겐사쿠 나루시마
다츠오 하타노
야스시 미즈사와
오사무 요코야마
다카시 사쿠마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100024416A publication Critical patent/KR20100024416A/ko
Application granted granted Critical
Publication of KR101396624B1 publication Critical patent/KR101396624B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

오목부(6)를 갖는 절연층(4)이 표면에 형성된 피처리체 W에 대하여 박막을 형성하는 성막 방법이 개시된다. 오목부 내의 표면을 포함하는 피처리체의 표면에 Ti 함유 배리어층(12)을 형성하는 배리어층 형성 공정과, 배리어층상에 Ru 함유 시드층(16)을 CVD에 의해 형성하는 시드층 형성 공정과, 시드층상에 Cu 함유 보조 시드층(164)을 스퍼터링에 의해 형성하는 보조 시드층 형성 공정을 순차적으로 실행한다. 이에 따라, 피처리체 전면에 걸쳐, 선폭 또는 홀 직경이 작은 오목부 혹은 어스펙트비가 높은 오목부에 대하여 충분한 패딩을 행하는 것이 가능해진다.

Description

성막 방법 및 처리 시스템{FILMING METHOD, AND TREATING SYSTEM}
본 발명은, 성막 방법 및 처리 시스템에 관한 것이며, 특히 반도체 웨이퍼 등의 피처리체의 표면에 형성되어 있는 오목부를 패딩(padding)할 때에 형성되는 시드층의 개량에 관한 것이다.
일반적으로, 반도체 디바이스를 제조할 때에는, 반도체 웨이퍼에 성막 처리, 패턴 에칭 처리 등의 각종 처리가 반복하여 행해진다. 반도체 디바이스의 한층 더한 고집적화 및 고미세화의 요청에 의해, 선폭이나 홀 직경이 점점 더 미세화되고 있다. 배선 재료 및 패딩(padding) 재료로서, 종래에는 주로 Al(알루미늄) 합금이 이용되고 있었지만, 최근에는 선폭 및 홀 직경이 미세화되는 한편 반도체 디바이스의 보다 높은 동작 속도가 요구되고 있으므로, 텅스텐(W) 및 구리(Cu)도 이용되는 경향이 있다.
상기 Al, W, Cu 등의 금속 재료를, 배선 재료 및 콘택트홀의 패딩 재료로서 이용하는 경우에는, (1) 실리콘 산화막(SiO2) 등의 절연 재료와 상기 금속 재료 사 이에서 실리콘 확산이 생기는 것을 방지할 목적으로, (2) 박막끼리의 밀착성을 향상시킬 목적으로, 또한 (3) 홀의 바닥부에서 접속되는 하층의 전극, 배선층 등의 도전층과의 사이의 밀착성 등을 향상시킬 목적으로, 절연층이나 하층의 도전층과의 사이의 경계 부분에 배리어층을 개재시키고 있다. 이러한 배리어층을 구성하는 막으로서, Ta막, TaN막, Ti막, TiN막 등이 널리 알려져 있다(일본 특허 공개 평 11-186197 호 공보, 일본 특허 공개 제 2004-232080 호 공보, 일본 특허 공개 제 2003-142425 호 공보, 일본 특허 공개 제 2006-148074 호 공보 등을 참조). 종래의 패딩 기술에 대하여 도 10을 참조하여 설명한다.
도 10은 반도체 웨이퍼의 표면의 오목부의 패딩시에 실시되는 성막 방법을 나타내는 공정도이다. 도 10(a)에 나타내는 바와 같이, 피처리체로서, 예컨대, 실리콘 기판으로 이루어지는 반도체 웨이퍼 W의 표면에는, 예컨대, 배선층이 되는 도전층(2)이 형성되어 있다. 반도체 웨이퍼 W의 표면 전체에 SiO2막으로 이루어지는 절연층(4)이 형성되어 도전층(2)을 덮고 있다. 도전층(2)은, 예컨대, 불순물이 도핑된 실리콘층으로 이루어진다. 도전층(2)은, 트랜지스터 또는 콘덴서의 전극에 대응하고 있는 경우도 있다. 트랜지스터에 접속되는 콘택트의 경우에는, 도전층(2)은 NiSi(니켈실리사이드)에 의해 형성된다.
절연층(4)에는, 도전층(2)에 대한 전기적 접속을 위해 관통홀(through hole) 또는 비아홀 등의 오목부(6)가 형성되어 있다. 오목부(6)로서 가늘고 긴 트렌치(홈)를 형성하는 경우도 있다. 오목부(6)의 바닥부에 도전층(2)의 표면이 노출되 어 있다. 반도체 웨이퍼 W의 표면 전체에, 상세하게는, 오목부(6) 내의 바닥면 및 측면과 절연층(4)의 상면에, 상술한 기능을 갖는 Ti막(8) 및 TiN막(10)으로 이루어지는 2층 구조의 배리어층을 형성하기 위해, 우선, 도 10(b)에 나타내는 바와 같이 Ti막(8)이 형성되고, 이어서 도 10(c)에 나타내는 바와 같이 Ti막(8)의 위에 TiN막(10)이 형성된다.
또, TiN막(10)을 형성하지 않고 Ti막(8)만으로 배리어층(12)을 구성하는 경우도 있다. Ti막(8)은, 스퍼터 성막 처리 또는 TiCl4를 원료로서 이용하는 CVD(Chemical Vapor Deposition)에 의해 형성할 수 있다. 또한, TiN막(10)은 Ti 함유 유기 금속 재료 가스 또는 TiCl4 가스를 원료로서 이용하는 CVD에 의해 형성할 수 있다.
배리어층(12)에는 다양한 형태가 있다. 예컨대, 상술한 바와 같이 Ti막(8) 및 TiN막(10)을 순차적으로 적층하여 이루어지는 2층 구조의 배리어층, TaN막 및 Ta막을 순차적으로 적층하여 이루어지는 2층 구조의 배리어층, Ti막, TiN막, Ta막 및 TaN막 중 어느 하나로 이루어지는 1층 구조의 배리어층이 있다. 배리어층(12)의 재질 및 구조는, 배리어층(12)의 위에 형성되는 도전층의 종류 및 요구되는 밀착성에 따라 결정된다.
최근에는, 특히, 단층의 Ti막으로 이루어지는 배리어막, 또는 Ti막을 포함하는 복층의 배리어층이 주목받고 있다. 그 이유는, 이러한 배리어층은 금속 등의 확산을 특히 억제할 수 있고, 전기 저항도 매우 작고, 부피 팽창률도 작고, 배선 재료와의 밀착성도 양호한 등의 이점을 갖기 때문이다.
배리어층(12)을 형성한 후, 도 10(d)에 나타내는 바와 같이, 스퍼터 성막 처리를 행함으로써 배리어층(12)상에 시드층(16)으로서의 Cu막(14)을 형성한다. 또, 시드층(16)은 오목부(6) 내의 표면을 포함하여 웨이퍼 표면 전면에 형성하는 것이 바람직하지만, 스퍼터링은 지향성이 크므로, 오목부(6) 내의 측면에는 Cu 원자가 부착되기 어려워, 시드층(16)의 형성이 곤란하다.
시드층(16)을 형성한 후, 도 10(e)에 나타내는 바와 같이, 전기 도금 처리를 행함으로써 오목부(6) 내를 도전재(18), 예컨대, Cu로 패딩한다. 그 후, CMP(Chemical Mechanical Polishing)에 의해 웨이퍼 표면을 연마하여 불필요한 도전 부재(18), 시드층(16) 및 배리어층(12)을 깎아내어 웨이퍼 표면을 평탄화한다. 이상에 의해, 오목부(6)의 패딩이 완료된다.
선폭 및 홀 직경이 큰 종래에 있어서는, 상술한 종래의 패딩 방법에 큰 문제는 없었다. 그러나, 선폭이나 홀 직경이 작아지면, 도 10(d)에 나타내는 바와 같이, 오목부(6) 내의 측벽상에 충분한 양의 시드막(16)이 퇴적되기 어려워져, 시드막(16)이 부착되지 않는 부분도 생긴다. 이렇게 되면, 도금 처리시에 도금 전류가 오목부(6)의 바닥부까지 충분히 흐르지 않게 되어, 도 10(e)에 나타내는 바와 같이 보이드(20)가 발생한다고 하는 문제가 발생한다.
콘택트홀과 같이 직경이 작고 또한 깊이가 큰 어스펙트비가 높은 오목부를 채워 넣는 경우에 한하지 않고, 선폭 및 홀 직경 100㎚ 이하의 설계 기준이 요구되는 현재에 있어서는, 상기의 문제의 해결이 매우 중요하다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 본 발명의 목적은, 선폭 또는 홀 직경이 작은 오목부, 또는 어스펙트비가 높은 오목부의 양호한 패딩을 행할 수 있는 성막 방법 및 처리 시스템을 제공하는 것에 있다.
본 발명자 등은, 반도체 웨이퍼 표면의 오목부의 패딩에 대하여 예의 연구한 결과, CVD에 의해 형성한 Ru(루테늄)막을 오목부 내의 시드층으로서 이용함으로써 패딩을 최적화할 수 있다고 하는 지견을 얻음으로써 본 발명에 이른 것이다.
본 발명은, 오목부를 갖는 절연층이 표면에 형성된 피처리체에 박막을 형성하는 성막 방법에 있어서, 상기 오목부 내의 표면을 포함하는 상기 피처리체의 표면에 Ti를 포함하는 배리어층을 형성하는 배리어층 형성 공정과, 상기 배리어층상에 Ru를 포함하는 시드층을 CVD에 의해 형성하는 시드층 형성 공정과, 상기 시드층상에 Cu를 포함하는 보조 시드층을 스퍼터링에 의해 형성하는 보조 시드층 형성 공정을 구비한 성막 방법을 제공한다.
본 발명에 따르면, 오목부 내의 표면에 CVD에 의해 Ru를 포함하는 시드층을 균일하게 형성함과 아울러, 피처리체의 전면에 걸쳐 상기 시드층상에 스퍼터링에 의해 전기 저항이 낮은 Cu를 포함하는 보조 시드층을 형성하고 있다. 그 결과, 그 후의 전기 도금 처리에 의해, 선폭 또는 홀 직경이 작은 오목부 혹은 어스펙트비가 큰 오목부에 대해서도 피처리체 전면에 걸쳐 Cu의 충분한 패딩을 행할 수 있다.
상기 배리어층은 CVD(Chemical Vapor Deposition) 또는 스퍼터링에 의해 형성할 수 있다. 상기 배리어층은 단일 Ti막에 의해 구성할 수 있다. 이것 대신에, 상기 배리어층은 적층된 Ti막 및 TiN막에 의해 구성할 수 있다.
바람직하게는, 상기 배리어층 형성 공정의 전에, 상기 피처리체에 대하여 사전 세정(pre-clean) 처리를 실시하는 사전 세정 공정이 행해진다. 상기의 각 공정은, 상기 피처리체를 대기에 노출하지 않고 진공 중에서 연속적으로 행하는 것이 바람직하다. 전형적으로는, 상기 보조 시드층 형성 공정의 후에는, 상기 오목부를 Cu로 패딩하기 위한 도금 공정이 행해진다.
상기 오목부는, 비아홀, 관통홀, 콘택트홀, 홈(트렌치) 중 어느 하나 또는 이들의 조합으로 이루어진다. 상기 오목부의 직경 혹은 폭은 100㎚ 이하로 할 수 있다.
또한 본 발명에 따르면, 피처리체의 표면에 박막을 형성하기 위한 처리 시스템에 있어서, 상기 피처리체의 표면에 Ti를 포함하는 박막을 형성하는 처리실과, 상기 피처리체의 표면에 Ru를 포함하는 박막을 형성하는 처리실과, 상기 피처리체의 표면에 Cu를 포함하는 박막을 형성하는 처리실과, 상기 각 처리실 중 적어도 하나에 연결되어 진공 흡인 가능하게 이루어진 적어도 하나의 공통 반송실과, 상기 공통 반송실 내에 마련되어 상기 각 처리실 사이에서 상기 피처리체를 반송하는 반송 기구와, 상술한 성막 방법이 실행되도록 상기 처리 시스템을 제어하는 제어부를 구비한 처리 시스템이 제공된다.
상기 처리 시스템은, 상기 피처리체에 사전 세정 처리를 행하는 처리실을 더 구비할 수 있다.
도 1은 본 발명에 따른 처리 시스템의 구성의 일례를 나타내는 개략 평면도,
도 2는 플라즈마 성막 처리실의 구성의 일례를 나타내는 개략 단면도,
도 3은 열성막 처리실의 구성의 일례를 나타내는 개략 단면도,
도 4는 본 발명에 따른 성막 방법의 일례를 나타내는 흐름도,
도 5는 본 발명에 따른 성막 방법에 있어서 각 공정에서의 성막 상황을 설명하기 위한 반도체 웨이퍼의 오목부 근방의 부분 확대 단면도,
도 6은 패딩성의 평가 실험 결과를 설명하기 위한 사진의 사본,
도 7은 박막의 배리어성의 평가 실험 결과를 설명하기 위한 그래프,
도 8은 박막의 응집성의 평가 실험 결과를 설명하기 위한 사진의 사본,
도 9는 본 발명에 따른 처리 시스템의 변형예의 구성을 나타내는 개략 평면도,
도 10은 종래의 성막 방법을 설명하기 위한 반도체 웨이퍼의 오목부 근방의 부분 확대 단면도이다.
이하에, 본 발명에 따른 성막 방법 및 처리 시스템의 바람직한 일실시예를 첨부 도면에 근거하여 상술한다. 도 1은 본 발명에 따른 처리 시스템의 구성의 일례를 나타내는 개략 단면도, 도 2는 플라즈마 성막 처리실의 구성의 일례를 나타내는 개략 단면도, 도 3은 열성막 처리실의 구성의 일례를 나타내는 개략 단면도이 다.
<처리 시스템의 설명>
우선, 처리 시스템에 대하여 설명한다. 도 1에 나타내는 바와 같이, 이 처리 시스템(22)은, 이른바, 클러스터 툴(cluster tool)로서 구성되어 있고, 복수, 예컨대, 4개의 처리실(24a, 24b, 24c, 24d)과, 평면으로 볼 때에(planar view) 대략 육각형의 공통 반송실(26)과, 로드록 기능을 갖는 제 1 및 제 2 로드록실(28a, 28b)과, 가늘고 긴 직사각형의 도입측 반송실(30)을 주로 갖고 있다.
공통 반송실(26)의 4변에 상기 각 처리실(24a~24d)이 접합되고, 나머지 2개의 변에, 제 1 및 제 2 로드록실(28a, 28b)이 각각 접합된다. 제 1 및 제 2 로드록실(28a, 28b)에, 도입측 반송실(30)이 접속된다. 본 실시 형태에서는, 제 1 처리실(24a)에서는 Ti(타이타늄)막이 형성되고, 제 2 처리실(24b)에서는 Ru(루테늄)막이 형성되고, 제 3 처리실(24c)에서는 Cu(구리)막이 형성되고, 제 4 처리실(24d)에서는 플라즈마 스퍼터 에칭에 의해 웨이퍼 표면의 자연 산화막 등을 제거하는 사전 세정 처리가 행해진다. 사전 세정 처리를 행하지 않는 경우에는, 제 4 처리실(24d)을 생략할 수 있다.
공통 반송실(26)과 각 처리실(24a~24d)의 사이 및 공통 반송실(26)과 제 1 및 제 2 로드록실(28a, 28b)의 사이에, 게이트 밸브 G를 통해서 연결되어 있고, 각 실(24a~24d, 28a, 28b)은 공통 반송실(26)과 연통시킬 수 있다. 공통 반송실(26) 내는 진공 흡인되어 있다. 제 1 및 제 2 로드록실(28a, 28b)과 도입측 반송실(30) 의 사이에도, 게이트 밸브 G가 개재되어 있다. 제 1 및 제 2 로드록실(28a, 28b)에서는, 진공 흡인 및 대기압 복귀가 웨이퍼의 반출입에 따라 반복된다.
공통 반송실(26) 내에는, 로드록실(28a, 28b) 및 처리실(24a~24d)의 전부에 액세스할 수 있도록 마련된, 굴신(屈伸) 및 선회가 가능하게 이루어진 다관절 암으로 이루어지는 제 1 반송 기구(32)가 마련되어 있다. 제 1 반송 기구(32)는, 서로 반대 방향으로 독립적으로 굴신할 수 있는 2개의 픽(pick)(34a, 34b)을 갖고 있고, 한 번에 2장의 웨이퍼를 취급할 수 있다. 제 1 반송 기구(32)는 픽을 하나만 갖고 있더라도 좋다.
도입측 반송실(30)은, 수평으로 긴 상자 모양으로 형성되어 있고, 그 하나의 긴 변에는 피처리체인 반도체 웨이퍼를 도입하기 위한 하나 이상의(도시예에서는 3개) 반입구가 마련되어 있다. 각 반입구에는, 도어(36)가 마련된다. 각 반입구에 대응시켜, 도입 포트(스테이지)(38)가 각각 마련되고, 여기에 각각 하나씩 카세트 용기(40)를 탑재할 수 있다. 각 카세트 용기(40)는, 복수, 예컨대, 25장의 웨이퍼 W를 같은 피치로 다단으로 수용할 수 있다.
도입측 반송실(30) 내에는, 당해 반송실(30)의 긴 방향을 따라 웨이퍼 W를 반송하기 위해 도입측 반송 기구인 제 2 반송 기구(42)가 마련된다. 제 2 반송 기구(42)는, 굴신 및 선회가 가능하게 이루어진 2개의 픽(46a, 46b)을 갖고 있고, 한 번에 2장의 웨이퍼 W를 취급할 수 있다. 제 2 반송 기구(42)는, 도입측 반송실(30) 내의 도입 포트측에서 당해 반송실(30)의 긴 방향을 따라 연장되는 안내 레일(44)상에, 슬라이드 이동이 가능하게 지지되어 있다.
도입측 반송실(30)의 한쪽의 단부(端部)에는, 웨이퍼의 위치 맞춤을 행하는 오리엔터(orienter)(48)가 마련되어 있다. 오리엔터(48)는, 구동 모터에 의해 회전되는 회전대(48a)를 갖고 있고, 회전대(48a)의 위에 웨이퍼 W를 탑재한 상태로 회전한다. 회전대(48a)의 외주에는, 웨이퍼 W의 주연부(周緣部)를 검출하는 광학 센서(48b)가 마련되고, 이에 따라 웨이퍼 W의 위치 결정 컷아웃(cutout), 예컨대, 노치 또는 오리엔테이션 플랫의 위치 및 웨이퍼 W의 중심의 위치가 어긋난 양을 검출할 수 있다.
이 처리 시스템 전체의 동작을 제어하기 위해, 컴퓨터로 이루어지는 제어부(50)가 마련되어 있다. 이 처리 시스템 전체의 동작 제어에 필요한 프로그램은 플로피디스크, CD(Compact Disc), 하드디스크, 또는 플래시메모리 등의 기억 매체(52)에 기억되어 있다. 제어부(50)로부터의 지령에 따라, 웨이퍼 W의 반출입, 각종 가스의 공급의 개시, 정지 및 유량 제어, 프로세스 온도, 프로세스 압력 등의 제어가 행해진다.
처리 시스템(22)의 동작의 개략에 대하여 설명한다. 우선, 도입 포트(38)에 설치된 카세트 용기(40)로부터, 미처리의 반도체 웨이퍼 W가 제 2 반송 기구(42)에 의해 도입측 반송실(30) 내에 반입되고, 웨이퍼 W는 도입측 반송실(30)의 일단에 마련한 오리엔터(48)에 반송되고, 거기서 위치 결정이 이루어진다.
위치 결정이 이루어진 웨이퍼 W는, 제 2 반송 기구(42)에 의해 제 1 및 제 2 로드록실(28a, 28b) 중 어느 한쪽에 반입된다. 로드록실 내가 진공 흡인된 후에, 미리 진공 흡인된 공통 반송실(26) 내의 제 1 반송 기구(32)에 의해, 로드록실 내 의 웨이퍼 W가 공통 반송실(26) 내에 반입된다.
이어서, 웨이퍼 W는 제 4 처리실(24d)에 반입되고 거기서 사전 세정 처리가 실시되고, 다음으로 웨이퍼 W는 제 1 처리실(24a) 내에 반입되고 거기서 Ti막(또는 Ti막 및 TiN막)의 형성이 행해지고, 다음으로 웨이퍼 W는 제 2 처리실(24b) 내에 반입되고 거기서 Ru막의 형성이 행해지고, 다음으로 웨이퍼 W는 제 3 처리실(24c) 내에 반입되고 거기서 Cu막의 형성이 행해진다.
이렇게 하여, 사전 세정 처리, Ti막(Ti막 및 TiN막) 성막 처리, Ru막 성막 처리 및 Cu막 성막 처리가 실시된 웨이퍼 W는, 어느 한쪽의 로드록실(28a 또는 28b), 도입측 반송실(30)을 경유하여 도입 포트(38)의 처리가 끝난 웨이퍼용 카세트 용기(40) 내에 수용된다. 이어서 웨이퍼 W는 도금 장치에 반송되고 거기서 전기 도금 처리에 의해 Cu에 의한 오목부의 패딩이 행해진다. 상기의 일련의 처리에 대해서는 후에 자세히 설명한다.
<플라즈마 성막 처리실의 설명>
다음으로, 플라즈마 성막 처리실에 대하여 도 2를 참조하여 설명한다. 제 1~제 4 처리실(24a~24d) 중 플라즈마를 이용한 성막 처리를 행하는 처리실, 구체적으로는 Ti막을 플라즈마 처리에 의해 성막하는 제 1 처리실(24a)이 플라즈마 성막 처리실에 해당한다. 도 2에 나타내는 바와 같이, 플라즈마 성막 처리실(54)은, 알루미늄 합금 등에 의해 형성된 통 형상의 처리 용기(56)를 갖고 있다. 처리 용기(56)는 접지되어 있다. 처리 용기(56) 내에는, 질화알루미늄 등의 세라믹으로 이루어지는 탑재대(58)가 마련되어 있다. 탑재대(58)는 처리 용기(56)의 바닥부에서 기립하는 지주(57)에 의해 지지되어 있다. 탑재대(58)의 상면에 웨이퍼 W를 탑재할 수 있다.
탑재대(58) 내에는, 텅스텐 와이어 히터로 이루어지는 가열 수단(60)이 마련되어 있고, 이에 따라 웨이퍼 W를 소정의 온도로 가열할 수 있게 되어 있다. 탑재대(58) 내에는, 텅스텐 와이어 히터(60)의 위쪽에, 메시(mesh) 형상의 도전 부재(62)가 마련되어 있다. 도전 부재(62)는 도시하지 않는 배선에 의해 접지되어 있고, 이에 따라 탑재대(58)가 플라즈마 발생시에 하부 전극으로서 작용하게 되어 있다. 도전 부재(62)에 바이어스용 고주파 전압을 인가하더라도 좋다. 탑재대(58)에는, 웨이퍼 W를 탑재대(58)에 탑재할 때 및 탑재대(58)로부터 제거할 때에 승강하여 웨이퍼 W를 들어 올리는 리프트 핀(도시하지 않음)이 마련되어 있다.
처리 용기(56)의 바닥부에는 배기구(64)가 형성되어 있다. 배기구(64)에는 진공 펌프 및 압력 조정 밸브 등을 포함하는 배기계(66)가 접속되어 있고, 이에 따라 처리 용기(56) 내를 진공 흡인하여 소정의 압력으로 유지할 수 있게 되어 있다.
처리 용기(56)의 측벽에는, 웨이퍼 W를 반출입할 수 있는 크기의 개구(68)가 형성되어 있다. 이 개구(68)에 상술한 게이트 밸브 G가 마련되어 있다. 처리 용기(56)의 상단은 개구되어 있고, 처리 용기(56)의 개구단에 절연 부재(70)를 사이에 두고 가스 도입 수단으로서의 샤워 헤드(72)가 기밀하게 장착되어 있다. 샤워 헤드(72)는, 예컨대, 알루미늄 합금에 의해 형성할 수 있다. 샤워 헤드(72) 내에는, 확산실(74)이 형성되어 있다.
샤워 헤드(72)의 하면에는, 확산실(74)에 연통된 다수의 가스 분사 구멍(78)이 형성되어 있어, 처리 용기(56) 내로 소망하는 가스를 도입할 수 있게 되어 있다. 샤워 헤드(72)의 상부에는 가스 도입구(80)가 형성되어 있고, 이 가스 도입구(80)로부터 성막에 필요한 원료 가스를 각각 유량 제어하면서 도입할 수 있게 되어 있다. 가스 도입구(80)로부터 도입된 가스는, 샤워 헤드(72)의 확산실(74) 내에서 확산되어, 가스 분사 구멍(78)으로부터 웨이퍼 W의 위쪽의 공간에 균일하게 분사된다.
샤워 헤드(72)에는, 매칭 회로(82) 및 플라즈마 생성용 소정 주파수(예컨대, 450㎑)의 고주파 전원(84)이 접속된 급전 라인(86)이 접속되어 있다. 따라서, 샤워 헤드(72)는 플라즈마 발생시에 상부 전극으로서 기능한다. 웨이퍼 W를 가열 수단(60)에 의해 소정의 온도로 가열한 상태로, 소정의 처리 가스를 처리 용기(56)내의 처리 공간에 도입하고, 상부 전극으로서의 샤워 헤드(72)와 하부 전극으로서의 탑재대(58)의 사이에 고주파 에너지를 인가하여 플라즈마를 생성함으로써, 이 플라즈마를 이용하여 웨이퍼 W에 소정의 플라즈마 처리, 예컨대, Ti막의 성막 처리를 행할 수 있다.
<열성막 처리실의 설명>
다음으로, 열성막 처리실에 대하여 도 3을 참조하여 설명한다. 제 1~제 4 처리실(24a~24d) 중 열 CVD 등의 열처리에 의해 성막 처리를 행하는 처리실, 구체적으로는 Ru막을 열 CVD로 성막하는 제 2 처리실(24b) 및 Cu막을 열 CVD로 성막하 는 제 3 처리실(24c)이 열성막 처리실에 해당한다.
도 3에 나타내는 바와 같이, 열성막 처리실(88)은, 알루미늄 합금 등에 의해 형성된 통 형상의 처리 용기(90)를 갖고 있다. 처리 용기(90) 내에는, 질화알루미늄 등의 세라믹으로 이루어지는 탑재대(94)가 마련되어 있다. 탑재대(94)는 처리 용기(90)의 바닥부로부터 기립하는 지주(92)에 의해 지지되어 있다. 탑재대(94)의 상면에 웨이퍼 W를 탑재할 수 있다.
탑재대(94) 내에는, 텅스텐 와이어 히터로 이루어지는 가열수단(96)이 마련되고 있고, 이에 따라 웨이퍼 W를 소정의 온도로 가열할 수 있게 되어 있다. 탑재대(94)에는, 웨이퍼 W를 탑재대(94)에 탑재할 때 및 탑재대(94)로부터 제거할 때에 승강하여 웨이퍼 W를 들어 올리는 리프터 핀(도시하지 않음)이 마련되어 있다.
처리 용기(90)의 바닥부에는 배기구(98)가 형성되어 있다. 배기구(98)에는 진공 펌프나 압력 조정 밸브 등을 포함하는 배기계(100)가 접속되어 있고, 이에 따라 처리 용기(90) 내를 진공 흡인하여 소정의 압력으로 유지할 수 있게 되어 있다.
처리 용기(90)의 측벽에는, 웨이퍼 W를 반출입할 수 있는 크기의 개구(102)가 형성되어 있다. 이 개구(102)에 상술한 게이트 밸브 G가 마련되어 있다. 처리 용기(90)의 상단은 개구되어 있고, 처리 용기의 개구단에 가스 도입 수단으로서의 샤워 헤드(104)가 기밀하게 장착되어 있다. 샤워 헤드(104)는, 예컨대, 알루미늄 합금 등에 의해 형성할 수 있다.
이 샤워 헤드(104)의 상부에는, 제 1 가스 도입구(106)와 제 2 가스 도입구(108)가 마련되어 있다. 샤워 헤드(104) 내에는, 제 1 가스 도입구(106)에 연통 하는 제 1 확산실(110)과, 제 2 가스 도입구(108)에 연통함과 아울러 제 1 확산실(110)로부터 격리된 제 2 확산실(112)이 형성되어 있다. 샤워 헤드(104)의 아랫면의 가스 분사면에는, 제 1 확산실(110)에 연통하는 복수의 제 1 가스 분사 구멍(114)과, 제 2 확산실(112)에 연통하는 복수의 제 2 가스 분사 구멍(116)이 형성되어 있다. 제 1 및 제 2 가스 분사 구멍(114, 116)으로부터 다른 가스가 처리 용기(90) 내의 처리 공간에 균일하게 분사되고, 분사된 가스는 처리 용기(90) 내에 도입된 후에 처음으로 혼합된다.
이러한 가스의 혼합 방식을, 이른바, 포스트믹스라 칭한다. 또, 제 1 가스 도입구(106) 및 제 2 가스 도입구(108)에 각각 성막에 필요한 원료 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
웨이퍼 W를 가열 수단(96)에 의해 소정의 온도로 가열한 상태로, 처리 용기(90) 내의 처리 공간에 필요한 가스를 공급함으로써, 열 CVD에 의해 웨이퍼 W의 표면에 상술한 소정의 박막, 예컨대, Ru막, Cu막 등을 형성할 수 있게 되어 있다. 포스트믹스 방식의 가스 공급이 필요하지 않은 경우에는, 도 2에 나타내는 샤워 헤드(72)와 같이 하나만의 가스 확산실을 갖는 샤워 헤드를 이용할 수 있다.
<성막 방법의 설명>
다음으로, 상기 처리 시스템(22), 특히 처리실(24a~24d)을 이용하여 행해지는 본 발명에 따른 성막 방법에 대하여 설명한다. 도 4는 본 발명의 성막 방법의 일례를 나타내는 흐름도, 도 5는 각 성막 공정의 성막 상황을 설명하기 위한 반도 체 웨이퍼의 오목부 근방의 부분 확대 단면도이다.
도 4에 나타내는 바와 같이, 본 발명에 따른 성막 방법은, 반도체 웨이퍼 W의 표면에 대하여 사전 세정 처리를 행하는 사전 세정 공정 S1과, 웨이퍼 W의 표면(오목부가 없는 표면을 포함함)에 Ti를 포함하는 배리어층을 형성하는 배리어층 형성 공정 S2와, 배리어층상에 Ru를 포함하는 시드층을 형성하는 시드층 형성 공정 S3과, 시드층상에 이 시드층에 대한 도통성을 보조하기 위해 Cu를 포함하는 보조 시드층을 형성하는 보조 시드층 형성 공정 S4와, 오목부 내를 도전 부재로 패딩하기 위해 도금 처리를 실시하는 도금 공정 S5에 의해 주로 구성되어 있다. 또, 처리 조건에 따라서는, 상기 사전 세정 공정 S1은 생략하더라도 좋다.
다음으로 상기 각 공정에 대하여 설명한다. 또, 도 5에 있어서, 도 10과 같은 요소에는 같은 참조 부호가 부여되어 있다.
<사전 세정 공정>
우선, 도 5(a)에 나타내는 바와 같이, 반도체 웨이퍼 W의 절연층(4)에 콘택트홀 또는 관통홀 등으로 이루어지는 오목부(6)가 형성된 웨이퍼 W를 제 4 처리실(24d)(도 1 참조) 내에 반입한다. 오목부(6)의 바닥부에는, 먼저 배경 기술의 난에서 설명한 바와 같이, 불순물이 도핑된 실리콘층 또는 NiSi막 등의 실리사이드막으로 이루어지는 도전층(2)이 노출되어 있다. 도전층(2)의 표면에는, 대기 분위기 중의 산소 및 수분과의 접촉에 의해 자연 산화막이 형성되어 있다. 이 자연 산화막 등을 제거하기 위해 사전 세정 처리를 행한다(도 4의 S1).
구체적으로는, 이 제 4 처리실(24d)로서, ICP(유도 결합) 플라즈마 에칭 기능을 갖는 플라즈마 에칭 처리실을 이용한다. 제 4 처리실(24d) 내에 희가스, 예컨대, Ar 가스를 흘려 플라즈마를 발생시키고, 이 플라즈마에 의해 스퍼터 에칭 처리, 즉, 사전 세정 처리를 행한다. 이에 따라, 오목부(6)의 바닥부에 노출되어 있는 도전층(2)의 표면의 자연 산화막이 제거된다.
<배리어층 형성 공정>
사전 세정 공정의 종료 후, 웨이퍼 W를 제 1 처리실(24a)에 반송하고, 여기서 배리어층 형성 공정을 행한다(도 4의 S2). 여기서는, 제 1 처리실(24a)로서, 도 2를 참조하여 먼저 설명한 플라즈마 성막 처리실(88)을 이용한다. 이 배리어층 형성 공정에서는, 우선 도 5(b)에 나타내는 바와 같이 Ti막(8)을 성막하고, 다음으로 이 Ti막(8)의 표면 부분을 플라즈마 질화 처리로 질화시킴으로써 도 5(c)에 나타내는 TiN막(10)을 동일 처리실 내에서 연속적으로 형성하고, 이에 따라 Ti막(8) 및 TiN막(10)으로 이루어지는 배리어층(12)을 형성한다.
구체적으로는, 우선, 원료 가스인 TiCl4 가스와, 환원 가스인 H2 가스와, 희석 가스인 Ar 가스를 처리실 내에 공급하고, 소정의 프로세스 온도 및 소정의 프로세스 압력 하에서 플라즈마 CVD에 의해 Ti막(8)을 퇴적시킨다. 이에 따라, 오목부(6)의 내면 및 절연층(4)의 상면에 Ti막(8)이 성막된다. 배리어층(12)의 배리어 효과는, Ti막(8)의 막 두께에 의존하여, 충분한 배리어 효과를 갖게 하기 위해서 는, Ti막(8)의 막 두께는 10㎚ 이상이 필요하다.
Ti막(8)의 성막이 완료되었으면, 다음으로 공급하는 가스를 전환하여 Ti막의 표면을 질화시킨다. 여기서 이용하는 필요한 가스로서, 질화 가스인 NH3 가스 및 희석 가스인 N2 가스를 처리실 내에 공급하고, 소정의 고주파 전력 및 소정의 프로세스 압력 하에서 플라즈마를 생성하고, Ti막(8)의 표면을 플라즈마 질화시켜, TiN막(10)을 형성한다.
이에 따라, Ti막(8)의 상부에, Ti 함유막으로서의 TiN막(10)이 형성된다. 그 결과, Ti 함유 배리어층으로서 Ti막(8)과 TiN막(10)으로 이루어지는 2층 구조의 배리어층(12)이 형성된다.
<시드층 형성 공정>
배리어층 형성 공정의 종료 후, 웨이퍼 W를 다음으로 제 2 처리실(24b)에 반송하고, 여기서 시드층 형성 공정 S3을 행한다. 이 시드층 형성 공정에서는, 도 5(d)에 나타내는 Ru 함유막인 Ru막(160)을 시드층(16)으로서 형성한다.
구체적으로는, 이 제 2 처리실(24b)로서, 상술한 바와 같이 도 3에서 설명한 바와 같은 열성막 처리실(88)을 이용한다. 이 시드층 형성 공정에서는, 포스트믹스 방식에 의한 가스 공급을 행하지 않으므로, 열성막 처리실(88)에 마련되는 샤워 헤드는, 하나의 가스 확산실을 갖고 있으면 좋다. 성막에 있어서는, Ru 함유 원료로서 금속 카보닐(유기 금속 화합물)인 Ru3(CO)12(국제 공개 WO2004/111297을 참조) 와, 캐리어 가스인 희가스, 예컨대, Ar 가스를 이용한다. 구체적으로는, 예컨대, Ar 가스로 액체 Ru 함유 원료를 버블링함으로써 이를 기화시켜 처리실에 공급하고, 소정의 프로세스 온도 및 소정의 프로세스 압력 하에서 열 CVD에 의해 Ru막(160)을 퇴적시킨다. 이에 따라, 배리어층(12)의 전체 표면(오목부(6)의 내면을 포함함)상에 Ru막(160), 즉, Ru 함유막으로 이루어지는 시드층(16)이 형성된다.
시드층 형성 공정의 프로세스 시간은, 예컨대, 60sec 정도로 설정할 수 있고, 이에 따라 웨이퍼 W의 최상면에 3㎚ 정도의 막 두께의 Ru막(160)을 형성할 수 있다. Ru 함유 액체 원료의 기화에 있어서, 예컨대, Ru 함유 액체 원료는 50~100℃ 정도로 가열되고, 50~200sccm 정도의 유량의 Ar 가스로 버블링된다. 프로세스시의 웨이퍼 온도는, 150~600℃의 범위 내, 프로세스 압력은 1~100㎩의 범위 내로 할 수 있다.
시드층(16)으로서 Ru막(160)을 이용하는 이유는, Ru 금속의 결정 격자 상수가 Cu(구리)의 결정 격자 상수와 매우 가까우므로, Ru막(160)과 후술하는 Cu막(162)의 친화성이 양호한 것, 및 Ru막(160)상으로의 Cu막(162)의 부착성이 양호하기 때문이다. 또, Ru막(160)을 CVD에 의해 형성하고 있으므로, 도 5(d)에 나타내는 바와 같이, 어스펙트비가 높은 오목부(6)의 내면에도 대략 전면에 걸쳐 Ru막(160)을 형성하는 것이 가능해진다.
<보조 시드층 형성 공정>
시드층 형성 공정의 종료 후, 웨이퍼 W를 다음으로 제 3 처리실(24c)에 반송 하고, 여기서 보조 시드층 형성 공정 S4를 행한다. 이 보조 시드층 형성 공정에서는, 도 5(e)에 나타내는 바와 같이, Cu 함유막인 Cu막(162)을 보조 시드층(164)으로서 형성한다.
구체적으로는, 제 3 처리실(24c)로서, 이온화 스퍼터 성막의 기능을 갖는 스퍼터 성막 처리실을 이용한다. Ar 가스 등의 희가스를 처리실 내에 공급하고, 유도 코일에 의해 발생시킨 전자계의 에너지에 의해 Ar 가스를 플라즈마화하여, 발생한 이온을 Cu로 이루어지는 금속 타겟에 충돌시켜 Cu 금속 입자를 내뿜고, 이 Cu 금속 입자를 웨이퍼 W에 입사시켜 Cu막(162)을 퇴적시킴으로써 보조 시드층(164)을 형성한다. 이 Cu막(162)은 지향성이 높은 스퍼터링에 의해 형성되므로, 도 5(e)에 나타내는 바와 같이 주로 웨이퍼 W의 최상면 및 오목부(6) 내의 바닥부에 퇴적된다.
보조 시드층(164)을 형성하는 이유는, 이하와 같다. 즉, Ru막(160)의 전기 저항은 비교적 높으므로, 후 공정인 도금 공정에서 웨이퍼 W의 주연부로부터 공급되는 도금 전류가 웨이퍼 W의 중심부까지 충분히 공급되지 않는다. 이 때문에, Ru막(160)으로 이루어지는 시드층(16)의 위에 전기 저항이 낮은 Cu막(162)으로 이루어지는 보조 시드층(164)을 형성함으로써, 도금 전류가 웨이퍼 W의 중심부까지 충분히 공급되도록 하고 있는 것이다. 상기의 이유로부터, Cu막(162)을 오목부(6)의 내부에 형성할 필요는 없다. 따라서, Cu막(162)의 성막에 있어서는, 고속으로 성막할 수 있는 스퍼터링법이 이용된다. 또한, Ru막과의 막 두께 비율을 고려하여, Cu막(162)의 막 두께는 10㎚ 정도로 하는 것이 바람직하다.
<도금 공정>
보조 시드층 형성 공정의 종료 후, 웨이퍼 W를 제 3 처리실(24c)로부터 꺼내고, 이것을 처리 시스템으로부터 반출하여 별도의 도시하지 않는 전기 도금 장치로 도금 처리를 실시함으로써, 도 5(f)에 나타내는 바와 같이 오목부(6) 내를 Cu로 이루어지는 도전 부재(18)로 패딩한다(도 4의 S5).
상술한 바와 같이 오목부(6)의 내면에는 Ru막(160)으로 이루어지는 시드층(16)이 충분히 형성되어 있으므로, 도 10(e)에 나타내는 종래 방법의 경우와는 달리, 보이드를 발생시키지 않고 오목부(6) 내를 Cu로 패딩할 수 있다. 이상과 같이 하여 본 발명에 따른 성막 방법의 일련의 공정이 종료된다.
이상 설명한 바와 같이, 상기 실시 형태에 있어서는, 피처리체인 반도체 웨이퍼 W의 표면의 오목부(6)의 패딩을 행할 때에, 오목부(6) 내의 표면을 포함하여 웨이퍼 W의 표면에 Ti를 포함하는 배리어층(12)을 형성하는 배리어층 형성 공정과, 배리어층상에 Ru를 포함하는 시드층(16)을 CVD에 의해 형성하는 시드층 형성 공정과, 시드층(16)상에 Cu를 포함하는 보조 시드층(164)을 스퍼터링에 의해 형성하는 보조 시드층 형성 공정을 행하고 있다. 이 때문에, 오목부(6)의 내표면에 Ru를 포함하는 시드층(16)을 균일하게 형성할 수 있고, 또한, 전기 저항이 낮은 Cu를 포함하는 보조 시드층(164)을 웨이퍼 W 전면에 걸쳐 형성할 수 있다. 그 결과, 그 후의 전기 도금 처리에 의해, 선폭 또는 홀 직경이 작은 오목부 또는 어스펙트비가 높은 오목부에 대해서도, 웨이퍼 전면에 걸쳐 오목부 내로의 Cu의 패딩을 충분히 행할 수 있다.
또한, 사전 세정 공정으로부터 보조 시드층(164) 형성 공정까지의 사이에 웨이퍼 W가 대기에 노출되지 않으므로, 각 공정에서 형성되는 각 박막에 불필요한 산화막이 형성되지 않아, 각 막의 막질 및 특성은 유지되고, 따라서 양호한 디바이스 성능을 얻을 수 있다.
<본 발명의 방법의 패딩성의 평가>
본 발명의 성막 방법에 따른 패딩성을 평가하는 실험을 행했다. 이하에 그 결과에 대하여 설명한다. 도 6은 시료의 단면의 전자 현미경 사진의 사본이며, (a)는 종래 방법(Ti/TiN 배리어층 및 Cu 시드층의 형성 후에 Cu 도금)에 의해 패딩을 행한 것, (b)는 본 발명 방법(Ti/TiN 배리어층, Ru 시드층 및 Cu 보조 시드층의 형성 후에 Cu 도금)에 의해 패딩을 행한 것을 각각 나타내고 있다. 사진은 촬영의 형편상 비스듬하게 되어 있다. 오목부의 어스펙트비는 10 정도이다.
도 6(a)에 나타내는 바와 같이 종래 방법의 경우에는, 오목부의 하반부가 Cu에 의해 충분히 패딩되어 있지 않았다. 이에 대하여, Ru막을 시드층으로서 이용한 도 6(b)에 나타내는 본 발명 방법의 경우에는, 오목부의 바닥부까지 Cu에 의해 충분히 패딩되어 있었다. 이에 따라, 본 발명 방법에 의해 패딩성을 비약적으로 향상시킬 수 있는 것을 확인할 수 있었다.
<본 발명 방법의 배리어성과 응집성의 평가>
본 발명의 성막 방법에 따라 형성한 박막의 배리어성과 응집성을 평가하는 실험을 행했다. 이하에 그 결과에 대하여 설명한다. 도 7은 박막의 배리어성을 평가하는 실험 결과를 나타내는 그래프이며, 도 8은 박막의 응집성 평가를 위한 Cu막의 표면 상태를 나타내는 사진의 사본이다. 여기서 응집성이란, 베이스의 표면상에 Cu막을 성막했을 때 Cu 원자가 움직이기 쉬운 정도를 가늠하는 지표이다. Cu 원자가 움직이기 쉬운 경우, 도 8(a)에 나타내는 바와 같이 표면 형태가 악화되어, 그 후의 Cu 도금 공정에서 Cu에 의한 패딩을 정상으로 행할 수 없다. 이에 대하여 Cu 원자가 움직이지 않는 경우에는, 도 8(b)에 나타내는 바와 같이 평활한 표면이 얻어져, 그 후의 Cu 도금 공정에서 처리가 정상으로 행해지는, 양호한 특성(신뢰성)을 갖는 디바이스를 얻을 수 있다.
본 실험에서는, 종래 방법에 따라 형성한 Ti(배리어)/TiN(배리어)/Cu(시드) 적층 구조 및 본 발명 방법에 따라 형성한 Ti(배리어)/TiN(배리어)/Ru(시드)/Cu(보조 시드) 적층 구조에 대하여, 온도 400℃에서 30분의 어닐링 처리를 실시했다. 어닐링 처리 전 및 어닐링 처리 후에 시트 저항을 측정하고, 또한, 어닐링 처리 후에 표면(Cu 시드층/Cu 보조 시드층의 표면)을 전자 현미경으로 관찰했다.
상술한 바와 같이, 배리어성은 Ti/TiN막에 의해 초래된다. 만약 Ru 성막의 영향에 의해 Ti/TiN막의 배리어성이 열화되는 것이면, 어닐링 처리시에 Cu막과 베이스의 Si 함유층의 사이에서 상호 확산이 생겨, Cu막의 시트 저항이 대폭으로 상승하게 된다. 실험의 결과, 그와 같은 문제는 없는 것을 확인할 수 있었다. 즉, 도 7에 나타내는 바와 같이, 어닐링 전에 있어서는 종래 방법의 적층 구조와 본 발명 방법의 적층 구조의 시트 저항은 모두 0.15[ohms/sq.]였다. 그리고, 어닐링 후 에 있어서는, 종래 방법의 적층 구조와 본 발명 방법의 적층 구조의 시트 저항은 모두 0.13[ohms/sq.]였다. 즉, 본 발명 방법에 따른 적층 구조는, 배리어성에 있어서 문제가 없는 것이 확인되어 있는 종래 방법에 따른 적층 구조와 동등한 배리어성을 갖고 있는 것을 확인할 수 있었다.
또한, 도 8(a)에 나타내는 바와 같이, 종래 방법의 경우에는, 어닐링에 의해 표면 형태가 현저히 열화되어, Cu막 표면에 큰 덩어리가 산재되어 있는 것이 확인되었다. 이에 대하여, 도 8(b)에 나타내는 바와 같이, 본 발명 방법의 경우에는, Cu막 표면에는 덩어리가 보이지 않고 평탄면이 되어 있었다. 즉, 본 발명 방법에 의해 응집성을 대폭 개선할 수 있는 것을 확인할 수 있었다.
<밀착성의 평가>
또한, 종래 방법에 따라 형성한 Ti/TiN/Cu 적층 구조 및 본 발명 방법에 따라 형성한 Ti/TiN/Ru/Cu 적층 구조에 대하여 스크래치 테이프 테스트에 의해 밀착성을 평가했다. 이 결과, 종래 방법에 따른 적층 구조에 있어서는, 박막의 박리가 확인되었다. 이에 대하여, 본 발명 방법에 따른 적층 구조에 있어서는 박막의 박리는 없고, 밀착성을 대폭 개선할 수 있는 것이 확인되었다.
<처리 시스템의 변형예>
다음으로 본 발명에 따른 처리 시스템의 변형예에 대하여 설명한다. 도 9는 본 발명에 따른 처리 시스템의 변형예의 구성을 나타내는 개략 평면도이다. 또, 도 9에 있어서, 도 1~도 4와 동일 구성 부분에는 동일 참조 부호를 붙이고, 그들의 구성 부품의 설명은 생략한다. 도 1에 나타내는 처리 시스템에서는, 하나의 공통 반송실(26)을 마련하고, 이 주위에 4개의 처리실을 연결했다. 이에 대하여, 도 9에 나타내는 처리 시스템(170)에서는, 보다 많은 처리실을 하나의 처리 시스템에 포함시키기 위해, 제 1 공통 반송실(26)에 더하여, 제 2 공통 반송실(172)을 마련하고 있다. 제 2 공통 반송실(172)은, 그 내부에 불활성 가스를 공급할 수 있고, 또한, 그 내부의 진공 흡인 및 압력 조정을 할 수 있도록 구성되어 있다.
제 2 공통 반송실(172)과 제 1 공통 반송실(26)의 사이에, 제 3 및 제 4 로드록실(28c, 28d)이 마련되어 있다. 제 1 공통 반송실(26)과 제 3 및 제 4 로드록실(28c, 28d)의 사이, 및 제 2 공통 반송실(172)과 제 3 및 제 4 로드록실(28c, 28d)의 사이에는 게이트 밸브 G가 각각 마련되어 있다. 제 3 및 제 4 로드록실(28c, 28d)은, 그 내부에 불활성 가스를 공급할 수 있고, 또한, 그 내부의 진공 흡인 및 압력 조정을 할 수 있도록 구성되어 있다. 제 2 공통 반송실(172)내에는, 상기 제 1 공통 반송실(26) 내의 제 1 반송 기구(32)와 마찬가지로 구성된 2개의 픽(176a, 176b)을 갖는 굴신 및 선회가 가능한 제 3 반송 기구(174)가 마련되어 있다.
제 1 공통 반송실(26)에는, 제 5 및 제 6 처리실(24e, 24f)이 각각 게이트 밸브 G를 통해서 접속되어 있다. 제 2 공통 반송실(172)에는 제 7, 제 8 및 제 9 처리실(24g, 24h, 24i)이 각각 게이트 밸브 G를 통해서 접속되어 있다. 제 5 처리실(24e)은, 플라즈마 CVD법에 의해 Ti막을 형성하는 처리실이며, 이것에는 도 2에 나타내는 바와 같은 플라즈마 성막 처리실(54)이 이용된다. 또한 제 6 처리실(24f)은, 열 CVD법에 의해 TiN막을 형성하는 처리실이며, 이것에는 도 3에 나타내는 바와 같은 열성막 처리실(88)이 이용된다.
제 5(또는 제 6) 처리실(24e)(24f)과 제 1 공통 반송실(26)의 사이에서 웨이퍼 W를 이동시키기 위해, 게이트 밸브 G를 열 때에는, 항상 제 1 공통 반송실(26) 내의 압력을 제 5(또는 제 6) 처리실(24e)(24f) 내의 압력보다 높게 하여, 제 5(또는 제 6) 처리실(24e)(24f) 내의 분위기가 제 1 공통 반송실(26) 내로 유출되는 것을 방지하고 있다. 그 이유는, 제 5 및 제 6 처리실(24e, 24f)이 사용되어 당해 처리실 내에 잔류하는 부식성의 TiCl4 가스가, 제 1 공통 반송실(26) 내로 침입하는 것을 방지하기 위해서이다. 제 1 공통 반송실(26) 내는, 대기압보다 상당히 낮은 압력으로 감압된 Ar 등의 희가스 또는 N2 가스 등의 불활성 가스의 분위기로 되어 있다.
제 1~제 4 로드록실(28a~ 28d) 중 어느 하나와 제 1 공통 반송실(26)의 사이의 게이트 밸브 G를 열어 양자를 연통하는 경우에는, 제 1 공통 반송실(26) 내의 압력보다 이에 연통되는 로드록실 내의 압력을 높게 하여 항상 로드록실로부터 제 1 공통 반송실(26) 내로 분위기가 흐르도록 하고 있고, 이에 따라, 제 1 공통 반송실(26) 내에 부식성 가스가 존재한다고 해도, 이것이 로드록실로 흘러 들어오지 않도록 하고 있다. 또, 이 처리 시스템(176)에서는, 도 1의 처리 시스템(22)에서는 마련되어 있었던 사전 세정 처리를 행하는 제 4 처리실(24d)에 대응하는 처리실은 마련하고 있지 않다.
제 2 공통 반송실(172)에 접속되는 제 7 처리실(24g)은, 열 CVD법에 의해 Ru막을 형성하는 처리실이며, 이것에는 도 3에 나타내는 바와 같은 열성막 처리실(88)이 이용된다. 또한 제 8 처리실(24h)은, 금속 타겟으로서 Ti 금속을 이용한 스퍼터링에 의해 Ti막을 형성하는 처리실이다.
제 9 처리실(24i)은, 금속 타겟으로서 Cu 금속을 이용한 스퍼터링에 의해 Cu막을 형성하는 처리실이다.
도 9에 나타내는 처리 시스템(170)을 이용하더라도, 도 1에 나타내는 처리 시스템(22)을 이용하여 행해진 각 성막 방법과 마찬가지의 성막 방법을 실행할 수 있다. 단, 사전 세정 처리는, 처리 시스템(170)에서는 행하지 않는다. 제 1과 제 2 공통 반송실(26, 172) 사이의 웨이퍼 W의 이동은 제 3 및 제 4 로드록실(28c, 28d)을 통해서 행해진다. 도 1의 처리 시스템(22)에서는, 하나의 처리실에서 Ti막의 퇴적과, Ti막 표면의 플라즈마 질화 처리에 의한 TiN막의 형성을 행했지만, 도 9에 나타내는 처리 시스템(170)에서는, 여기서는 Ti막의 성막과 TiN막의 성막은 다른 처리실, 즉, 제 5 처리실(24e)에서의 플라즈마 CVD 처리와 제 6 처리실(24f)에서의 열 CVD 처리에 의해 각각 행하도록 하고 있다.
처리 시스템(170)에서는, 부식성 가스, 예컨대, TiCl4 가스를 이용하는 제 5 및 제 6 처리실(24e, 24f)은, 한쪽의 공통 반송실(26)에만 접속하고 있으므로, 제 7~제 9 처리실(24g, 24h, 24i)이 부식성 가스에 의한 악영향을 받는 것을 확실히 방지하고 있다.
또, 상기 각 실시 형태에 있어서는, 도 5(c)에 나타내는 바와 같이 Ti막(8) 및 TiN막(10)으로 이루어지는 2층 구조의 배리어층(12)을 형성하고 있지만, 이것에 한정되는 것이 아니고, TiN막(10)이 없는 Ti막(8)만으로 이루어지는 단층 구조의 배리어층을 형성하더라도 좋다. 이 경우에는, 상술한 성막 방법에서 TiN막(10)의 형성 처리를 생략하는 것만으로 좋다. 또한, 이 경우에 있어서, 도 9에 나타내는 처리 시스템(170)을 이용할 때에는, Ti막을 제 8 처리실(24h)에서 스퍼터링 처리로 형성하더라도 좋고, 그렇게 하면 부식성이 강한 TiCl4 가스를 사용할 필요가 없어진다.
피처리체는, 반도체 웨이퍼에 한정되는 것이 아니고, 유리 기판, LCD 기판, 세라믹 기판 등이더라도 좋다.

Claims (12)

  1. 오목부를 갖는 절연층이 표면에 형성된 피처리체에 박막을 형성하는 성막 방법에 있어서,
    상기 오목부 내의 표면을 포함하는 상기 피처리체의 표면에 Ti를 포함하는 배리어층을 형성하는 배리어층 형성 공정과,
    상기 배리어층상에 CVD(Chemical Vapor Deposition)에 의해 Ru를 포함하는 시드층을 형성하는 시드층 형성 공정과,
    상기 오목부를 Cu로 패딩(padding)하기 위한 도금 공정 전에, 상기 시드층상에 스퍼터링에 의해, Cu를 포함하고 상기 시드층에 대한 도통성을 보조하기 위한 보조 시드층을 형성하는 보조 시드층 형성 공정
    을 구비한 것을 특징으로 하는 성막 방법.
  2. 제 1 항에 있어서,
    상기 배리어층은 Ti막으로 이루어지는 것을 특징으로 하는 성막 방법.
  3. 제 1 항에 있어서,
    상기 배리어층은 적층된 Ti막 및 TiN막으로 이루어지는 것을 특징으로 하는 성막 방법.
  4. 제 1 항에 있어서,
    상기 배리어층 형성 공정 전에, 상기 피처리체에 대하여 사전 세정(pre-clean) 처리를 실시하기 위한 사전 세정 공정이 행해지는 것을 특징으로 하는 성막 방법.
  5. 제 1 항에 있어서,
    상기 각 공정은, 상기 피처리체를 대기에 노출하지 않고 진공 중에서 연속적으로 행해지는 것을 특징으로 하는 성막 방법.
  6. 삭제
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 오목부는, 비아홀, 관통홀, 콘택트홀, 트렌치(trench) 중 적어도 하나로 이루어지는 것을 특징으로 하는 성막 방법.
  8. 제 7 항에 있어서,
    상기 오목부의 직경 또는 폭은 100㎚ 이하인 것을 특징으로 하는 성막 방법.
  9. 피처리체의 표면에 박막을 형성하기 위한 처리 시스템에 있어서,
    상기 피처리체의 표면에 Ti를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Ru를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Cu를 포함하는 박막을 형성하는 처리실과,
    상기 각 처리실 내의 적어도 하나에 연결되어 진공 흡인이 가능하게 이루어진 적어도 하나의 공통 반송실과,
    상기 공통 반송실 내에 마련되어 상기 각 처리실 사이에서 상기 피처리체를 반송하는 반송 기구와,
    청구항 1에 기재된 성막 방법이 실행되도록 상기 처리 시스템을 제어하는 제어부
    를 구비한 것을 특징으로 하는 처리 시스템.
  10. 피처리체의 표면에 박막을 형성하기 위한 처리 시스템에 있어서,
    상기 피처리체의 표면에 Ti를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Ru를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Cu를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체에 사전 세정 처리를 행하는 처리실과,
    상기 각 처리실 내의 적어도 하나에 연결되어 진공 흡인이 가능하게 이루어진 적어도 하나의 공통 반송실과,
    상기 공통 반송실 내에 마련되어 상기 각 처리실 사이에서 상기 피처리체를 반송하는 반송 기구와,
    청구항 7에 기재된 성막 방법이 실행되도록 상기 처리 시스템을 제어하는 제어부
    를 구비한 것을 특징으로 하는 처리 시스템.
  11. 피처리체의 표면에 Ti를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Ru를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Cu를 포함하는 박막을 형성하는 처리실과,
    상기 각 처리실 내의 적어도 하나에 연결되어 진공 흡인이 가능하게 이루어진 적어도 하나의 공통 반송실과,
    상기 공통 반송실 내에 마련되어 상기 각 처리실 사이에서 상기 피처리체를 반송하는 반송 기구와,
    처리 시스템 전체의 동작을 제어하는 제어부
    를 구비한 처리 시스템에 의해 상기 피처리체의 표면에 박막을 형성하는 것에 있어서,
    청구항 1에 기재된 성막 방법이 실행되도록 상기 제어부에 제어 동작을 실행시키는 컴퓨터 판독 가능한 프로그램을 기억하는 것
    을 특징으로 하는 기억 매체.
  12. 피처리체의 표면에 Ti를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Ru를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체의 표면에 Cu를 포함하는 박막을 형성하는 처리실과,
    상기 피처리체에 사전 세정 처리를 행하는 처리실
    을 구비하고,
    상기 각 처리실 내의 적어도 하나에 연결되어 진공 흡인이 가능하게 이루어진 적어도 하나의 공통 반송실과,
    상기 공통 반송실 내에 마련되어 상기 각 처리실 사이에서 상기 피처리체를 반송하는 반송 기구와,
    처리 시스템 전체의 동작을 제어하는 제어부
    를 구비한 상기 처리 시스템에 의해 상기 피처리체의 표면에 박막을 형성하는 것에 있어서,
    청구항 4에 기재된 성막 방법이 실행되도록 상기 제어부에 제어 동작을 실행시키는 컴퓨터 판독 가능한 프로그램을 기억하는 것
    을 특징으로 하는 기억 매체.
KR1020097026131A 2007-06-28 2008-06-26 성막 방법 및 처리 시스템 KR101396624B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-170656 2007-06-28
JP2007170656A JP2010192467A (ja) 2007-06-28 2007-06-28 被処理体の成膜方法及び処理システム
PCT/JP2008/061645 WO2009001896A1 (ja) 2007-06-28 2008-06-26 成膜方法および処理システム

Publications (2)

Publication Number Publication Date
KR20100024416A KR20100024416A (ko) 2010-03-05
KR101396624B1 true KR101396624B1 (ko) 2014-05-16

Family

ID=40185709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026131A KR101396624B1 (ko) 2007-06-28 2008-06-26 성막 방법 및 처리 시스템

Country Status (5)

Country Link
JP (1) JP2010192467A (ko)
KR (1) KR101396624B1 (ko)
CN (1) CN101689490B (ko)
TW (1) TWI445130B (ko)
WO (1) WO2009001896A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384269B2 (ja) * 2009-09-18 2014-01-08 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2011236479A (ja) * 2010-05-12 2011-11-24 Tokyo Electron Ltd 金属膜形成システム、金属膜形成方法、プログラム及びコンピュータ記憶媒体
JP2011236478A (ja) * 2010-05-12 2011-11-24 Tokyo Electron Ltd 金属膜形成システム、金属膜形成方法、プログラム及びコンピュータ記憶媒体
US8357599B2 (en) * 2011-02-10 2013-01-22 Applied Materials, Inc. Seed layer passivation
JP5823359B2 (ja) 2012-08-23 2015-11-25 株式会社東芝 半導体装置の製造方法
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090872A (ko) * 2002-05-22 2003-12-01 삼성전자주식회사 반도체 소자의 콘택 형성 방법
JP2005213610A (ja) * 2004-01-30 2005-08-11 Ebara Corp めっき装置及びめっき方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367461C (zh) * 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
JP3504175B2 (ja) * 1998-02-23 2004-03-08 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20050006245A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
CN1327506C (zh) * 2002-06-17 2007-07-18 台湾积体电路制造股份有限公司 无阻挡层且具有多层种子层的内连线工艺与结构
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090872A (ko) * 2002-05-22 2003-12-01 삼성전자주식회사 반도체 소자의 콘택 형성 방법
JP2005213610A (ja) * 2004-01-30 2005-08-11 Ebara Corp めっき装置及びめっき方法

Also Published As

Publication number Publication date
TWI445130B (zh) 2014-07-11
WO2009001896A1 (ja) 2008-12-31
JP2010192467A (ja) 2010-09-02
TW200915484A (en) 2009-04-01
CN101689490B (zh) 2011-12-21
KR20100024416A (ko) 2010-03-05
CN101689490A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
TWI436428B (zh) 釕金屬覆蓋層之形成方法
US8440563B2 (en) Film forming method and processing system
TWI469218B (zh) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium
JP5522979B2 (ja) 成膜方法及び処理システム
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
JP5429078B2 (ja) 成膜方法及び処理システム
KR101396624B1 (ko) 성막 방법 및 처리 시스템
JP2008218659A (ja) 半導体装置の製造方法、半導体製造装置及びプログラム
TW201347094A (zh) 半導體裝置之製造方法
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
US20160276218A1 (en) METHOD OF MANUFACTURING Cu WIRING
KR20180068328A (ko) 구리 배선의 제조 방법
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP2017050304A (ja) 半導体装置の製造方法
KR20180034265A (ko) 니켈 배선의 제조 방법
US6887522B2 (en) Method for forming a copper thin film
KR101757037B1 (ko) 구리 배선을 가진 기판을 구비하는 반도체 장치의 제조 방법
JP4640281B2 (ja) バリヤメタル層及びその形成方法
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
JP2008300436A (ja) バリヤ層の形成方法及び処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130116

Effective date: 20140123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6