CN1327506C - 无阻挡层且具有多层种子层的内连线工艺与结构 - Google Patents
无阻挡层且具有多层种子层的内连线工艺与结构 Download PDFInfo
- Publication number
- CN1327506C CN1327506C CNB021228868A CN02122886A CN1327506C CN 1327506 C CN1327506 C CN 1327506C CN B021228868 A CNB021228868 A CN B021228868A CN 02122886 A CN02122886 A CN 02122886A CN 1327506 C CN1327506 C CN 1327506C
- Authority
- CN
- China
- Prior art keywords
- seed layer
- layer
- metal level
- copper
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种无阻挡层(Barrier Layer)且具有多层种子层(Seed Layer)的内连线(Interconnect)工艺与结构。本发明的技术特征在于,具有交互堆栈的合金种子层与纯金属种子层的多层种子层,且工艺中利用热退火(Annealing)步骤以形成无阻挡层且具有多层种子层的内连线结构。运用本发明的工艺与结构,除可省去公知阻挡层外,更可借以降低接触电阻(Contact Resistance;RC)与片电阻(Sheet Resistance;RS)。
Description
技术领域
本发明有关于一种半导体工艺中金属内连线(Interconnect)工艺与结构,特别是有关于一种无阻挡层(Barrier Layer)且具有多层种子层(Seed Layer)的内连线工艺与结构。
背景技术
过去数十年来,金属铝一直被用来当作晶片内部的导线材料。随着线宽的缩小,元件运算的速度便会受到电阻值与电容值相乘延迟的增加而显著的下降。为了面对更密集的电路设计,业界必须选择一具有更低电阻的金属材料来取代铝。
由于铜具有低电阻的特性,因此以铜为导线的元件可承受更密集的电路排列,如此可大大减少所需金属层的数目,进而降低生产成本且提高计算机的运算速度。此外,铜还具有较高的电致迁移(Electromigration;EM)阻力,因此以铜为导线的元件具有更高的寿命以及稳定性。
铜无法用传统的干式蚀刻技术来进行导线布植,因此目前工业界大部分采用新一代的导线制作技术镶嵌(damascene)法来做铜导线的填充。请参考图1的公知铜工艺中双金属镶嵌技术的结构剖面图。如图1所示,首先提供衬底10以及位于衬底10上的蚀刻中止层20。至于,介电层30则是位于蚀刻中止层20上,且蚀刻中止层40位于介电层30上。其中,介电层50位于蚀刻中止层40上,且介电层30与介电层50中定义有介层洞32与沟槽52而约暴露出部分的衬底10。至于,阻挡层60则是共形地覆盖介电层50、介电层30、与约暴露出的部分衬底10。此外,尚有一种子层70位于阻挡层60上。在公知的双金属镶嵌结构中更包括金属层80填满介层洞32与沟槽52等,其中金属层80以铜制成。
上述用以形成金属层80的铜材质在高温的环境下极易产生扩散现象。因此,公知铜镶嵌工艺包括沉积阻挡层60的步骤,借以阻止铜扩散的发生,其中此阻挡层60的材质例如为氮化钽(TaN)。然而,与铜相比之下,氮化钽具有较高的电阻率,因此介层洞与沟槽中的金属层80的接触电阻(Contact Resistance;RC)与片电阻(SheetResistance;RS)会随之提高。故有必要寻求解决之道。
发明内容
鉴于上述发明背景中,公知铜镶嵌工艺中用以做为阻挡层材质的氮化钽与铜相较之下,具有较高的电阻率,进而使介层洞与沟槽中的金属层的接触电阻与片电阻随之提高。因此本发明的目的为提供一种无阻挡层且具有多层种子层的内连线工艺与结构,可借以省去公知形成阻挡层的步骤。
本发明的另一目的为提供一种无阻挡层且具有多层种子层的内连线工艺与结构,可借以降低接触电阻与片电阻,是因金属层与金属层间直接接触。
本发明的又一目的为提供一种无阻挡层且具有多层种子层的内连线工艺与结构,可借以避免金属层氧化。
依据本发明的上述目的,因此本发明提供一种无阻挡层且具有多层种子层的内连线的工艺,至少包括下列步骤:首先,提供衬底,此衬底具有预设结构,且此预设结构上具有开口;接着,形成堆栈的多个种子层覆盖衬底;接着,形成金属层覆盖种子层并填满开口;接着,进行热退火(Annealing)步骤;然后,平坦化金属层,使约暴露出部分的衬底。
依据本发明的上述目的,因此本发明另提供一种无阻挡层且具有多层种子层的内连线的结构,至少包括:衬底,此衬底具有预设结构,且此预设结构上具有开口;多个种子层,堆栈并覆盖于开口中的部份衬底上;以及具有多个掺杂离子的金属层,此金属层填满开口,且此金属层与种子层具有约相同高度。其中,掺杂离子选自于由铬、钯、锡、钛、锆、镁、铝、以及钴所组成的一族群。
附图说明
图1为公知铜工艺中双金属镶嵌技术的结构剖面图;
图2A至图2F为本发明的一较佳实施例的无阻挡层且具有两层种子层的内连线工艺的结构剖面图;以及
图3A至图3G为本发明的一较佳实施例的无阻挡层且具有三层种子层的内连线工艺的结构剖面图。
10:衬底 20:蚀刻中止层
30:介电层 40:蚀刻中止层
32:介层洞 50:介电层
52:沟槽 60:阻挡层
70:种子层 80:金属层
110:衬底 125:蚀刻中止层
135:介电层 148:蚀刻中止层
158:介电层 165:介层洞
170:沟槽 180:种子层
190:种子层 200:金属层
205:金属层 210:金属层
310:衬底 325:蚀刻中止层
335:介电层 348:蚀刻中止层
358:介电层 365:介层洞
370:沟槽 380:种子层
390:种子层 392:种子层
400:金属层 405:金属层
410:金属层
具体实施方式
本发明包括两层或两层以上的多层种子层。请参考图2A至图2F所示的本发明的一较佳实施例的无阻挡层且具有两层种子层的内连线工艺的结构剖面图。首先,如图2A提供衬底110且此衬底110包括已于先前工艺形成的例如金属层或介电层(未绘示)等。此外,衬底110更具有已于先前工艺形成的蚀刻中止层125、介电层135、蚀刻中止层148、介电层158、介层洞165、以及沟槽170等。蚀刻中止层125位于部份的衬底110上。至于,介电层135则是位于蚀刻中止层125上,且蚀刻中止层148位于介电层135上。其中,介电层158位于蚀刻中止层148上,且介电层135与介电层158中定义有介层洞165与沟槽170而约暴露出部分的衬底110。接着,如图2B所示,形成种子层180共形地覆盖介电层158、约暴露出的部分介电层135、以及部份衬底110。接着,如图2C所示,形成种子层190共形地覆盖种子层180。
上述种子层180与种子层190例如可以电化学电镀法(Electrochemical Plating;ECP)来形成,且种子层180与种子层190的用途为后续电镀金属层时借以导电用。公知种子层仅为一层,且材质可为纯金属或合金。此处本发明的一较佳实施例中包括两层材质不同的种子层180以及种子层190,借以省去阻挡层,并可克服公知因使用阻挡层而使接触电阻与片电阻过高的问题。至于,种子层180与种子层190的材质有两种组合。若种子层180的材质为合金,则种子层190的材质为纯金属。反之,若种子层180的材质为纯金属,则种子层190的材质为合金。上述纯金属例如可为铜,且合金例如可为铜层与其它金属的合金,其中此其它金属例如可为铬(Cr)、钯(Pd)、锡(Sn)、钛(Ti)、锆(Zr)、镁(Mg)、铝(Al)、或钴(Co)等,且系以掺杂(Doping)的方法加入铜层中,故此其它金属可称为掺质(Dopant)。此外,种子层180与种子层190的厚度比可为约0.1至约10。
接着,如图2D所示,形成金属层200,借以覆盖种子层190并填满图2C中的介层洞165与沟槽170。此形成金属层200的步骤例如可以电化学电镀法来达成。至于,金属层200的材质例如可为铜。
接着,进行热退火步骤。当此热退火步骤完成时,种子层180或种子层190中的掺质(即铬、钯、锡、钛、锆、镁、铝、或钴等金属)会扩散至金属层200中而成为如图2E中的金属层205。此具有掺质的金属层205具有阻止铜在高温环境下扩散的功能,因而在本发明的先前工艺中可不需使用阻挡层,更进一步达到避免接触电阻与片电阻过高的功效,是因金属层与金属层间直接接触之故。此外,具有掺质的金属层205更具有避免氧化的功效。至于,此热退火步骤的温度可为约100℃至约500℃。
然后,例如以化学机械研磨法(Chemical Mechanical Polishing;CMP)平坦化金属层205,借以形成如图2F的金属层210并约暴露出介电层158。此金属层210即为利用本发明所形成的金属内连线。
本发明的另一较佳实施例可参考图3A至图3G。图3A至图3G为本发明的一较佳实施例的无阻挡层且具有三层种子层的内连线工艺之结构剖面图。首先,如图3A提供衬底310且此衬底310包括已于先前工艺形成的例如金属层或介电层(未绘示)等。此外,衬底310更具有已于先前工艺形成的蚀刻中止层325、介电层335、蚀刻中止层348、介电层358、介层洞365、以及沟槽370等。蚀刻中止层325位于部份的衬底310上。至于,介电层335则是位于蚀刻中止层325上,且蚀刻中止层348位于介电层335上。其中,介电层358位于蚀刻中止层348上,且介电层335与介电层358中定义有介层洞365与沟槽370而约暴露出部分的衬底310。接着,如图3B所示,形成种子层380共形地覆盖介电层358、约暴露出的部分介电层335、以及部份衬底310。接着,如图3C所示,形成种子层390共形地覆盖种子层380。然后,如图3D所示,形成种子层392共形地覆盖种子层390。
上述种子层380、种子层390、以及种子层392例如可以电化学电镀法来形成,且种子层380、种子层390、以及种子层392的用途为后续电镀金属层时借以导电用。此本发明的另一较佳实施例中包括三层材质不同的种子层380、种子层390、以及种子层392,借以省去阻挡层,并可克服公知因使用阻挡层而使接触电阻与片电阻过高的问题。至于,种子层380、种子层390、以及种子层392的材质有两种组合。若种子层380的材质为合金,则种子层390的材质为纯金属,且种子层392的材质为合金。反之,若种子层380的材质为纯金属,则种子层390的材质为合金,且种子层392的材质为纯金属。上述纯金属例如可为铜,且合金例如可为铜与其它金属的合金,其中此其它金属例如可为铬、钯、锡、钛、锆、镁、铝、或钴等,且是以掺杂的方法加入铜中,故此其它金属可称为掺质。此外,种子层380与种子层390的厚度比可为约0.1至约10。而种子层390与种子层392的厚度比也可为约0.1至约10。
接着,如图3E所示,形成金属层400,借以覆盖种子层392并填满图3D中的介层洞365与沟槽370。此形成金属层400的步骤例如可以电化学电镀法来达成。至于,金属层400的材质例如可为铜。
接着,进行热退火步骤。当此热退火步骤完成时,种子层380、种子层390、或种子层392中的掺质(即铬、钯、锡、钛、锆、镁、铝、或钴等金属)会扩散至金属层400中而成为如图3F中的金属层405。此具有掺质的金属层405具有阻止铜在高温环境下扩散的功能,因而在本发明的先前工艺中可不需使用阻挡层,更进一步达到避免接触电阻与片电阻过高的功效,是因金属层与金属层间直接接触之故。此外,具有掺质的金属层405更具有避免氧化的功效。至于,此热退火步骤的温度可为约100℃至约500℃。
然后,例如以化学机械研磨法平坦化金属层405,借以形成如图3G的金属层410并约暴露出介电层358。此金属层410即为利用本发明所形成的金属内连线。
本发明中的种子层为两层或两层以上,而不限于上述两个实施例中的两层与三层。本发明的精神在于无论种子层的层数为何,这些种子层是由一合金种子层与一纯金属种子层交互或依序堆栈,且最下层(即图2B至图2F中的种子层180与图3B至图3G中的种子层380)可为合金种子层或纯金属种子层。也就是,以四层为例,若最下层为合金种子层,则由下往上的第二层至第四层依序为纯金属种子层、合金种子层、以及纯金属种子层;反之,若最下层为纯金属种子层,则由下往上的第二层至第四层依序为合金种子层、纯金属种子层、以及合金种子层。至于五层或五层以上,可以同理类推。
综合上述,本发明的一优点为提供一种无阻挡层且具有多层种子层的内连线工艺与结构,可借以省去公知形成阻挡层的步骤。
本发明的另一优点为提供一种无阻挡层且具有多层种子层的内连线工艺与结构,可借以降低接触电阻与片电阻,是因金属层与金属层间直接接触。
本发明的另一优点为提供一种无阻挡层且具有多层种子层的内连线工艺与结构,可借以避免金属层氧化。
Claims (8)
1.一种无阻挡层且具有多层种子层的内连线的工艺,其特征是,该工艺至少包括:
提供一衬底,该衬底具有一预设结构,且该预设结构上具有一开口;
形成堆栈的多个种子层覆盖该衬底,其中该些种子层具有一第一种子层与一第二种子层,该第一种子层包括一铜合金层,该第二种子层包括一铜质层;
形成一金属层覆盖该些种子层并填满该开口,其中该金属层包含有铜;
进行一热退火步骤;以及
平坦化该金属层,以暴露出部分的该预设结构。
2.如权利要求1所述的无阻挡层且具有多层种子层的内连线的工艺,其特征是,该些种子层由至少一该铜合金层与至少一该铜质层由该衬底的一表面往上交互堆栈。
3.如权利要求2所述的无阻挡层且具有多层种子层的内连线的工艺,其特征是,该至少一第一层的材质包括铜与一金属物质,该金属物质选自于由铬、钯、锡、钛、锆、镁、铝、以及钴所组成的一族群。
4.如权利要求2所述的无阻挡层且具有多层种子层的内连线的工艺,其特征是,该第一种子层与该第二种子层的厚度比为0.1至10。
5.如权利要求1所述的无阻挡层且具有多层种子层的内连线的工艺,其特征是,该热退火步骤的温度为100℃至500℃。
6.如权利要求1所述的无阻挡层且具有多层种子层的内连线的工艺,其特征是,该平坦化该金属层的步骤使用化学机械研磨法。
7.一种无阻挡层且具有多层种子层的内连线的结构,其特征是,该结构至少包括:
一衬底,该衬底具有一预设结构,且该预设结构上具有一开口;
多个种子层,堆栈并覆盖于该开口中的部份该衬底上,其中该些种子层具有一铜合金种子层与一纯金属种子层,该合金种子层的材质是铜与铬、钯、锡、钛、锆、镁、铝、以及钴其中之一所形成的合金,且该纯金属种子层包括铜;以及
具有多个掺杂离子的一金属层,该金属层填满该开口,且该金属层与该些种子层具有相同高度,其中该金属层之材质包括有铜。
8.如权利要求7所述的无阻挡层且具有多层种子层的内连线的结构,其特征是,该些掺杂离子由铬、钯、锡、钛、锆、镁、铝、以及钴其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021228868A CN1327506C (zh) | 2002-06-17 | 2002-06-17 | 无阻挡层且具有多层种子层的内连线工艺与结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021228868A CN1327506C (zh) | 2002-06-17 | 2002-06-17 | 无阻挡层且具有多层种子层的内连线工艺与结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1466187A CN1466187A (zh) | 2004-01-07 |
CN1327506C true CN1327506C (zh) | 2007-07-18 |
Family
ID=34142266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021228868A Expired - Lifetime CN1327506C (zh) | 2002-06-17 | 2002-06-17 | 无阻挡层且具有多层种子层的内连线工艺与结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1327506C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192467A (ja) * | 2007-06-28 | 2010-09-02 | Tokyo Electron Ltd | 被処理体の成膜方法及び処理システム |
US8778773B2 (en) | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
TWI458072B (zh) * | 2010-12-16 | 2014-10-21 | Soitec Silicon On Insulator | 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造 |
CN107170705A (zh) * | 2016-03-08 | 2017-09-15 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143650A (en) * | 1999-01-13 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor interconnect interface processing by pulse laser anneal |
-
2002
- 2002-06-17 CN CNB021228868A patent/CN1327506C/zh not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143650A (en) * | 1999-01-13 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor interconnect interface processing by pulse laser anneal |
Also Published As
Publication number | Publication date |
---|---|
CN1466187A (zh) | 2004-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417321B2 (en) | Via structure and process for forming the same | |
CN100334725C (zh) | 半导体器件和半导体器件的制造方法 | |
CN1295786C (zh) | 多级半导体结构中对准带帽金属线和互连的形成 | |
CN100399563C (zh) | 半导体元件 | |
US5969422A (en) | Plated copper interconnect structure | |
US6294836B1 (en) | Semiconductor chip interconnect barrier material and fabrication method | |
CN100409437C (zh) | 多级互连结构及在IC晶片上形成Cu互连的方法 | |
CN102124559B (zh) | 用于金属互连的共形粘附促进衬垫 | |
US7488677B2 (en) | Interconnect structures with encasing cap and methods of making thereof | |
KR20000017062A (ko) | 상호 접속 구조 및 그 제조 방법 | |
US20100081272A1 (en) | Methods of Forming Electrical Interconnects Using Electroless Plating Techniques that Inhibit Void Formation | |
CN102903666B (zh) | 半导体器件的制造方法 | |
KR20060065511A (ko) | 반도체 장치의 제조 방법 | |
CN1327506C (zh) | 无阻挡层且具有多层种子层的内连线工艺与结构 | |
JP4946008B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN1360346B (zh) | 电子结构及其形成方法 | |
CN1321439C (zh) | 铜导线的无电镀方法 | |
US20060228934A1 (en) | Conductive materials for low resistance interconnects and methods of forming the same | |
CN101399220A (zh) | 金属互连的制造方法 | |
KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
CN101471283A (zh) | 半导体器件及形成其金属互联层的方法 | |
JP2007194621A (ja) | メッキ促進層を有する半導体構造物を作る方法 | |
CN1438691A (zh) | 具掺杂的铜内联结构的制造方法 | |
KR100541051B1 (ko) | 반도체 소자의 배선 형성방법 | |
JP2012028549A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20070718 |
|
CX01 | Expiry of patent term |