KR20000017062A - 상호 접속 구조 및 그 제조 방법 - Google Patents

상호 접속 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR20000017062A
KR20000017062A KR1019990031935A KR19990031935A KR20000017062A KR 20000017062 A KR20000017062 A KR 20000017062A KR 1019990031935 A KR1019990031935 A KR 1019990031935A KR 19990031935 A KR19990031935 A KR 19990031935A KR 20000017062 A KR20000017062 A KR 20000017062A
Authority
KR
South Korea
Prior art keywords
conductive
dielectric
layer
fluorine
group
Prior art date
Application number
KR1019990031935A
Other languages
English (en)
Other versions
KR100347739B1 (ko
Inventor
그릴알프레드
자네스크리스토퍼빈센트
파텔비시누브하이비탈브하이
센거캐서린린
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000017062A publication Critical patent/KR20000017062A/ko
Application granted granted Critical
Publication of KR100347739B1 publication Critical patent/KR100347739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 하나 이상의 불화 유전성 절연층과, 비아(via)에 의해 상호 접속된 하나 이상의 도전성 배선 레벨과, 낮은 유전 상수를 갖는 불화 다이아몬드형 탄소(fluorinated diamond like carbon)와 같은 불화 유전체로부터 배선 레벨 및 비아를 물리적으로 격리시키는 캡핑(capping) 및/또는 라이너(liner) 재료를 포함하는 금속 및 절연체 상호 접속 구조에 관한 것이다. 본 발명은 불화 유전성 절연체 내의 불소가 상호 접속 구조 내에 있는 다른 재료와 반응하여 그 구조의 기계적 일체성 또는 상호 접속 기능을 손상시킬 수 있는 원하지 않는 불소 함유 화합물을 생성하는 경우에 발생할 수 있는 문제를 극복한다.

Description

상호 접속 구조 및 그 제조 방법{METHOD AND MATERIALS FOR INTEGRATION OF FLUORINE-CONTAINING LOW-K DIELECTRICS}
본 발명은 고집적(VLSI) 및 초고집적(ULSI) 회로와 패키징에서 발견되는 금속/유전체 상호 접속 구조에 관한 것으로, 보다 상세하게는, 불소를 함유하는 낮은 k 유전체와 낮은 k 유전체로부터 이 구조의 다른 부분으로의 불소의 외방 확산(out-diffusion)과 관련된 신뢰성 문제를 방지하도록 선택된 캡핑(capping) 및/또는 라이너(liner) 재료를 포함하는 상호 접속 구조에 관한 것이다.
고집적 회로 혹은 초고집적 회로 혹은 반도체 칩에서의 소자 상호 접속부는 전형적으로 트레이스(trace)라 불리는 금속 배선층의 패턴을 갖는 다중 레벨의 상호 접속 구조에 의해 실현된다. 주어진 트레이스 혹은 배선 레벨 내의 배선 구조는 레벨 내 유전체(intralevel dielectric)에 의해 분리되는 반면, 개개의 배선 레벨은 레벨 간 유전층(interlevel dielectric)에 의해 서로 분리된다. 도전성 비아(via)는 레벨 간 유전체 내에 형성되어 배선 트레이스 사이에 레벨 간 콘택트를 제공한다.
신호 전달 지연에 미치는 이들의 영향 때문에, 이들 상호 접속 구조의 재료 및 배치에 따라 회로 속도 및 나아가 회로 성능이 크게 달라질 수 있다. 신호 전달 지연은 RC 시정수에 기인하는데, 여기서 R은 온 칩(on-chip) 배선의 저항이고, C는 신호 라인과 다중 레벨 상호 접속 스택(stack) 내의 주변 도전체 간의 유효 캐패시턴스이다. RC 시정수는 배선 재료의 비저항을 낮추고 보다 낮은 유전 상수를 갖는 레벨 간 및 레벨 내 유전체(ILD)를 사용함으로써 감소된다.
불화 다이아몬드형 탄소(fluorinated diamond-like-carbon : FDLC) 및 불화 실리콘 유리(fluorinated silicon glass : FSG)와 같은 불소 함유 유전체의 낮은 유전 상수로 인해 불소 함유 유전체는 상호 접속 배선 캐패시턴스가 최소화되어야 하는 고성능 VLSI 혹은 ULSI 칩에서 ILD 재료로서 유용하게 사용될 가능성이 있다. 에스. 에이. 코헨(S.A. Cohen) 등에게 허여된 "Diamond-like carbon for use in VLSI and ULSI interconnect systems"라는 명칭의 미국 특허 제 5,559,367 호는 FDLC의 이러한 활용에 대해 논의하고 있다. 1994년에 뉴욕 소재 John Wiley and Sons 사에 의해 출판된 케이. 이. 스피어(K.E. Spear)와 제이. 피. 디스무크스(J.P. Dismukes)를 편집인으로 하는 Synthetic Diamond: Emerging CVD Science and Technology라는 책자 제 5 장인 에이. 그릴(A. Grill) 및 비. 에스. 메이어슨(B.S. Meyerson)에 의한 "Development and Status of Diamond-like Carbon"과 1995년 11월 28일에 에프. 디. 베일리(F.D. Bailey)등에게 허여된 미국 특허 제 5,470,661 호에서 비불화(non-fluorinated) DLC 박막에 대해 기술하는 바와 같이, FDLC 박막은 다양한 탄소 함유 원료를 사용하여 스퍼터링, 이온 빔 스퍼터링, dc 혹은 rf 플라즈마 화학 기상 증착법(plasma assisted CVD)을 포함하는 다양한 방법에 의해 제조될 수 있다. 그러나, 300℃ 넘는 상승된 온도에서 요구되는 처리 공정 중에 FDLC 내의 불소가 상호 접속 구조 내의 다른 재료와 반응하는 것을 방지하기 위해 캡핑층(capping layer)과 같은 적절한 예방책을 취하지 않고서는 FDLC와 같은 불소 함유 ILD를 이들 상호 접속 구조 내에 사용할 수 없다. 줄어든 불소 함유량을 갖는 ILD는 다른 재료와 반응할 수 있는 보다 적은 양의 불소를 포함할 것으로 기대되나, 보다 적은 불소 함유량을 갖는 ILD 역시 전형적으로 바람직하지 않게 높은 k값을 갖는다.
절연체인 실리콘 산화물 및 실리콘 질화물과 도전성 재료인 TaN과 같은 캡핑 재료가 불소 미함유 ILD와 함께 사용되어(배선 재료의 원자가 활성 소자 영역으로 쉽게 확산될 수 있는 ILD 내부로 배선 재료의 원자가 확산되는 것을 방지하기 위한) 확산 장벽, 에칭 차단물 및 영구 마스킹 재료(permanent masking material), 부착층으로 이용된다는 것이 발표된 바 있다.
그러나, 헬륨 내에서 4 시간 동안 350℃ 어닐링한 후에 층화된 Si/FDLC (1000 nm) 캡 샘플 내에서 캡핑 재료의 박피화(delamination) 및 균열이 일어나는 것에서 알 수 있는 바와 같이 이들 통상적인 캡핑 재료는 FDLC에는 부적합하다. 캡핑 이전에 헬륨 내에서 4 시간 동안 400℃의 "안정화(stabilization)" 어닐링 처리된 FDLC의 샘플 내에 조악한 부착성, 박피화, 심지어는 균열이 존재하였다.
다층 상호 접속 구조 내에서의 종래 기술에 따른 실리콘 산화물, 실리콘 질화물, TaN과 같은 캡핑 재료의 활용예를 도 1, 2, 3a 및 3b에서 도시하고 있다. 도 1은 일반적인 2 배선 레벨 상호 접속 구조(10)의 개략적인 단면도를 도시한다. 상호 접속 구조(10)는 기판(20), 제 1 유전체(40) 내의 도전성 소자 콘택트(30), 제 1 및 제 2 레벨의 도전성 배선(50, 60), 제 2 유전체(90)의 층 내에 매립된 두 개 층의 도전성 비아(70, 80)를 포함한다. 도전성 배선층(50, 60)과 비아(70, 80)는 전형적으로 낮은 저항율을 갖는 금속, 예를 들어, Al, Cu 혹은 다른 원소와 합금된 Al, Cu, Cu 합금, 혹은 전자 이동(electromigration) 특성을 개선하도록 선택된 불순물, 첨가물 혹은 도펀트로 도핑된 임의의 이들 재료 혹은 이들 재료의 임의의 조합물이다. 패키징 다이(packaging die)에 대한 콘택트는 제 3 유전체(110)와 절연성 외부 격리층(insulating environmental isolation layer)(120) 내의 도전성 콘택트 패드(100)에 의해 제공된다. 상호 접속 구조(10)는 세 가지 캡핑 재료, 즉 도전성 배선과 비아의 측벽 및 바닥면을 라이닝하는 도전성 캡핑 혹은 라이너 재료(130)와 각각의 배선 레벨 중 위에 위치하는 비아에 의해 접촉되지 않는 영역 위에 위치하는 절연성 캡핑 재료층(140)과, 유전층(90) 각각의 일부 혹은 전체(도시함) 위에 위치하는 선택적 절연성 캡핑층(150)을 포함한다. 도전성 라이너 혹은 캡핑 재료(130)는 부착성을 제공하고 유전체(90)로의 금속 확산을 방지하도록 작용하며, 그 도전성으로 인해 전기적 리던던시(redundancy)가 제공되고 상이한 레벨의 도전성 부재 사이의 콘택트 영역에 도전성 라이너 혹은 캡핑 재료(130)가 잔류할 수 있다. 절연성 캡핑 재료(140)의 주된 역할은 상부에 위치하는 유전층으로의 금속 확산을 막아 주는 것이지만, 절연성 캡핑 재료(40)는 다른 잠재적인 바람직하지 않은 상호 작용 또한 방지한다. 절연성 캡핑 재료(150)는 상호 접속 구조 제조 중에 에칭 마스크, 에칭 차단물(stop) 및/또는 연마 차단물로서 사용된 후 상호 접속 구조 내에 선택적으로 남게 된다.
도 1의 상호 접속 구조(10)는 전형적으로 대머신(Damascene) 공정에 의해 제조될 것인데, 대머신 공정에서 유전층이 순차적으로 증착되고 패터닝되어 요구된 도전성 재료의 패턴에 대응하는 공동(cavity)을 형성하고, 도전성 재료로 과충진된 후 유전체 위의 도전성 재료를 제거하기 위해 평탄화된다. 이 공정은 필요한 경우 각각의 부가층에 대해 반복된다.
상호 접속 구조는 이중 대머신 공정을 통해 제조될 수도 있는데, 이중 대머신 공정에서는 대략 제 2 유전체 재료(90) 두께의 두 배에 이르는 두께가 배선 레벨과 그 하부에 위치하는 비아 레벨의 패턴에 대응하는 이중 제거 공동(dual relief cavity)으로 패터닝된다. 도 2는 캡핑 재료(130, 150)의 배치가 이중 대머신 공정 방법을 반영하는 것을 제외하고는 도 1의 상호 접속 구조(10)와 유사한 종래 기술의 2 배선 레벨 상호 접속 구조(160)의 개략적인 단면도를 도시한다. 예를 들어, 배선 레벨(60)과 그 하부에 위치하는 비아 레벨(80)이 동일한 증착 단계에서 도전성 재료로 충진되기 때문에, 도전성 배선(50)과 도전성 비아(70) 사이에는 도전성 캡 재료(130)가 존재하지 않는데, 이것은 이중 대머신 처리된 모든 상호 접속 구조 특유의 독특한 특징이다.
도 3a 및 도 3b는 도 2의 상호 접속 구조(160)와 유사하나 제 2 유전 재료(90)의 이중 층(비아 + 배선 레벨) 내에 이중 제거 공동의 패터닝을 용이하게 하기 위한 에칭 차단물로서 사용된 절연성 캡층(170)이 존재한다는 점에서 도 2의 상호 접속 구조(160)와 다른 이중 대머신 처리된 두 개의 다른 상호 접속 구조를 도시하고 있다. 도 3a의 상호 접속 구조(180)에서의 에칭 차단층(170)의 노출된 영역은 이중 제거 공동을 도전성 재료로 충진하기 전에 제거되지 않고, 도 3b의 상호 접속 구조(190)에서의 에칭 차단층(170)의 노출된 영역은 이중 제거 공동을 도전성 재료로 충진하기 전에 제거된다.
상호 접속 구조(10, 160, 180 및 190)가 두 개의 배선 레벨을 나타내지만, 배선 레벨의 수는 하나 정도로 작거나 10 개 이상으로 많을 수도 있다.
따라서, 본 발명의 목적은 하나 이상의 불화 유전 절연층과 도전성 비아에 의해 전기적으로 연결된 하나 이상의 도전성 배선 레벨을 포함하는 고성능 상호 접속 구조를 제공하는 것으로, 이들 배선 레벨과 비아는 적어도 하나의 내불소성(fluorine-resistant) 캡핑 및/또는 라이너 재료에 의해 불화 유전체로부터 완전히 격리된다.
"내불소성"이라는 용어는 불소와 쉽게 반응하여 상호 접속 구조의 기능 혹은 기계적 일체성을 손상시키는 불소 함유 화합물을 형성하지 않는 재료를 표현하도록 의도된 것이라는 것을 명심해야 한다.
본 발명의 다른 목적은 하나 이상의 불화 유전 절연층과 도전성 비아에 의해 전기적으로 연결된 하나 이상의 도전성 배선 레벨을 포함하는 고성능 상호 접속 구조를 제공하는 것으로, 이들 배선 레벨과 비아는 적어도 하나의 전기적 절연성의 내불소성 캡핑 재료에 의해 제 1 세트의 선택된 표면 상의 불화 유전체로부터 격리되고, 적어도 하나의 전기적 도전성의 내불소성 캡핑 및/또는 라이너 재료에 의해 제 2 세트의 선택된 표면 상의 불화 유전체로부터 격리된다.
본 발명의 또다른 목적은 하나 이상의 불화 유전 절연층과 도전성 비아에 의해 전기적으로 연결된 하나 이상의 도전성 배선 레벨을 포함하는 고성능 상호 접속 구조를 제공하는 것으로, 이들 배선 레벨과 비아는 적어도 하나의 내불소성 캡핑 및/또는 라이너 재료에 의해 불화 유전체로부터 완전히 격리된다.
본 발명의 또다른 목적은 하나 이상의 불화 유전 절연층과 도전성 비아에 의해 전기적으로 연결된 하나 이상의 도전성 배선 레벨을 포함하는 고성능 상호 접속 구조를 제조하는 방법을 제공하는 것으로, 이들 배선 레벨과 비아는 적어도 하나의 내불소성 캡핑 및/또는 라이너 재료에 의해 불화 유전체로부터 완전히 격리된다.
본 발명은 고집적 및 초고집적 회로와 패키징에서 발견되는 금속/절연체 상호 접속 구조에 관한 것으로, 보다 상세하게는, 불소를 함유하는 낮은 k 유전체와 낮은 k 유전체로부터 이 구조의 다른 부분으로의 불소의 외방 확산과 관련된 신뢰성 문제를 방지하도록 선택된 캡핑 및/또는 라이너 재료를 포함하는 상호 접속 구조에 관한 것이다. 캡핑/라이너 재료는 그 불화물이 비휘발성이거나 잘 형성되지 않는 성향이 있는 재료로부터 선택되며, 부가적으로 (배선 재료의 원자가 활성 소자 영역으로 쉽게 확산될 수 있는 절연체 내부로 배선 재료의 원자가 확산되는 것을 방지하기 위한) 확산 장벽, 에칭 차단물 및 에칭 마스크 재료, 부착층으로서 작용할 수 있다. 내불소성 캡핑/라이너 재료는 통상적으로 배치되고/되거나 통상적인 캡핑/라이너 재료가 내불소성 재료에 의해 불화 유전체로부터 보호되는 구조를 갖게 통상적인 캡핑/라이너 재료와 함께 층화된 조합체를 이루도록 배치될 수 있다.
본 발명의 또 다른 측면은 또한 하나 이상의 불화 유전 절연층과 도전성 비아를 통해 전기적으로 연결되는 하나 이상의 도전성 배선 레벨을 포함하는 고성능 상호 접속 구조를 형성하는 방법에 관한 것이다.
도 1은 두 개의 배선 레벨을 포함하는 종래 기술에 따른 일반적인 상호 접속 구조의 개략적인 단면도,
도 2는 도 1의 종래 기술에 따른 일반적인 상호 접속 구조의 변형된 구조의 개략적인 단면도,
도 3a 및 3b는 도 1의 종래 기술에 따른 일반적인 상호 접속 구조의 두 가지 변형된 구조의 개략적인 단면도,
도 4는 도 1의 종래 기술의 구조와 유사한 본 발명의 실시예를 포함하는 두 배선 레벨 상호 접속 구조의 개략적인 단면도,
도 5는 도 2의 종래 기술의 구조와 유사한 본 발명의 실시예를 포함하는 두 배선 레벨 상호 접속 구조의 개략적인 단면도,
도 6a 및 6b는 도 3a 및 3b의 종래 기술의 구조와 유사한 본 발명의 실시예를 포함하는 두 배선 레벨 상호 접속 구조의 개략적인 단면도,
도 7은 도 5의 두 배선 레벨 상호 접속 구조의 다른 실시예의 개략적인 단면도,
도 8은 본 발명의 다른 실시예를 포함하는 두 배선 레벨 상호 접속 구조의 개략적인 단면도.
도면의 주요부분에 대한 부호의 설명
20 : 기판 30 : 도전성 소자 콘택트
40 : 제 1 유전체
50, 60 : 제 1 및 제 2 레벨의 도전성 배선층
70, 80 : 도전성 비아 100 : 도전성 콘택트 패드
110 : 제 3 유전체 120 : 절연성 외부 격리층
200 : 상호 접속 구조 250 : 불화 유전체
270 : 절연성 캡핑 재료
본 발명의 이들 특성, 목적, 장점과 다른 특성, 목적, 장점은 후속하는 본 발명의 상세한 설명을 도면을 참조하여 고려하면 명확해질 것이다.
본 발명의 상호 접속 구조는 불화 유전체 및 캡핑/라이너 재료의 층을 포함하는데, 이 재료는 그 불화물이 비휘발성이거나 잘 형성되지 않는 성향이 있는 재료로부터 선택된 것이다. 불화 유전체는 불화 다이아몬드형 탄소(fluoride diamond like carbon: FDLC), 불화 비정질 탄소(fluoride amorphous carbon: FLAC), H, Si, Ge, O, N으로 이루어진 그룹으로부터 선택된 첨가물을 포함하는 FDLC 또는 FLAC, 불화 실리콘 유리(fluorinated silicon glass: FSG), 무기 할로겐 함유 유전체, 유기 할로겐 함유 유전체로 이루어진 그룹으로부터 선택될 수 있다.
잠재적으로 적합한 절연 캡핑 재료는 원소 Ag, Al, Co, Cr, In, Ir, Mg, Mn, Sn의 절연 산화물, 질화물, 불화물과, 이들의 혼합물 및 다중층과, 실리콘 함유 DLC 및 실리콘-산소(Si-O) 함유 DLC와 같은 비정질 실리콘 함유 탄소계 재료를 포함한다. 잠재적으로 적합한 전도성 캡핑/라이너 재료는 금속 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 전도성 산화물(예를 들어 IrO2및 PdO), 불화물, 질화물 또는 규화물(silicide)(예를 들어 PtSi))과, 이들의 혼합물 및 다중층을 포함한다. 개시된 상호 접속 구조 내의 내불소성 캡핑/라이너 재료는 화학 기상 증착(chemical vapor deposition : CVD), 플라즈마 증강 CVD(plasma enhanced CVD: PECVD), 또는 스퍼터링이나 반응성 스퍼터링(reactive sputtering)과 같은 물리 기상 증착에 의해 증착될 수 있다. 또한, PdO는 Pd의 전기 화학적 (양극) 산화에 의해 형성될 수도 있다.
본 발명의 몇 가지 바람직한 실시예로서, 제 2 유전체 재료로서 불화 유전체(250)를 사용하고 내불소성의 도전성 캡핑/라이너 재료를 사용하는 점에서 도 1, 2, 3a-3b에서의 종래 기술에 따른 구조(10, 160, 180, 190)와 상이한 두 배선 레벨 상호 접속 구조(200, 210, 220, 230, 310, 400)를 도 4, 5, 6a-6b, 7, 8에 도시한다. 상호 접속 구조(200)는 세 캡핑 재료로서 도전성 배선 및 비아의 측벽과 바닥면을 라이닝하는 도전성 캡핑 또는 라이너 재료(260)와, 각 배선 레벨 중 그 위에 위치하는 비아에 의해 접촉되지 않은 영역 위에 위치하는 절연성 캡핑층(270)과, 각 유전층(250) 의 일부 또는 전체(도시됨) 위에 있는 선택적 절연성 캡핑 재료층(280)을 포함한다. 도 1 내의 상호 접속 구조(10)의 경우에서와 같이, 도전성 라이너 또는 캡핑 재료(260)는 부착성을 제공하고 유전체(250) 내로 금속 확산이 일어나는 것을 방지하는 역할을 하는데, 그 도전성으로 인해 전기적 리던던시가 제공되고 상이한 레벨의 도전성 부재 사이의 콘택트 영역에 도전성 라이너 또는 캡핑 재료(26)가 잔류할 수 있다. 절연성 캡핑 재료(270)의 주된 역할은 상부에 위치하는 유전층으로의 금속 확산을 방지하는 것이지만, 절연성 캡핑 재료(270)는 다른 잠재적인 바람직하지 않은 상호 작용 또한 방지한다. 절연성 캡핑 재료(280)는 상호 접속 구조 제조 중에 에칭 마스크, 에칭 차단물 및/또는 연마 차단물로서 사용된 후 그 구조 내에 선택적으로 남게 된다.
부착성을 개선하고 상호 접속 구조의 기능을 방해할 수 있는 어떠한 불소 함유 화합물의 형성도 방지하기 위하여 절연성의 내불소성 캡핑 재료(274)의 부가층 또한 제 1 유전체(40)와 불화 유전체(250) 사이에 위치할 수 있다.
도 5는 캡핑 재료(260, 280)의 배치가 이중 대머신 공정 방법을 반영한다는 점을 제외하고는 도 4의 상호 접속 구조(200)와 유사한 본 발명의 또다른 실시예인 두 배선 레벨 상호 접속 구조(210)의 개략적인 단면도를 도시한다. 예를 들면, 배선 레벨(60)과 그 하부 비아 레벨(80)이 같은 증착 단계에서 도전성 재료로 충진되기 때문에, 도전성 배선(50)과 도전성 비아(70) 사이에는 도전성 캡 재료(260)가 존재하지 않는 데, 이것은 이중 대머신 처리된 모든 상호 접속 구조 특유의 독특한 특징이다.
도 6a 및 6b는 도 5의 상호 접속 구조(210)와 유사하지만 제 2 유전 재료(250)의 이중(비아 + 배선 레벨)층 내에 이중 제거 공동의 패터닝을 용이하게 하기 위한 에칭 차단물로서 사용된 절연성 캡층(290)이 존재한다는 점에서 도 5의 상호 접속 구조(210)와 다른 이중 대머신 처리된 두 개의 다른 상호 접속 구조의 두 가지 다른 실시예를 도시하고 있다. 도 6a의 상호 접속 구조(220)에서 에칭 차단층(290)의 노출된 영역은 이중 제거 공동을 도전성 재료로 충진하기 전에 제거되지 않으며, 도 6b의 상호 접속 구조(230)에서 에칭 차단층(290)의 노출된 영역은 이중 제거 공동을 도전성 재료로 충진하기 전에 제거된다.
도 4, 5, 6a, 6b의 내불소성 캡핑/라이너 재료(260)는 도시한 바와 같이 통상적으로 배치되거나, 통상적인 캡핑/라이너 재료가 내불소성 캡핑/라이너 재료에 의해 불화 유전체로부터 보호되는 기하학적 형태를 갖게 통상적인 캡핑/라이너 재료와 조합하여 층화된 구조를 갖게 배치될 수 있다. 도 7은 도 5의 상호 접속 구조의 층화된 조합 구조의 실시예를 도시한다. 라이너/캡핑층(260)이 도전성의 내불소성 재료(294)와 내불소성일 수도 있고 아닐 수도 있는 도전성 장벽 재료(296)에 의해 대체되어 있다. 도전성 장벽 재료(296)가 W 또는 Ta을 포함하는 내화성 금속과, TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN을 포함하는 내화성 금속 질화물 및 금속 실리콘 질화물과, 이들의 조합물(예를 들어, TaN과 조합된 Ta)과 같은 장벽 재료일 수 있는 반면, 도전성의 내불소성 캡핑/라이너 재료(294)는 위에서 열거한 내불소성의 도전성 재료로부터 선택될 수 있다.
도 8은 본 발명의 다른 바람직한 실시예의 개략적인 단면도를 도시한다. 상호 접속 구조(200, 210, 220, 230)와 마찬가지로, 도 8의 두 배선 레벨 상호 접속 구조(400)는 불화 유전체(250)와 절연성의 내불소성 캡핑 재료(270, 280)를 사용한다. 그러나, 구조(400)는 도전성의 내불소성 캡핑/라이너 재료(260)의 사용을 필요로 하지 않는다는 점에서 이전의 구조와는 다르다. 상호 접속 구조(400)에서, 캡핑 재료(260)는 도전성이거나 비도전성일 수 있는 내불소성 재료(410)와 내불소성이거나 내불소성이 아닐 수 있는 도전성 라이너 재료(420)의 조합으로 대체된다. 내불소성 재료(410)는 불화 유전체(250)의 측벽 상에 위치한다. 도전성 라이너(420)는 도전성 배선 및 비아의 측벽 및 바닥 표면 상에 연속 코팅부로서 위치한다. 도전성 라이너(420)는 전기적 리던던시를 제공하고, 또한 도전성 부재(50, 70)의 형성을 용이하게 하는 시드(seed) 혹은 도금 기저층으로 기능할 수도 있다.
구조(200, 210, 220 및 230)에 비해, 구조(400)는 하나의 재료가 내불소성이고 전기적으로 도전성인 동시에 배선 및 비아의 도전성 재료의 확산에 대한 장벽 역할을 할 필요가 없다는 장점을 갖는다. 내불소성이 아닐 수도 있는 적절한 도전성 라이너 재료의 예는 내화성 금속인 W 및 Ta와, TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN, 이들의 조합물을 포함하는 내화성 금속 질화물 및 금속 실리콘 질화물을 포함한다.
상호 접속 구조(200, 210, 220, 230, 310 및 400)가 두 개의 배선 레벨을 나타내고 있지만, 배선 레벨의 수는 하나 정도로 작거나 10 개 이상으로 많을 수도 있다.
본 발명의 다른 측면은 하나 이상의 불화 유전 절연층과 도전성 비아에 의해 전기적으로 연결된 하나 이상의 도전성 배선 레벨을 포함하는 고성능 상호 접속 구조를 형성하는 방법에 관한 것으로, 이들 배선 레벨과 비아는 적어도 하나의 내불소성 캡핑 및/또는 라이너 재료에 의해 불화 유전체로부터 완전히 격리된다. 후속하는 모든 방법에서, 다음 사항 1) 내지 3)이 이해되어야 한다.
1) 불화 유전체는 FDLC와, FLAC와, H, Si, Ge, O, N을 포함하는 그룹으로부터 선택된 첨가물을 갖는 FDLC 혹은 FLAC와, FSG와, 불소를 함유하는 유기 유전체를 포함하는 그룹으로부터 선택될 수 있다.
2) 절연성의 내불소성 캡핑 재료는 원소 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Sn의 절연성 산화물, 질화물 혹은 불화물과, 이들의 혼합물 및 다중층과, Si 함유 DLC, Si-O 함유 DLC와 같은 비정질 실리콘 함유 탄소계 재료의 그룹으로부터 선택될 수 있다.
3) 도전성의 내불소성 캡핑 재료는 금속인 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 도전성 산화물(예를 들어, IrO2와 PdO), 불화물, 질화물 혹은 규화물(예를 들어, PtSi)과, 이들의 혼합물 및 다중층의 그룹으로부터 선택될 수 있다. "그들의 혼합물"이라는 단어는 합금 혹은 A/B 층의 조합과 같은 꽤 균질한 조합을 포함한다.
이들 내불소성 캡핑/라이너 재료를 생성하는 방법은 화학 기상 증착(CVD), 플라즈마 증강 CVD(PECVD), 스퍼터링이나 반응성 스퍼터링과 같은 물리 기상 증착 공정을 포함한다. 또한, PdO는 Pd의 전기 화학적 (양극) 산화에 의해 형성될 수도 있다.
예 1
도 5에 도시한 상호 접속 구조(210)와 같은 상호 접속 구조를 형성하는 제 1의 바람직한 방법은,
도전성인 영역(30)과 비도전성인 영역(40)을 포함하는 기판(20)을 선택하는 단계와,
상기 기판 상에 절연성 및 내불소성이 되도록 선택된 제 1 캡핑 재료(274)의 블랭킷(blanket) 코팅층을 증착하는 선택적 단계와,
제 1 캡핑 재료(274) 또는 기판 영역(30, 40) 상에 불화 유전체(250)의 블랭킷층을 증착하는 단계와,
상기 불화 유전체 상에 적어도 하나의 마스킹 재료(280)의 층을 증착하되, 상기 마스킹 재료(280)를 최종 구조에 남기게 되는 경우 마스킹 재료(280)는 절연성이고 내불소성이 되도록 선택되는 마스킹 재료를 증착하는 선택적 단계와,
적어도 일부 영역의 제 1 캡핑 재료(274) 또는 도전성 기판 영역(30)이 노출되도록 상기 선택적으로 증착된 마스킹 재료(280) 및 상기 불화 유전체(250)를 패터닝하여 불화 유전체(250)의 선택된 영역 내에 공동을 형성하는 패터닝 단계와,
제 1 캡핑 재료(274)의 노출된 영역이 존재하면 그 노출된 영역을 제거하여, 상기 기판 상의 하부 도전성 영역(30)을 노출시키는 제거 단계와,
마스킹 재료(280)를 제거하는 선택적 단계와,
내불소성으로 확인된 제 1 도전성 재료(260)를 선택하는 단계와,
제 1 도전성 재료(260)의 부합적 코팅을 제공하여 상기 공동을 라이닝하는 제공 단계와,
제 2 도전성 재료(50)로 상기 공동을 과충진하는 단계와,
연마와 같은 평탄화 공정에 의하여 제 2 도전성 재료(50)의 과충진된 부분을 제거하는 단계와,
마스킹 재료(280)의 상부면 혹은 마스킹 재료(280)가 제거된 경우에는 불화 유전체(250)의 상부면 위의 영역으로부터 제 1 도전성 재료(260)의 잔류물을 제거하는 단계와,
마스킹 재료(280)가 이전에 제거되지 않은 경우, 마스킹 재료(280)를 제거하는 선택적 단계와,
이러한 공정 단계를 원하는 수의 배선 및 비아 레벨이 제조될 때까지 반복하는 단계를 포함한다.
예 2
도 6a 및 도 6b에 도시한 상호 접속 구조와 같은 상호 접속 구조를 형성하는 제 2의 바람직한 방법은,
도전성인 영역(30)과 비도전성인 영역(40)을 포함하는 기판(20)을 선택하는 단계와,
상기 기판 상에 절연성 및 내불소성이 되도록 선택된 제 1 캡핑 재료(274)의 블랭킷층을 증착하는 선택적 단계와,
제 1 캡핑 재료(274) 또는 기판 영역(30, 40) 상에 불화 유전체 재료(250)의 제 1 블랭킷층을 증착하는 단계와,
불화 유전체 재료(250)의 상기 제 1 층 상에 절연성 및 내불소성이 되도록 선택된 제 2 캡핑 재료(290)의 블랭킷층을 증착하는 단계와,
제 2 캡핑 재료(290)의 상기 층 상에 불화 유전체 재료(250)의 제 2 블랭킷층을 증착하는 단계와,
적어도 하나의 마스킹 재료(280)의 층을 증착하되, 마스킹 재료(280)를 최종 구조에 남기게 되는 경우 마스킹 재료(280)는 절연성이고 내불소성이 되도록 선택되는 마스킹 재료를 증착하는 선택적 단계와,
적어도 일부 영역의 제 1 캡핑 재료(274) 또는 도전성 기판 영역(30)이 노출되도록 선택적 증착된 마스킹 재료(280), 불화 유전체(250)의 상기 제 2 층, 제 2 캡핑 재료(290), 불화 유전체(250)의 상기 제 1 층을 패터닝하여 상기 제 1 및 제 2 불화 유전층(250)의 선택된 영역 내에 공동을 형성하는 패터닝 단계와,
제 1 캡핑 재료(274)의 노출된 영역이 존재하면 그 노출된 영역을 제거하여, 상기 기판 상의 하부 영역(30)을 노출시키는 제거 단계와,
불화 유전체(250)에 의하여 이전에 덮여 있던 제 2 캡핑 재료(290)의 노출된 영역을 제거하는 선택적 단계와,
마스킹 재료(280)를 제거하는 선택적 단계와,
내불소성으로 확인된 제 1 도전성 재료(260)를 선택하는 단계와,
제 1 도전성 재료(260)의 블랭킷 코팅을 제공하여 상기 공동을 라이닝하는 제공 단계와,
제 2 도전성 재료(50)로 상기 공동을 과충진하는 단계와,
연마와 같은 평탄화 공정에 의하여 제 2 도전성 재료(50)의 과충진된 부분을 제거하는 단계와,
마스킹 재료(280)의 상부면 혹은 마스킹 재료(280)가 제거된 경우에는 불화 유전체(250)의 상부면 위의 영역으로부터 제 1 도전성 재료(260)의 잔여물을 제거하는 단계와,
마스킹 재료(280)가 이전에 제거되지 않은 경우, 마스킹 재료(280)를 제거하는 선택적 단계와,
이러한 공정 단계를 원하는 수의 배선 및 비아 레벨이 제조될 때까지 반복하는 단계를 포함한다.
예 3
도 8에 도시한 상호 접속 구조(400)와 같은 상호 접속 구조를 형성하는 제 3의 바람직한 방법은, 예 2의 방법 중 내불소성으로 확인된 제 1 도전성 재료(260)를 선택하는 단계가,
내화성 금속 W 및 Ta와, TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN 등을 포함하는 내화성 금속 질화물과 금속 실리콘 질화물과, 이들의 조합을 포함하며 내불소성일 수도 있고 아닐 수도 있는 제 1 도전성 재료(420)를 선택하는 단계로 대체되고,
도전성 재료(250)로 상기 공동을 충진하기 전에 상기 공동의 측벽 상에 측벽 스페이서(410)를 형성하되, 측벽 스페이서(410)의 재료가 도전성일 수도 있고 아닐 수도 있는 내불소성 재료의 그룹으로부터 선택되는 측벽 스페이서(410) 형성 단계를 추가함으로써 변형된 예 2의 방법을 포함한다.
수평 및 수직 표면을 포함하는 패턴화된 소재(workpiece) 위에 측벽 스페이서 재료의 얇은 블랭킷 부합적 층을 증착하고, 이방성 에칭을 수행하여 소재의 수직 표면 상에는 스페이서 재료를 남기는 반면 소재의 수평 표면으로부터는 스페이서 재료를 제거함으로써 측벽 스페이서(410)를 형성하는 단계가 바람직하게 수행된다.
비록 본 발명을 예시적인 방식으로 기술하였지만, 사용한 용어법이 기술된 단어의 본질에 따른 것이지 한정하기 위한 것이 아니라는 것을 이해해야 한다. 예를 들면, 본 발명의 개시와 관련된 "불소 함유", "불화", "내불소성"이라는 용어는 보다 일반적인 용어인 "할로겐 함유(halogen-containing)", "할로겐화(haloganated)", "내할로겐성(halogen-resistant)"으로 확장될 수 있다는 것이 자명하다.
도면에서의 동일한 요소 또는 구성 요소가 동일한 대응되는 참조 부호로 지칭된다는 것에 주목해야만 한다.
더욱이, 본 발명을 몇몇 바람직한 실시예에 의해 기술하였지만, 당업자가 이들 개시된 내용을 이용하여 용이하게 본 발명을 다양하게 실시할 수 있다는 것이 명백하다. 예를 들면, 비-대머신 방법에 의하여 제조된 불화 유전체를 함유하는 상호 접속 구조는 적어도 하나의 내불소성 캡핑 재료에 의하여 불화 유전체로부터 격리되는 필수 구조적 요소인 도전성 배선 및 비아를 포함하더라도 도 4 내지 도 8의 구조와 유사하지만 완전히 동일하지는 않을 수 있다.
본 발명에 따라 하나 이상의 불화 유전 절연층과 도전성 비아에 의해 전기적으로 연결된 하나 이상의 도전성 배선 레벨을 포함하되 이들 배선 레벨과 비아는 적어도 하나의 내불소성 캡핑 및/또는 라이너 재료에 의해 불화 유전체로부터 완전히 격리되는 상호 접속 구조가 제공됨으로써, 상호 접속 구조의 기능 혹은 기계적 일체성을 손상시키는 불소 함유 화합물을 형성하지 않도록 한다.

Claims (40)

  1. 상호 접속 구조체에 있어서,
    불화 유전성 절연체의 하나 이상의 층과,
    도전성 비아(via)에 의해 전기적으로 접속된 도전성 배선 패턴의 하나 이상의 층을 포함하되,
    상기 도전성 배선 패턴과 비아가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 산화물, 불화물(fluoride), 질화물(nitride), 규화물(silicide)과, 이들의 혼합물과, Si 함유 DLC와, Si-O 함유 DLC로 이루어진 그룹에서 선택된 적어도 하나의 내불소성 캡핑 재료(fluorine-resistant capping material)에 의해 상기 불화 유전성 절연체로부터 완전하게 격리되어 있는 상호 접속 구조체.
  2. 제 1 항에 있어서,
    상기 불화 유전성 절연체의 하나 이상의 층이 불화 다이아몬드형 탄소(fluorinated diamond like carbon: FDLC)와, 불화 비정질 탄소(fluorinated amorphous carbon: FLAC)와, H, Si, Ge, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, 불화 규소 유리(fluorinated silicon glass: FSG)와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 선택된 상호 접속 구조체.
  3. 상호 접속 구조체에 있어서,
    불화 유전성 절연체의 하나 이상의 층과,
    도전성 비아에 의해 전기적으로 접속된 도전성 배선 패턴의 하나 이상의 층을 포함하되,
    상기 도전성 배선 패턴 레벨과 비아가 적어도 하나의 전기적 절연성의 내불소성 캡핑 재료에 의해 제 1 세트의 선택된 표면 상의 불화 유전체로부터 격리되고, 적어도 하나의 전기적 도전성의 내불소성 캡핑 및/또는 라이너(liner) 재료에 의해 제 2 세트의 선택된 표면 상의 불화 유전체로부터 격리된 상호 접속 구조체.
  4. 제 3 항에 있어서,
    상기 불화 유전성 절연체의 하나 이상의 층이 FDLC와, FLAC와, H, Si, Ge, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, FSG와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 선택된 상호 접속 구조체.
  5. 제 3 항에 있어서,
    상기 전기적 도전성의 내불소성 캡핑 및/또는 라이너 재료와 상기 전기적 절연성의 내불소성 캡핑 재료가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물과, Si 함유 DLC와, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  6. 제 3 항에 있어서,
    상기 전기적 도전성의 내불소성 캡핑 및/또는 라이너 재료가 Al, Cr, Co, Cu, 코발트 규화물(CoSi2)로 이루어진 그룹에서 선택된 상호 접속 구조체.
  7. 제 3 항에 있어서,
    상기 전기적 절연성의 내불소성 캡핑 재료가 알루미늄 산화물(Al2O3), 마그네슘 산화물(MgO), Si 함유 DLC, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  8. 상호 접속 구조체에 있어서,
    불화 유전성 절연체의 하나 이상의 층과,
    도전성 비아에 의해 전기적으로 접속된 도전성 배선 패턴의 하나 이상의 층을 포함하되,
    상기 도전성 배선 패턴과 비아가 적어도 하나의 전기적 절연성의 내불소성 캡핑 재료에 의해 제 1 세트의 선택된 표면 상의 상기 불화 유전성 절연체로부터 격리되고, 도전성 라이너 재료와 조합된 적어도 하나의 내불소성 측벽 캡핑 재료에 의해 제 2 세트의 선택된 표면 상의 상기 불화 유전체로부터 격리된 상호 접속 구조체.
  9. 제 8 항에 있어서,
    상기 불화 유전성 절연체의 하나 이상의 층이 FDLC와, FLAC와, H, Si, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, FSG와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 선택된 상호 접속 구조체.
  10. 제 8 항에 있어서,
    상기 전기적 절연성의 내불소성 캡핑 재료가 원소 Ag, Al, Co, Cr, In, Ir, Mg, Mn, Sn의 절연성 산화물, 질화물, 불화물과, 이들의 혼합물 및 다중층과, Si 함유 DLC와, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  11. 제 8 항에 있어서,
    상기 전기적 절연성의 내불소성 캡핑 재료가 알루미늄 산화물(Al2O3), 마그네슘 산화물(MgO), Si 함유 DLC, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  12. 제 8 항에 있어서,
    상기 내불소성 측벽 캡핑 재료가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물과, Si 함유 DLC와, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  13. 제 8 항에 있어서,
    상기 내불소성 측벽 캡핑 재료가 알루미늄 산화물(Al2O3), 마그네슘 산화물(MgO), Al, Cr, Co, Si 함유 DLC, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  14. 제 8 항에 있어서,
    상기 도전성 라이너 재료가 TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN 및 이들의 조합물로 이루어진 그룹에서 선택된 상호 접속 구조체.
  15. 불화 유전성 절연체의 하나 이상의 층과, 도전성 비아에 의해 전기적으로 접속된 도전성 배선 패턴의 하나 이상의 층을 포함하는 상호 접속 구조를 형성하는 방법에 있어서,
    도전성인 영역과 비도전성인 영역을 포함하는 기판을 선택하는 단계와,
    상기 기판 상에 절연성이고 내불소성으로 선택된 제 1 캡핑 재료의 블랭킷 코팅층(blanket coating)을 증착하는 단계와,
    불화 유전체의 블랭킷층을 상기 제 1 캡핑 재료 상에 증착하는 단계와,
    상기 불화 유전체 상에 마스킹 재료의 적어도 하나의 층을 증착하는 단계와,
    상기 증착된 마스킹 재료와 상기 불화 유전체를 패터닝하여 상기 불화 유전체의 선택된 영역 내에 공동(cavity)을 형성함으로써 상기 제 1 캡핑 재료의 적어도 일부 영역을 노출시키는 패터닝 단계와,
    상기 제 1 캡핑 재료의 상기 노출된 영역을 제거하여 밑에 있는 상기 기판의 영역을 노출시키는 제거 단계와,
    내불소성으로 확인된 제 1 도전성 재료를 선택하는 단계와,
    상기 제 1 도전성 재료를 부합적 코팅하여 상기 공동을 라이닝(lining)하는 부합적 코팅 단계와,
    제 2 도전성 재료로 상기 공동을 과충진하는 단계와,
    평탄화 공정에 의해 상기 제 2 도전성 재료의 과충진된 부분을 제거하는 단계와,
    상기 제 1 유전체의 상부 표면 상의 영역에서 상기 제 1 도전성 재료의 잔류물을 제거하는 단계와,
    바람직한 수의 배선 및 비아 레벨이 제조될 때까지 이들 공정 단계를 반복하는 단계
    를 포함하는 상호 접속 구조 형성 방법.
  16. 제 15 항에 있어서,
    마스킹 재료의 적어도 하나의 층을 증착하는 상기 단계가 절연성의 내불소성 마스킹 재료를 선택하는 단계를 포함하는 상호 접속 구조 형성 방법.
  17. 제 15 항에 있어서,
    상기 제 1 캡핑 재료의 상기 노출 영역을 제거하는 상기 단계 이후에, 상기 마스킹 재료를 제거하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  18. 제 15 항에 있어서,
    상기 제 1 도전성 재료의 잔류물을 제거하는 상기 단계 이후에, 상기 마스킹 재료를 제거하는 단계를 더 포함하는 상호 접속 구조 방법.
  19. 불화 유전성 절연체의 하나 이상의 층과, 도전성 비아에 의해 전기적으로 접속된 도전성 배선 패턴의 하나 이상의 층을 포함하는 상호 접속 구조를 형성하는 방법에 있어서,
    도전성인 영역과 비도전성인 영역을 포함하는 기판을 선택하는 단계와,
    상기 기판 상에 절연성이고 내불소성으로 선택된 제 1 캡핑 재료의 블랭킷층을 증착하는 단계와,
    불화 유전체 재료로 된 블랭킷 제 1 층을 상기 제 1 캡핑 재료 상에 증착하는 단계와,
    상기 불화 유전체 재료로 된 상기 제 1 층 상에 절연성이고 내불소성으로 선택된 제 2 캡핑 재료의 블랭킷층을 증착하는 단계와,
    제 2 캡핑 재료의 상기 층 상에 불화 유전체 재료로 된 블랭킷 제 2 층을 증착하는 단계와,
    마스킹 재료로 된 적어도 하나의 층을 증착하는 단계와,
    상기 증착된 마스킹 재료, 불화 유전체의 상기 제 2 층, 상기 제 2 캡핑 재료, 불화 유전체의 상기 제 1 층을 패터닝하여 상기 제 1 및 제 2 불화 유전체 층의 선택된 영역 내에 공동을 형성함으로써 상기 제 1 캡핑 재료의 적어도 일부 영역을 노출시키는 패터닝 단계와,
    제 1 캡핑 재료의 상기 노출된 영역을 제거하여 밑에 있는 상기 기판의 영역을 노출시키는 제거 단계와,
    내불소성으로 확인된 제 1 도전성 재료를 선택하는 단계와,
    상기 제 1 도전성 재료로 된 블랭킷 코팅층을 제공하여 상기 공동을 라이닝하는 제공 단계와,
    제 2 도전성 재료로 상기 공동을 과충진하는 단계와,
    평탄화 공정에 의해 상기 제 2 도전성 재료의 과충진된 부분을 제거하는 단계와,
    상기 제 1 유전체의 상부 표면 상의 영역으로부터 상기 제 1 도전성 재료의 잔류물을 제거하는 단계와,
    바람직한 수의 배선 및 비아 레벨이 제조될 때까지 이들 공정 단계를 반복하는 단계
    를 포함하는 상호 접속 구조 형성 방법.
  20. 제 19 항에 있어서,
    마스킹 재료로 된 적어도 하나의 층을 증착하는 상기 단계가 절연성 및 내불소성 마스킹 재료를 선택하는 단계를 포함하는 상호 접속 구조 형성 방법.
  21. 제 19 항에 있어서,
    상기 제 2 불화 유전체 층에 의해 이전에 피복되었던 상기 제 2 캡핑 재료의 노출된 영역을 제거하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  22. 제 19 항에 있어서,
    상기 제 1 캡핑 재료의 노출된 영역을 제거하는 상기 단계 이후에, 상기 마스킹 재료를 제거하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  23. 제 19 항에 있어서,
    상기 제 1 도전성 재료의 잔류물을 제거하는 상기 단계 이후에, 상기 마스킹 재료를 제거하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  24. 제 19 항에 있어서,
    상기 제 1 도전성 재료로 된 블랭킷 코팅층을 제공하는 단계 이전에, 상기 공동의 측벽 상에 내불소성 재료로 이루어진 그룹에서 선택된 재료로 이루어진 측벽 스페이서를 형성하는 단계를 더 포함하며,
    내불소성으로 확인된 제 1 도전성 재료를 선택하는 상기 단계 대신에, 내화성 질화물을 포함하며 내불소성이 요구되지 않는 제 1 도전성 재료를 선택하는 단계
    를 포함하는 상호 접속 구조 형성 방법.
  25. 제 15 항에 있어서,
    상기 제 1 캡핑 재료 상에 증착하는 상기 단계가 FDLC와, FLAC와, H, Si, Ge, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, FSG와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 하나의 불화 유전체를 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  26. 제 15 항에 있어서,
    제 1 도전성 재료를 선택하는 상기 단계가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물로 이루어진 그룹에서 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  27. 제 19 항에 있어서,
    상기 제 1 캡핑 재료 상에 증착하는 상기 단계가 FDLC와, FLAC와, H, Si, Ge, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, FSG와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 하나의 불화 유전체를 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  28. 제 19 항에 있어서,
    제 1 도전성 재료를 선택하는 상기 단계가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 도전성 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물과, Si 함유 DLC와, Si-O 함유 DLC으로 이루어진 그룹에서 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  29. 제 24 항에 있어서,
    상기 제 1 캡핑 재료 상에 증착하는 상기 단계가 FDLC와, FLAC와, H, Si, Ge, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, FSG와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 하나의 불화 유전체를 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  30. 제 24 항에 있어서,
    상기 측벽 스페이서의 재료를 선택하는 상기 단계가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물과, Si 함유 DLC 및 Si-O 함유 DLC와 같은 비정질 실리콘 함유 탄소계 재료로 이루어진 그룹에서 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  31. 제 24 항에 있어서,
    내불소성이 요구되지 않는 제 1 도전성 재료를 선택하는 상기 단계가 TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN과 이들의 조합물로 이루어진 그룹에서 하나의 재료를 선택하는 단계를 더 포함하는 상호 접속 구조 형성 방법.
  32. 제 15 항에 있어서,
    제 1 도전성 재료를 선택하는 상기 단계가,
    내화성 금속인 W 및 Ta와, TaN, TaSiN, TiN, TiSiN, 이들의 조합물을 포함하는 금속 내화성 질화물 및 금속 실리콘 질화물을 포함하는 그룹에서 하나의 도전성 재료를 선택하는 단계와,
    Ag, Al, Al-Cu, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 도전성 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물로 이루어진 그룹에서 선택된 상기 제 1 도전성 재료 상에 상기 도전성 재료의 층을 형성하는 단계
    를 더 포함하는 상호 접속 구조 형성 방법.
  33. 제 19 항에 있어서,
    제 1 도전성 재료를 선택하는 상기 단계가,
    내화성 금속인 W 및 Ta와, TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN과, 이들의 조합물을 포함하는 금속 내화성 질화물 및 금속 실리콘 질화물을 포함하는 그룹에서 하나의 도전성 재료를 선택하는 단계와,
    Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 도전성 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물로 이루어진 그룹에서 선택된 상기 제 1 도전성 재료 상에 상기 도전성 재료의 층을 형성하는 단계
    를 더 포함하는 상호 접속 구조 형성 방법.
  34. 상호 접속 구조체에 있어서,
    불화 유전성 절연체의 하나 이상의 층과,
    도전성 비아에 의해 전기적으로 접속된 도전성 배선 패턴의 하나 이상의 층을 포함하되,
    상기 도전성 배선 패턴과 비아가 적어도 하나의 전기적 절연성의 내불소성 캡핑 재료에 의해 제 1 세트의 선택된 표면 상의 상기 불화 유전성 절연체로부터 격리되고, 전도성 라이너 재료와 조합된 적어도 하나의 도전성의 내불소성 라이너 재료에 의해 제 2 세트의 선택된 표면 상의 상기 불화 유전체로부터 격리되어, 상기 도전성 배선 패턴과 비아 내의 금속 원자들에 대한 확산 장벽을 제공하는 상호 접속 구조체.
  35. 제 34 항에 있어서,
    상기 불화 유전성 절연체의 하나 이상의 층이 FDLC와, FLAC와, H, Si, O, N을 포함하는 그룹에서 선택된 첨가물을 갖는 FDLC 또는 FLAC와, FSG와, 무기 할로겐 함유 유전체와, 유기 할로겐 함유 유전체로 이루어진 그룹에서 선택된 상호 접속 구조체.
  36. 제 34 항에 있어서,
    상기 전기적 절연성의 내불소성 캡핑 재료가 원소 Ag, Al, Al-Cu, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Sn의 도전성 산화물, 질화물 또는 불화물과, 이들의 혼합물 및 다중층과, Si 함유 DLC와 Si-O 함유 DLC으로 이루어진 그룹에서 선택된 상호 접속 구조체.
  37. 제 34 항에 있어서,
    상기 전기적 절연성의 내불소성 캡핑 재료가 알루미늄 산화물(Al2O3), 마그네슘 산화물(MgO), Si 함유 DLC, Si-O 함유 DLC로 이루어진 그룹에서 선택된 상호 접속 구조체.
  38. 제 34 항에 있어서,
    상기 도전성의 내불소성 라이너 재료가 Ag, Al, Al-Ti, Co, Cr, Cu, In, Ir, Mg, Mn, Pd, Pt, Sn과, 이들의 도전성 산화물, 불화물, 질화물, 규화물과, 이들의 혼합물로 이루어진 그룹에서 선택된 상호 접속 구조체.
  39. 제 34 항에 있어서,
    상기 도전성의 내불소성 라이너 재료가 Al, Cr, Co, Cu, 코발트 규화물(CoSi2)로 이루어진 그룹에서 선택된 상호 접속 구조체.
  40. 제 34 항에 있어서,
    상기 도전성의 라이너 재료가 내화성 금속인 W 및 Ta와, TaN, TaSiN, ZrN, ZrSiN, HfN, HfSiN, TiN, TiSiN, WN, WSiN을 포함하는 내화성 금속 질화물 및 금속 실리콘 질화물과, 이들의 층화된 조합물로 이루어진 그룹에서 선택된 상호 접속 구조체.
KR1019990031935A 1998-08-11 1999-08-04 상호 접속 구조 및 그 제조 방법 KR100347739B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/132,608 1998-08-11
US09/132,608 US6265779B1 (en) 1998-08-11 1998-08-11 Method and material for integration of fuorine-containing low-k dielectrics
US09/132,608 1998-08-11

Publications (2)

Publication Number Publication Date
KR20000017062A true KR20000017062A (ko) 2000-03-25
KR100347739B1 KR100347739B1 (ko) 2002-08-09

Family

ID=22454818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031935A KR100347739B1 (ko) 1998-08-11 1999-08-04 상호 접속 구조 및 그 제조 방법

Country Status (4)

Country Link
US (2) US6265779B1 (ko)
JP (1) JP3327873B2 (ko)
KR (1) KR100347739B1 (ko)
TW (1) TW426962B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764054B1 (ko) * 2006-08-22 2007-10-08 삼성전자주식회사 금속배선 및 그 형성 방법

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
US20030205815A1 (en) * 1999-06-09 2003-11-06 Henry Chung Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
JP2001044202A (ja) * 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
US6440550B1 (en) * 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
US6432808B1 (en) * 1999-12-03 2002-08-13 Xilinx, Inc. Method of improved bondability when using fluorinated silicon glass
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
JP3626058B2 (ja) * 2000-01-25 2005-03-02 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6818990B2 (en) * 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6528180B1 (en) * 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6348395B1 (en) * 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
US7122900B2 (en) 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
CN100334709C (zh) * 2000-11-02 2007-08-29 富士通株式会社 半导体器件及其制造方法
JP4752108B2 (ja) * 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法
US6539625B2 (en) * 2001-01-11 2003-04-01 International Business Machines Corporation Chromium adhesion layer for copper vias in low-k technology
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
JP2002299441A (ja) * 2001-03-30 2002-10-11 Jsr Corp デュアルダマシン構造の形成方法
TW513777B (en) * 2001-04-19 2002-12-11 Macronix Int Co Ltd Manufacture process of dual damascene
US7224063B2 (en) * 2001-06-01 2007-05-29 International Business Machines Corporation Dual-damascene metallization interconnection
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US6645853B1 (en) * 2001-12-05 2003-11-11 Advanced Micro Devices, Inc. Interconnects with improved barrier layer adhesion
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6645832B2 (en) * 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US20030211723A1 (en) * 2002-05-13 2003-11-13 1St Silicon (Malaysia) Sdn. Bhd. Semiconductor devices and method for their manufacture
US6764774B2 (en) * 2002-06-19 2004-07-20 International Business Machines Corporation Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6855627B1 (en) * 2002-12-04 2005-02-15 Advanced Micro Devices, Inc. Method of using amorphous carbon to prevent resist poisoning
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US7074717B2 (en) 2003-03-04 2006-07-11 Micron Technology, Inc. Damascene processes for forming conductive structures
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
CN100505223C (zh) * 2003-04-17 2009-06-24 国际商业机器公司 微电子互连结构体中的多层覆盖阻隔层
US7081673B2 (en) * 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
ITMI20031591A1 (it) * 2003-08-01 2005-02-02 St Microelectronics Srl Metodo per fabbricare strutture di isolamento
US7169698B2 (en) 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US7253522B2 (en) * 2004-06-02 2007-08-07 Avx Israel, Ltd. Integrated capacitor for RF applications with Ta adhesion layer
DE102004031121A1 (de) * 2004-06-28 2006-01-19 Infineon Technologies Ag Schichtanordnung und Verfahren zum Herstellen einer Schichtanordnung
US7282441B2 (en) * 2004-11-10 2007-10-16 International Business Machines Corporation De-fluorination after via etch to preserve passivation
US7138717B2 (en) * 2004-12-01 2006-11-21 International Business Machines Corporation HDP-based ILD capping layer
KR100608453B1 (ko) 2005-04-30 2006-08-02 주식회사 아이피에스 ＨｆＳｉＮ 박막증착방법
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
US7402463B2 (en) * 2005-08-19 2008-07-22 International Business Machines Corporation Adopting feature of buried electrically conductive layer in dielectrics for electrical anti-fuse application
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
EP2165363B1 (de) * 2007-06-18 2020-07-29 AZURSPACE Solar Power GmbH Elektrische schaltung mit vertikaler kontaktierung
US8039964B2 (en) 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
FR2938376B1 (fr) * 2008-11-07 2010-12-31 Commissariat Energie Atomique Procede de preparation d'une couche de monosiliciure de nickel nisi sur un substrat en silicium
US20100244252A1 (en) * 2009-03-31 2010-09-30 Jezewski Christopher J Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
US20110081503A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US9029260B2 (en) * 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
US8691709B2 (en) 2011-09-24 2014-04-08 Tokyo Electron Limited Method of forming metal carbide barrier layers for fluorocarbon films
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10002834B2 (en) 2015-03-11 2018-06-19 Applied Materials, Inc. Method and apparatus for protecting metal interconnect from halogen based precursors
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
US9837309B2 (en) 2015-11-19 2017-12-05 International Business Machines Corporation Semiconductor via structure with lower electrical resistance
KR102546659B1 (ko) * 2015-12-11 2023-06-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10504733B2 (en) * 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
US10777452B2 (en) 2017-09-14 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure having top and bottom vias with a barrier layer therebetween and a dielectric spacer at the bottom via
DE102019110158A1 (de) * 2019-04-17 2020-10-22 Oerlikon Surface Solutions Ag, Pfäffikon Werkstückträgereinrichtung
US11217481B2 (en) * 2019-11-08 2022-01-04 International Business Machines Corporation Fully aligned top vias
US20230402319A1 (en) * 2022-05-17 2023-12-14 Nanya Technology Corporation Method for preparing semiconductor device structure with fluorine-catching layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719154A (en) * 1986-09-17 1988-01-12 Eastman Kodak Company Magneto-optic recording element with amorphous aluminum-nitrogen alloy layer
US5470661A (en) 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5559367A (en) 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
US5756222A (en) * 1994-08-15 1998-05-26 Applied Materials, Inc. Corrosion-resistant aluminum article for semiconductor processing equipment
US5563105A (en) * 1994-09-30 1996-10-08 International Business Machines Corporation PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US5492736A (en) * 1994-11-28 1996-02-20 Air Products And Chemicals, Inc. Fluorine doped silicon oxide process
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
US5851367A (en) * 1996-10-11 1998-12-22 Sharp Microelectronics Technology, Inc. Differential copper deposition on integrated circuit surfaces and method for same
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6054380A (en) * 1997-12-09 2000-04-25 Applied Materials, Inc. Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
US6054398A (en) * 1999-05-14 2000-04-25 Advanced Micro Devices, Inc. Semiconductor interconnect barrier for fluorinated dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764054B1 (ko) * 2006-08-22 2007-10-08 삼성전자주식회사 금속배선 및 그 형성 방법

Also Published As

Publication number Publication date
JP3327873B2 (ja) 2002-09-24
JP2000082741A (ja) 2000-03-21
US20010022398A1 (en) 2001-09-20
US6265779B1 (en) 2001-07-24
KR100347739B1 (ko) 2002-08-09
TW426962B (en) 2001-03-21

Similar Documents

Publication Publication Date Title
KR100347739B1 (ko) 상호 접속 구조 및 그 제조 방법
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US7915162B2 (en) Method of forming damascene filament wires
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6744090B2 (en) Damascene capacitor formed in metal interconnection layer
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6426249B1 (en) Buried metal dual damascene plate capacitor
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
JP2002289690A (ja) 集積回路および集積回路を製造する方法
KR20040052345A (ko) 반도체 소자 제조방법
CN100372097C (zh) 制作集成电路中铜互连线的方法
US6503835B1 (en) Method of making an organic copper diffusion barrier layer
US6455430B2 (en) Method of embedding contact hole by damascene method
KR20050006472A (ko) 반도체 소자의 구리 배선 형성 방법
US10665541B2 (en) Biconvex low resistance metal wire
US6096637A (en) Electromigration-resistant via structure
US20050098892A1 (en) Structure and process of metal interconnects
KR100387265B1 (ko) 반도체 소자의 금속 배선 및 커패시터 제조 방법
US20010048162A1 (en) Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
KR19980034582A (ko) 반도체장치의 금속배선 형성방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법
KR20040002011A (ko) 반도체 소자의 금속배선 형성방법
KR20040002012A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060614

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee