JP3626058B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3626058B2 JP3626058B2 JP2000015215A JP2000015215A JP3626058B2 JP 3626058 B2 JP3626058 B2 JP 3626058B2 JP 2000015215 A JP2000015215 A JP 2000015215A JP 2000015215 A JP2000015215 A JP 2000015215A JP 3626058 B2 JP3626058 B2 JP 3626058B2
- Authority
- JP
- Japan
- Prior art keywords
- plug
- insulating film
- contact
- interlayer insulating
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にシリコンＬＳＩ（大規模集積回路の構造とその製造方法とに関する。
【０００２】
【従来の技術】
従来、シリコンＬＳＩにおいては、スケーリング則によるその設計ルールの縮小によってその性能及び機能を向上させてきている。その製造歩留まりの向上のためには、配線・コンタクト技術の向上が不可欠である。
【０００３】
シリコンＬＳＩにおいては、シリコン基板の表面上に選択的に配置された複数のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の素子を配線コンタクトプラグで結合することで、所望の電子回路を構成している。
【０００４】
また、複雑な回路を実現するために、配線は層間絶縁膜を介して多層構造で、その各階層の配線を電気伝導性の物質で充填したコンタクト孔で接続した構造になっている。その接続部分で所定の位置にコンタクト孔が得られない場合には、回路のオープン不良となる。さらに、接触面積が小さい場合、コンタクト抵抗が増大し、回路性能の劣化につながる。そこで、可能な限りコンタクト抵抗を減少させ、かつ集積化することが望まれている。
【０００５】
まず、多層化した配線において、半導体基板と上層の配線とを接続する構造の簡単な例を図５を参照して説明する。図５（ａ）は第１のコンタクトプラグ２４と第２のコンタクトプラグ２６とを直接接続する方法を示している。
【０００６】
図５（ａ）において、半導体基板２１上には素子分離絶縁膜２２と、第１層間絶縁膜２３と、第１のコンタクトプラグ２４と、第２層間絶縁膜２５と、第２のコンタクトプラグ２６とが配置されている。
【０００７】
そこで、第１のコンタクトプラグ２４上端に第２のコンタクトプラグ２６の下端が接触することで、第１のコンタクトプラグ２４と第２のコンタクトプラグ２６とが直接接続されている。第１のコンタクトプラグ２４と第２のコンタクトプラグ２６との間には距離Ａ１だけずれが生じている。このずれは機械的誤差によって発生したものである。
【０００８】
図５（ｂ）は第１のコンタクトプラグ３４の上端と第２のコンタクトプラグ３７の下端との接触界面に電気伝導性のパット３５を挿入することで、第１のコンタクトプラグ３４と第２のコンタクトプラグ３７とを接続する方法を示している。
【０００９】
図５（ｂ）において、半導体基板３１上には素子分離絶縁膜３２と、第１層間絶縁膜３３と、第１のコンタクトプラグ３４と、第２層間絶縁膜３６と、第２のコンタクトプラグ３７とが配置されている。第１のコンタクトプラグ３４とパット３５との間には距離Ａ２のずれが生じている。また、パット３５と第２のコンタクトプラグ３７との間にも距離Ａ３のずれが生じている。これらのずれは、図５（ａ）に示す例と同様に、機械的誤差によって発生したものである。
【００１０】
第１のコンタクトプラグ３４の上端と第２のコンタクトプラグ３７の下端との接触界面に挿入されるパット３５の投影面積は下層のコンタクト孔より大きい。このパット３５は第１のコンタクトプラグ３４の形成後、パット３５の材料膜を成膜し、露光技術を用いて加工形成している。アライメントマージンはシリサイドパッド寸法とコンタクトプラグ寸法との差分の半分だけ拡大する。
【００１１】
図５（ｃ）はコンタクト孔を形成せず、第２のコンタクト孔を第２層間絶縁膜４４の表面から半導体基板４１まで貫通させて一つのコンタクトプラグ４５とする方法を示している。
【００１２】
図５（ｃ）において、半導体基板４１上には素子分離絶縁膜４２と、第１層間絶縁膜４３と、第２層間絶縁膜４４と、コンタクトプラグ４５とが配置されている。
【００１３】
図５（ｃ）に示す方法の他の例としては、従来よく知られているコンタクトプラグ構造のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルがある。断面構造の一例を図６を用いて説明する。この例ではビット線または信号線と呼ばれる信号呼出し用の配線が、電荷蓄積容量より下層にある構造になっている。
【００１４】
Ｐ型シリコン基板表面に選択的に形成された素子分離絶縁膜５２と、ＭＯＳＦＥＴとが形成され、シリコン酸化のゲート絶縁膜を介してｎ型の伝導型のポリシリコンのゲート電極５３が配置されている。ゲート電極５３の左右の基板表面にはソースドレイン５１となる不純物高濃度領域が形成されている。
【００１５】
以上の素子分離絶縁膜５２及びＭＯＳＦＥＴを覆って第１層間絶縁膜５６が形成されている。上記のソースドレイン領域と第１層間絶縁膜５６上に形成されている第１の配線層とを接続するためのポリシリコンプラグ５４，５５が設けられている。第１層間絶縁膜５６上のビット配線５７はタングステンシリサイドである。このビット配線５７を覆って第２の層間絶縁膜５８と第２のコンタクトプラグ及び蓄積容量（蓄積電極５９及び容量膜６０）とが形成されている。
【００１６】
【発明が解決しようとする課題】
上述した従来のシリコンＬＳＩでは、図５（ａ）に示す方法の場合、マスクアライメント精度が機械精度に強く依存し、それが完全になくなることはない。アライメントがコンタクトプラグ径の半分以上ずれた場合には接触面積が減少することがあり、その場合にはコンタクト抵抗の増大になる。
【００１７】
したがって、第１のコンタクトプラグが形成されている位置に第２のコンタクト孔を開口させる時点で、マスクアライメントがコンタクトプラグの径以上にずれると不良が発生する。また、そのずれはコンタクト抵抗の増大を招いてしまう。
【００１８】
また、図５（ｂ）に示す方法の場合にはパットを配置するためにマスクプロセスを用いると、アライメント精度に左右されるようになるため、コンタクトプラグの位置とパットの位置とでアライメントのずれが生じる。
【００１９】
さらに、図５（ｃ）に示す方法の場合にはコンタクト孔が深くなると、その開口におけるドライエッチングの面内均一性を考慮してエッチング時間を過剰に設定する。そのため、基板面内で基板シリコンがコンタクトプラグ位置で電気特性に影響が出るほどに除去されてしまうので、コンタクト孔形成を精度よく形成することが困難になるという問題がある。この場合、コンタクトプラグ径が小さく、その深さが深い場合、つまりアスペクト比が大きい場合にはスループットの低下、コンタクト抵抗の増大を招いてしまう。
【００２０】
高アスペクト比のコンタクト孔にプラグ材料であるシリコンを充填しようとする場合、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が適当であるが、その場合でも空間での粒子の平均自由工程を考慮すると、原料ガスの供給量を低下させなければ、コンタクト孔内にシリコンが完全に充填されず、孔内にボイドまたはシームが生じる。原料供給量を低下させれば、スループットが低下する。
【００２１】
そこで、本発明の目的は上記の問題点を解消し、不良の発生やコンタクト抵抗の増大を招くことなく、コンタクトプラグの接続不良を少なくすることができる半導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、シリコン基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクト孔を開口する工程と、前記コンタクト孔にシリコンを埋め込むことによりコンタクトプラグを形成する工程と、前記層間絶縁膜表面をコンタクトプラグのシリコンに対して選択的に所定の厚み除去してコンタクトプラグ上端が突き出すようにする工程と、その後に高融点金属を成膜し、それを熱処理雰囲気ガス中で熱処理して前記突き出したシリコンの上に成膜した高融点金属を自己整合的にコの字形にシリサイド化し、シリサイド化されなかった前記高融点金属及び前記高融点金属と熱処理雰囲気ガスとの化合物を除去して前記コンタクトプラグ上端に自己整合的に形成され、かつその径が前記コンタクト孔の径より大きく、かつその上面が前記層間絶縁膜の上面より上方にあるようにシリサイドのパットを形成する工程と、このシリサイドパッド上に接続されるプラグを配置する工程とを有する。
【００２４】
すなわち、本発明の半導体装置の構造は、Ｓｉをプラグにしたコンタクトプラグを有する半導体装置において、シリコン基板上の第一層間絶縁膜に設けられたコンタクト孔に埋め込まれたシリコンプラグの上端に自己整合的に形成されたシリサイドのパットを配置し、そのシリサイドがコンタクト孔より大きい径を有しかつそのパットの上面が第１層間絶縁膜の上面より上方にあるようにしている。
【００２５】
本発明の半導体装置の構造は、上記のシリサイドがチタンシリサイドまたはコバルトシリサイド等の高融点金属シリサイドであるようにしている。
【００２６】
本発明による半導体装置の製造方法は、シリコン基板上の層間絶縁膜を形成する工程と、層間絶縁膜にコンタクト孔を開口する工程と、そのコンタクト孔にＳｉプラグを埋め込む工程と、少なくともコンタクトプラグ表面付近の絶縁膜をＳｉと選択的に一部除去しプラグが突き出すようにする工程と、Ｔｉまたはコバルト等高融点金属を成膜する工程と、それを熱処理してシリサイド化する工程と、シリサイド化されなかった高融点金属または高融点金属と熱処理雰囲気ガスとの化合物を除去する工程とを有している。
【００２７】
より具体的に、本発明はシリコンを代表とする半導体基板表面にトランジスタ等の能動素子、抵抗、容量素子等の受動素子を集積配置した半導体集積回路において、素子間を接続する配線と絶縁膜で分離された配線層間、配線と基板との間を接続する技術に関するものである。特に、半導体基板と上層の配線層との接続方法に関するものである。
【００２８】
Ｐ型またはＮ型の伝導型を用いかつその基板の比抵抗が必要に応じて選択可能なシリコン基板の表面に不純物を選択的に導入し、部分的に電動型を選択することも、従来、ウェル形成として行われている。基板表面は選択的に素子分離のためのシリコン酸化膜等の絶縁膜が配置されている。
【００２９】
この半導体装置ではＭＯＳＦＥＴに代表される能動素子が素子分離の間に配置されている。素子分離及びトランジスタ等の表面に配置された素子を覆って、第１層間絶縁膜が配置されている。第１層間絶縁膜上には第１の配線が配置されている。
【００３０】
第１層間絶縁膜上には配線のみならず、その上層に存在する第２層間絶縁膜に隔てられた第２の配線に接続するコンタクトプラグと下層のコンタクトプラグとを接続するためのパットが自己整合的にコの字形に配置されている。このパットは金属とシリコンとの化合物（シリサイド）である。
【００３１】
これによって、ポリシリコンプラグの上端に形成されたシリサイドパットはプラグより大きな投影面積を有するため、このシリサイド上に接続されるコンタクトプラグの配置において、シリサイドパットがない場合に比べ、はみ出したぶんだけ設計の自由度の拡大につながる。
【００３２】
また、第１のコンタクトプラグの上端部に形成されたシリサイドパッドが自己整合的に配置されるために、第１のコンタクトプラグに対してアライメントずれがなく、かつ第２のコンタクトプラグに対してもアライメントマージンがあるため、第１のコンタクトプラグと第２のコンタクトプラグとの接続不良を少なくすることが可能となる。
【００３３】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による半導体装置の構成を示す断面図である。ここでは、説明の簡単化のため、半導体基板上に形成される集積回路のうちの本発明にかかわる部分に着目して説明する。
【００３４】
図１において、Ｐ型シリコン基板１上には選択的に形成されたシリコン酸化膜の素子分離及びＮ型不純物が高濃度に添加されたｎ型高濃度拡散層２が形成されている。素子分離された表面には第１層間絶縁膜３としてシリコン酸化膜［ＣＶＤ酸化膜、ＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ−ｇｌａｓｓ）膜等］が配置される。膜厚は５００ｎｍから１．５μｍ程度である。ここでは５００ｎｍとする。
【００３５】
上述したｎ型高濃度拡散層２上にはポリシリコンプラグ（ｎ型）４が配置されている。このポリシリコンには十分にｎ型不純物がドープされている。例えば、１〜５×１０２０ｃｍ−３程度の濃度であるとよい。この不純物濃度が低い場合、ポリシリコンプラグ４と接している下層及び上層のシリサイドとの界面で電気的障壁としてショットキー障壁が形成され、接触抵抗が増大する。
【００３６】
このポリシリコンプラグ４の上面の端部にはチタンシリサイド（ＴｉＳｉ２ ）のシリサイドパット５がポリシリコンプラグ４に対して自己整合的にコの字形に配置されている。シリサイドパット５を形成する高融点金属はチタンのほかにコバルト、タングステン、モリブデン、タンタルでもよい。
【００３７】
また、シリサイドパット５の幅はポリシリコンプラグ４の幅よりも大きいことが特徴である。第１層間絶縁膜３及びシリサイドパット５を覆って第２層間絶縁膜６が配置されている。シリサイドパッド５上にはバリア膜を介してタングステンで充填されたタングステンプラグ７が配置されている。第２層間絶縁膜上にはタングステンプラグ７に接続されてアルミと銅との合金で形成された配線８が形成されている。
【００３８】
ポリシリコンプラグ４の上端に形成されたシリサイドパット５はポリシリコンプラグ４より大きな投影面積を有しているため、このシリサイドパッド５上に接続されるタングステンプラグ７の配置において、シリサイドパッド５がない場合に比べ、はみ出したぶんだけ設計の自由度の拡大につながる。
【００３９】
ポリシリコンプラグ４の上端部に形成されたシリサイドパッド５が自己整合的に配置されるため、ポリシリコンプラグ４に対してアライメントずれがなく、かつタングステンプラグ７に対してもアライメントマージンがあるため、ポリシリコンプラグ４とタングステンプラグ７との接続不良が少なくなる。
【００４０】
図２及び図３は本発明の一実施例による半導体装置の製造工程を示す断面図である。これら図２及び図３を参照しては本発明の一実施例による半導体装置の製造方法について説明する。
【００４１】
Ｐ型シリコン基板１１には、従来よく知られている方法で、シリコン酸化膜の素子分離絶縁膜１３が形成される。その方法としてはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはトレンチ分離法がある。
【００４２】
ＭＯＳＦＥＴが必要な場合には、従来よく知られている方法で、ゲート絶縁膜を介してポリシリコンのゲート電極１４を形成する。トランジスタの短チャネル化に対策するべく、ゲートにシリコン酸化膜またはシリコン窒化膜の側壁膜を形成する。その成膜方法はＣＶＤ法が適当である。側壁膜の膜厚は必要に応じて３０〜１００ｎｍ程度とする。
【００４３】
Ｎ型不純物となる元素イオン（例えば、ＡｓやＰ等）をイオン注入法で、Ｐ型シリコン基板１１に導入し、基板表面にＮ型高濃度不純物領域を形成する。これによって、ゲート電極１４をはさんでソースドレイン領域１２が同時に形成される。
【００４４】
イオン注入後、窒素雰囲気中で、熱処理し、Ｐ型シリコン基板１１中に導入された不純物の電気的活性化と結晶欠陥の回復とを行う。熱処理温度は７００〜９００℃が好ましく、ここでは８００℃とする［図２（ａ）参照］。
【００４５】
続いて、第１層間絶縁膜１５として、オゾンを酸化剤としてＣＶＤ法でＢＰＳＧ膜を３００〜１０００ｎｍ成膜する。膜中水分の拡散を防ぐために、下層にＣＶＤ法でシリコン酸化膜を成膜して２層構造としてもよい。
【００４６】
レジストマスクを用いてコンタクト孔を上記の高濃度不純物層（ソースドレイン領域１２）上になるように開口形成する。コンタクト孔形成に用いたレジストマスクを除去した後、ポリシリコン膜１６を前面にＣＶＤ法で成膜する。
【００４７】
この時、同時にリンや砒素等を膜中に導入するとよい。ＣＶＤの反応容器内に、原料ガスととも水素化リンや水素化砒素等のガスを導入することで、膜中にリンや砒素を導入することが可能である。成膜膜厚はコンタクト孔の開口半径よりも大きな値とするのがよい。
【００４８】
ポリシリコン膜１６に不純物を導入する方法には、ほかにイオン注入及び熱拡散がある。イオン注入の場合には不純物をポリシリコン膜１６全体に均等に分布させるためにイオンを複数回注入し、７５０℃以上の温度で熱処理するのがよい［図２（ｂ）参照］。
【００４９】
ポリシリコン膜１６をドライエッチングによってエッチバックすることで、ポリシリコン膜１６は、図２（ｃ）に示すように、第１層間絶縁膜１５に埋め込まれ、ポリシリコンプラグ１７となる（図中の点線が第１層間絶縁膜１５の表面）。
【００５０】
第１層間絶縁膜１５の表面からシリコン酸化膜を選択的に除去する、除去する層の厚みは２０〜１００ｎｍがよく、例えば５０ｎｍとする。除去する方法にはふっ酸水溶液、アンモニアや酢酸で緩衝されたふっ酸水溶液が適当である。ドライエッチングによってポリシリコンの突起部を形成する場合、Ｃ４ Ｆ８ 等の比較的シリコンと選択性が確保できるガス系を用いたプロセスを用いるのがよい［図２（ｃ）参照］。
【００５１】
この後に、スパッタ法によってチタン（Ｔｉ）１８を成膜する。チタン１８の膜厚は２０〜５０ｎｍ程度がよく、ここではチタン１８を３０ｎｍとする。尚、チタンに代えて、コバルト、タングステン、モリブデン、タンタルを成膜することもよい［図３（ａ）参照］。
【００５２】さらに、窒素雰囲気中でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法によってチタン１８を６５０℃に加熱する。チタン１８はシリコンと反応し、チタンシリサイド（ＴｉＳｉ２ ）を形成してシリサイドパッド１９となる。そして、プラグからパッド端までの距離は対称となる。
【００５３】
この時、チタン１８はシリコン及び窒素と反応し、チタンシリサイド及び窒化チタンを形成する。熱処理条件によっては未反応のチタンが残留することもある。ここで、反応雰囲気をアルゴン（Ａｒ）のような不活性ガスとした場合、シリサイドと余剰の金属が残る。
【００５４】
チタンシリサイドに対して選択比の高い方法で、加熱工程で窒化されたＴｉＮとシリサイド化反応に寄与しなかったチタンとを除去する。これにはアンモニアと過酸化水素との水溶液がよい。また、コバルトシリサイドを形成し、余剰のコバルト及び窒化物を除去する場合には、塩酸と過酸化水素との混合水溶液がよい［図３（ｂ）参照］。
【００５５】
これらの上に第２層間絶縁膜２０としてＢＰＳＧ膜を５００ｎｍ程度成膜する。第２層間絶縁膜２０に対しては第２のコンタクト孔を、よく知られているフォトリソグラフィー技術及びドライエッチング技術によって開口する。密着層とシリコンに対するバリア膜として窒化チタンをスパッタ成膜し、タングステンプラグ２１とする。この上にタングステンをＣＶＤ法で成膜し、第２配線（タングステン）２２とする。
【００５６】
上述した本発明の一実施例による半導体装置の製造方法は、シリコンＬＳＩ全般の配線接続工程に利用することができる。
【００５７】
本発明の一実施例による半導体装置の製造方法では、シリサイドパッド５，１９の位置がポリシリコンプラグ１８と自己整合的に決定する。このため、上記のような効果が期待できる。その上、このシリサイドパット５，１９を形成するためのマスクが不要であり、工程の短縮につながる。
【００５８】
マスクを用いる場合には、プラグ投影面からのはみ出し領域がマスクアライメントのずれによって非対称になるが、本発明ではその自己整合性によって対称になる。このことによって、図３に示すようなコンタクトプラグが複数隣接するような場合、または配線が隣接するような場合でも、ミスアライメントによるショートの可能性を低減することができる。
【００５９】図４は本発明の参考例の半導体装置の構成を示す断面図である。図４における半導体装置ではポリシリコンプラグ４とタングステンプラグ７とを接続するためのシリサイドパット５ａがコの字型にならない場合の例を示している。
【００６０】図５に示す例の場合、上記のように、自己整合的に配置されないことから、機械的誤差範囲でのずれが生ずる。つまり、断面で見ると、プラグからパッド端間での距離が非対称になる。本発明では自己整合的に配置することで、そのはみ出し量の非対称性が幾何的には生じない。
【００６１】
【発明の効果】
以上説明したように本発明によれば、シリコン基板上に設けられた第１層間絶縁膜にコンタクト孔を開口し、コンタクト孔にＳｉを埋め込んでプラグとしたコンタクトプラグを含む半導体装置の構造において、その径がコンタクト孔の径より大きいシリサイドのパットをシリコンプラグ上端に自己整合的に形成し、そのシリサイドのパッドの上面が第１層間絶縁膜の上面より上方にあるようにすることによって、不良の発生やコンタクト抵抗の増大を招くことなく、コンタクトプラグの接続不良を少なくすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の構成を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施例による半導体装置の製造工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の一実施例による半導体装置の製造工程を示す断面図である。
【図４】本発明の参考例の半導体装置の構成を示す断面図である。
【図５】（ａ）〜（ｃ）は従来の半導体基板と上層の配線とを接続する構造を示す図である。
【図６】従来の半導体装置の断面構造の一例を示す図である。
【符号の説明】
１，１１ Ｐ型シリコン基板
２ ｎ型高濃度拡散層
３，１５ 第１層間絶縁膜
４，１７ ポリシリコンプラグ
５，５ａ，１９ シリサイドパット
６，２０ 第２層間絶縁膜
７，２１ タングステンプラグ
８ 配線
１２ ソースドレイン領域
１３ 素子分離絶縁膜
１４ ゲート電極
１６ ポリシリコン膜
１８ チタン
２２ 第２配線
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にシリコンＬＳＩ（大規模集積回路の構造とその製造方法とに関する。
【０００２】
【従来の技術】
従来、シリコンＬＳＩにおいては、スケーリング則によるその設計ルールの縮小によってその性能及び機能を向上させてきている。その製造歩留まりの向上のためには、配線・コンタクト技術の向上が不可欠である。
【０００３】
シリコンＬＳＩにおいては、シリコン基板の表面上に選択的に配置された複数のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の素子を配線コンタクトプラグで結合することで、所望の電子回路を構成している。
【０００４】
また、複雑な回路を実現するために、配線は層間絶縁膜を介して多層構造で、その各階層の配線を電気伝導性の物質で充填したコンタクト孔で接続した構造になっている。その接続部分で所定の位置にコンタクト孔が得られない場合には、回路のオープン不良となる。さらに、接触面積が小さい場合、コンタクト抵抗が増大し、回路性能の劣化につながる。そこで、可能な限りコンタクト抵抗を減少させ、かつ集積化することが望まれている。
【０００５】
まず、多層化した配線において、半導体基板と上層の配線とを接続する構造の簡単な例を図５を参照して説明する。図５（ａ）は第１のコンタクトプラグ２４と第２のコンタクトプラグ２６とを直接接続する方法を示している。
【０００６】
図５（ａ）において、半導体基板２１上には素子分離絶縁膜２２と、第１層間絶縁膜２３と、第１のコンタクトプラグ２４と、第２層間絶縁膜２５と、第２のコンタクトプラグ２６とが配置されている。
【０００７】
そこで、第１のコンタクトプラグ２４上端に第２のコンタクトプラグ２６の下端が接触することで、第１のコンタクトプラグ２４と第２のコンタクトプラグ２６とが直接接続されている。第１のコンタクトプラグ２４と第２のコンタクトプラグ２６との間には距離Ａ１だけずれが生じている。このずれは機械的誤差によって発生したものである。
【０００８】
図５（ｂ）は第１のコンタクトプラグ３４の上端と第２のコンタクトプラグ３７の下端との接触界面に電気伝導性のパット３５を挿入することで、第１のコンタクトプラグ３４と第２のコンタクトプラグ３７とを接続する方法を示している。
【０００９】
図５（ｂ）において、半導体基板３１上には素子分離絶縁膜３２と、第１層間絶縁膜３３と、第１のコンタクトプラグ３４と、第２層間絶縁膜３６と、第２のコンタクトプラグ３７とが配置されている。第１のコンタクトプラグ３４とパット３５との間には距離Ａ２のずれが生じている。また、パット３５と第２のコンタクトプラグ３７との間にも距離Ａ３のずれが生じている。これらのずれは、図５（ａ）に示す例と同様に、機械的誤差によって発生したものである。
【００１０】
第１のコンタクトプラグ３４の上端と第２のコンタクトプラグ３７の下端との接触界面に挿入されるパット３５の投影面積は下層のコンタクト孔より大きい。このパット３５は第１のコンタクトプラグ３４の形成後、パット３５の材料膜を成膜し、露光技術を用いて加工形成している。アライメントマージンはシリサイドパッド寸法とコンタクトプラグ寸法との差分の半分だけ拡大する。
【００１１】
図５（ｃ）はコンタクト孔を形成せず、第２のコンタクト孔を第２層間絶縁膜４４の表面から半導体基板４１まで貫通させて一つのコンタクトプラグ４５とする方法を示している。
【００１２】
図５（ｃ）において、半導体基板４１上には素子分離絶縁膜４２と、第１層間絶縁膜４３と、第２層間絶縁膜４４と、コンタクトプラグ４５とが配置されている。
【００１３】
図５（ｃ）に示す方法の他の例としては、従来よく知られているコンタクトプラグ構造のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルがある。断面構造の一例を図６を用いて説明する。この例ではビット線または信号線と呼ばれる信号呼出し用の配線が、電荷蓄積容量より下層にある構造になっている。
【００１４】
Ｐ型シリコン基板表面に選択的に形成された素子分離絶縁膜５２と、ＭＯＳＦＥＴとが形成され、シリコン酸化のゲート絶縁膜を介してｎ型の伝導型のポリシリコンのゲート電極５３が配置されている。ゲート電極５３の左右の基板表面にはソースドレイン５１となる不純物高濃度領域が形成されている。
【００１５】
以上の素子分離絶縁膜５２及びＭＯＳＦＥＴを覆って第１層間絶縁膜５６が形成されている。上記のソースドレイン領域と第１層間絶縁膜５６上に形成されている第１の配線層とを接続するためのポリシリコンプラグ５４，５５が設けられている。第１層間絶縁膜５６上のビット配線５７はタングステンシリサイドである。このビット配線５７を覆って第２の層間絶縁膜５８と第２のコンタクトプラグ及び蓄積容量（蓄積電極５９及び容量膜６０）とが形成されている。
【００１６】
【発明が解決しようとする課題】
上述した従来のシリコンＬＳＩでは、図５（ａ）に示す方法の場合、マスクアライメント精度が機械精度に強く依存し、それが完全になくなることはない。アライメントがコンタクトプラグ径の半分以上ずれた場合には接触面積が減少することがあり、その場合にはコンタクト抵抗の増大になる。
【００１７】
したがって、第１のコンタクトプラグが形成されている位置に第２のコンタクト孔を開口させる時点で、マスクアライメントがコンタクトプラグの径以上にずれると不良が発生する。また、そのずれはコンタクト抵抗の増大を招いてしまう。
【００１８】
また、図５（ｂ）に示す方法の場合にはパットを配置するためにマスクプロセスを用いると、アライメント精度に左右されるようになるため、コンタクトプラグの位置とパットの位置とでアライメントのずれが生じる。
【００１９】
さらに、図５（ｃ）に示す方法の場合にはコンタクト孔が深くなると、その開口におけるドライエッチングの面内均一性を考慮してエッチング時間を過剰に設定する。そのため、基板面内で基板シリコンがコンタクトプラグ位置で電気特性に影響が出るほどに除去されてしまうので、コンタクト孔形成を精度よく形成することが困難になるという問題がある。この場合、コンタクトプラグ径が小さく、その深さが深い場合、つまりアスペクト比が大きい場合にはスループットの低下、コンタクト抵抗の増大を招いてしまう。
【００２０】
高アスペクト比のコンタクト孔にプラグ材料であるシリコンを充填しようとする場合、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が適当であるが、その場合でも空間での粒子の平均自由工程を考慮すると、原料ガスの供給量を低下させなければ、コンタクト孔内にシリコンが完全に充填されず、孔内にボイドまたはシームが生じる。原料供給量を低下させれば、スループットが低下する。
【００２１】
そこで、本発明の目的は上記の問題点を解消し、不良の発生やコンタクト抵抗の増大を招くことなく、コンタクトプラグの接続不良を少なくすることができる半導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、シリコン基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクト孔を開口する工程と、前記コンタクト孔にシリコンを埋め込むことによりコンタクトプラグを形成する工程と、前記層間絶縁膜表面をコンタクトプラグのシリコンに対して選択的に所定の厚み除去してコンタクトプラグ上端が突き出すようにする工程と、その後に高融点金属を成膜し、それを熱処理雰囲気ガス中で熱処理して前記突き出したシリコンの上に成膜した高融点金属を自己整合的にコの字形にシリサイド化し、シリサイド化されなかった前記高融点金属及び前記高融点金属と熱処理雰囲気ガスとの化合物を除去して前記コンタクトプラグ上端に自己整合的に形成され、かつその径が前記コンタクト孔の径より大きく、かつその上面が前記層間絶縁膜の上面より上方にあるようにシリサイドのパットを形成する工程と、このシリサイドパッド上に接続されるプラグを配置する工程とを有する。
【００２４】
すなわち、本発明の半導体装置の構造は、Ｓｉをプラグにしたコンタクトプラグを有する半導体装置において、シリコン基板上の第一層間絶縁膜に設けられたコンタクト孔に埋め込まれたシリコンプラグの上端に自己整合的に形成されたシリサイドのパットを配置し、そのシリサイドがコンタクト孔より大きい径を有しかつそのパットの上面が第１層間絶縁膜の上面より上方にあるようにしている。
【００２５】
本発明の半導体装置の構造は、上記のシリサイドがチタンシリサイドまたはコバルトシリサイド等の高融点金属シリサイドであるようにしている。
【００２６】
本発明による半導体装置の製造方法は、シリコン基板上の層間絶縁膜を形成する工程と、層間絶縁膜にコンタクト孔を開口する工程と、そのコンタクト孔にＳｉプラグを埋め込む工程と、少なくともコンタクトプラグ表面付近の絶縁膜をＳｉと選択的に一部除去しプラグが突き出すようにする工程と、Ｔｉまたはコバルト等高融点金属を成膜する工程と、それを熱処理してシリサイド化する工程と、シリサイド化されなかった高融点金属または高融点金属と熱処理雰囲気ガスとの化合物を除去する工程とを有している。
【００２７】
より具体的に、本発明はシリコンを代表とする半導体基板表面にトランジスタ等の能動素子、抵抗、容量素子等の受動素子を集積配置した半導体集積回路において、素子間を接続する配線と絶縁膜で分離された配線層間、配線と基板との間を接続する技術に関するものである。特に、半導体基板と上層の配線層との接続方法に関するものである。
【００２８】
Ｐ型またはＮ型の伝導型を用いかつその基板の比抵抗が必要に応じて選択可能なシリコン基板の表面に不純物を選択的に導入し、部分的に電動型を選択することも、従来、ウェル形成として行われている。基板表面は選択的に素子分離のためのシリコン酸化膜等の絶縁膜が配置されている。
【００２９】
この半導体装置ではＭＯＳＦＥＴに代表される能動素子が素子分離の間に配置されている。素子分離及びトランジスタ等の表面に配置された素子を覆って、第１層間絶縁膜が配置されている。第１層間絶縁膜上には第１の配線が配置されている。
【００３０】
第１層間絶縁膜上には配線のみならず、その上層に存在する第２層間絶縁膜に隔てられた第２の配線に接続するコンタクトプラグと下層のコンタクトプラグとを接続するためのパットが自己整合的にコの字形に配置されている。このパットは金属とシリコンとの化合物（シリサイド）である。
【００３１】
これによって、ポリシリコンプラグの上端に形成されたシリサイドパットはプラグより大きな投影面積を有するため、このシリサイド上に接続されるコンタクトプラグの配置において、シリサイドパットがない場合に比べ、はみ出したぶんだけ設計の自由度の拡大につながる。
【００３２】
また、第１のコンタクトプラグの上端部に形成されたシリサイドパッドが自己整合的に配置されるために、第１のコンタクトプラグに対してアライメントずれがなく、かつ第２のコンタクトプラグに対してもアライメントマージンがあるため、第１のコンタクトプラグと第２のコンタクトプラグとの接続不良を少なくすることが可能となる。
【００３３】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による半導体装置の構成を示す断面図である。ここでは、説明の簡単化のため、半導体基板上に形成される集積回路のうちの本発明にかかわる部分に着目して説明する。
【００３４】
図１において、Ｐ型シリコン基板１上には選択的に形成されたシリコン酸化膜の素子分離及びＮ型不純物が高濃度に添加されたｎ型高濃度拡散層２が形成されている。素子分離された表面には第１層間絶縁膜３としてシリコン酸化膜［ＣＶＤ酸化膜、ＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ−ｇｌａｓｓ）膜等］が配置される。膜厚は５００ｎｍから１．５μｍ程度である。ここでは５００ｎｍとする。
【００３５】
上述したｎ型高濃度拡散層２上にはポリシリコンプラグ（ｎ型）４が配置されている。このポリシリコンには十分にｎ型不純物がドープされている。例えば、１〜５×１０２０ｃｍ−３程度の濃度であるとよい。この不純物濃度が低い場合、ポリシリコンプラグ４と接している下層及び上層のシリサイドとの界面で電気的障壁としてショットキー障壁が形成され、接触抵抗が増大する。
【００３６】
このポリシリコンプラグ４の上面の端部にはチタンシリサイド（ＴｉＳｉ２ ）のシリサイドパット５がポリシリコンプラグ４に対して自己整合的にコの字形に配置されている。シリサイドパット５を形成する高融点金属はチタンのほかにコバルト、タングステン、モリブデン、タンタルでもよい。
【００３７】
また、シリサイドパット５の幅はポリシリコンプラグ４の幅よりも大きいことが特徴である。第１層間絶縁膜３及びシリサイドパット５を覆って第２層間絶縁膜６が配置されている。シリサイドパッド５上にはバリア膜を介してタングステンで充填されたタングステンプラグ７が配置されている。第２層間絶縁膜上にはタングステンプラグ７に接続されてアルミと銅との合金で形成された配線８が形成されている。
【００３８】
ポリシリコンプラグ４の上端に形成されたシリサイドパット５はポリシリコンプラグ４より大きな投影面積を有しているため、このシリサイドパッド５上に接続されるタングステンプラグ７の配置において、シリサイドパッド５がない場合に比べ、はみ出したぶんだけ設計の自由度の拡大につながる。
【００３９】
ポリシリコンプラグ４の上端部に形成されたシリサイドパッド５が自己整合的に配置されるため、ポリシリコンプラグ４に対してアライメントずれがなく、かつタングステンプラグ７に対してもアライメントマージンがあるため、ポリシリコンプラグ４とタングステンプラグ７との接続不良が少なくなる。
【００４０】
図２及び図３は本発明の一実施例による半導体装置の製造工程を示す断面図である。これら図２及び図３を参照しては本発明の一実施例による半導体装置の製造方法について説明する。
【００４１】
Ｐ型シリコン基板１１には、従来よく知られている方法で、シリコン酸化膜の素子分離絶縁膜１３が形成される。その方法としてはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはトレンチ分離法がある。
【００４２】
ＭＯＳＦＥＴが必要な場合には、従来よく知られている方法で、ゲート絶縁膜を介してポリシリコンのゲート電極１４を形成する。トランジスタの短チャネル化に対策するべく、ゲートにシリコン酸化膜またはシリコン窒化膜の側壁膜を形成する。その成膜方法はＣＶＤ法が適当である。側壁膜の膜厚は必要に応じて３０〜１００ｎｍ程度とする。
【００４３】
Ｎ型不純物となる元素イオン（例えば、ＡｓやＰ等）をイオン注入法で、Ｐ型シリコン基板１１に導入し、基板表面にＮ型高濃度不純物領域を形成する。これによって、ゲート電極１４をはさんでソースドレイン領域１２が同時に形成される。
【００４４】
イオン注入後、窒素雰囲気中で、熱処理し、Ｐ型シリコン基板１１中に導入された不純物の電気的活性化と結晶欠陥の回復とを行う。熱処理温度は７００〜９００℃が好ましく、ここでは８００℃とする［図２（ａ）参照］。
【００４５】
続いて、第１層間絶縁膜１５として、オゾンを酸化剤としてＣＶＤ法でＢＰＳＧ膜を３００〜１０００ｎｍ成膜する。膜中水分の拡散を防ぐために、下層にＣＶＤ法でシリコン酸化膜を成膜して２層構造としてもよい。
【００４６】
レジストマスクを用いてコンタクト孔を上記の高濃度不純物層（ソースドレイン領域１２）上になるように開口形成する。コンタクト孔形成に用いたレジストマスクを除去した後、ポリシリコン膜１６を前面にＣＶＤ法で成膜する。
【００４７】
この時、同時にリンや砒素等を膜中に導入するとよい。ＣＶＤの反応容器内に、原料ガスととも水素化リンや水素化砒素等のガスを導入することで、膜中にリンや砒素を導入することが可能である。成膜膜厚はコンタクト孔の開口半径よりも大きな値とするのがよい。
【００４８】
ポリシリコン膜１６に不純物を導入する方法には、ほかにイオン注入及び熱拡散がある。イオン注入の場合には不純物をポリシリコン膜１６全体に均等に分布させるためにイオンを複数回注入し、７５０℃以上の温度で熱処理するのがよい［図２（ｂ）参照］。
【００４９】
ポリシリコン膜１６をドライエッチングによってエッチバックすることで、ポリシリコン膜１６は、図２（ｃ）に示すように、第１層間絶縁膜１５に埋め込まれ、ポリシリコンプラグ１７となる（図中の点線が第１層間絶縁膜１５の表面）。
【００５０】
第１層間絶縁膜１５の表面からシリコン酸化膜を選択的に除去する、除去する層の厚みは２０〜１００ｎｍがよく、例えば５０ｎｍとする。除去する方法にはふっ酸水溶液、アンモニアや酢酸で緩衝されたふっ酸水溶液が適当である。ドライエッチングによってポリシリコンの突起部を形成する場合、Ｃ４ Ｆ８ 等の比較的シリコンと選択性が確保できるガス系を用いたプロセスを用いるのがよい［図２（ｃ）参照］。
【００５１】
この後に、スパッタ法によってチタン（Ｔｉ）１８を成膜する。チタン１８の膜厚は２０〜５０ｎｍ程度がよく、ここではチタン１８を３０ｎｍとする。尚、チタンに代えて、コバルト、タングステン、モリブデン、タンタルを成膜することもよい［図３（ａ）参照］。
【００５２】さらに、窒素雰囲気中でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法によってチタン１８を６５０℃に加熱する。チタン１８はシリコンと反応し、チタンシリサイド（ＴｉＳｉ２ ）を形成してシリサイドパッド１９となる。そして、プラグからパッド端までの距離は対称となる。
【００５３】
この時、チタン１８はシリコン及び窒素と反応し、チタンシリサイド及び窒化チタンを形成する。熱処理条件によっては未反応のチタンが残留することもある。ここで、反応雰囲気をアルゴン（Ａｒ）のような不活性ガスとした場合、シリサイドと余剰の金属が残る。
【００５４】
チタンシリサイドに対して選択比の高い方法で、加熱工程で窒化されたＴｉＮとシリサイド化反応に寄与しなかったチタンとを除去する。これにはアンモニアと過酸化水素との水溶液がよい。また、コバルトシリサイドを形成し、余剰のコバルト及び窒化物を除去する場合には、塩酸と過酸化水素との混合水溶液がよい［図３（ｂ）参照］。
【００５５】
これらの上に第２層間絶縁膜２０としてＢＰＳＧ膜を５００ｎｍ程度成膜する。第２層間絶縁膜２０に対しては第２のコンタクト孔を、よく知られているフォトリソグラフィー技術及びドライエッチング技術によって開口する。密着層とシリコンに対するバリア膜として窒化チタンをスパッタ成膜し、タングステンプラグ２１とする。この上にタングステンをＣＶＤ法で成膜し、第２配線（タングステン）２２とする。
【００５６】
上述した本発明の一実施例による半導体装置の製造方法は、シリコンＬＳＩ全般の配線接続工程に利用することができる。
【００５７】
本発明の一実施例による半導体装置の製造方法では、シリサイドパッド５，１９の位置がポリシリコンプラグ１８と自己整合的に決定する。このため、上記のような効果が期待できる。その上、このシリサイドパット５，１９を形成するためのマスクが不要であり、工程の短縮につながる。
【００５８】
マスクを用いる場合には、プラグ投影面からのはみ出し領域がマスクアライメントのずれによって非対称になるが、本発明ではその自己整合性によって対称になる。このことによって、図３に示すようなコンタクトプラグが複数隣接するような場合、または配線が隣接するような場合でも、ミスアライメントによるショートの可能性を低減することができる。
【００５９】図４は本発明の参考例の半導体装置の構成を示す断面図である。図４における半導体装置ではポリシリコンプラグ４とタングステンプラグ７とを接続するためのシリサイドパット５ａがコの字型にならない場合の例を示している。
【００６０】図５に示す例の場合、上記のように、自己整合的に配置されないことから、機械的誤差範囲でのずれが生ずる。つまり、断面で見ると、プラグからパッド端間での距離が非対称になる。本発明では自己整合的に配置することで、そのはみ出し量の非対称性が幾何的には生じない。
【００６１】
【発明の効果】
以上説明したように本発明によれば、シリコン基板上に設けられた第１層間絶縁膜にコンタクト孔を開口し、コンタクト孔にＳｉを埋め込んでプラグとしたコンタクトプラグを含む半導体装置の構造において、その径がコンタクト孔の径より大きいシリサイドのパットをシリコンプラグ上端に自己整合的に形成し、そのシリサイドのパッドの上面が第１層間絶縁膜の上面より上方にあるようにすることによって、不良の発生やコンタクト抵抗の増大を招くことなく、コンタクトプラグの接続不良を少なくすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の構成を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施例による半導体装置の製造工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の一実施例による半導体装置の製造工程を示す断面図である。
【図４】本発明の参考例の半導体装置の構成を示す断面図である。
【図５】（ａ）〜（ｃ）は従来の半導体基板と上層の配線とを接続する構造を示す図である。
【図６】従来の半導体装置の断面構造の一例を示す図である。
【符号の説明】
１，１１ Ｐ型シリコン基板
２ ｎ型高濃度拡散層
３，１５ 第１層間絶縁膜
４，１７ ポリシリコンプラグ
５，５ａ，１９ シリサイドパット
６，２０ 第２層間絶縁膜
７，２１ タングステンプラグ
８ 配線
１２ ソースドレイン領域
１３ 素子分離絶縁膜
１４ ゲート電極
１６ ポリシリコン膜
１８ チタン
２２ 第２配線
Claims (2)
- シリコン基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクト孔を開口する工程と、前記コンタクト孔にシリコンを埋め込むことによりコンタクトプラグを形成する工程と、前記層間絶縁膜表面をコンタクトプラグのシリコンに対して選択的に所定の厚み除去してコンタクトプラグ上端が突き出すようにする工程と、その後に高融点金属を成膜し、それを熱処理雰囲気ガス中で熱処理して前記突き出したシリコンの上に成膜した高融点金属を自己整合的にコの字形にシリサイド化し、シリサイド化されなかった前記高融点金属及び前記高融点金属と熱処理雰囲気ガスとの化合物を除去して前記コンタクトプラグ上端に自己整合的に形成され、かつその径が前記コンタクト孔の径より大きく、かつその上面が前記層間絶縁膜の上面より上方にあるようにシリサイドのパットを形成する工程と、このシリサイドパッド上に接続されるプラグを配置する工程とを有することを特徴とする半導体装置の製造方法。
- 前記高融点金属は、少なくともＴｉ又はコバルトの一方であることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015215A JP3626058B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置の製造方法 |
| TW090101382A TW483033B (en) | 2000-01-25 | 2001-01-19 | Semiconductor devices structure and method for manufacturing the same |
| US09/764,880 US6914336B2 (en) | 2000-01-25 | 2001-01-23 | Semiconductor device structure and method for manufacturing the same |
| KR1020010003801A KR20010074554A (ko) | 2000-01-25 | 2001-01-26 | 반도체장치구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015215A JP3626058B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210711A JP2001210711A (ja) | 2001-08-03 |
| JP3626058B2 true JP3626058B2 (ja) | 2005-03-02 |
Family
ID=18542548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000015215A Expired - Fee Related JP3626058B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6914336B2 (ja) |
| JP (1) | JP3626058B2 (ja) |
| KR (1) | KR20010074554A (ja) |
| TW (1) | TW483033B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514314B2 (en) | 2006-02-14 | 2009-04-07 | Elpida Memory, Inc. | Method of manufacturing semiconductor device and semiconductor memory device |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100487563B1 (ko) * | 2003-04-30 | 2005-05-03 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP4798688B2 (ja) | 2004-08-26 | 2011-10-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7105445B2 (en) * | 2005-01-14 | 2006-09-12 | International Business Machines Corporation | Interconnect structures with encasing cap and methods of making thereof |
| KR100666377B1 (ko) * | 2005-08-02 | 2007-01-09 | 삼성전자주식회사 | 패드 구조물, 이의 형성 방법, 이를 포함하는 반도체 장치및 그 제조 방법 |
| JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8569876B2 (en) * | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US7791199B2 (en) * | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
| WO2008102438A1 (ja) | 2007-02-21 | 2008-08-28 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| CN103178032B (zh) | 2007-07-31 | 2017-06-20 | 英闻萨斯有限公司 | 使用穿透硅通道的半导体封装方法 |
| JP5184851B2 (ja) * | 2007-09-28 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP5376916B2 (ja) * | 2008-11-26 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8513119B2 (en) | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
| US20100171197A1 (en) * | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
| KR20100087915A (ko) * | 2009-01-29 | 2010-08-06 | 삼성전자주식회사 | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 |
| US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
| US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US8587126B2 (en) * | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
| US8691691B2 (en) * | 2011-07-29 | 2014-04-08 | International Business Machines Corporation | TSV pillar as an interconnecting structure |
| JPWO2013190759A1 (ja) | 2012-06-21 | 2016-02-08 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子及びその製造方法 |
| US10615252B2 (en) * | 2018-08-06 | 2020-04-07 | Nxp Usa, Inc. | Device isolation |
| US11114444B2 (en) * | 2019-05-24 | 2021-09-07 | Nanya Technology Corporation | Semiconductor device with conductive cap layer over conductive plug and method for forming the same |
| CN113130516A (zh) | 2020-01-15 | 2021-07-16 | 联华电子股份有限公司 | 半导体影像感测元件及其制作方法 |
| US11232984B1 (en) * | 2020-09-14 | 2022-01-25 | Nanya Technology Corporation | Method for preparing semiconductor device with composite landing pad |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262443A (ja) | 1986-05-09 | 1987-11-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US5364810A (en) * | 1992-07-28 | 1994-11-15 | Motorola, Inc. | Methods of forming a vertical field-effect transistor and a semiconductor memory cell |
| US5366911A (en) * | 1994-05-11 | 1994-11-22 | United Microelectronics Corporation | VLSI process with global planarization |
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| JP2639355B2 (ja) * | 1994-09-01 | 1997-08-13 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5602051A (en) * | 1995-10-06 | 1997-02-11 | International Business Machines Corporation | Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level |
| JP2739855B2 (ja) * | 1995-12-14 | 1998-04-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2812288B2 (ja) | 1996-02-28 | 1998-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| US6074921A (en) * | 1997-06-30 | 2000-06-13 | Vlsi Technology, Inc. | Self-aligned processing of semiconductor device features |
| TW365065B (en) * | 1997-07-19 | 1999-07-21 | United Microelectronics Corp | Embedded memory structure and manufacturing method thereof |
| JPH1197528A (ja) | 1997-07-23 | 1999-04-09 | Sony Corp | 半導体装置及びその製造方法 |
| JP4705705B2 (ja) * | 1997-09-08 | 2011-06-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US6130102A (en) * | 1997-11-03 | 2000-10-10 | Motorola Inc. | Method for forming semiconductor device including a dual inlaid structure |
| JPH11145283A (ja) | 1997-11-07 | 1999-05-28 | Nec Corp | 半導体装置の製造方法 |
| KR100246100B1 (ko) * | 1997-12-31 | 2000-03-15 | 김영환 | 반도체 장치의 다층 배선 및 그 형성 방법 |
| JP4392867B2 (ja) | 1998-02-06 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP3630551B2 (ja) * | 1998-04-02 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP3114864B2 (ja) * | 1998-04-16 | 2000-12-04 | 日本電気株式会社 | 半導体基板における微細コンタクトおよびその形成方法 |
| JP3180760B2 (ja) | 1998-05-13 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6291861B1 (en) * | 1998-06-30 | 2001-09-18 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US6265779B1 (en) * | 1998-08-11 | 2001-07-24 | International Business Machines Corporation | Method and material for integration of fuorine-containing low-k dielectrics |
| US6096644A (en) * | 1998-09-08 | 2000-08-01 | Advanced Micro Devices, Inc. | Self-aligned contacts to source/drain silicon electrodes utilizing polysilicon and metal silicides |
| US6096595A (en) * | 1999-05-12 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices |
| US6271122B1 (en) * | 1999-07-12 | 2001-08-07 | Advanced Micro Devices, Inc. | Method of compensating for material loss in a metal silicone layer in contacts of integrated circuit devices |
-
2000
- 2000-01-25 JP JP2000015215A patent/JP3626058B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-19 TW TW090101382A patent/TW483033B/zh active
- 2001-01-23 US US09/764,880 patent/US6914336B2/en not_active Expired - Fee Related
- 2001-01-26 KR KR1020010003801A patent/KR20010074554A/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514314B2 (en) | 2006-02-14 | 2009-04-07 | Elpida Memory, Inc. | Method of manufacturing semiconductor device and semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6914336B2 (en) | 2005-07-05 |
| JP2001210711A (ja) | 2001-08-03 |
| US20010010402A1 (en) | 2001-08-02 |
| TW483033B (en) | 2002-04-11 |
| KR20010074554A (ko) | 2001-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3626058B2 (ja) | 半導体装置の製造方法 | |
| US7501668B2 (en) | Semiconductor memory devices having contact pads with silicide caps thereon | |
| US20050258499A1 (en) | Resistance-reduced semiconductor device and methods for fabricating the same | |
| JPH1174219A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
| JP2925416B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100236248B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JPH10223770A (ja) | 半導体装置及びその製造方法 | |
| KR100850068B1 (ko) | 반도체 소자 및 이의 실리사이드막 제조 방법 | |
| JPH11261063A (ja) | 半導体装置の製造方法 | |
| US6287911B1 (en) | Semiconductor device with silicide layers and fabrication method thereof | |
| JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3684849B2 (ja) | Ｍｉｓ型電界効果トランジスタを含む半導体装置及びその製造方法 | |
| US6130463A (en) | Field effect transistor and method of manufacturing same | |
| JPH11154749A (ja) | 半導体装置及びその製造方法 | |
| JP3686220B2 (ja) | 半導体装置及びその製造方法 | |
| JP3794915B2 (ja) | 半導体装置の製造方法 | |
| JPH1098009A (ja) | 半導体素子の配線構造及び製造方法 | |
| JP3377896B2 (ja) | 半導体装置の製造方法 | |
| JP3116889B2 (ja) | 半導体装置の製造方法 | |
| JP3646667B2 (ja) | 半導体装置の製造方法 | |
| JPH0945908A (ja) | 半導体装置およびその製造方法 | |
| JP4159737B2 (ja) | 半導体装置の製造方法 | |
| US7704803B2 (en) | Semiconductor device having diffusion layers as bit lines and method for manufacturing the same | |
| JP2004342908A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |