JP3686220B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3686220B2
JP3686220B2 JP20631097A JP20631097A JP3686220B2 JP 3686220 B2 JP3686220 B2 JP 3686220B2 JP 20631097 A JP20631097 A JP 20631097A JP 20631097 A JP20631097 A JP 20631097A JP 3686220 B2 JP3686220 B2 JP 3686220B2
Authority
JP
Japan
Prior art keywords
drain
source
forming
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20631097A
Other languages
English (en)
Other versions
JPH10189486A (ja
Inventor
沈相必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10189486A publication Critical patent/JPH10189486A/ja
Application granted granted Critical
Publication of JP3686220B2 publication Critical patent/JP3686220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特にコンタクト部位から発生する漏れ電流及びコンタクト抵抗の増加を防止できる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子が高集積化されるに伴い、迅速な動作速度を要する素子が引き続き開発されつつある。特に、ＳＲＡＭ又は論理素子等の迅速な動作速度を要する素子においては、ゲートとソース/ドレインの面抵抗とコンタクト抵抗を下げるために、比抵抗の低い物質として金属とシリコンとの熱処理化合物であるシリサイドを用いる傾向がある。特に、フォトエッチング工程が要らないセリサイド(Self Aligned Silicide:salicide)が広く用いられている。
【０００３】
図１Ａ乃至図１Ｄは、従来のセリサイド工程を用いた半導体装置の製造方法を説明するために示した断面図である。
図１Ａを参照すると、まず半導体基板２の活性領域にゲート絶縁膜４を介してポリシリコンゲート電極６を形成した後、前記結果物上に絶縁物質を蒸着する。次に、異方性エッチングを行い、前記ゲート電極６の側壁にスぺーサ８を形成する。次いで、前記スぺーサ８及びゲート電極６をイオン注入マスクとして前記半導体基板に不純物イオンを注入することにより、半導体基板２にソース/ドレイン１０を形成する。
【０００４】
図１Ｂを参照すると、ソース/ドレイン１０の形成された結果物の全面にチタン(Ti)又はコバルト(Co)のような耐火性の金属１２を蒸着する。
図１Ｃを参照すると、前記耐火性の金属１２を熱処理して、チタンシリサイド又はコバルトシリサイドのような前記耐火性の金属とシリコンとの熱処理化合物のシリサイド１２ａ,１２ｂを形成する。この際、シリサイドはシリコン成分があるところのみに形成されるので、ソース/ドレイン１０の上部とゲート電極６の上部のみにシリサイド１２ａ,１２ｂが形成される。その後、未反応の耐火性の金属を取り除くと、ゲート電極とソース/ドレインの上部のみにシリサイドが形成されるので、フォトエッチング工程を追加せず所望の場所のみにシリサイドを形成することができる。
【０００５】
前記ゲート電極６の上部のシリサイド１２ａはゲート電極の面抵抗を減少させる役割を果たし、ソース/ドレイン１０の表面に形成されたシリサイド１２ｂは前記ソース/ドレインと配線層との接触抵抗を減少させる役割を果たす。
図１Ｄを参照すると、結果物上に平坦化された層間絶縁膜１４を形成した後、フォトエッチング工程を行い、前記層間絶縁膜にゲート電極又はソース/ドレインと上部導電層を接続させるためのコンタクトホールを形成し、後続工程を通常の方法により施す。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のセリサイド工程を用いる場合には、後続の熱工程で多くの制約を受けるようになる。すなわち、シリサイデーション工程の後に熱工程が過度に行われると、次のような問題が発生する。
第１に、図２に示したように、ソース/ドレイン１０と障壁層１６、又は障壁層１６の無い場合には配線層１８が接触するコンタクト部位で、シリサイドの凝集現象又は侵食現象が発生し、ソース/ドレイン１０と基板２との界面部位が侵害される現象が発生する(参照符号'Ａ')。このようにソース/ドレイン領域と半導体基板との界面における侵害現象は、接合漏れ電流を招き、過度の漏れ電流は製品の電力消耗を増加させると共に信頼性を落とす要因となる。
【０００７】
第２に、通常、シリサイドはシリサイデーション過程のみならず後続の熱処理工程の間に基板から多量の不純物を吸収するようになる。特に、多量のホウ素を吸収するので、配線層とＰ型の不純物が高濃度でドーピングされているソース/ドレインとの界面では、シリサイドのホウ素の吸収によりホウ素の濃度が落ちてコンタクト抵抗が増加する結果を招く。このようなコンタクト抵抗の増加は製品の動作速度を低下させる主要因となる。
【０００８】
前述した２つの問題点はメモリ素子の製造工程と同様に、配線層の形成後に熱処理工程を伴うキャパシタの製造工程において特に著しく現れる。
本発明は、前記のような問題点を解決するために案出されたものであり、接合漏れ電流及び接触抵抗の増加の問題を同時に解決できる構造の半導体装置を提供するにその目的がある。
【０００９】
叉、本発明の他の目的は前記半導体装置の好適な製造方法を提供するにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板に形成されたソース/ドレインと、前記半導体基板上に形成された絶縁層に形成され、前記ソース/ドレインの一部を露出させるコンタクトホールと、前記コンタクトホールによって露出された前記ソース／ドレインの一部の表面に形成されたシリサイド層とを具備し、前記ソース/ドレインと前記半導体基板との界面に前記コンタクトホールを通して形成された、前記ソース／ドレインより不純物濃度が高い第１不純物層と、前記第１不純物層と前記コンタクトホールの底面との間に前記コンタクトホールを通して形成された、前記ソース／ドレインより不純物濃度が高い第２不純物層とのうち少なくともいずれかを有することを特徴とする。
【００１１】
ここで、前記半導体基板は、単結晶シリコン層、多結晶シリコン層及び非晶質シリコン層のうちのいずれかである。また、前記半導体基板はＮ型であり、前記ソース/ドレインはＰ+型であり、前記第１不純物層は前記ソース/ドレインと同一な導電型の不純物が１×１０14〜１×１０16イオン/cm2程度の濃度でドーピングされている。
【００１２】
前記他の目的を達成するために、本発明による半導体装置の製造方法は、第１導電型の半導体基板に第２導電型のソース/ドレインを形成する工程と、前記半導体基板上に絶縁層を形成する工程と、前記絶縁層をエッチングして前記ソース/ドレインを露出させるコンタクトホールを形成する工程と、前記コンタクトホールを通して、前記ソース/ドレインと半導体基板との界面部位及び/又は前記界面部位とコンタクトホールの底面との間に、それぞれ投射範囲(Rp)を有する第２導電型の不純物層を形成する工程と、前記コンタクトホールによって露出された前記ソース/ドレイン上にシリサイド層を形成する工程と、前記結果物上に導電物質を蒸着した後、パタニングすることにより、前記ソース/ドレインと接触する配線層を形成する工程とを具備することを特徴とする。
【００１３】
又、第１導電型の半導体基板に不純物イオンを注入して第２導電型のソース/ドレインを形成する工程と、前記半導体基板上に絶縁層を形成する工程と、前記絶縁層をエッチングして前記ソース/ドレインを露出させるコンタクトホールを形成する工程と、前記コンタクトホールによって露出された前記ソース/ドレインの上にシリサイド層を形成する工程と、前記コンタクトホールを通して、前記ソース/ドレインと半導体基板との界面部位及び/又は前記界面部位とコンタクトホールの底面との間に、それぞれ投射範囲(Rp)を有する前記ソース／ドレインより不純物濃度が高い第２導電型の不純物層を形成する工程と、前記結果物上に導電物質を蒸着した後、パタニングすることにより、前記ソース/ドレインと接触する配線層を形成する工程とを具備することを特徴とする。
【００１４】
ここで、前記半導体基板は、単結晶シリコン層、多結晶シリコン層及び非晶質シリコン層のうちいずれかである。また、前記半導体基板はＮ型であり、前記ソース/ドレインはＰ+型であり、前記不純物層はＢＦ2又はＢを１×１０14〜１×１０16イオン/cm2程度の濃度でイオン注入することにより形成される。
又、第１導電型半導体基板上にゲート電極を形成する工程と、前記ゲート電極の側壁にスペーサを形成する工程と、前記スペーサをマスクとして用いて前記半導体基板内に第２導電型不純物をドーピングすることによって、前記半導体基板内に第１深さの投射範囲(Rp)有する第２導電型ソース／ドレインを形成する工程と、前記ゲート電極上で延びて前記ソース／ドレインを覆う絶縁層を形成する工程と、前記ソース／ドレインのうち少なくとも何れか１つの一部分を露出させるように、前記絶縁層内にコンタクトホールを形成する工程と、前記コンタクトホールによって露出された前記ソース／ドレインのうち少なくとも何れか１つに第２導電型不純物をドーピングすることによって、前記第１深さより深い第２深さの投射範囲(Rp)を有する第２導電型不純物層を形成する工程と、前記コンタクトホールによって露出された前記ソース/ドレインのうち少なくとも何れか１つにシリサイド層を形成する工程とを含むことを特徴とする。
ここで、前記不純物層を、前記ソース／ドレインのうち少なくとも何れか１つと前記半導体基板間の界面と、前記ソース／ドレインのうち少なくとも何れか１つの表面との間に投射範囲(Rp)を有するように形成する。また、前記不純物層を、前記ソース／ドレインのうち少なくとも何れか１つと前記半導体基板間の界面部位に重畳されるように形成する。また、前記ソース／ドレインを形成する工程は、第２導電型不純物を第１エネルギーレベルに注入する工程を含み、前記第２深さの投射範囲 (Rp) を有する第２導電型不純物層を形成する工程は、前記第１エネルギーレベルより高い第２エネルギーレベルで第２導電型不純物を注入する工程を含む。
又、第１導電型半導体基板上にゲート電極を形成する工程と、前記ゲート電極の側壁にスペーサを形成する工程と、前記スペーサをマスクとして用いて前記半導体基板内に第２導電型不純物をドーピングすることによって、前記半導体基板内に第１の深さの投射範囲(Rp)を有する接合領域を前記ゲート電極両側に形成する工程と、前記ゲート電極上で延びて前記接合領域を覆う絶縁層を形成する工程と、前記接合領域のうち少なくとも何れか１つの一部分を露出させるように、前記絶縁層内にコンタクトホールを形成する工程と、前記コンタクトホールによって露出された前記ゲート電極両側の前記接合領域のうち少なくとも何れか１つに第２導電型不純物をドーピングすることによって、前記第１深さより深い第２深さの投射範囲(Rp)を有する第２導電型不純物層を形成する工程と、前記コンタクトホールによって露出された前記ゲート電極両側の接合領域のうち少なくとも何れか１つにシリサイド層を形成する工程とを含み、前記不純物層と前記接合領域とがソース／ドレインを構成することを特徴とする。
【００１５】
本発明によると、ソース／ドレインと半導体基板との界面部位に前記ソース／ドレインを取り囲む前記ソース／ドレインより不純物濃度が高い不純物層が形成されているため、熱処理によりシリサイド又は配線金属の凝集現象又は蚕食現象が発生しても、ソース／ドレインと半導体基板との界面が侵害されることを防止できるので、漏れ電流が防止できる。かつ、接合層とコンタクトホールの底面との間に形成された前記ソース／ドレインより不純物濃度が高い不純物層により、シリサイドが基板から不純物を吸収することにより発生するコンタクト抵抗の増加を防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を添付した図面に基づき詳細に説明する。
図３Ａ乃至図３Ｃは、本実施の形態による半導体装置の製造方法を説明するための断面図である。
図３Ａを参照すると、通常の製造工程を適用して半導体基板２２の活性領域にゲート電極(図示せず)とソース/ドレイン２４を具備するトランジスタを形成した後、その結果物上に前記トランジスタを他の導電層と絶縁させるための層間絶縁層２６を形成する。次いで、ソース/ドレイン２４上の前記層間絶縁層２６をエッチングして前記ソース/ドレイン２４と上部導電層(図示せず)とを連結するためのコンタクトホール２８を形成する。
【００１７】
次に、前記コンタクトホール２８を通して前記半導体基板２２にソース/ドレイン２４の導電型と同一な導電型の不純物イオンを１次注入して、第１不純物層３０ａを形成する。この際、前記不純物イオンの注入時にソース/ドレイン２４と半導体基板２２との界面又はその下に不純物イオンの投射範囲(Ｒｐ)が位置するように注入エネルギーを適切に調節する。即ち、通常の高集積回路(ＶＬＳＩ)のソース/ドレインの接合深さ(ｔ1)が0.1μm〜1.0μm程度なので、前記イオン注入時に注入エネルギーを適切に調節することにより、ソース/ドレイン２４と基板２２との界面部位の不純物の濃度を高め、ソース/ドレインの接合深さを長くする。例えば、前記ソース/ドレイン２４がＰ型の不純物にてドーピングされていれば、Ｐ型の不純物のＢＦ2又はＢを１×１０14〜１×１０16イオン/cm2程度のドーズ及び６０ＫｅＶ程度のエネルギーで注入する。
【００１８】
次に、前記コンタクトホール２８を通して第１不純物層３０ａとコンタクトホール２８の底面との間に不純物イオンの投射範囲(Ｒｐ)が位置するように、３０ＫｅＶ程度のエネルギーで２次不純物イオンを注入して、第２不純物層３０ｂを形成する。参照符号'ｔ2'は第２不純物層３０ｂの深さのことを示す。
前記１次及び２次イオン注入工程の順番は交代しても良く、次の段階で説明されるシリサイデーション工程の後に行っても差し支えない。このようにシリサイデーション工程の後に第１及び第２不純物層を形成するためのイオン注入を行う場合には、注入される不純物がソース/ドレイン２４の表面に形成されたシリサイド層を通過して適切なＲｐ値を有するように注入エネルギーを調節しなければならない。
【００１９】
図３Ｂを参照すると、シリサイドを形成するために、結果物上に耐火性の金属、例えばチタン(Ｔｉ)を５００オングストローム以内の厚みで蒸着した後、熱処理を通して基板のシリコン(Ｓｉ)とチタン(Ｔｉ)の熱処理化合物であるチタンシリサイド(ＴｉＳｉ2)３２を形成する。そして、反応せず残留するチタンを硫酸にてストリップする。この際、シリサイデーションにより消耗されるシリコンの厚みは５００オングストローム程度であり、前記第２不純物層３０ｂのＲｐがコンタクトホールの底面と第１不純物層３０ａとの間に位置するように適切に調節されている。従って、シリサイドが基板から不純物を吸収することにより発生するコンタクト抵抗の増加を防止することができる。
【００２０】
図３Ｃを参照すると、シリサイドの形成された結果物上に基板と配線層との相互拡散等の反応を防止するための障壁物質、例えばチタンナイトライド(ＴｉＮ)を５００オングストローム程度の厚みで蒸着して障壁層３４を形成する。次に、配線金属、例えばタングステン(Ｗ)又はアルミニウム(Ａｌ)を蒸着して熱処理した後、パタニングすることにより配線層３６を形成する。
【００２１】
図示したように、後続熱処理によりシリサイド又は配線金属の凝集現象又は侵食現象が発生しても、第１不純物層３０ａと第２不純物層３０ｂとが適切な位置に形成されているため、ソース/ドレインと半導体基板との界面部位が侵害されることを防止できる(参照符号'Ｂ')。
本発明は前記実施例に限られず、本発明が属した技術的思想内で当分野において通常の知識を有する者により多くの変形が可能であることは明らかである。
【００２２】
【発明の効果】
以上、本発明によると、ソース／ドレインと半導体基板との界面部位に、コンタクトホールを通して前記ソース／ドレインを取り囲むように第１不純物層が形成されているため、シリサイドの形成後に熱処理によりシリサイド又は配線金属の凝集現象又は蚕食現象が発生しても、接合が侵害される現象を防止できる。よって、漏れ電流を防止することができる。
【００２３】
また、前記第１不純物層とコンタクトホールの底面との間にコンタクトホールを通して形成された前記ソース／ドレインより不純物濃度が高い第２不純物層３０ｂにより、シリサイドが基板から不純物を吸収することにより発生するコンタクト抵抗の増加を防止することができる。
【図面の簡単な説明】
【図１Ａ】 従来のセリサイド工程を用いた半導体装置の製造方法を説明するために示した断面図である。
【図１Ｂ】 従来のセリサイド工程を用いた半導体装置の製造方法を説明するために示した断面図である。
【図１Ｃ】 従来のセリサイド工程を用いた半導体装置の製造方法を説明するために示した断面図である。
【図１Ｄ】 従来のセリサイド工程を用いた半導体装置の製造方法を説明するために示した断面図である。
【図２】シリサイド又は配線層の凝集現象又は蚕食現象によりソース/ドレインと基板との界面部位で侵害現象が発生したことを示す断面図である。
【図３Ａ】本実施の形態による半導体装置の製造方法を説明するための断面図である。
【図３Ｂ】本実施の形態による半導体装置の製造方法を説明するための断面図である。
【図３Ｃ】本実施の形態による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
２２ 半導体基板
２４ ソース/ドレイン
２６ 層間絶縁層
２８ コンタクトホール
３０ａ 第１不純物層
３０ｂ 第２不純物層
３２ チタンシリサイド
３４ 障壁層
３６ 配線層

Claims (12)

  1. 半導体基板と、
    前記半導体基板に形成されたソース/ドレインと、
    前記半導体基板上に形成された絶縁層に形成され、前記ソース/ドレインの一部を露出させるコンタクトホールと、
    前記コンタクトホールによって露出された前記ソース／ドレインの一部の表面に形成されたシリサイド層とを具備し、
    前記ソース/ドレインと前記半導体基板との界面に前記コンタクトホールを通して形成された、前記ソース／ドレインより不純物濃度が高い第１不純物層と、前記第１不純物層と前記コンタクトホールの底面との間に前記コンタクトホールを通して形成された、前記ソース／ドレインより不純物濃度が高い第２不純物層とのうち少なくともいずれかを有することを特徴とする半導体装置。
  2. 前記半導体基板は、単結晶シリコン層、多結晶シリコン層及び非晶質シリコン層のうちのいずれかであることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板はＮ型であり、前記ソース/ドレインはＰ+型であり、前記第１不純物層は前記ソース/ドレインと同一な導電型の不純物が１×１０14〜１×１０16イオン/cm2程度の濃度でドーピングされていることを特徴とする請求項１に記載の半導体装置。
  4. 第１導電型の半導体基板に第２導電型のソース/ドレインを形成する工程と、
    前記半導体基板上に絶縁層を形成する工程と、
    前記絶縁層をエッチングして前記ソース/ドレインの少なくともいずれかの一部を露出させるコンタクトホールを形成する工程と、
    前記コンタクトホールを通して、前記ソース/ドレインと半導体基板との界面部位及び/又は前記界面部位とコンタクトホールの底面との間に、それぞれの投射範囲(Rp)を有する第２導電型の不純物層を形成する工程と、
    前記コンタクトホールによって露出された前記ソース/ドレインの一部の表面にシリサイド層を形成する工程と、
    前記結果物上に導電物質を蒸着した後、パタニングすることにより、前記ソース/ドレインと接触する配線層を形成する工程とを具備することを特徴とする半導体装置の製造方法。
  5. 第１導電型の半導体基板に不純物イオンを注入して第２導電型のソース/ドレインを形成する工程と、
    前記半導体基板上に絶縁層を形成する工程と、
    前記絶縁層をエッチングして前記ソース/ドレインを露出させるコンタクトホールを形成する工程と、
    前記コンタクトホールによって露出された前記ソース/ドレインの上にシリサイド層を形成する工程と、
    前記コンタクトホールを通して、前記ソース/ドレインと半導体基板との界面部位及び/又は前記界面部位とコンタクトホールの底面との間に、それぞれの投射範囲(Rp)を有する前記ソース／ドレインより不純物濃度が高い第２導電型の不純物層を形成する工程と、
    前記結果物上に導電物質を蒸着した後、パタニングすることにより、前記ソース/ドレインと接触する配線層を形成する工程とを具備することを特徴とする半導体装置の製造方法。
  6. 前記半導体基板は、単結晶シリコン層、多結晶シリコン層及び非晶質シリコン層のうちいずれかであることを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. 前記半導体基板はＮ型であり、前記ソース/ドレインはＰ+型であり、前記不純物層はＢＦ2又はＢを１×１０14〜１×１０16イオン/cm2程度の濃度でイオン注入することにより形成されることを特徴とする請求項４または５に記載の半導体装置の製造方法。
  8. 第１導電型半導体基板上にゲート電極を形成する工程と、
    前記ゲート電極の側壁にスペーサを形成する工程と、
    前記スペーサをマスクとして用いて前記半導体基板内に第２導電型不純物をドーピングすることによって、前記半導体基板内に第１深さの投射範囲(Rp)有する第２導電型ソース／ドレインを形成する工程と、
    前記ゲート電極上で延びて前記ソース／ドレインを覆う絶縁層を形成する工程と、
    前記ソース／ドレインのうち少なくとも何れか１つの一部分を露出させるように、前記絶縁層内にコンタクトホールを形成する工程と、
    前記コンタクトホールによって露出された前記ソース／ドレインのうち少なくとも何れか１つに第２導電型不純物をドーピングすることによって、前記第１深さより深い第２深さの投射範囲(Rp)を有する第２導電型不純物層を形成する工程と、
    前記コンタクトホールによって露出された前記ソース/ドレインのうち少なくとも何れか１つにシリサイド層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  9. 前記不純物層を、前記ソース／ドレインのうち少なくとも何れか１つと前記半導体基板間の界面と、前記ソース／ドレインのうち少なくとも何れか１つの表面との間に投射範囲(Rp)を有するように形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記不純物層を、前記ソース／ドレインのうち少なくとも何れか１つと前記半導体基板間の界面部位に重畳されるように形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記ソース／ドレインを形成する工程は、第２導電型不純物を第１エネルギーレベルに注入する工程を含み、
    前記第２深さの投射範囲 (Rp) を有する第２導電型不純物層を形成する工程は、前記第１エネルギーレベルより高い第２エネルギーレベルで第２導電型不純物を注入する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  12. 第１導電型半導体基板上にゲート電極を形成する工程と、
    前記ゲート電極の側壁にスペーサを形成する工程と、
    前記スペーサをマスクとして用いて前記半導体基板内に第２導電型不純物をドーピングすることによって、前記半導体基板内に第１の深さの投射範囲(Rp)を有する接合領域を前記ゲート電極両側に形成する工程と、
    前記ゲート電極上で延びて前記接合領域を覆う絶縁層を形成する工程と、
    前記接合領域のうち少なくとも何れか１つの一部分を露出させるように、前記絶縁層内にコンタクトホールを形成する工程と、
    前記コンタクトホールによって露出された前記ゲート電極両側の前記接合領域のうち少なくとも何れか１つに第２導電型不純物をドーピングすることによって、前記第１深さより深い第２深さの投射範囲(Rp)を有する第２導電型不純物層を形成する工程と、
    前記コンタクトホールによって露出された前記ゲート電極両側の接合領域のうち少なくとも何れか１つにシリサイド層を形成する工程とを含み、
    前記不純物層と前記接合領域とがソース／ドレインを構成することを特徴とする半導体装置の製造方法。
JP20631097A 1996-08-08 1997-07-31 半導体装置及びその製造方法 Expired - Fee Related JP3686220B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-33045 1996-08-08
KR1019960033045A KR100190073B1 (ko) 1996-08-08 1996-08-08 플럭 이온주입을 이용한 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH10189486A JPH10189486A (ja) 1998-07-21
JP3686220B2 true JP3686220B2 (ja) 2005-08-24

Family

ID=19469114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20631097A Expired - Fee Related JP3686220B2 (ja) 1996-08-08 1997-07-31 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US6025617A (ja)
JP (1) JP3686220B2 (ja)
KR (1) KR100190073B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5725739A (en) * 1996-07-08 1998-03-10 Micron Technology, Inc. Low angle, low energy physical vapor deposition of alloys
KR100357186B1 (ko) * 2000-11-02 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
US6376343B1 (en) * 2001-02-15 2002-04-23 Advanced Micro Devices, Inc. Reduction of metal silicide/silicon interface roughness by dopant implantation processing
KR100458086B1 (ko) * 2002-09-24 2004-11-26 주식회사 하이닉스반도체 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법
US8975672B2 (en) 2011-11-09 2015-03-10 United Microelectronics Corp. Metal oxide semiconductor transistor and manufacturing method thereof
CN103117296B (zh) * 2011-11-17 2017-10-27 联华电子股份有限公司 金属氧化物半导体晶体管与其形成方法
CN113471158B (zh) * 2021-06-30 2022-07-19 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715929B2 (ja) * 1994-08-18 1998-02-18 日本電気株式会社 半導体集積回路装置
JP3298601B2 (ja) * 1994-09-14 2002-07-02 住友電気工業株式会社 電界効果トランジスタおよびその製造方法
US5719425A (en) * 1996-01-31 1998-02-17 Micron Technology, Inc. Multiple implant lightly doped drain (MILDD) field effect transistor

Also Published As

Publication number Publication date
KR100190073B1 (ko) 1999-06-01
KR19980014188A (ko) 1998-05-15
US6117773A (en) 2000-09-12
JPH10189486A (ja) 1998-07-21
US6025617A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
US6545360B1 (en) Semiconductor device and manufacturing method thereof
JP3626058B2 (ja) 半導体装置の製造方法
US7501668B2 (en) Semiconductor memory devices having contact pads with silicide caps thereon
US6281064B1 (en) Method for providing dual work function doping and protective insulating cap
US20020068423A1 (en) Contact forming method for semiconductor device
JPS61156862A (ja) 半導体記憶装置
JPH11251457A (ja) 半導体デバイス，メモリ・セル，およびその形成方法
JP2585140B2 (ja) 半導体装置の配線接触構造
JPH06151736A (ja) 半導体集積回路装置及びその製造方法
JP3686220B2 (ja) 半導体装置及びその製造方法
KR100243906B1 (ko) 반도체장치의 제조방법
JP3384896B2 (ja) 半導体装置およびその製造方法
US5926707A (en) Methods for forming integrated circuit memory devices having deep storage electrode contact regions therein for improving refresh characteristics
JP2945964B2 (ja) 半導体素子の配線構造
JPH07201996A (ja) ドープ領域に対する接触孔の形成方法
JP3377896B2 (ja) 半導体装置の製造方法
JP3714757B2 (ja) Ｍｉｓ型半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
KR100232228B1 (ko) 반도체 소자의 제조 방법
JP2001203347A (ja) 半導体装置およびその製造方法
KR100223809B1 (ko) 반도체소자의 트랜지스터 제조방법
JP2004526326A (ja) 金属ビット線コンタクトを製造するための方法
JPH10270569A (ja) 半導体装置およびその製造方法
JP2586343B2 (ja) 半導体装置およびその製造方法
JP2807923B2 (ja) Ｍｏｓ型半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees