JP2586343B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2586343B2 JP2586343B2 JP6232285A JP23228594A JP2586343B2 JP 2586343 B2 JP2586343 B2 JP 2586343B2 JP 6232285 A JP6232285 A JP 6232285A JP 23228594 A JP23228594 A JP 23228594A JP 2586343 B2 JP2586343 B2 JP 2586343B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact hole
- ion implantation
- contact
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体基板上の拡散層と配線導体層との接触領域の構造
とその製造方法に関するものである。
半導体基板上の拡散層と配線導体層との接触領域の構造
とその製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の微細化・高密度化
は不断に進められており、それに伴い設計ルールも徐々
に縮小されてきており、現在ではクオータミクロン（qu
arterμｍ：１／４μｍ）の時代を迎えようとしてい
る。このような微細化された半導体装置では、コンタク
ト・ホールの目合わせズレによりコンタクト・ホール内
の配線導体が基板と短絡を起こすことがあるためこれを
防止するために、コンタクト・ホールを介して拡散層と
同一導電型の不純物をイオン注入することが行われてい
る（以下、コンタクト・ホールを介して不純物をイオン
注入する操作をコンタクト注入という）。
は不断に進められており、それに伴い設計ルールも徐々
に縮小されてきており、現在ではクオータミクロン（qu
arterμｍ：１／４μｍ）の時代を迎えようとしてい
る。このような微細化された半導体装置では、コンタク
ト・ホールの目合わせズレによりコンタクト・ホール内
の配線導体が基板と短絡を起こすことがあるためこれを
防止するために、コンタクト・ホールを介して拡散層と
同一導電型の不純物をイオン注入することが行われてい
る（以下、コンタクト・ホールを介して不純物をイオン
注入する操作をコンタクト注入という）。
【０００３】図４（ａ）〜（ｄ）は、半導体基板上の拡
散層に対する配線導体のコンタクト部の従来の形成方法
を示す工程順断面図である。以下、図４を参照して従来
のコンタクト部の構造およびその形成方法について説明
する。まず、図４（ａ）に示すように、ｐ型シリコン基
板１１上に素子分離用のフィールド酸化膜１２を形成す
る。次に、フィールド酸化膜１２によって囲まれた活性
領域内にゲート電極１３、ｎ+ 型拡散層１４を形成して
ｎ型ＭＯＳＦＥＴを形成する。その後、例えばホウ素・
リン珪酸ガラス（以下、ＢＰＳＧ）膜で層間絶縁膜１５
を形成する。
散層に対する配線導体のコンタクト部の従来の形成方法
を示す工程順断面図である。以下、図４を参照して従来
のコンタクト部の構造およびその形成方法について説明
する。まず、図４（ａ）に示すように、ｐ型シリコン基
板１１上に素子分離用のフィールド酸化膜１２を形成す
る。次に、フィールド酸化膜１２によって囲まれた活性
領域内にゲート電極１３、ｎ+ 型拡散層１４を形成して
ｎ型ＭＯＳＦＥＴを形成する。その後、例えばホウ素・
リン珪酸ガラス（以下、ＢＰＳＧ）膜で層間絶縁膜１５
を形成する。
【０００４】続いて、図４（ｂ）に示すように、フォト
リソグラフィ技術によりコンタクト部に開口を有するフ
ォトレジスト膜１６を形成し、これをマスクに層間絶縁
膜１５をエッチングしてコンタクト・ホール１７を形成
する。ここで、設計上コンタクト部分とフィールド酸化
膜１２が非常に接近している場合、図４（ｂ）に示すよ
うに、リソグラフィ技術が完全でないため、位置ズレを
起こし、ｎ+ 型拡散層１４が形成されていない領域にコ
ンタクト・ホールが形成されることがある。
リソグラフィ技術によりコンタクト部に開口を有するフ
ォトレジスト膜１６を形成し、これをマスクに層間絶縁
膜１５をエッチングしてコンタクト・ホール１７を形成
する。ここで、設計上コンタクト部分とフィールド酸化
膜１２が非常に接近している場合、図４（ｂ）に示すよ
うに、リソグラフィ技術が完全でないため、位置ズレを
起こし、ｎ+ 型拡散層１４が形成されていない領域にコ
ンタクト・ホールが形成されることがある。
【０００５】そのような場合、ｐ型シリコン基板１１と
後に形成される金属配線２０が短絡してしまい半導体装
置が正常に動作しなくなる。そこで、図４（ｃ）に示す
ように、コンタクト領域に例えばリン（Ｐ）を注入し
て、コンタクト・ホール直下にコンタクト注入リン拡散
層１８を形成することによりｐ型シリコン基板１１と後
工程で形成される金属配線２０が短絡することを防ぐ。
特に、ＤＲＡＭ、ＳＲＡＭ等のメモリでは、一般的にコ
ンタクト・ホール１７とフィールド酸化膜１２とのマー
ジンが小さいため、コンタクト注入は必須の技術であ
る。最後に、図４（ｄ）に示すように、アルミニウムの
堆積とそのパターニングにより、コンタクト・ホールを
介して拡散層１４に接続された金属配線２０を形成し
て、本従来例の半導体装置の製造が完了する。
後に形成される金属配線２０が短絡してしまい半導体装
置が正常に動作しなくなる。そこで、図４（ｃ）に示す
ように、コンタクト領域に例えばリン（Ｐ）を注入し
て、コンタクト・ホール直下にコンタクト注入リン拡散
層１８を形成することによりｐ型シリコン基板１１と後
工程で形成される金属配線２０が短絡することを防ぐ。
特に、ＤＲＡＭ、ＳＲＡＭ等のメモリでは、一般的にコ
ンタクト・ホール１７とフィールド酸化膜１２とのマー
ジンが小さいため、コンタクト注入は必須の技術であ
る。最後に、図４（ｄ）に示すように、アルミニウムの
堆積とそのパターニングにより、コンタクト・ホールを
介して拡散層１４に接続された金属配線２０を形成し
て、本従来例の半導体装置の製造が完了する。
【０００６】
【発明が解決しようとする課題】高抵抗負荷型ＳＲＡＭ
とゲートアレイが混載されているような半導体装置につ
いて考えると、高抵抗負荷型ＳＲＡＭ部分では、設計上
コンタクト部分とフィールド酸化膜が非常に接近してい
るためにコンタクト注入を行わなければならないが、ゲ
ートアレイ部分ではコンタクト注入を行う必要はない。
しかし、一般的にはフォトリソグラフィ回数を減らすた
めに、高抵抗負荷型ＳＲＡＭ部分、ゲートアレイ部分に
かかわらずウェハ全面にコンタクト領域へのリン注入を
行う。
とゲートアレイが混載されているような半導体装置につ
いて考えると、高抵抗負荷型ＳＲＡＭ部分では、設計上
コンタクト部分とフィールド酸化膜が非常に接近してい
るためにコンタクト注入を行わなければならないが、ゲ
ートアレイ部分ではコンタクト注入を行う必要はない。
しかし、一般的にはフォトリソグラフィ回数を減らすた
めに、高抵抗負荷型ＳＲＡＭ部分、ゲートアレイ部分に
かかわらずウェハ全面にコンタクト領域へのリン注入を
行う。
【０００７】ところで、上で説明した従来技術では、図
５（ａ）に示すような配線ピッチが２μｍ程度の設計基
準の半導体装置ならば、コンタクト注入はゲートアレイ
部分のトランジスタのチャネル領域に悪影響を与えな
い。例えばフォトリソグラフィ技術の位置合わせ精度が
０．２μｍであるものとし、ゲート電極１３の位置合わ
せとコンタクト・ホール１７の位置合わせはフィールド
酸化膜１２のパターンに合わせるものと仮定する。
５（ａ）に示すような配線ピッチが２μｍ程度の設計基
準の半導体装置ならば、コンタクト注入はゲートアレイ
部分のトランジスタのチャネル領域に悪影響を与えな
い。例えばフォトリソグラフィ技術の位置合わせ精度が
０．２μｍであるものとし、ゲート電極１３の位置合わ
せとコンタクト・ホール１７の位置合わせはフィールド
酸化膜１２のパターンに合わせるものと仮定する。
【０００８】その場合、ゲート電極１３とコンタクト・
ホール１７の位置ズレは最大０．４μｍになる。したが
って、図５（ｂ）に示すように、ゲート電極１３とコン
タクト・ホール１７が最大０．４μｍの位置ズレを起こ
したとしても、ゲート電極１３とコンタクト・ホール１
７の間隔は最小でも０．１μｍ確保できるため、コンタ
クト注入を行って不純物が水平方向に拡散したとしても
トランジスタのチャネル領域に拡散することはない。
ホール１７の位置ズレは最大０．４μｍになる。したが
って、図５（ｂ）に示すように、ゲート電極１３とコン
タクト・ホール１７が最大０．４μｍの位置ズレを起こ
したとしても、ゲート電極１３とコンタクト・ホール１
７の間隔は最小でも０．１μｍ確保できるため、コンタ
クト注入を行って不純物が水平方向に拡散したとしても
トランジスタのチャネル領域に拡散することはない。
【０００９】例えば、リンを、エネルギー：５０ｋｅ
Ｖ、ドーズ量：５×１０15cm-2の条件で注入した後、８
５０℃、１０分の熱処理を施しても水平方向には０．０
５μｍ以上０．１μｍ未満しか拡散しない。したがっ
て、リン拡散層１８がトランジスタのチャネル領域に侵
入してしきい値電圧を変動させたり、パンチスルーを起
こしたりするようなことはない。
Ｖ、ドーズ量：５×１０15cm-2の条件で注入した後、８
５０℃、１０分の熱処理を施しても水平方向には０．０
５μｍ以上０．１μｍ未満しか拡散しない。したがっ
て、リン拡散層１８がトランジスタのチャネル領域に侵
入してしきい値電圧を変動させたり、パンチスルーを起
こしたりするようなことはない。
【００１０】次に、半導体装置の微細化が進み、図６
（ａ）に示すように、配線ピッチが１．０μｍになった
場合を考える。この場合、フォトリソグラフィ技術の位
置合わせ精度は０．１μｍに向上したものとする。また
ゲート電極１３の位置合わせとコンタクト・ホール１７
の位置はフィールド酸化膜１２のパターンに合わせるも
のと仮定する。その場合、ゲート電極１３とコンタクト
・ホール１７の位置ズレは最大０．２μｍになる。
（ａ）に示すように、配線ピッチが１．０μｍになった
場合を考える。この場合、フォトリソグラフィ技術の位
置合わせ精度は０．１μｍに向上したものとする。また
ゲート電極１３の位置合わせとコンタクト・ホール１７
の位置はフィールド酸化膜１２のパターンに合わせるも
のと仮定する。その場合、ゲート電極１３とコンタクト
・ホール１７の位置ズレは最大０．２μｍになる。
【００１１】したがって、図６（ｂ）に示すように、ゲ
ート電極１３とコンタクト・ホール１７が最大０．２μ
ｍ位置ズレを起こし、ゲート電極１３とコンタクト・ホ
ール１７の間隔は０．０５μｍしか確保できないことに
なる。その場合、リンを、エネルギー：５０ｋｅＶ、ド
ーズ量：５×１０15ｃｍ-2の条件で注入した後、８５０
℃、１０分の熱処理を行うと、リン拡散層１８は水平方
向に０．０５μｍ以上広がりトランジスタのドレイン端
を越えてトランジスタ特性に影響を与えることになる。
特に問題になるのはトランジスタがパンチスルーを起こ
しやすくなることである。
ート電極１３とコンタクト・ホール１７が最大０．２μ
ｍ位置ズレを起こし、ゲート電極１３とコンタクト・ホ
ール１７の間隔は０．０５μｍしか確保できないことに
なる。その場合、リンを、エネルギー：５０ｋｅＶ、ド
ーズ量：５×１０15ｃｍ-2の条件で注入した後、８５０
℃、１０分の熱処理を行うと、リン拡散層１８は水平方
向に０．０５μｍ以上広がりトランジスタのドレイン端
を越えてトランジスタ特性に影響を与えることになる。
特に問題になるのはトランジスタがパンチスルーを起こ
しやすくなることである。
【００１２】本発明はこの点に鑑みてなされたものであ
って、その目的は、コンタクト注入によって形成された
拡散層が、コンタクトの対象である拡散層の範囲を越え
ることがあっても素子特性に影響を与えることのないよ
うにすることである。
って、その目的は、コンタクト注入によって形成された
拡散層が、コンタクトの対象である拡散層の範囲を越え
ることがあっても素子特性に影響を与えることのないよ
うにすることである。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、第１導電型半導体基板（１１）の
表面領域内に第２導電型の第１の拡散層（１４）が形成
され、半導体基板上には層間絶縁膜（１５）が設けら
れ、該層間絶縁膜には前記第１の拡散層の表面を露出さ
せるコンタクト・ホール（１７）が設けられ、該コンタ
クト・ホール内に形成された配線導体（２０）によって
前記第１の拡散層が上層に引き出されている半導体装置
において、前記コンタクト・ホールの直下には第２導電
型の第２の拡散層（１８）が設けられ、かつ、該第２の
拡散層の外側には該第２の拡散層を包み込むように第１
導電型の第３の拡散層（１９）が形成されている半導体
装置、が提供される。
め、本発明によれば、第１導電型半導体基板（１１）の
表面領域内に第２導電型の第１の拡散層（１４）が形成
され、半導体基板上には層間絶縁膜（１５）が設けら
れ、該層間絶縁膜には前記第１の拡散層の表面を露出さ
せるコンタクト・ホール（１７）が設けられ、該コンタ
クト・ホール内に形成された配線導体（２０）によって
前記第１の拡散層が上層に引き出されている半導体装置
において、前記コンタクト・ホールの直下には第２導電
型の第２の拡散層（１８）が設けられ、かつ、該第２の
拡散層の外側には該第２の拡散層を包み込むように第１
導電型の第３の拡散層（１９）が形成されている半導体
装置、が提供される。
【００１４】また、本発明によれば、（１）表面領域内
に第２導電型の第１の拡散層の形成された第１導電型の
半導体基板上に層間絶縁膜を形成し、該層間絶縁膜を選
択的にエッチングして前記第１の拡散層の表面を露出さ
せるコンタクト・ホールを形成する工程〔図１（ａ）、
（ｂ）〕と、（２）前記コンタクト・ホールを介して第
２導電型の不純物を導入してコンタクト・ホール直下に
第２導電型の第２の拡散層を形成する工程〔図１
（ｃ）〕と、（３）前記第（２）の工程の後または前記
第（２）の工程に先立って、前記コンタクト・ホールを
介して第１導電型の不純物を導入して前記第２の拡散層
を完全に包囲する形状の第１導電型の第３の拡散層を形
成する工程〔図１（ｄ）〕と、（４）前記コンタクト・
ホールを介して前記第２の拡散層と接触する導電体層を
形成する工程〔図１（ｅ）〕と、を含む半導体装置の製
造方法、が提供される。
に第２導電型の第１の拡散層の形成された第１導電型の
半導体基板上に層間絶縁膜を形成し、該層間絶縁膜を選
択的にエッチングして前記第１の拡散層の表面を露出さ
せるコンタクト・ホールを形成する工程〔図１（ａ）、
（ｂ）〕と、（２）前記コンタクト・ホールを介して第
２導電型の不純物を導入してコンタクト・ホール直下に
第２導電型の第２の拡散層を形成する工程〔図１
（ｃ）〕と、（３）前記第（２）の工程の後または前記
第（２）の工程に先立って、前記コンタクト・ホールを
介して第１導電型の不純物を導入して前記第２の拡散層
を完全に包囲する形状の第１導電型の第３の拡散層を形
成する工程〔図１（ｄ）〕と、（４）前記コンタクト・
ホールを介して前記第２の拡散層と接触する導電体層を
形成する工程〔図１（ｅ）〕と、を含む半導体装置の製
造方法、が提供される。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｄ）は、本発明の一実施例
の製造工程を工程順に示す断面図である。まず、ｐ型シ
リコン基板１１上に素子分離用のフィールド酸化膜１２
を形成し、このフィールド酸化膜１２により区画された
活性領域内に、ゲート電極１３およびｎ+ 型拡散層１４
を形成してｎ型ＭＯＳＦＥＴを形成する。その後、例え
ば、ＢＰＳＧ膜で層間絶縁膜１５を形成する。
て説明する。図１（ａ）〜（ｄ）は、本発明の一実施例
の製造工程を工程順に示す断面図である。まず、ｐ型シ
リコン基板１１上に素子分離用のフィールド酸化膜１２
を形成し、このフィールド酸化膜１２により区画された
活性領域内に、ゲート電極１３およびｎ+ 型拡散層１４
を形成してｎ型ＭＯＳＦＥＴを形成する。その後、例え
ば、ＢＰＳＧ膜で層間絶縁膜１５を形成する。
【００１６】次いで、フォトリソグラフィ技術によりコ
ンタクト部に開口を有するフォトレジスト膜１６を形成
し、これをマスクとして層間絶縁膜をエッチングしてｎ
+ 型拡散層１４の表面を露出させるコンタクト・ホール
１７を形成する〔図１（ａ）〕。その後、従来技術に示
した理由から、図１（ｂ）に示すように、例えばリン
を、エネルギー：５０ｋｅＶ、ドーズ量：７×１０14ｃ
ｍ-2の条件で注入してコンタクト・ホール１７直下にコ
ンタクト注入リン拡散層１８を形成する。
ンタクト部に開口を有するフォトレジスト膜１６を形成
し、これをマスクとして層間絶縁膜をエッチングしてｎ
+ 型拡散層１４の表面を露出させるコンタクト・ホール
１７を形成する〔図１（ａ）〕。その後、従来技術に示
した理由から、図１（ｂ）に示すように、例えばリン
を、エネルギー：５０ｋｅＶ、ドーズ量：７×１０14ｃ
ｍ-2の条件で注入してコンタクト・ホール１７直下にコ
ンタクト注入リン拡散層１８を形成する。
【００１７】続いて、図１（ｃ）に示すように、ホウ素
を、エネルギー：２０ｋｅＶ、ドーズ量：３×１０14ｃ
ｍ-2の条件で注入して、リン拡散層１８を覆うようにコ
ンタクト注入ホウ素拡散層１９を形成する。最後に、図
１（ｄ）に示すように、アルミニウムの被着とそのパタ
ーニングにより金属配線２０を形成して本実施例の製造
が完了する。なお、上記の工程において図１（ｃ）と図
１（ｄ）の工程の順序を入れ替えてホウ素のイオン注入
を先に行うようにしてもよい。
を、エネルギー：２０ｋｅＶ、ドーズ量：３×１０14ｃ
ｍ-2の条件で注入して、リン拡散層１８を覆うようにコ
ンタクト注入ホウ素拡散層１９を形成する。最後に、図
１（ｄ）に示すように、アルミニウムの被着とそのパタ
ーニングにより金属配線２０を形成して本実施例の製造
が完了する。なお、上記の工程において図１（ｃ）と図
１（ｄ）の工程の順序を入れ替えてホウ素のイオン注入
を先に行うようにしてもよい。
【００１８】ここで、図１（ｃ）におけるコンタクト注
入のためのリンのドーズ量は５×１０14〜１×１０15cm
-2の範囲が適切である。図２は、コンタクト注入でのリ
ンのドーズ量をパラメータとしたコンタクト・ホールと
フィールド酸化膜間の距離と良品率との関係を示すグラ
フである。同図に示されるように、上記の範囲内であれ
ば、コンタクト・ホール−フィールド酸化膜間の間隔が
０．０μｍであっても１００％の良品率を確保できる。
入のためのリンのドーズ量は５×１０14〜１×１０15cm
-2の範囲が適切である。図２は、コンタクト注入でのリ
ンのドーズ量をパラメータとしたコンタクト・ホールと
フィールド酸化膜間の距離と良品率との関係を示すグラ
フである。同図に示されるように、上記の範囲内であれ
ば、コンタクト・ホール−フィールド酸化膜間の間隔が
０．０μｍであっても１００％の良品率を確保できる。
【００１９】また、ホウ素のドーズ量は基本的にトラン
ジスタに与える影響を極力小さくなるように、５×１０
14cm-2未満に設定する。ホウ素を５×１０14cm-2以上に
注入すると、フォトリソグラフィ技術でゲートとコンタ
クトの位置ズレが最大（０．２μｍ）になったときに、
（１）トランジスタの閾値電圧のばらつきが０．１Ｖ以
上になる、（２）トランジスタのチャネル長が０．５μ
ｍ以下になるとトランジスタの閾値電圧の逆短チャネル
効果が著しくなる、という問題が起こる。
ジスタに与える影響を極力小さくなるように、５×１０
14cm-2未満に設定する。ホウ素を５×１０14cm-2以上に
注入すると、フォトリソグラフィ技術でゲートとコンタ
クトの位置ズレが最大（０．２μｍ）になったときに、
（１）トランジスタの閾値電圧のばらつきが０．１Ｖ以
上になる、（２）トランジスタのチャネル長が０．５μ
ｍ以下になるとトランジスタの閾値電圧の逆短チャネル
効果が著しくなる、という問題が起こる。
【００２０】図３は、ホウ素のドーズ量と位置ズレ量と
をパラメータとした、ゲート長と閾値電圧との関係を示
すグラフである。同図では、●印はゲート電極−コンタ
クト・ホール間の位置ズレが０．０μｍの場合を、○印
はゲート電極とコンタクト・ホール間の位置ズレが０．
２μｍでかつコンタクト注入のホウ素のドーズ量が５×
１０13cm-2の場合を、■印はゲート電極とコンタクト・
ホール間の位置ズレが０．２μｍでかつコンタクト注入
のホウ素のドーズ量が１×１０13cm-2の場合を、□印は
ゲート電極とコンタクト・ホール間の位置ズレが０．２
μｍでかつコンタクト注入を行わない場合を表してい
る。
をパラメータとした、ゲート長と閾値電圧との関係を示
すグラフである。同図では、●印はゲート電極−コンタ
クト・ホール間の位置ズレが０．０μｍの場合を、○印
はゲート電極とコンタクト・ホール間の位置ズレが０．
２μｍでかつコンタクト注入のホウ素のドーズ量が５×
１０13cm-2の場合を、■印はゲート電極とコンタクト・
ホール間の位置ズレが０．２μｍでかつコンタクト注入
のホウ素のドーズ量が１×１０13cm-2の場合を、□印は
ゲート電極とコンタクト・ホール間の位置ズレが０．２
μｍでかつコンタクト注入を行わない場合を表してい
る。
【００２１】ホウ素のコンタクト注入を行わない、位置
ズレが０．０μｍ（●印）の場合と０．２μｍ（□印）
の場合を比較すると、０．２μｍの方が、短チャネル効
果が強く現れており、リンのコンタクト注入の横方向の
拡散が悪影響を及ぼしていることがわかる。また、位置
ズレが０．２μｍの場合、ホウ素をドーズ量１×１０13
cm-2でコンタクト注入しても短チャネル効果の回復は殆
ど見られないのに対して、５×１０13cm-2の場合、位置
ズレが０．０μｍの状態にまでは完全に回復しないが、
かなりの回復効果が見られる。すなわち、ゲート電極と
コンタクト・ホール間の位置ズレが最大（０．２μｍ）
になっても短チャネル効果抑制の効果を得るためには、
ホウ素のドーズ量は５×１０13cm-2以上とすることが望
まれる。
ズレが０．０μｍ（●印）の場合と０．２μｍ（□印）
の場合を比較すると、０．２μｍの方が、短チャネル効
果が強く現れており、リンのコンタクト注入の横方向の
拡散が悪影響を及ぼしていることがわかる。また、位置
ズレが０．２μｍの場合、ホウ素をドーズ量１×１０13
cm-2でコンタクト注入しても短チャネル効果の回復は殆
ど見られないのに対して、５×１０13cm-2の場合、位置
ズレが０．０μｍの状態にまでは完全に回復しないが、
かなりの回復効果が見られる。すなわち、ゲート電極と
コンタクト・ホール間の位置ズレが最大（０．２μｍ）
になっても短チャネル効果抑制の効果を得るためには、
ホウ素のドーズ量は５×１０13cm-2以上とすることが望
まれる。
【００２２】また、イオン注入エネルギー（Ｅ）に対す
る飛程（Ｒp ）は、 リン：log10 Ｒp ＝0.95・log10 ＥP −2.81（0.03μｍ
≦Rp≦0.2 μｍ） ホウ素：log10 Ｒp ＝0.94・log10 ＥB −2.37（0.03μ
ｍ≦Rp≦0.2 μｍ） ＥP ：リンの注入エネルギー ＥB ：ホウ素の注入エ
ネルギー と近似できるので、リンをホウ素で覆う構造にするため
には２．９５・ＥB ＞ＥP の関係を満たす必要がある。
例えばリンを５０ｋｅＶで注入した場合は、ホウ素は１
７ｋｅＶ以上で注入しなければならない。したがって、
本実施例ではリンを５０ｋｅＶで注入したのに対してホ
ウ素は２０ｋｅＶで注入している。
る飛程（Ｒp ）は、 リン：log10 Ｒp ＝0.95・log10 ＥP −2.81（0.03μｍ
≦Rp≦0.2 μｍ） ホウ素：log10 Ｒp ＝0.94・log10 ＥB −2.37（0.03μ
ｍ≦Rp≦0.2 μｍ） ＥP ：リンの注入エネルギー ＥB ：ホウ素の注入エ
ネルギー と近似できるので、リンをホウ素で覆う構造にするため
には２．９５・ＥB ＞ＥP の関係を満たす必要がある。
例えばリンを５０ｋｅＶで注入した場合は、ホウ素は１
７ｋｅＶ以上で注入しなければならない。したがって、
本実施例ではリンを５０ｋｅＶで注入したのに対してホ
ウ素は２０ｋｅＶで注入している。
【００２３】本発明は、ｐ型ＭＯＳＦＥＴを形成する場
合のようにｐ+ 型拡散層上にコンタクト・ホールを形成
する場合にも同様に適用が可能である。この場合、ｐ+
型拡散層上に形成されたコンタクト・ホールを介してホ
ウ素（Ｂ）を注入し、そのホウ素の拡散層を包むように
例えばリンを注入する（注入の順序は何れが先であって
もよい）。ホウ素のドーズ量は５×１０14〜１×１０15
cm-2の範囲に、リンのドーズ量は５×１０13〜５×１０
14cm-2の範囲に設定し、またエネルギーは２．９５・Ｅ
B ＜ＥP の関係を満たすようにする。例えばホウ素を２
０ｋｅＶで注入した場合は、リンは６０ｋｅＶ以上で注
入する必要がある。以上の理由は前述した実施例の場合
と基本的には同じである。
合のようにｐ+ 型拡散層上にコンタクト・ホールを形成
する場合にも同様に適用が可能である。この場合、ｐ+
型拡散層上に形成されたコンタクト・ホールを介してホ
ウ素（Ｂ）を注入し、そのホウ素の拡散層を包むように
例えばリンを注入する（注入の順序は何れが先であって
もよい）。ホウ素のドーズ量は５×１０14〜１×１０15
cm-2の範囲に、リンのドーズ量は５×１０13〜５×１０
14cm-2の範囲に設定し、またエネルギーは２．９５・Ｅ
B ＜ＥP の関係を満たすようにする。例えばホウ素を２
０ｋｅＶで注入した場合は、リンは６０ｋｅＶ以上で注
入する必要がある。以上の理由は前述した実施例の場合
と基本的には同じである。
【００２４】また、本発明はＭＯＳ型半導体装置に有利
に適用されるが、それに限定されるものではなく、短絡
防止を目的として行われるコンタクト注入が隣接の半導
体活性領域に侵入することによって素子特性に悪影響を
及ぼす場合には、素子の種類に関わりなく適用が可能な
ものである。また、注入されるｎ型不純物としてはリン
に代えヒ素（Ａｓ）を用いることができ、また、ホウ素
のイオン注入に代え二フッ化ホウ素（ＢＦ2 ）をイオン
注入することができる。
に適用されるが、それに限定されるものではなく、短絡
防止を目的として行われるコンタクト注入が隣接の半導
体活性領域に侵入することによって素子特性に悪影響を
及ぼす場合には、素子の種類に関わりなく適用が可能な
ものである。また、注入されるｎ型不純物としてはリン
に代えヒ素（Ａｓ）を用いることができ、また、ホウ素
のイオン注入に代え二フッ化ホウ素（ＢＦ2 ）をイオン
注入することができる。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
本来のコンタクト注入と逆導電型の不純物が本来のコン
タクト注入の不純物を覆う構造になるので、本来のコン
タクト注入の不純物がトランジスタの活性領域に侵入し
てもその影響を極力小さくすることができる。その結果
として、１．０μｍ以下の金属配線ピッチを有する半導
体装置においても、基板と配線の短絡防止というコンタ
クト注入の本来の目的を満たし、かつコンタクト注入に
よる不純物がトランジスタの活性領域に侵入することに
より発生するパンチスルー等の不都合を防ぐことができ
る。
本来のコンタクト注入と逆導電型の不純物が本来のコン
タクト注入の不純物を覆う構造になるので、本来のコン
タクト注入の不純物がトランジスタの活性領域に侵入し
てもその影響を極力小さくすることができる。その結果
として、１．０μｍ以下の金属配線ピッチを有する半導
体装置においても、基板と配線の短絡防止というコンタ
クト注入の本来の目的を満たし、かつコンタクト注入に
よる不純物がトランジスタの活性領域に侵入することに
より発生するパンチスルー等の不都合を防ぐことができ
る。
【図１】本発明の一実施例を説明するための工程順断面
図。
図。
【図２】本発明の効果を説明するための、コンタクト・
ホール−フィールド酸化膜間の間隔と良品率との関係を
示すグラフ。
ホール−フィールド酸化膜間の間隔と良品率との関係を
示すグラフ。
【図３】本発明の効果を説明するための、ゲート長と閾
値電圧との関係を示すグラフ。
値電圧との関係を示すグラフ。
【図４】従来技術を説明するための工程順断面図。
【図５】従来技術の問題点を説明するための平面図。
【図６】従来技術の問題点を説明するための平面図。
１１ ｐ型シリコン基板 １２ フィールド酸化膜 １３ ゲート電極 １４ ｎ+ 型拡散層 １５ 層間絶縁膜 １６ フォトレジスト膜 １７ コンタクト・ホール １８ コンタクト注入リン拡散層 １９ コンタクト注入ホウ素拡散層 ２０ 金属配線
Claims (6)
- 【請求項１】 第１導電型半導体基板の表面領域内に第
２導電型の第１の拡散層が形成され、半導体基板上には
層間絶縁膜が設けられ、該層間絶縁膜には前記第１の拡
散層の表面を露出させるコンタクト・ホールが設けら
れ、該コンタクト・ホール内に形成された配線導体によ
って前記第１の拡散層が上層に引き出されている半導体
装置において、前記コンタクト・ホールの直下には第２
導電型の第２の拡散層が設けられ、かつ、該第２の拡散
層の外側には該第２の拡散層を包み込むように第１導電
型の第３の拡散層が形成されていることを特徴とする半
導体装置。 - 【請求項２】 前記第２導電型の第１の拡散層がＭＯＳ
型トランジスタのソース・ドレイン領域であることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 （１）表面領域内に第２導電型の第１の
拡散層の形成された第１導電型の半導体基板上に層間絶
縁膜を形成し、該層間絶縁膜を選択的にエッチングして
前記第１の拡散層の表面を露出させるコンタクト・ホー
ルを形成する工程と、 （２）前記コンタクト・ホールを介して第２導電型の不
純物を導入してコンタクト・ホール直下に第２導電型の
第２の拡散層を形成する工程と、 （３）前記第（２）の工程の後または前記第（２）の工
程に先立って、前記コンタクト・ホールを介して第１導
電型の不純物を導入して前記第２の拡散層を完全に包囲
する形状の第１導電型の第３の拡散層を形成する工程
と、 （４）前記コンタクト・ホールを介して前記第２の拡散
層と接触する配線導体層を形成する工程と、を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項４】 前記第（２）の工程における不純物導入
を、ドーズ量を５×１０14〜１×１０15cm-2の範囲に設
定したイオン注入により行い、かつ前記第（３）の工程
における不純物導入を、ドーズ量を５×１０13〜５×１
０14cm-2の範囲に設定したイオン注入により行うことを
特徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】 前記第（２）の工程における不純物導入
がリン（Ｐ）のイオン注入により、また、前記第（３）
の工程における不純物導入がホウ素（Ｂ）のイオン注入
により行われ、かつ、リンのイオン注入エネルギーＥP
とホウ素のイオン注入エネルギーＥB の関係が２．９５
・ＥB ＞ＥP を満たしていることを特徴とする請求項３
記載の半導体装置の製造方法。 - 【請求項６】 前記第（２）の工程における不純物導入
がホウ素のイオン注入により、また、前記第（３）の工
程における不純物導入がリンのイオン注入により行わ
れ、かつ、リンのイオン注入エネルギーＥP とホウ素の
イオン注入エネルギーＥB の関係が２．９５・ＥB ＜Ｅ
P を満たしていることを特徴とする請求項３記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232285A JP2586343B2 (ja) | 1994-09-01 | 1994-09-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232285A JP2586343B2 (ja) | 1994-09-01 | 1994-09-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878680A JPH0878680A (ja) | 1996-03-22 |
| JP2586343B2 true JP2586343B2 (ja) | 1997-02-26 |
Family
ID=16936832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6232285A Expired - Fee Related JP2586343B2 (ja) | 1994-09-01 | 1994-09-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586343B2 (ja) |
-
1994
- 1994-09-01 JP JP6232285A patent/JP2586343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878680A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| US5472897A (en) | Method for fabricating MOS device with reduced anti-punchthrough region | |
| JP2551127B2 (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| US5283455A (en) | Thin film field effect element having an LDD structure | |
| EP0186889B1 (en) | A semiconductor memory array having a plurality of associated drive transistors | |
| JP2550235B2 (ja) | Ｇｏｌｄ構造を有する半導体素子の製造方法 | |
| KR100213201B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| JPH1050705A (ja) | 半導体装置の製造方法 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| US6323077B1 (en) | Inverse source/drain process using disposable sidewall spacer | |
| KR100668748B1 (ko) | 게이트-관통 이온주입을 이용한 반도체소자의 제조방법 | |
| JP2645088B2 (ja) | 半導体装置の製造方法 | |
| KR20010074630A (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
| JP2586343B2 (ja) | 半導体装置およびその製造方法 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| JP2990118B2 (ja) | 高性能ｍｏｓ型電界効果トランジスタ | |
| KR0151081B1 (ko) | 반도체 장치의 제조방법 | |
| KR100648240B1 (ko) | 반도체 소자의 자기정렬 콘택 형성방법 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR100226766B1 (ko) | 반도체 장치의 제조방법 | |
| KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
| KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
| KR100265337B1 (ko) | 하이 로드 레지스터형 에스램셀 제조 방법 | |
| EP0767491A2 (en) | Method of forming a contact | |
| JPS6049672A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |