KR100668748B1 - 게이트-관통 이온주입을 이용한 반도체소자의 제조방법 - Google Patents

게이트-관통 이온주입을 이용한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR100668748B1
KR100668748B1 KR1020050057365A KR20050057365A KR100668748B1 KR 100668748 B1 KR100668748 B1 KR 100668748B1 KR 1020050057365 A KR1020050057365 A KR 1020050057365A KR 20050057365 A KR20050057365 A KR 20050057365A KR 100668748 B1 KR100668748 B1 KR 100668748B1
Authority
KR
South Korea
Prior art keywords
ion implantation
gate
region
gate stack
threshold voltage
Prior art date
Application number
KR1020050057365A
Other languages
English (en)
Other versions
KR20070001732A (ko
Inventor
진승우
이민용
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057365A priority Critical patent/KR100668748B1/ko
Priority to US11/272,542 priority patent/US7351627B2/en
Publication of KR20070001732A publication Critical patent/KR20070001732A/ko
Application granted granted Critical
Publication of KR100668748B1 publication Critical patent/KR100668748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 게이트-관통(gate-through) 이온주입을 이용한 반도체소자의 제조방법은, 반도체기판 위에 게이트스택을 형성하는 단계와, 게이트스택이 형성된 반도체기판 전면에 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계를 포함한다. 이와 같은 본 발명에 따르면, 열공정이 수반되는 게이트스택을 형성한 후에 이온주입을 수행하므로, 게이트스택 형성시의 열처리에 의해 이온주입된 도펀트들의 농도가 변화되는 문제가 발생하지 않는다.
숏채널효과, 할로 이온주입, 게이트-관통(gate-through) 이온주입

Description

게이트-관통 이온주입을 이용한 반도체소자의 제조방법{Method of manufacturing a semiconductor device using gate-through ion implantation}
도 1은 종래의 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트이다.
도 2 및 도 3은 도 1의 반도체소자의 제조방법의 일부 단계를 설명하기 위하여 나타내 보인 단면도들이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트 및 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트이다.
도 7 및 도 8은 도 6의 반도체소자의 제조방법의 일부 단계를 설명하기 위하여 나타내 보인 단면도들이다.
도 9는 본 발명의 또 다른 실시예에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 게이트-관통 이온주입을 이용한 반도체소자의 제조방법에 관한 것이다.
도 1은 종래의 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트이다. 그리고 도 2 및 도 3은 도 1의 반도체소자의 제조방법의 일부 단계를 설명하기 위하여 나타내 보인 단면도들이다.
도 2 및 도 3과 함께 도 1을 참조하면, 먼저 반도체기판(200)의 활성영역(220)을 한정하는 소자분리막(210)을 형성한다(단계 110). 다음에, 도 2에서 화살표로 나타낸 바와 같이, 셀개방마스크를 이용하여 웰영역 및 채널영역에 대한 이온주입을 수행한다(단계 120). 다음에 N모스개방마스크를 이용하여 웰영역 및 채널영역에 대한 이온주입을 수행한다(단계 130). 다음에 P모스개방마스크를 이용하여 웰영역 및 채널영역에 대한 이온주입을 수행한다(단계 140).
다음에, 채널영역(230) 위에 게이트절연막패턴(241) 및 게이트도전막패턴(242)이 순차적으로 적층되는 게이트스택(240)을 형성한다. 이어서 게이트스택(240)의 측면에 게이트스페이서(250)를 형성한다(단계 150). 다음에, 도 3에서 화살표로 나타낸 바와 같이, 셀개방마스크를 이용한 정션이온주입을 수행한다(단계 160). 그러면 셀영역 내에는 소스/드레인영역(260)이 만들어진다. 다음에는 N모스개방마스크를 이용하여 주변회로영역의 N모스영역에 대한 정션이온주입을 수행한다(단계 170). 이어서 P모스개방마스크를 이용하여 주변회로영역의 P모스영역에 대한 정션이온주입을 수행한다(단계 180).
그런데 최근 반도체소자의 집적도가 증가함에 따라, 반도체소자를 구성하는 모스트랜지스터의 채널길이도 급격하게 짧아지고 있다. 이와 같이 모스트랜지스터의 채널길이 짧아짐에 따라 숏채널효과(short channel effect)가 소자의 특성을 저하시키는 주요 원인으로 작용하고 있다. 특히 숏채널효과에 의해 오프상태에서의 누설전류특성이 열악해지는 문제가 발생하며, 이를 해결하기 위하여 채널의 도펀트(dopant) 농도를 증가시키는 방법을 사용하는 경우도 있다. 그러나 채널의 도펀트 농도를 증가시키면 핫캐리어효과(hot carrier effect)를 증대시켜 소자의 신뢰성이 떨어진다. 따라서 적절한 농도로 이온주입 하여야 하는데, 문제는 주입된 도펀트 농도가 후속의 열공정에 의해 크게 영향을 받는다는 점이다. 특히 게이트스택(240)을 형성한 후 소스/드레인영역(260)을 형성하기까지의 열공정에 의해, 주입된 도펀트가 확산하여 농도가 감소되고, 이에 따라 숏채널효과가 더욱 심하게 나타난다. 이를 보완하기 위하여, 통상적으로 정션 형성시 할로(halo) 이온주입을 수행하는 방법을 사용하고 있지만, 이 경우 마스크수의 증가 및 공정단계의 증가로 반도체소자의 제조과정을 더 복잡하게 한다는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체기판에 주입되는 도펀트가 후속의 열공정에 의해 영향을 받음으로써 야기되는 문제들의 발생을 방지할 수 있도록 하는 반도체소자의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 게이트-관통(gate-through) 이온주입을 이용한 반도체소자의 제조방법은, 반도체기판 위에 게이트스택을 형성하는 단계; 및 상기 게이트스택이 형성된 반도체기판 전면에 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트스택을 형성한 후에 상기 게이트스택 측벽에 게이트스페이서를 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 소스/드레인영역 형성을 위한 이온주입은 상기 게이트스페이서를 형성한 후에 수행할 수 있다.
상기 문턱전압용 이온주입 및 정션 이온주입은 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행할 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체소자의 제조방법은, 반도체기판 위에 게이트스택을 형성하는 단계; 상기 게이트스택이 형성된 반도체기판 전면에 셀개방마스크를 이용하여 셀영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계; 상기 게이트스택이 형성된 반도체기판 전면에 N모스개방마스크를 이용하여 주변회로영역의 N모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계; 및 상기 게이트스택이 형성된 반도체기판 전면에 P모스개방마스크를 이용하여 상기 주변회로영역의 P모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영 역 형성을 위한 정션 이온주입을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트스택을 형성한 후에 상기 게이트스택 측벽에 게이트스페이서를 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 셀영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 정션 이온주입과, N모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 정션 이온주입과, 그리고 P모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 정션 이온주입은 상기 게이트스페이서를 형성한 후에 수행할 수 있다.
상기 셀영역, N모스영역 및 P모스영역에서의 웰형성용 이온주입, 문턱전압용 이온주입 및 정션 이온주입은, 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행할 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 반도체소자의 제조방법은, 반도체기판 위에 게이트절연막 및 게이트도전막을 순차적으로 형성하는 단계; 상기 게이트절연막 및 게이트도전막이 형성된 반도체기판 전면에 웰형성용 이온주입 및 문턱전압조절용 이온주입을 수행하는 단계; 상기 게이트절연막 및 게이트도전막을 패터닝하여 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되는 게이트스택을 형성하는 단계; 및 상기 게이트스택이 형성된 반도체기판 전면에 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트 및 단면도이다. 도 5는 셀영역 및 주변회로영역을 갖는 반도체소자에서 셀영역만을 나타낸다. 그러나 주변회로영역의 N모스 및 P모스 또한 셀영역의 모스와 동일한 구조를 가지며, 단지 불순물영역의 도전형만 상이할 뿐이다. 따라서 이하의 설명에서 주변회로영역의 N모스에 관련된 공정단계와 P모스에 관련된 공정단계의 순서는 서로 바뀌어도 무관하다.
도 4 및 도 5를 참조하면, 먼저 반도체기판(500)에 활성영역을 한정하는 소자분리막(510)을 형성한다(단계 410). 상기 소자분리막(510)은 트랜치 소자분리막을 예로 들었지만, 경우에 따라서 로코스(LOCOS; LOCal Oxidation of Silicon) 소자분리막 또는 다른 어떤 형태의 소자분리막일 수도 있다. 다음에 반도체기판(500)의 채널영역(530) 위에 게이트스택(540)을 형성하고, 게이트스택(540)의 측면에 게이트스페이서(550)를 형성한다(단계 420). 상기 게이트스택(540)은 게이트절연막패턴(541) 및 게이트도전막패턴(542)이 순차적으로 적층되는 구조로 형성된다. 이를 위하여 먼저 게이트절연막 및 게이트도전막을 순차적으로 적층한다. 다음에 소정의 마스크막패턴, 예컨대 포토레지스트막패턴을 식각마스크로 한 식각으로 게이트도전막 및 게이트절연막의 노출부분을 순차적으로 제거한 후에 마스크막패턴을 제거한다.
다음에, 도면에서 화살표로 나타낸 바와 같이, 게이트스택(540) 및 게이트스페이서(550)가 형성된 반도체기판(500) 전면에 셀개방마스크를 이용한 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역(560) 형성을 위한 정션 이온주입을 연속적으로 수행한다(단계 430). 여기서 셀개방마스크는, 주변회로영역은 덮고 셀영역은 노출시키는 마스크를 의미한다. 상기 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역(560) 형성을 위한 정션 이온주입은 게이트스택(550)을 관통하여 이온주입이 이루어지는 게이트-관통(gate-through) 이온주입이다. 셀개방마스크는 포토레지스트막을 사용하여 형성한다. 경우에 따라서 상기 웰형성용 이온주입 및 문턱전압조절용 이온주입은 상기 게이트스택(540)을 형성한 후에 수행하고, 상기 정션 이온주입은 게이트스페이서(550)를 형성한 후에 수행할 수도 있다. 어느 경우이던지, 웰형성용 이온주입, 문턱전압용 이온주입 및 정션 이온주입은 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행한다.
다음에 P모스개방마스크를 이용하여 주변회로영역의 P모스영역에 대해 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 연속적으로 수행한다(단계 440). 여기서 P모스개방마스크는, 셀영역과 주변회로영역의 N모스영역은 덮고, 주변회로영역의 P모스영역만을 노출시키는 마스크를 의미한다. P모스개방마스크는 포토레지스트막을 사용하여 형성한다. 경우에 따라서 상기 웰형성용 이온주입 및 문턱전압조절용 이온주입은 상기 게이트스택(540)을 형성한 후에 수행하고, 상기 정션 이온주입은 게이트스페이서(550)를 형성한 후에 수행할 수도 있다. 이 경우에도 상기 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입은 게이트스택(550)을 관통하여 이온주입이 이루어지는 게이트-관통(gate-through) 이온주입이다. 상기 웰형성용 이온주입, 문턱전압용 이온주입 및 정션 이온주입은 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행한다.
다음에 N모스개방마스크를 이용하여 주변회로영역의 N모스영역에 대해 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 연속적으로 수행한다(단계 450). 여기서 N모스개방마스크는, 셀영역과 주변회로영역의 P모스영역은 덮고, 주변회로영역의 N모스영역만을 노출시키는 마스크를 의미한다. N모스개방마스크는 포토레지스트막을 사용하여 형성한다. 경우에 따라서 상기 웰형성용 이온주입 및 문턱전압조절용 이온주입은 상기 게이트스택(540)을 형성한 후에 수행하고, 상기 정션 이온주입은 게이트스페이서(550)를 형성한 후에 수행할 수도 있다. 이 경우에도 상기 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입은 게이트스택(550)을 관통하여 이온주입이 이루어지는 게이트-관통(gate-through) 이온주입이다. 상기 웰형성용 이온주입, 문턱전압용 이온주입 및 정션 이온주입은 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행한다.
도 6은 본 발명의 다른 실시예에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트이다. 그리고 도 7 및 도 8은 도 6의 반도체소자의 제조방법의 일부 단계를 설명하기 위하여 나타내 보인 단면도들이다.
도 7 및 도 8과 함께 도 6을 참조하면, 먼저 소자분리막(710)을 형성하여 반도체기판(700)의 활성영역(720)을 한정한다(단계 610). 다음에 반도체기판(700) 위에 게이트절연막(741') 및 게이트도전막(742')을 순차적으로 적층한다(단계 620). 다음에, 도 7에서 화살표로 나타낸 바와 같이, 게이트절연막(741') 및 게이트도전막(742')이 순차적으로 적층된 반도체기판(700) 전면에 게이트-관통 이온주입으로서 웰형성용 이온주입 및 문턱전압조절용 이온주입을 수행한다(단계 630). 다음에 게이트도전막(742') 및 게이트절연막(741')을 순차적으로 패터닝하여 게이트절연막패턴(741) 및 게이트도전막패턴(742)이 순차적으로 적층되는 게이트스택(740)을 형성한다(단계 640). 다음에, 도 8에서 화살표로 나타낸 바와 같이, 게이트-관통 이온주입으로서 소스/드레인영역(760) 형성을 위한 정션 이온주입을 수행한다(단계 650). 소스/드레인영역(760) 사이의 영역은 채널영역(730)이 된다.
도 9는 본 발명의 또 다른 실시예에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 플로챠트이다.
도 9를 참조하면, 소자분리막을 형성하여 반도체기판의 활성영역을 한정한다(단계 910). 다음에 통상의 웰형성용 이온주입 및 문턱전압조절용 이온주입을 수행한다(단계 920). 다음에 반도체기판 위에 게이트스택을 형성한다(단계 930). 그리고 게이트-관통 이온주입으로서 소스/드레인영역 형성을 위한 정션 이온주입을 수행한다(단계 940). 이때 게이트-관통 이온주입으로서의 정션 이온주입은, 0°의 틸트각도와, 50 내지 500keV 범위의 주입에너지와, 그리고 1.0×1011 내지 1.0×1015 범위의 도우즈 조건하에서 수행하여 통상의 할로 이온주입을 대체할 수 있도록 한다.
지금까지 설명한 바와 같이, 본 발명에 따른 게이트-관통 이온주입을 이용한 반도체소자의 제조방법에 의하면, 게이트스택을 먼저 형성한 후에 게이트스택이 형성된 반도체기판 전면에 웰영역 형성, 채널영역의 문턱전압조절 및 소스/드레인영역 형성을 위한 이온주입을 수행하므로, 게이트스택 형성시의 열처리에 의해 이온주입된 도펀트들의 농도가 변화되는 문제가 발생하지 않으며, 또한 개방마스크의 개수와 제조단계가 줄어들어 전체 공정효율을 증대시킬 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (9)

  1. 반도체기판 위에 게이트스택을 형성하는 단계; 및
    상기 게이트스택이 형성된 반도체기판 전면에 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제1항에 있어서,
    상기 게이트스택을 형성한 후에 상기 게이트스택 측벽에 게이트스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제2항에 있어서,
    상기 소스/드레인영역 형성을 위한 이온주입은 상기 게이트스페이서를 형성한 후에 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서,
    상기 문턱전압용 이온주입 및 정션 이온주입은 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 반도체기판 위에 게이트스택을 형성하는 단계;
    상기 게이트스택이 형성된 반도체기판 전면에 셀개방마스크를 이용하여 셀영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계;
    상기 게이트스택이 형성된 반도체기판 전면에 N모스개방마스크를 이용하여 주변회로영역의 N모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계; 및
    상기 게이트스택이 형성된 반도체기판 전면에 P모스개방마스크를 이용하여 상기 주변회로영역의 P모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제5항에 있어서,
    상기 게이트스택을 형성한 후에 상기 게이트스택 측벽에 게이트스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제6항에 있어서,
    상기 셀영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 정션 이온주입과, N모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 정션 이온주입 과, 그리고 P모스영역의 웰형성용 이온주입, 문턱전압조절용 이온주입 및 정션 이온주입은 상기 게이트스페이서를 형성한 후에 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제5항에 있어서,
    상기 셀영역, N모스영역 및 P모스영역에서의 웰형성용 이온주입, 문턱전압용 이온주입 및 정션 이온주입은, 0°내지 20°범위의 틸트각도와, 5 내지 2000keV 범위의 주입에너지와, 그리고 1.1×1011 내지 1.0×1016 범위의 도우즈 조건하에서 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 반도체기판 위에 게이트절연막 및 게이트도전막을 순차적으로 형성하는 단계;
    상기 게이트절연막 및 게이트도전막이 형성된 반도체기판 전면에 웰형성용 이온주입 및 문턱전압조절용 이온주입을 수행하는 단계;
    상기 게이트절연막 및 게이트도전막을 패터닝하여 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되는 게이트스택을 형성하는 단계; 및
    상기 게이트스택이 형성된 반도체기판 전면에 소스/드레인영역 형성을 위한 정션 이온주입을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020050057365A 2005-06-29 2005-06-29 게이트-관통 이온주입을 이용한 반도체소자의 제조방법 KR100668748B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050057365A KR100668748B1 (ko) 2005-06-29 2005-06-29 게이트-관통 이온주입을 이용한 반도체소자의 제조방법
US11/272,542 US7351627B2 (en) 2005-06-29 2005-11-10 Method of manufacturing semiconductor device using gate-through ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057365A KR100668748B1 (ko) 2005-06-29 2005-06-29 게이트-관통 이온주입을 이용한 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070001732A KR20070001732A (ko) 2007-01-04
KR100668748B1 true KR100668748B1 (ko) 2007-01-29

Family

ID=37590136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057365A KR100668748B1 (ko) 2005-06-29 2005-06-29 게이트-관통 이온주입을 이용한 반도체소자의 제조방법

Country Status (2)

Country Link
US (1) US7351627B2 (ko)
KR (1) KR100668748B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456636A (zh) * 2012-06-05 2013-12-18 上海华虹Nec电子有限公司 解决晶体管的IdVg曲线双峰现象的方法
CN107452792A (zh) * 2016-06-01 2017-12-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR101780348B1 (ko) * 2016-07-22 2017-09-22 매그나칩반도체 유한회사 Cmos 트랜지스터 형성 방법
CN108630546A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102067A (ja) * 1991-10-11 1993-04-23 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498080B1 (en) * 1993-11-05 2002-12-24 Agere Systems Guardian Corp. Transistor fabrication method
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
JPH07335883A (ja) * 1994-06-15 1995-12-22 Toshiba Corp 半導体装置の製造方法
US5960291A (en) * 1997-08-08 1999-09-28 Advanced Micro Devices, Inc. Asymmetric channel transistor and method for making same
US5925914A (en) * 1997-10-06 1999-07-20 Advanced Micro Devices Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance
KR100265225B1 (ko) * 1998-06-05 2000-09-15 김영환 반도체 소자의 제조 방법
US6187643B1 (en) 1999-06-29 2001-02-13 Varian Semiconductor Equipment Associates, Inc. Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6221703B1 (en) 1999-07-14 2001-04-24 United Microelectronics Corp. Method of ion implantation for adjusting the threshold voltage of MOS transistors
US6368947B1 (en) * 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6596594B1 (en) * 2002-02-22 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for fabricating field effect transistor (FET) device with asymmetric channel region and asymmetric source and drain regions
US7214575B2 (en) * 2004-01-06 2007-05-08 Micron Technology, Inc. Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102067A (ja) * 1991-10-11 1993-04-23 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070004159A1 (en) 2007-01-04
KR20070001732A (ko) 2007-01-04
US7351627B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
JP2000196079A (ja) Ｍｏｓ半導体の製造方法
KR100391959B1 (ko) 반도체 장치 및 제조 방법
KR100668748B1 (ko) 게이트-관통 이온주입을 이용한 반도체소자의 제조방법
JP2003332572A (ja) トランジスタ及びその形成方法
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
KR100574172B1 (ko) 반도체 소자의 제조방법
KR100505676B1 (ko) Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법
US6855590B2 (en) Method of manufacturing the semiconductor device intended to prevent a leakage current from occuring due to a gate induced drain leakage effect
KR100295914B1 (ko) 모스트랜지스터제조방법및구조
JPH05102403A (ja) 半導体装置の製造方法
KR19990086719A (ko) 반도체 소자 제조방법
JP4686920B2 (ja) 半導体装置の製造方法
KR20050045560A (ko) 리세스 게이트 트랜지스터의 채널형성용 이온주입 방법
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
KR20030013624A (ko) 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR100739945B1 (ko) 반도체 소자의 고전압 소자를 위한 접합 영역 형성 방법
KR100448591B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100546812B1 (ko) 반도체 소자 제조방법
JPH10163490A (ja) トランジスタの製造方法
KR100531537B1 (ko) 반도체소자의 제조방법
KR100505618B1 (ko) 고성능 모스 트랜지스터 및 그 제조방법
JP2004172274A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee