KR20010074630A - 샬로우 접합부 반도체 디바이스의 제조 방법 - Google Patents

샬로우 접합부 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20010074630A
KR20010074630A KR1020017000013A KR20017000013A KR20010074630A KR 20010074630 A KR20010074630 A KR 20010074630A KR 1020017000013 A KR1020017000013 A KR 1020017000013A KR 20017000013 A KR20017000013 A KR 20017000013A KR 20010074630 A KR20010074630 A KR 20010074630A
Authority
KR
South Korea
Prior art keywords
doped
substrate
zone
region
spacer
Prior art date
Application number
KR1020017000013A
Other languages
English (en)
Other versions
KR100749373B1 (ko
Inventor
시-웨이 린
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010074630A publication Critical patent/KR20010074630A/ko
Application granted granted Critical
Publication of KR100749373B1 publication Critical patent/KR100749373B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적회로 기판(22)에 대향 측벽을 갖는 트랜지스터 게이트 부재(36)를 제공한다. 제 1 스페이서(32)는 측벽의 하나로부터 연장하고, 제 2 스페이서(34)는 측벽의 다른 하나로부터 연장한다. 기판(22)의 소스/드레인 구역은 제 1 및 제 2 스페이서(32,34)로 도핑하여 결과적으로 기판(22)의 제 1 및 제 2 구역을 마스킹한다. 도핑한 후에, 제 1 및 제 2 스페이서(32,34)를 제거하고, 제 1 및 제 2 구역을 노출시킨다. 다음에 노출된 제 1 및 제 2 구역을 도핑한다. 제 2 도핑 단계 후에, 기판(22)을 가열하여 도펀트를 활성화한다. 제 3 스페이서를 제 1 구역에 형성한 다음, 제 4 스페이서를 제 2 구역에 형성한다. 실리사이드 접점이 이루어진다.

Description

샬로우 접합부 반도체 디바이스의 제조 방법{METHOD OF MAKING SHALLOW JUNCTION SEMICONDUCTOR DEVICES}
본 발명은 진보된 반도체 디바이스와 디바이스를 제조하기 위한 기법에 관한 것으로서, 특히 예외적인 것은 아니지만 디바이스를 위한 샬로우 반도체 접합부의 형성에 관한 것이다.
전자 디바이스의 속도를 증가시키기 위하여, 각종 반도체 콤포넌트의 임계 디멘션을 감소시키는 것이 바람직할 때가 있다. 이와 동시에, 많은 집적회로 디바이스의 기능성은 개개의 콤포넌트의 사이즈의 감소로 증가하여 콤포넌트 밀도와, 이에 따라 콤포넌트로부터 구성된 집적회로의 수와 복잡성이 커지게 되었다. 또한 반도체 디바이스의 임계 디멘션이 미크론 범위로 축소됨에 따라 얕고 조밀하게 분포된 접합부 프로파일을 유지하는 것이 바람직하게 되는 경우가 종종 생긴다. 통상의 프로세싱은 불행하게도 도펀트를 형성하는 접합부를 종종 여러 번 고온 열 사이클링에 노출시켜서 해당 프로파일을 깊게 하는 경향이 있다. 결론적으로 원하는 접합부 프로파일 깊이를 유지시키기 위한 우수한 기법이 요구되는 것이다. 더욱이 미크론 범위(0.2㎛ 이하)의 임계 디멘션 깊이를 갖는 반도체 디바이스에 있어서, 이에 상응하여 얕아진 접합부의 형성이 종종 바람직하게 되고, 그와 같은 프로파일의유지는 종종 적절한 디바이스 성능을 위하여 더욱 중요시되고 있다. 따라서 보다 얕은 반도체 디바이스를 신뢰성 있게 제공하기 위한 요건이 생기게 된 것이다.
발명의 개요
본 발명의 한 형태는 샬로우 반도체 접합부를 포함한 진보된 집적회로 디바이스이다. 대안으로서 또는 부가적으로서, 본 발명의 다른 형태의 진보된 집적회로 디바이스는 소스/드레인 연장부를 각각 지나 연장하고, 인접한 소스/드레인 구역에 중첩하는 한 쌍의 대향 측벽 스페이서를 포함할 수 있다.
본 발명의 다른 형태에서, 반도체 접합부를 원하지 않게 깊게 하거나 그렇지 않으면 접합부 도펀트를 바람직하지 않게 재분포시키는 열 사이클링을 감소 내지는 삭제하는 기법이 제공된다. 이 기법은 디바이스에 울트라 샬로우 접합부를 제공하는데 사용할 수 있다. "울트라 샬로우 접합부"라 함은 적어도 1019㎝-3의 도펀트 농도에 약 1000Å 이하의 최대 깊이를 갖는 접합부를 말한다. 또한 약 500Å 이하의 바람직한 깊이를 갖는 울트라 샬로우 접합부가 상기 형태에 따라서 제공될 수 있다.
또 다른 형태에서, 집적회로 디바이스는 어떤 기판 구역의 도핑을 선택적으로 차단하기 위하여 위치한 하나 또는 그 이상의 마스킹 부재로 도핑한다. 이 부재는 다음에 제거하고, 차단된 영역의 각각의 적어도 일부는 제 1 도핑 프로세스에 대해 다른 프로파일 특성으로 도핑한다. 제 2 도핑 프로세스 후에, 새로운 차단 또는 마스킹 부재를 형성하여 제 2 넌제로(nonzero) 레벨로 도핑된 구역의 적어도 일부를 피복한다. 이러한 새로운 마스킹 부재는 제거되지 않은 마스킹 부재와 다른 사이즈로 될 수 있다. 이와 같은 형태의 변형으로서, 새로운 마스킹 부재는 실리사이드 형태와 같이 후속 프로세싱을 용이하게 하기 위하여 사이징되고 형상화되는 트랜지스터 게이트 스페이서로서 구성된다.
본 발명의 다른 형태에 있어서의 방법은 제 1 쌍의 도핑 기판 구역에 제 1 도핑 구역 사이의 기판으로부터 연장하는 제 1 쌍의 대응 스페이서와 트랜지스터 게이트를 제공하기 위하여 집적회로 기판을 도핑하는 것을 포함한다. 다음에 제 1 스페이서는 제거한다.
스페이서의 제거 후에, 기판을 도핑하여 제 2 쌍의 도핑 기판 구역에 제 1 도핑 구역과 다른 프로파일을 제공한다. 이와 같은 제 2 도핑 구역은 제 1 도핑 구역의 대응 구역과 게이트 부재 사이의 기판을 따라 각각 위치한다. 기판을 가열하여 제 1 및 제 2 도핑 구역의 도펀트를 활성화시킨다. 제 2 도핑 구역을 형성한 후에, 제 2 쌍의 스페이서를 게이트 부재 주위에 형성한다. 제 2 쌍의 스페이서를 형성한 후에, 제 1 도핑 구역의 적어도 하나 또는 게이트 부재에 실리사이드 접점을 제공한다.
본 발명의 또 다른 형태는 집적회로 디바이스의 소스 구역과 드레인 구역 내로 제 1 도펀트를 주입하는 것이다. 트랜지스터 게이트 부재는 소스와 드레인 구역 사이의 기판으로부터 연장하고, 제 1 쌍의 스페이서는 제 1 주입 중에 소스 구역과 게이트 부재 사이의 제 1 구역을 마스킹하는 제 1 스페이서 중 하나와, 제 1 주입중에 드레인 구역과 게이트 부재 사이의 제 2 구역을 마스킹하는 또 다른 제 2 스페이서로서 게이트 부재와 경계짓는다. 제 1 스페이서는 각각 테트라에틸오르소실리케이트(TEOS)로 구성한다. 제 1 스페이서는 제 1 주입 후에 에칭하고, 제 2 도펀트를 주입하여 소스와 드레인 구역에 대해 제 1 및 제 2 구역을 소스와 드레인 구역에 주입된 것과 동일한 전도성 타입의 도펀트로 도핑한다. 다음에 제 2 쌍의 스페이서를 게이트 부재 주위에 형성한다.
또 다른 형태는 제 1 쌍의 스페이서에 의해 경계지어 기판으로부터 연장하는 트랜지스터 게이트 부재를 집적회로 기판에 제공하고, 기판을 도핑하여 제 1 쌍의 도핑 기판 구역을 제공하는 것을 포함한다. 게이트 부재와 제 1 스페이서는 제 1 도핑 구역 사이에 위치한다. 제 1 스페이서를 제거하고, 기판을 도핑하여 제 2 쌍의 도핑 기판 구역을 제공한다. 제 2 도핑 기판 구역은 제 1 도핑 구역의 대응 구역과 게이트 부재 사이의 기판을 따라 각각 위치한다. 제 2 쌍의 스페이서는 게이트 부재의 측벽으로부터 기판을 따라 제 2 도핑 구역의 대응 구역을 지나 각각 연장하고, 또 각각 게이트 부재의 상면 아래에 위치한 하향 경사진 표면을 포함하도록 형성한다. 제 2 스페이서는 제 1 도핑 구역의 대응 구역을 지나 적어도 부분적으로 연장하도록 제 1 스페이서의 각각보다 더 넓게 될 수 있다.
이에 따른 본 발명의 한 목적은 진보된 전자 디바이스를 제공하는 것이다.
본 발명의 다른 목적은 샬로우 접합부 반도체 디바이스를 제조하는 기법을 제공하는 것이다.
본 발명의 기타 목적, 특징, 태양, 형태, 실시예, 이득 및 장점은 발명의 상세한 설명과 도면으로부터 분명해질 것이다.
도 1-7은 선택된 제조진행 단계를 도시한 집적회로 디바이스의 단면도이다. 도 1-7에서 같은 특징부에는 같은 도면부호를 붙였고, 어떤 경우에는 특징부 또는 선택된 특징부를 명확성을 기하기 위하여 축적하여 도시하지 않았다.
바람직한 실시예의 상세한 설명
본 발명의 원리를 잘 이해하도록 하기 위하여 도면에 도시된 실시예를 참조로 하고, 특정 용어를 사용할 것이다. 그러나 이것은 본 발명의 영역을 제한하는 것이 아님을 이해해야 할 것이다. 기술된 실시예의 어떠한 변경과 추가적인 변형, 그리고 기술된 본 발명의 원리의 어떠한 추가적인 응용은 당업자가 정상적으로 생각해낼 수 있는 것이다.
도 1-7은 집적회로 디바이스(20)의 제조 프로세스(100)의 선택 단계를 도시한 것이다. 도 1의 단계(100a)에서, 집적회로 디바이스(20)는 기판(22)을 포함한다. 기판(22)은 일반적으로 평면이고, 또 단결정 실리콘과 같은 통상의 반도체 재료로 구성하는 것이 바람직하다. 그러나 다른 구조, 조성 및 배열을 갖는 기판(22)도 당업자에게는 고려될 수 있을 것이다. 도시된 바와 같이, 기판(22)은 도 1의 가시면에 수직인 평면을 따라 일반적으로 연장된다. 기판(22)은 또한 후속 프로세스 단계 중에 기판(22) 내에 바람직하게 형성되는 특정 타입의 반도체 접합부에 적합하게 되는 p- 또는 n- 초기 도핑하는 것이 바람직하다.
도 1에는 다수의 절연 구조물(24)이 도시되어 있다. 구조물(24)은 서로 이격되어 전기적으로 절연된 콤포넌트 구역의 대응 수를 규정하는데, 그 중 한 쌍을 특별히 도면부호 26a와 26b로 표시했다. 절연 구조물(24)은 각각 표준 샬로우 트렌치 아이솔레이션(shallow trench isolation : STI)인 것이 바람직하나, 다른 실시예에서는 하나 또는 그 이상의 다른 절연 구조물 타입을 대안으로 또는 부가적으로 사용할 수 있다.
트랜지스터 게이트 구조물(30a,30b)은 하나의 대응 구역(26a,26b)에 도시되어 있다. 구조물(30a,30b)은 각각 게이트 부재(36)의 맞은편 측벽으로부터 연장하는 한 쌍의 스페이서(32,34)를 포함한다. 각각의 구조물(30a,30b)은 또한 부재(36)를 기판(22)으로부터 전기적으로 절연시키기 위하여 부재(36)와 기판(22) 사이에 위치한 유전체 게이트 패드(38)를 포함한다. 각각의 스페이서(32,34)는 부재(36)로부터 기판(22)을 향하여 하향 연장하는 단면이 만곡된 프로파일을 갖는다.
구조물(30a,30b)은 동시에 형성하는 것이 바람직하다. 한 바람직한 실시예에서, 동시 형성은 기판(22) 상에 유전체 층을 침착하는 것으로 시작된다. 이 층은 다음에 표준 기법을 사용하여 비정질 실리콘 층으로 블랭킷한다. 다음에 포토레지스트 층을 도포하고 통상의 포토리소그래픽 공정으로 패터닝하여 유전성이며 비정질인 실리콘 층을 위한 마스크를 제공한다. 이 마스크에 따라서 상기 층의 선택된 구역을 에칭으로 제거하여 유전체 층으로부터는 패드(38)를, 비정질 실리콘 층으로부터는 게이트 부재(36)를 형성한다. 도 1에 도시된 구조물(30a,30b)은 그 결과이다. 비정질 실리콘은 전형적으로 제조 프로세스의 가열 또는 어닐링 단계에 의해 폴리실리콘 형태로 치환된다. 이 폴리실리콘 형태는 가끔 "폴리실리콘" 또는 "폴리"로 표현된다.
부재(36)는 이 단계 또는 후속 단계에서 패드(38)에 대해 전기 전도성이 되도록 형성하는 것이 바람직하다. 부재(36)는 후속 프로세스 중에 실리사이드 막을 선택적으로 형성하는데 적합한 방식으로 배열된 실리콘을 갖는 재료를 포함한다. 부재(36)의 폴리실리콘 조성에 있어서, 전도성은 도펀트를 부재(36)에 적용하여 이루어진다. 도펀트를 부재(36)에 적용하는 경우에, 기판(22)과 같은 디바이스(20)의 다른 구역이 도핑되는 것과 동시에 도핑되도록 하는 것이 바람직하다. 다른 실시예에서, 부재(36)의 전도성은 부재(36)를 금속으로 일부 또는 전체 형성하는 것과 같은 다른 방식으로 이룰 수 있다. 일례로서, 부재(36)를 초기 구성하는 재료는 후속 제조단계 중에 일부 또는 전체 제거하여 금속으로 대체한다. 다른 예로서, 부재(36)는 실리사이드의 후속 형성을 위해 배열된 실리콘을 포함하지 않을 수 있다. 더욱이 부재(36)는 각각 다른 재료로 이루어진 다수의 층 또는 막으로 초기 또는 후속 형성할 수 있는데, 이러한 층 또는 막은 실리콘 또는 실리사이드를 포함하지 않을 수 있다. 다른 실시예에서, 부재(36)는 상기한 바와는 달리 형성할 수 있는데, 이것은 당업자가 생각해낼 수 있을 것이다.
패드(38)는 대응 부재(36)와 협조하여 절연 게이트 전계효과 트랜지스터(insulated gate field effect transistor : IGFET)를 제공하기에 적합한 유전체로부터 각각 형성하는 것이 바람직하다. 한 바람직한 배열에 있어서, 패드(38)는 실리콘 이산화물로 이루어지며, 그 두께는 약 60Å 또는 그 이하이다. 패드(38)는 이와는 달리 당업자가 생각해낼 수 있는 바와 같이 조성하고, 사이징하며, 배열할 수 있다.
부재(36)는 형성 후에 산화시켜서 스페이서(32,34)의 형성에 사용된 실리콘 이산화물로 이루어진 외부 막을 제공할 수 있다. 스페이서(32,34)는 절연 재료로 형성하는 것이 실제로 바람직하다. 더욱 바람직한 것은 각각의 구조물(30a,30b)의 스페이서(32,34)를 부재(36)의 측벽 상에 실리콘 이산화물의 열 성장 층과, 디바이스(20) 상에 침착되는 비농축(undensified) 테트라에틸오르소실리케이트(TEOS)의 블랭킷으로 형성한 다음, 선택적으로 제거하여 도 1에 일반적으로 도시된 바와 같은 단면 프로파일을 갖는 스페이서(32,34)를 제공하는 것이다. "비농축 TEOS"라 함은 TEOS 기본 화학증착(CVD) 프로세스에 의해 형성된 침착된(as-deposited) 실리콘 산화물이다. 이와 같은 더욱 바람직한 실시예에 있어서, 플라즈마 에칭 기법은 TEOS 재료를 선택적으로 제거하여 스페이서(32,34)를 형상화하는데 적합하다. 다른 실시예에 있어서, 당업자가 생각해낼 수 있는 바와 같이 다른 조성 및/또는 형성 공정을 스페이서(32,34)에 사용할 수 있다.
단계(100a)에서, 디바이스(20)의 선택 구역은 화살표(40)로 표시한 바와 같이 도핑한다. 이 도핑 작업은 한 가지 또는 그 이상의 적합한 종류의 이온 주입으로 실시하여 n+ 또는 p+ 도핑 구역을 제공하는 것이 바람직하다. 비제한 예로서, n+ 전도성 타입을 위해서는 비소(As) 또는 인(P)을 주입할 수 있고, p+ 전도성 타입을 위해서는 보론(B)을 B11 또는 BF2종류의 형태로 주입할 수 있다. 어떠한 경우에도 바람직한 최소 도펀트 레벨은 약 4×1019㎝-3이다. 이러한 도핑 공정은 표준 기법을 이용한 포토레지스트 마스크의 적용을 포함하여 디바이스(20)의 하나 또는 그 이상의 구역의 도핑을 방지한다. 예로서, 이와 같은 마스크는 하나 또는 그 이상의 부재(36)의 도핑을 방지하는데 바람직할 수 있다. 또한 그러한 마스크는 본 발명의 CMOS 용도에 결합될 수 있는 동일한 디바이스 상에 n- 및 p- 타입의 트랜지스터를 제공하는데 가끔 사용된다. 그러나 그와 같은 포토레지스트 마스크는 명확성을 기하기 위해 도 1에 도시되지는 않았다. 주입을 포함한 도핑 공정에 있어서, 산화물 막과 같은 스크린 주입 층을 사용하고 후속 제거할 수 있다. 스크린 주입 층은 기판(22)과 부재(36)를 동시에 열 산화로 형성하는데 유익하다.
도 2의 단계(100b)에서, 도핑된 기판 구역(42,44)은 단계(100a)의 도핑 공정의 결과로서 도시되어 있다. 구역(42,44)은 각각 구조물(30a,30b)의 하나에 대한 소스/드레인 쌍에 대응하여 결과적으로 하기에서 더 상세히 설명할 IGFET를 규정하게 된다. 포토레지스트 마스크를 적용하든 하지 않든 간에 스페이서(32,34)를 포함하는 게이트 구조물(30a,30b)은 구역(42,44) 사이의 기판(22)의 부분을 차단하여 도핑되는 것을 차단함을 이해해야 할 것이다. 이에 따른 특징부는 도 2에서 마스킹 부재(41)로서 더욱 일반적으로 표시되어 있다.
도 3의 단계(100c)에서, 각각의 구조물(30a,30b)의 스페이서(32,34)는 제거되어 있다. 비농축 TEOS 조성의 스페이서(32,34)를 갖는 더욱 바람직한 실시예에있어서, 선택적 제거는 묽은 불화수소(HF) 산을 이용한 습식 에칭 공정으로 실시하는 것이 바람직하다. 묽은 HF 에칭제는 하한가로서 H2O 약 90에 HF 1의 비율(90:1)과 상한가로서 H2O 약 110에 HF 1의 비율(110:1)의 범위인 것이 바람직하고, 더욱 바람직한 비율은 H2O 약 100에 HF 1의 비율(100:1)의 범위이다. H2O:HF의 100:1의 비율에 있어서, 비농축 TEOS는 열적으로 형성된 실리콘 이산화물에 대해 초당 약 4Å대 초당 약 0.5Å의 비율로 제거될 수 있는 것으로 밝혀졌다. 이에 따라서 열 실리콘 이산화물에 대한 TEOS의 제거속도는 약 8:1로 제공된다. 그러나 다른 실시예에서는 다른 스페이서 제거 기법을 사용할 수 있음을 당업자는 생각해낼 수 있을 것이다.
스페이서(32,34)의 제거는 기판(22)의 구역(46)을 노출시키는 것이다. 각각의 구역(46)은 도핑된 기판 구역(42,44)과 대응 구조물(30a,30b) 사이의 기판(22)을 따라 위치한다. 구역(46)은 가끔 약도핑 드레인(lightly doped drains :LDDs)이라 불리는 도핑된 소스/드레인 연장부의 형성을 위한 공통 사이트임을 이해해야 할 것이다. 이러한 연장부를 제공하기 위하여, 디바이스(20)는 단계(100c)에서 화살표(50)로 표시한 바와 같이 도핑한다. 단계(100c)에서의 도핑은 단계(100a)에서 사용한 것과 동일한 종류를 사용하여 이온 주입으로 실시하는 것이 바람직하다. 비제한 예로서, n 전도성 타입을 위해서는 As 또는 P를 주입할 수 있고, p 전도성 타입을 위해서는 B를 B11 또는 BF2형태로 주입할 수 있다. 단계(100c)의 도핑을 위한 바람직한 최소 농도 레벨은 약 3×1018㎝-3이지만, 다른 실시예에서는 소스 또는 드레인을 규정하기 위한 도핑된 소스/드레인 구역(42,44)만큼 일반적으로 높은 농도 레벨을 사용할 수 있다. 따라서 소스/드레인 연장부는 도핑된 구역(42,44)보다 낮은 도펀트 농도를 갖는 단계(100c)의 도핑에 의해 규정될 수 있거나, 도핑된 구역(42,44)의 레벨까지 도펀트 농도를 갖도록 배열될 수 있다.
첫 번째 도핑 공정의 경우와 마찬가지로 두 번째 도핑 공정은 마스크를 사용하여 디바이스(20)의 선택된 구역의 도핑을 방지할 수 있다. 결과적인 도핑 기판 구역은 도 4의 단계(100d)에서 도면부호(52,54)로 표시되어 있다. 구역(52,54)은 구역(42,44)의 최대 깊이(D1)보다 작은 최대 깊이(D2)로 도핑됨을 이해해야 할 것이다. 도 4는 특히 부재(36)의 대향 측벽(36a,36b)을 보여준다. 구역(42,44,52,54)은 연속으로 도핑되기 때문에, 스페이서(32,34)의 제거는 단계(100a)의 강도핑 공정의 부분으로서 도펀트의 적용을 차단하기 위해 도포될 수 있는 어떠한 포토레지스트 마스크를 제거하지 않고 에칭 기법으로 실행할 수 있다. 단계(100c)를 통하여 디바이스(20)를 열 사이클링에 노출시키거나 또는 단계(100a-100c) 중에 기판(22)에 침착된 도펀트의 활성화 또는 분포를 요구할 필요성이 없다는 사실을 이해해야 할 것이다.
단계(100a-100c) 중에 구역(42,44,52,54)에 침착된 도펀트는 도 4의 단계(100d)에서 고온 급속 열 어닐링(RTA)을 실시함으로써 동시에 활성화 및 분포시키는 것이 실제로 바람직하다. RTA는 1분 또는 그 이하 동안 850-1100℃의 범위인 것이 바람직하고, 더욱 바람직한 범위는 약 30초 동안 950-1050℃이다. 구역(42,44,52,54)에서의 도펀트의 동시 활성화/분포는 도 5의 단계(100e)에 도시된 접합부(62,64)를 제공한다. 접합부(62,64)는 각각 소스/드레인 프로파일 세그먼트(42a,44a)와 소스/드레인 연장부 프로파일 세그먼트(52a,54a)로 이루어진다. 소스/드레인 프로파일 세그먼트(42a,44a)는 각각 연장부 프로파일 세그먼트(52a,54a)의 최대 깊이(D4)보다 큰 최대 깊이(D3)를 갖는다. D3과 D4 사이의 차이는 적어도 약 100Å인 것이 바람직하다. 채널(60)은 접합부(62,64)의 각각의 쌍에 대해 연장부 프로파일 세그먼트(52a,54a) 사이에 제공된다.
도 5에 도시된 것은 수정된 게이트 구조물(130a,130b)을 각각 제공하기 위하여 각각 부재(36)와 패드(38) 주위에 위치한 한 쌍의 대체 스페이서(132,134)이다. 구조물(130a), 구역(26a)의 접합부(62,64) 및 구역(26a)의 채널(60)은 집합적으로 IGFET(150a)를 규정한다. 구조물(130b), 구역(26b)의 접합부(62,64) 및 구역(26b)의 채널(60)은 집합적으로 IGFET(150b)를 규정한다. IGFET(150a,150b)는 디바이스(20)를 위해 바람직한 몇몇의 콤포넌트(150)만을 도시하고 있지만, 부가적인 콤포넌트는 명확성을 기하기 위해 도시하지 않았다.
스페이서(132,134)는 스페이서(32,34)에 의해 점유된 횡거리를 지나 연장하는 축(L)을 따른 횡 디멘션으로 사이징되어 스페이서(132,134)가 프로파일 세그먼트(52a,54a)를 피복하고, 또 프로파일 세그먼트(42a,44a)를 적어도 부분적으로 중첩하도록 하는 것이 바람직하다. 또한 스페이서(132,134)는 대응 부재(36)의 상면(136a) 아래에 위치하여 그로부터 연장하며, 기판(22)을 향하여 하향 경사진표면부분을 각각 포함하는 것이 바람직하다. 그러나 본 발명의 다른 실시예에서는 다른 형상 및/또는 사이즈를 채택할 수 있음을 당업자는 이해할 수 있을 것이다. 스페이서(132,134)는 통상의 기법을 사용하여 유전성 재료로부터 형성하는 것이 바람직하다. 더욱 바람직한 실시예에서는 스페이서(132,134)를 스페이서(32,34)의 더욱 바람직한 실시예와 관련하여 기술한 방식으로 디바이스(20) 상에 침착된 TEOS 블랭킷을 플라즈마 에칭하여 형성한다. 그러나 스페이서(132,134)를 위한 다른 조성 및 형성 기법을 또 다른 실시예에 사용할 수 있음을 당업자는 이해할 수 있을 것이다.
IGFET(150a,150b)는 약 0,2㎛과 동일하거나 이보다 작은 임계 디멘션을 갖는 것이 바람직하다. 약 0,2㎛과 동일하거나 이보다 작은 임계 디멘션을 갖는 IGFET(150a,150b)에 있어서, 접합부(62,64)는 약 1500Å과 동일하거나 이보다 작은 전체 최대 깊이(D3)를 갖는 것이 바람직하다. 전술한 RTA에 의해 도핑된 기판 구역(42,44)과 도핑된 기판 구역(52,54)을 동시에 활성화하고 분포시키는 것은 접합부(62,64)를 깊게 하기 쉬운 열 사이클의 수를 감소시키기 때문에 당해 목적을 얻는데 유용하다. 그러나 본 발명의 다른 실시예에서는 다른 접합부 최대 두께가 바람직하게 되거나 및/또는 다른 열 사이클링 또는 어닐링 방법을 사용할 수도 있다.
도 6의 단계(100f)에서, 실리사이드 접촉영역의 형성은 금속 층(140)을 침착하는 것으로 시작된다. 층(140)은 접합부(62,64)와 부재(36)의 상면(136a) 상의 기판(22)의 노출 구역과 접촉한다. 층(140)은 텅스텐, 티타늄, 코발트, 니켈, 탄탈룸또는 백금을 포함하는 것이 바람직하다. 층(140)은 기판(22)과 부재(36)의 실리콘과 반응하여 실리사이드 막으로 형성된다. 바람직한 한 실시예에서, 층(140)은 스퍼터링 침착 기법에 의해 약 200-400Å의 두께로 디바이스(20)에 부착되는 티타늄으로 형성한다. 다음에 첫 번째 RTA를 약 700℃에서 30초 동안 디바이스(20)를 가열함으로써 실행하여 층(140)이 실리콘과 접촉하는 곳에 중간 실리사이드 화합물, C49-TiSi2결정 구조물을 만든다. 첫 번째 RTA는 질소 가스 분위기에서 디바이스(20)에 실행하는 것이 바람직하다. 첫 번째 RTA 후에, 층(140)의 반응하지 않은 어떠한 금속도 습식 에칭 기법으로 박리한다. 낮은 시이트(sheet) 저항을 제공하기 위하여, 두 번째 RTA를 실행하여 실리사이드 결정 구조물을 C49-TiSi2상으로 치환할 수 있다. 두 번째 RTA는 약 850℃ 또는 그 이하의 온도에서 약 30초 동안 실행하는 것이 바람직하다. 그러나 다른 실시예에서는 층(140)의 다른 조성과 이에 따른 다른 실리사이드화 공정을 사용할 수 있음을 당업자는 이해할 수 있을 것이다.
도 7의 단계(100g)에는 층(140)의 반응하지 않은 부분을 박리한 후의 실리사이드 기판 접촉영역(162,164)과 실리사이드 게이트 접촉영역(136)이 도시되어 있다. 실리사이드 형성과 관련된 열 사이클링은 접합부(62,64)를 제공하기 위해 적용된 고온 RTA 후에 발생한다는 것을 이해해야 한다. 또한 실리사이드 형성을 위한 열 사이클링은 대부분의 일반적인 기판/도펀트 재료에 대해 접합부(62,64)를 일반적으로 심각하게 깊게 하지 않는 비교적 저온에서 발생한다. 더욱이 종래의 몇몇공정과 비교하여 접합부(62,64)의 형성은 일반적으로 소수의 열 사이클링을 포함하고, 단계(100a,100c)의 도핑 공정 사이에 RTA가 각각 요구되지 않는다. 그러나 본 발명의 다른 실시예에서는 하나 또는 그 이상의 부가적인 열 사이클링을 사용할 수 있음을 당업자는 이해할 수 있을 것이며, 또한 이것은 기판(22)에 도펀트를 재분포시키는 경향이 있는 타입일 수 있다.
스페이서(132,134)를 스페이서(32,34)보다 비교적 넓게 사이징하면, 기판(22)의 소스/드레인 영역과 부재(36)의 게이트 전극 표면 사이의 거리가 길어져서 실리사이드화 프로세스의 부대 효과로서 게이트 부재(36)와 대응 소스/드레인 구역 사이의 낮은 저항 전기 누설통로가 원하지 않게 형성되는 것을 감소시켜주는 경향을 보이게 된다. 스페이서(132,134)는 실제로 도 7에서 차단 또는 마스킹 부재(141)로서 달리 표시되어 있다.
더욱이 스페이서가 넓어지면, 실리사이드 접촉영역과 실리사이드 기판 사이의 계면 저항이 스페이서(132,134)의 모서리를 따른 비교적 높은 도핑 농도로 인하여 감소할 수 있다. 이와 반대로 LDD 기판 영역과 더욱 강하게 도핑된 소스/드레인 기판 영역 사이의 경계를 규정하기 위해 사용하는 종래의 프로세스에 있어서는, 스페이서 모서리 바로 아래의 캐리어(carrier) 농도는 비교적 낮아서 일반적으로 비교적 높은 계면 저항을 유도한다. 다른 실시예에서, 본 발명의 도핑 공정을 다른 디바이스를 위한 다른 도핑 공정에 부가하여 사용할 수 있다. 더욱이 강도핑 구역을 중첩하는 넓은 스페이서는 본 발명의 감소된 RTA 도핑 공정과 함께 또는 별도로 적용할 수 있다. 본 발명의 스페이서(132,134)는 강도핑 소스/드레인 프로파일 세그먼트(62a,64a)를 지나 축(L)을 따라 적어도 약 50Å 연장하는 것이 바람직하다. 그러나 다른 실시예에서는 축(L)을 따른 다른 디멘션이나 다른 형상을 고려할 수 있음을 이해해야 할 것이다. 사실상 어떤 실시예에서는 스페이서(132,134)를 소스/드레인 영역을 중첩하지 않고 형성할 수 있고, 또 소스/드레인 연장부를 단지 부분적으로 지나 연장할 수 있다. 실제로 한 실시예에서는 스페이서(132,134)가 없고, 단계(100f,100g)와 관련하여 기술한 실리사이드화 프로세스는 실행되지 않는다.
단계(100g) 후에, 디바이스(20)는 계속 프로세싱될 수 있다. 한 실시예에서, 하나 또는 그 이상의 금속화 층을 실리사이드 접촉영역(136,162,164)을 경유해 접촉 및 상호접속시키기 위해 형성할 수 있고, 또는 이와는 달리 외부 접촉 패드를 다른 디바이스에 전기적 상호접속을 위해 형성할 수 있다. 디바이스(20)는 단계(100a-100g)와 같은 선택된 제조작업 후에 다수의 개개의 집적회로 칩으로 분리되는 반도체 웨이퍼의 부분이다. 전기적 상호접속을 형성한 후에, 알맞게 형성된 어떤 접촉 패드로서 와이어 본드와 같은 외부 전기적 상호접속을 포함하여 패키징을 마무리한다.
디바이스(20)는 단지 몇 개의 대표적 집적회로 콤포넌트(150), 즉 IGFET(150a,150b)만을 보여주는 부분도로 도시한 것임을 이해해야 할 것이다. 다른 실시예는 도시된 것보다 더 많거나 더 다양한 집적회로 콤포넌트를 포함할 수 있다. 본 발명의 원리는 "n" 타입의 트랜지스터(가끔 NMOS 트랜지스터라 함), "p" 타입 트랜지스터(가끔 PMOS 트랜지스터라 함), 또는 CMOS 회로를 제공하기 위한 양자 타입의 쌍을 포함하는 양자 타입을 제공하기 위해 적용할 수 있다. 이와 유사하게본 발명의 다른 실시예에 있어서, 당업자가 이해할 수 있는 바대로 다른 능동 또는 수동 집적회로 콤포넌트 타입이 부가적으로 또는 대안으로 포함될 수 있는데, 예로서 바이폴라 트랜지스터, 전용 휘발성 또는 비휘발성 메모리 셀, 퓨즈, 레지스터, 또는 소수에만 지정되는 캐패시터가 있다. 또한 수, 배열, 또는 이격을 달리한 절연 구조물(24)을 당업자가 이해할 수 있는 바대로 다른 실시예에 사용할 수 있다. 바람직한 한 실시예에서는 부가적인 능동 콤포넌트 영역의 대응 수를 기판(22)을 따라 규정하기 위해 더욱 많은 절연 구조물(24)을 사용할 것을 고려하고 있다. 또한 다른 타입의 절연 구조물을 본 발명의 절연 구조물과 혼합하거나 결합할 수 있다. 다른 비제한적 태양에 있어서, 본 발명의 기술사상은 신뢰성 있는 샬로우 반도체 접합부가 원하게 되는 어떠한 디바이스에도 적용할 수 있다.
본 발명의 기술한 실시예의 실행은 도면에 도시된 공정도에 제한되지 않는 점에 유의해야 할 것이다. 본 발명에 따른 디바이스의 제조는 당업자에 알려진 다른 공정도와 혼합될 수 있음을 이해해야 할 것이다. 더욱이 본 발명의 프로세스는 본 발명의 정신 내에서 당업자가 이해하는 바대로 변경되거나, 재배열되거나, 치환되거나, 삭제되거나, 중복되거나, 결합되거나, 또는 다른 프로세스에 부가될 수 있다. 부가적으로서 또는 대안으로서, 각종 단계, 공정, 기법, 상 및 상기한 프로세스 내에서의 작업은 당업자가 이해하는 바대로 변경되거나, 재배열되거나, 치환되거나, 삭제되거나, 중복되거나, 또는 결합될 수 있다.
본 명세서에 인용된 모든 간행물, 특허 및 특허원은 마치 각각의 개별적 간행물, 특허 또는 특허원이 특별하게 또 개별적으로 표시되어 참조로서 포함되고 또그 전체 내용이 본 발명에 설명되어 있는 것처럼 참조로서 본 발명에 포함되어 있다. 본 발명을 도면과 발명의 상세한 설명에 상세히 도시하고 기술했지만, 본 발명은 도시된 것으로 간주되어야 하고 그 특성이 제한되는 것이 아니며, 단지 바람직한 실시예들만이 도시되고 설명되어 있으며, 모든 변경이나 수정 및 이에 동등한 것은 첨부된 특허청구의 범위에 규정된 바와 같이 본 발명의 정신 내에서 이루어질 수 있는 것으로 해석해야 할 것이다.

Claims (34)

  1. ① 집적회로 기판에 그로부터 연장하는 트랜지스터 게이트 부재를 제공하는 단계-상기에서 부재는 한 측벽으로부터 연장하는 제 1 스페이서와 다른 측벽으로부터 연장하는 제 2 스페이서를 갖는 대향 측벽을 포함함-와,
    ② 기판의 소스 구역과 드레인 구역을 도핑하는 단계-상기에서 제 1 스페이서는 소스 구역과 부재 사이에서 기판의 제 1 구역을 마스킹하고, 제 2 스페이서는 도핑 중에 드레인 구역과 부재 사이에서 기판의 제 2 구역을 마스킹함-와,
    ③ 상기 도핑 단계 후에, 제 1 스페이서와 제 2 스페이서를 제거하는 단계와,
    ④ 상기 제거 단계 후에, 제 1 구역과 제 2 구역을 도핑함으로써 제 1 구역에 제 1 소스/드레인 연장부를 설립하고, 제 2 구역에 제 2 소스/드레인 연장부를 설립하는 단계와,
    ⑤ 상기 설립 단계 후에, 소스 구역, 드레인 구역, 제 1 구역 및 제 2 구역에서 도펀트를 동시에 활성화하기 위하여 기판을 가열하는 단계와,
    ⑥ 제 1 구역 상에 제 3 스페이서를 형성하고, 제 2 구역 상에 제 4 스페이서를 형성하는 단계와, 그리고
    ⑦ 제 3 스페이서와 제 4 스페이서를 형성한 후에, 부재, 소스 구역 및 드레인 구역 중 적어도 하나에 실리사이드 접점을 제공하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서,
    소스 구역, 드레인 구역, 제 1 구역 및 제 2 구역은 모두 동일한 전도성 타입으로 도핑하는 방법.
  3. 제 2 항에 있어서,
    소스 구역과 드레인 구역은 제 1 최대 깊이로 도핑하고, 제 1 소스/드레인 연장부와 제 2 소스/드레인 연장부는 제 1 최대 깊이보다 작은 제 2 최대 깊이로 도핑하는 방법.
  4. 제 2 항에 있어서,
    소스와 드레인은 제 1 소스/드레인 구역과 제 2 소스/드레인 구역보다 큰 도펀트 농도로 도핑하는 방법.
  5. 제 1 항에 있어서,
    부재는 약 0,2㎛ 이하의 임계 디멘션을 갖는 절연 게이트 전계효과 트랜지스터에 속하는 방법.
  6. 제1 항에 있어서,
    제 3 스페이서는 소스 구역을 부분적으로 중첩하기 위하여 제 1 스페이서보다 넓게 하고, 제 4 스페이서는 드레인 구역을 부분적으로 중첩하기 위하여 제 2 스페이서보다 넓게 하는 방법.
  7. 제 1 항에 있어서,
    기판은 스페이서의 대응 쌍을 갖는 기판으로부터 연장하는 복수개의 절연 게이트 전계효과 트랜지스터 부재 중 하나에 각각 대응하는 복수개의 소스 구역과 드레인 구역을 포함하고-상기에서 복수개의 소스/드레인 구역은 상기 도핑 중에 제 1 최대 깊이로 도핑함-,
    상기 제거 단계는 구역의 대응 쌍을 노출시키기 위하여 절연 게이트 부재의 각각에 대해 스페이서의 대응 쌍을 제거하는 단계를 포함하며-상기에서 절연 게이트 부재의 각각에 대한 구역 쌍은 상기 설립 단계 중에 제 1 최대 깊이보다 작은 제 2 최대 깊이로 도핑함-,
    상기 형성 단계는 상기 가열 단계 후에 절연 게이트 부재의 각각에 대해 한 쌍의 대체 스페이서를 제공하는 단계를 포함하며, 그리고
    상기 실리사이드 접점 제공 단계는 복수개의 실리사이드 접점을 제공하는 단계를 더 포함하는 방법.
  8. ① 도핑된 기판 구역의 제 1 쌍을 제공하기 위하여 집적회로 기판을 도핑하는 단계-상기에서 스페이서의 제 1 쌍을 갖는 트랜지스터 게이트 부재는 제 1 도핑된 구역 사이의 기판으로부터 연장함-와,
    ② 제 1 도핑 구역을 형성한 후에, 제 1 스페이서를 제거하는 단계와,
    ③ 상기 제거 단계 후에, 제 1 도핑 구역과 다른 프로파일 특성으로 각각 도핑되는 도핑 기판 구역의 제 2 쌍을 제공하기 위하여 기판을 도핑하는 단계-상기에서 제 2 도핑 구역은 제 1 도핑 구역 중 하나의 대응 구역과 게이트 부재 사이에서 기판을 따라 각각 위치함-와,
    ④ 제 2 도핑 구역을 형성한 후에, 제 2 쌍의 스페이서를 게이트 부재 주위에 형성하는 단계와, 그리고
    ⑤ 상기 형성 단계 후에, 제 1 도핑 구역 중 적어도 하나 또는 게이트 부재에 실리사이드 접점을 제공하는 단계를 포함하는 방법.
  9. 제 8 항에 있어서,
    제 1 도핑 구역과 제 2 도핑 구역의 도펀트를 동시에 활성화하기 위하여 기판을 가열하는 단계-상기에서 제 1 도핑 구역과 제 2 도핑 구역은 동일한 전도성 타입임-를 더 포함하는 방법.
  10. 제 9 항에 있어서,
    제 2 스페이서 각각은 제 2 도핑 구역의 각각을 피복하고, 제 1 도핑 구역의 대응 구역을 지나 부분적으로 연장시키는 방법.
  11. 제 8 항에 있어서,
    게이트 부재는 전계효과 트랜지스터의 절연 게이트에 대응하고, 기판은 트랜지스터를 위해 제 2 도핑 구역 사이에 채널을 규정하며, 제 2 도핑 구역은 소스/드레인 연장부에 각각 대응하며, 상기 제공 단계는 제 1 도핑 구역 및 게이트 부재와 접촉하는 금속 층을 침착하는 단계와 기판, 게이트 부재 및 층을 가열하는 단계를 포함하는 방법.
  12. 제 8 항에 있어서,
    복수개의 능동 구역을 기판을 따라 규정하는 단계-상기에서 각각의 영역은 기판에서 다수의 샬로우 트렌치(shallow trench) 중 적어도 하나에 의해 서로 전기적으로 절연되고, 각각의 트렌치는 전기 절연성 재료로 적어도 부분적으로 충전됨-와, 그리고
    능동 영역 각각에 복수개의 절연 게이트 전계효과 트랜지스터 중 적어도 하나를 규정하는 단계를 더 포함하는 방법.
  13. 제 8 항에 있어서,
    상기 다른 프로파일 특성은 제 1 도핑 구역의 각각에 대해 도펀트의 다른 최대 농도 또는 도펀트의 다른 최대 깊이 중 적어도 하나를 포함하는 방법.
  14. ① 제 1 쌍의 도핑 기판 구역을 제공하기 위하여 집적회로 기판을 도핑하는 단계-상기에서 제 1 쌍의 스페이서를 갖는 트랜지스터 게이트 부재는 제 1 도핑 구역 사이의 기판으로부터 연장함-와,
    ② 제 1 도핑 구역을 형성한 후에, 제 1 스페이서를 제거하는 단계와,
    ③ 제 1 도핑 구역보다 얕은 프로파일로 각각 도핑되는 제 2 쌍의 도핑 기판 구역을 제공하기 위하여 상기 제거 단계 후에 기판을 도핑하는 단계-상기에서 각각의 제 2 도핑 구역은 제 1 도핑 구역의 대응 구역과 게이트 부재 사이에서 기판을 따라 위치함-와,
    ④ 제 2 도핑 구역을 형성한 후에, 제 2 쌍의 스페이서를 게이트 부재 주위에 형성하는 단계와, 그리고
    ⑤ 제 2 도핑 구역을 형성한 후에, 제 1 도핑 구역과 제 2 도핑 구역의 도펀트를 활성화하기 위하여 기판을 가열하는 단계를 포함하는 방법.
  15. 제 14 항에 있어서,
    상기 가열 단계는 약 30초 이하 동안 적어도 약 950℃의 온도로 급속 열 어닐링하는 것을 포함하는 방법.
  16. 제 14 항에 있어서,
    제 1 도핑 구역을 도핑하는 단계는 제 1 도펀트를 주입하는 단계를 포함하고, 제 2 도핑 구역을 도핑하는 단계는 제 2 도펀트를 주입하는 단계를 포함하며, 제 1 도펀트와 제 2 도펀트는 동일한 전도성 타입인 방법.
  17. 제 14 항에 있어서,
    제 1 도핑 구역은 제 2 도핑 구역보다 큰 도펀트 농도로 도핑하는 방법.
  18. 제 14 항에 있어서,
    제 2 스페이서는 제 2 도핑 구역의 각각을 각각 피복하고, 제 1 도핑 구역의 대응 구역을 지나 부분적으로 연장시키는 방법.
  19. 제 14 항에 있어서,
    게이트 부재는 전계효과 트랜지스터의 절연 게이트에 대응하고, 기판은 트랜지스터를 위해 제 2 도핑 구역 사이에 채널을 규정하며, 제 1 도핑 구역은 트랜지스터의 소스 또는 드레인에 각각 대응시키는 방법.
  20. 제 19 항에 있어서,
    복수개의 능동 구역을 기판을 따라 규정하는 단계-상기에서 각각의 영역은 기판에서 다수의 샬로우 트렌치 중 적어도 하나에 의해 서로 전기적으로 절연되고, 각각의 트렌치는 전기 절연성 재료로 적어도 부분적으로 충전됨-와, 그리고
    능동 영역 각각에 복수개의 절연 게이트 전계효과 트랜지스터 중 적어도 하나를 규정하는 단계를 더 포함하는 방법.
  21. ① 제 1 도펀트 주입을 집적회로 기판의 소스 구역과 드레인 구역 내로 실행하는 단계-상기에서 트랜지스터 게이트 부재는 소스와 드레인 구역 사이의 기판으로부터 연장하고, 제 1 쌍의 스페이서는 게이트 부재와 경계를 지으며, 제 1 스페이서 중 하나는 제 1 주입 중에 소스 구역과 게이트 부재 사이의 제 1 구역을 마스킹하고, 제 1 스페이서 중 다른 하나는 제 1 주입 중에 드레인 구역과 게이트 부재사이의 제 2 구역을 마스킹하며, 제 1 스페이서 각각은 테트라에틸오르소실리케이트(TEOS)로 구성됨-와,
    ② 제 1 주입을 실행한 후에, 제 1 스페이서를 에칭하는 단계와,
    ③ 상기 에칭 단계 후에, 소스와 드레인 구역에 주입한 것과 동일한 전도성 타입의 도펀트로 제 1 및 제 2 구역을 도핑하기 위하여 제 2 도펀트 주입을 실행하는 단계-상기에서 실행 단계는 제 1 구역에 제 1 소스/드레인 연장부와, 제 2 구역에 제 2 소스/드레인 연장부를 규정하는 것임-와, 그리고
    ④ 제 2 쌍의 스페이서를 게이트 부재 주위에 형성하는 단계를 포함하는 방법.
  22. 제 21 항에 있어서,
    제 1 도펀트 주입을 실행하기 전에 기판과 게이트 부재 상에 TEOS 층을 침착하는 단계와, 층을 플라즈마 에칭하여 제 1 스페이서를 형성하는 단계를 더 포함하는 방법.
  23. 제 21 항에 있어서,
    상기 에칭 단계는 H2O 약 100에 HF 약 1의 비율로 된 혼합물로 실행하는 방법.
  24. 제 21 항에 있어서,
    기판은 상기 에칭에 노출된 절연성 재료로 적어도 부분적으로 각각 충전된 다수의 트렌치를 규정하고, 상기 에칭은 절연성 재료보다 더 빨리 제 1 스페이서를 제거하는데, 트렌치 사이의 기판을 따라 복수개의 능동 영역을 규정하는 단계와, 능동 영역의 각각에 적어도 하나의 절연 게이트 전계효과 트랜지스터를 규정하는 단계를 더 포함하는 방법.
  25. 제 21 항에 있어서,
    제 2 스페이서의 형성 후에, 각각의 제 2 스페이서는 게이트 부재의 노출된 실리콘 표면 아래에 위치한 하향 경사진 세그먼트를 포함하는 방법.
  26. 제 21 항에 있어서,
    제 1 도펀트 주입은 제 1 최대 깊이를 가지고, 제 2 도펀트 주입은 제 1 최대 깊이보다 작은 제 2 최대 깊이를 갖는 방법.
  27. 제 26 항에 있어서,
    상기 형성 단계 후에, 소스 구역, 드레인 구역 또는 게이트 부재 중 적어도 하나에 실리사이드 접점을 제공하는 단계를 더 포함하는 방법.
  28. ① 집적회로 기판에 그로부터 연장하는 트랜지스터 게이트 부재를 제공하는 단계-상기에서 게이트 부재는 제 1 쌍의 스페이서에 의해 경계를 이룸-와,
    ② 기판을 도핑하여 제 1 쌍의 도핑 기판 구역을 제공하는 단계와,
    ③ 제 1 도핑 구역을 제공한 후에, 제 1 스페이서를 제거하는 단계와,
    ④ 상기 제거 단계 후에, 기판을 도핑하여 제 2 쌍의 도핑 기판 구역을 제공하는 단계-상기에서 제 2 도핑 구역은 제 1 도핑 구역의 대응 구역과 게이트 부재 사이의 기판을 따라 각각 위치함-와, 그리고
    ⑤ 제 2 도핑 구역의 대응 구역 상의 게이트 부재의 측벽으로부터 기판을 따라 각각 연장하는 제 2 쌍의 스페이서를 형성하는 단계-상기에서 제 2 스페이서 각각은 형성 단계 후에 게이트 부재의 표면 아래에 위치한 하향 경사진 표면을 포함하고, 또 제 1 도핑 구역의 대응 구역을 지나 적어도 부분적으로 연장하도록 제 1 스페이서의 대응 스페이서보다 더 넓음-를 포함하는 방법.
  29. 제 28 항에 있어서,
    상기 형성 단계는 제 2 도핑 구역을 제공한 후에 기판과 게이트 부재 상에 절연 층을 침착하는 단계와, 층을 플라즈마 에칭하여 제 2 쌍의 스페이서를 형성하는 단계를 포함하는 방법.
  30. 제 28 항에 있어서,
    제 2 스페이서는 각각 경사진 표면을 규정하는 둥근 견부(shoulder)를 포함하는 방법.
  31. 제 28 항에 있어서,
    제 1 도핑 구역은 제 1 최대 깊이를 가지고, 제 2 도핑 구역은 제 1 도핑 구역보다 작은 제 2 최대 깊이를 갖는 방법.
  32. 제 31 항에 있어서,
    제 2 스페이서는 졀연성 재료로 형성하며, 상기 형성 후에 강도핑 구역 중 적어도 하나 또는 게이트 부재에 실리사이드 접점을 제공하는 단계를 더 포함하는방법.
  33. 제 31 항에 있어서,
    제 1 스페이서를 테트라에틸오르소실리케이트로 형성하는 단계를 더 포함하는 방법.
  34. 제 28 항에 있어서,
    제 1 도핑 구역과 제 2 도핑 구역은 각각 동일한 전도성 타입의 도펀트의 주입에 의해 도핑하는 방법.
KR1020017000013A 1999-05-03 2000-05-03 샬로우 접합부 반도체 디바이스의 제조 방법 KR100749373B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/303,830 1999-05-03
US09/303,830 US6309937B1 (en) 1999-05-03 1999-05-03 Method of making shallow junction semiconductor devices

Publications (2)

Publication Number Publication Date
KR20010074630A true KR20010074630A (ko) 2001-08-04
KR100749373B1 KR100749373B1 (ko) 2007-08-14

Family

ID=23173890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017000013A KR100749373B1 (ko) 1999-05-03 2000-05-03 샬로우 접합부 반도체 디바이스의 제조 방법

Country Status (6)

Country Link
US (1) US6309937B1 (ko)
EP (1) EP1135798A2 (ko)
JP (1) JP2002543609A (ko)
KR (1) KR100749373B1 (ko)
CN (1) CN100378928C (ko)
WO (1) WO2000067301A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430080B2 (ja) * 1999-10-08 2003-07-28 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
JP4845299B2 (ja) * 2001-03-09 2011-12-28 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100740780B1 (ko) * 2001-12-14 2007-07-19 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 제조 방법
KR101012438B1 (ko) 2003-08-25 2011-02-08 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US20050124128A1 (en) * 2003-12-08 2005-06-09 Kim Hag D. Methods for manufacturing semiconductor device
JP2007095872A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 半導体装置の製造方法
US20070202640A1 (en) * 2006-02-28 2007-08-30 Applied Materials, Inc. Low-k spacer integration into CMOS transistors

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728617A (en) 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4784965A (en) 1986-11-04 1988-11-15 Intel Corporation Source drain doping technique
US4978626A (en) 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
US4994404A (en) 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
US4975385A (en) 1990-04-06 1990-12-04 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure
JPH0423449A (ja) * 1990-05-17 1992-01-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0423439A (ja) 1990-05-18 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
US5168072A (en) 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5132757A (en) * 1990-11-16 1992-07-21 Unisys Corporation LDD field effect transistor having a large reproducible saturation current
US5200352A (en) 1991-11-25 1993-04-06 Motorola Inc. Transistor having a lightly doped region and method of formation
US5352914A (en) 1992-08-03 1994-10-04 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
JP2842125B2 (ja) 1993-02-04 1998-12-24 日本電気株式会社 電界効果型トランジスタの製造方法
JPH07176608A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置およびその製造方法
US5610088A (en) 1995-03-16 1997-03-11 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
US5514610A (en) * 1995-03-17 1996-05-07 Taiwan Semiconductor Manufacturing Company Method of making an optimized code ion implantation procedure for read only memory devices
KR960035918A (ko) * 1995-03-28 1996-10-28 김주용 반도체 소자의 얕은 접합 형성방법
KR0146202B1 (ko) 1995-06-12 1998-11-02 김광호 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법
US5783475A (en) 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
KR0161885B1 (ko) 1995-12-26 1999-02-01 문정환 반도체 소자와 그의 제조방법
KR100206876B1 (ko) 1995-12-28 1999-07-01 구본준 모스전계효과트랜지스터 제조방법
US5595919A (en) 1996-02-20 1997-01-21 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned halo process for reducing junction capacitance
US5585295A (en) 1996-03-29 1996-12-17 Vanguard International Semiconductor Corporation Method for forming inverse-T gate lightly-doped drain (ITLDD) device
US5759897A (en) 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US5946581A (en) * 1997-01-08 1999-08-31 Advanced Micro Devices Method of manufacturing a semiconductor device by doping an active region after formation of a relatively thick oxide layer
US5895955A (en) 1997-01-10 1999-04-20 Advanced Micro Devices, Inc. MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch
US5780350A (en) 1997-01-30 1998-07-14 Lsi Logic Corporation MOSFET device with improved LDD region and method of making same
US5736446A (en) 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
US6040222A (en) * 1999-02-02 2000-03-21 United Microelectronics Corp. Method for fabricating an electrostatistic discharge protection device to protect an integrated circuit

Also Published As

Publication number Publication date
EP1135798A2 (en) 2001-09-26
CN100378928C (zh) 2008-04-02
CN1529907A (zh) 2004-09-15
US6309937B1 (en) 2001-10-30
JP2002543609A (ja) 2002-12-17
WO2000067301A2 (en) 2000-11-09
KR100749373B1 (ko) 2007-08-14
WO2000067301A3 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
US6083780A (en) Semiconductor device and method of fabrication thereof
EP0465045B1 (en) Method of field effect transistor fabrication for integrated circuits
US6218224B1 (en) Nitride disposable spacer to reduce mask count in CMOS transistor formation
KR100749373B1 (ko) 샬로우 접합부 반도체 디바이스의 제조 방법
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
KR100271265B1 (ko) 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법
US7326606B2 (en) Semiconductor processing methods
KR20010066327A (ko) 듀얼 게이트전극 제조방법
JP3714757B2 (ja) Ｍｉｓ型半導体装置の製造方法
KR100407981B1 (ko) 반도체소자의구조및제조방법
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
KR100431324B1 (ko) 반도체장치의 제조방법
US6674135B1 (en) Semiconductor structure having elevated salicided source/drain regions and metal gate electrode on nitride/oxide dielectric
KR100244258B1 (ko) 반도체 소자의 제조 방법
KR100880336B1 (ko) 반도체 소자의 제조방법
KR0151081B1 (ko) 반도체 장치의 제조방법
KR101065352B1 (ko) 모스 트랜지스터 및 이의 제조 방법
KR100328264B1 (ko) 반도체 소자의 제조 방법
KR100594218B1 (ko) 수직채널형 ｍｏｓ 트랜지스터의 채널형성 방법
JPH06204456A (ja) 半導体装置
KR100240272B1 (ko) 반도체 소자의 제조방법
GB2327296A (en) Reverse self aligned narrow gate fet
KR20000032450A (ko) 반도체 소자 제조방법
KR20000042390A (ko) 씨모스 트랜지스터 제조방법
JP2001257343A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170727

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 13