JP2639355B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2639355B2 JP2639355B2 JP6232286A JP23228694A JP2639355B2 JP 2639355 B2 JP2639355 B2 JP 2639355B2 JP 6232286 A JP6232286 A JP 6232286A JP 23228694 A JP23228694 A JP 23228694A JP 2639355 B2 JP2639355 B2 JP 2639355B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- insulating film
- interlayer insulating
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に半導体装置における微細なコンタ
クト・配線構造およびその形成方法に関するものであ
る。
製造方法に関し、特に半導体装置における微細なコンタ
クト・配線構造およびその形成方法に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置はその高密度化および
高集積化に伴ってコンタクト径が小さくなり、また配線
幅も細くなってきている。それにともない、コンタクト
抵抗および配線抵抗がますます増大する傾向がある。こ
のため、半導体装置において微細化を実現するために
は、コンタクト抵抗および配線抵抗をどの程度低く抑え
られるかが重要な課題となってきている。
高集積化に伴ってコンタクト径が小さくなり、また配線
幅も細くなってきている。それにともない、コンタクト
抵抗および配線抵抗がますます増大する傾向がある。こ
のため、半導体装置において微細化を実現するために
は、コンタクト抵抗および配線抵抗をどの程度低く抑え
られるかが重要な課題となってきている。
【０００３】この種微細なコンタクトホールに関して
は、コンタクトホールをステップカバレッジ（段差被覆
性）よく埋め込むプラグ法が知られている。また配線抵
抗低減のためにポリシリコン層と金属層を別々に順次堆
積し、その後の熱処理によってシリサイド化反応を行わ
せる配線形成方法（自己整合シリサイド配線）が用いら
れている。
は、コンタクトホールをステップカバレッジ（段差被覆
性）よく埋め込むプラグ法が知られている。また配線抵
抗低減のためにポリシリコン層と金属層を別々に順次堆
積し、その後の熱処理によってシリサイド化反応を行わ
せる配線形成方法（自己整合シリサイド配線）が用いら
れている。
【０００４】図４（ａ）〜（ｆ）は、上記の点を考慮に
いれた従来の半導体装置の製造方法を示す工程順断面図
である。まず、図４（ａ）に示すように、拡散層領域２
を有するシリコン基板１上に層間絶縁膜３を設け、その
上にフォトリソグラフィの技法のよりフォトレジスト６
を形成し、これをマスクとして反応性イオンエッチング
により拡散層領域２が露出するまで層間絶縁膜をエッチ
ングしてコンタクト孔７を形成する。
いれた従来の半導体装置の製造方法を示す工程順断面図
である。まず、図４（ａ）に示すように、拡散層領域２
を有するシリコン基板１上に層間絶縁膜３を設け、その
上にフォトリソグラフィの技法のよりフォトレジスト６
を形成し、これをマスクとして反応性イオンエッチング
により拡散層領域２が露出するまで層間絶縁膜をエッチ
ングしてコンタクト孔７を形成する。
【０００５】次に、図４（ｂ）に示すように、減圧ＣＶ
Ｄ法によりリンドープポリシリコン膜８を層間絶縁膜３
上全面に堆積して、コンタクト孔７をポリシリコン膜８
で埋め込む。次に、図４（ｃ）に示すように、反応性イ
オンエッチングによりリンドープポリシリコン膜８に対
し全面的エッチバックを行い、コンタクト孔７内だけに
ポリシリコンを残してポリシリコンプラグ９を形成す
る。
Ｄ法によりリンドープポリシリコン膜８を層間絶縁膜３
上全面に堆積して、コンタクト孔７をポリシリコン膜８
で埋め込む。次に、図４（ｃ）に示すように、反応性イ
オンエッチングによりリンドープポリシリコン膜８に対
し全面的エッチバックを行い、コンタクト孔７内だけに
ポリシリコンを残してポリシリコンプラグ９を形成す
る。
【０００６】次に、図４（ｄ）に示すように、リンドー
プされたポリシリコン膜４を全面に形成した後、フォト
リソグラフィの技法で形成されたフォトレジスト１０を
マスクとして反応性イオンエッチングによりポリシリコ
ン膜４のエッチングを行い、配線構造に加工する。そし
て、図４（ｅ）に示すように、露出した層間絶縁膜３お
よびポリシリコン膜４上全面に、例えばチタン膜１１を
スパッタ法により形成する。
プされたポリシリコン膜４を全面に形成した後、フォト
リソグラフィの技法で形成されたフォトレジスト１０を
マスクとして反応性イオンエッチングによりポリシリコ
ン膜４のエッチングを行い、配線構造に加工する。そし
て、図４（ｅ）に示すように、露出した層間絶縁膜３お
よびポリシリコン膜４上全面に、例えばチタン膜１１を
スパッタ法により形成する。
【０００７】この後熱処理を施すことによりリンドープ
のポリシリコン膜４をチタン膜１１と反応させて金属シ
リサイドを形成する。その後未反応性の金属および窒化
物などの金属化合物を除去することにより、図４（ｆ）
に示すように、自己整合的に金属シリサイド膜１２を形
成することができる。
のポリシリコン膜４をチタン膜１１と反応させて金属シ
リサイドを形成する。その後未反応性の金属および窒化
物などの金属化合物を除去することにより、図４（ｆ）
に示すように、自己整合的に金属シリサイド膜１２を形
成することができる。
【０００８】
【発明が解決しようとする課題】ところが、以上のよう
にして形成された金属シリサイド配線層とプラグのリン
ドープポリシリコンの間にはポリシリコン成長時の巻き
込み酸化などによる自然酸化膜が存在し、これが抵抗増
大の原因となっていた。
にして形成された金属シリサイド配線層とプラグのリン
ドープポリシリコンの間にはポリシリコン成長時の巻き
込み酸化などによる自然酸化膜が存在し、これが抵抗増
大の原因となっていた。
【０００９】また、プラグを形成する際にエッチバック
を行っているが、これによりプラグロスを生じプラグ部
分が凹んだ構造になり、実質的なプラグと配線との接触
面はプラグの上面だけとなってしまう。さらに配線の一
部となるリンドープポリシリコン膜のリン濃度を高くす
るとコンタクト抵抗の上昇は抑えられるがシリサイド化
反応時のシリサイド反応速度が遅くなりシリサイド配線
に変換される金属の割合が低下するためシリサイド膜が
薄層となり配線抵抗が高くなる。逆に、リン濃度を低く
すると、配線抵抗は低減できるがポリシリコンプラグと
金属シリサイド配線の間に低濃度のリンドープポリシリ
コン膜を存在するため、これが高抵抗層となりコンタク
ト抵抗が上昇する。
を行っているが、これによりプラグロスを生じプラグ部
分が凹んだ構造になり、実質的なプラグと配線との接触
面はプラグの上面だけとなってしまう。さらに配線の一
部となるリンドープポリシリコン膜のリン濃度を高くす
るとコンタクト抵抗の上昇は抑えられるがシリサイド化
反応時のシリサイド反応速度が遅くなりシリサイド配線
に変換される金属の割合が低下するためシリサイド膜が
薄層となり配線抵抗が高くなる。逆に、リン濃度を低く
すると、配線抵抗は低減できるがポリシリコンプラグと
金属シリサイド配線の間に低濃度のリンドープポリシリ
コン膜を存在するため、これが高抵抗層となりコンタク
ト抵抗が上昇する。
【００１０】ここで始めに述べた配線層とプラグとの間
に存在する自然酸化膜について、特開平３−１８５８２
３号公報には、ケミカルドライエッチングによって自然
酸化膜を除去することが提案されている。しかし、この
方法を採用してもエッチング後に大気中に曝すとすぐに
自然酸化膜が形成されるため根本的な解決にはならな
い。自然酸化膜の影響を完全になくすには、エッチング
後に真空雰囲気のまま次のポリシリコン成長工程に送ら
なければならないが、そのためにケミカルドライエッチ
ング→ポリシリコン成長を連続的に行うことのできる非
常に高価なマルチチャンバシステムの装置を導入する必
要が生じる。
に存在する自然酸化膜について、特開平３−１８５８２
３号公報には、ケミカルドライエッチングによって自然
酸化膜を除去することが提案されている。しかし、この
方法を採用してもエッチング後に大気中に曝すとすぐに
自然酸化膜が形成されるため根本的な解決にはならな
い。自然酸化膜の影響を完全になくすには、エッチング
後に真空雰囲気のまま次のポリシリコン成長工程に送ら
なければならないが、そのためにケミカルドライエッチ
ング→ポリシリコン成長を連続的に行うことのできる非
常に高価なマルチチャンバシステムの装置を導入する必
要が生じる。
【００１１】本発明は、この点に鑑みてなされたもので
あって、その目的は、特別の装置、工程を用いることな
く、コンタクトとシリサイド配線層の低抵抗化を実現で
きる構造およびその形成方法を提供することである。
あって、その目的は、特別の装置、工程を用いることな
く、コンタクトとシリサイド配線層の低抵抗化を実現で
きる構造およびその形成方法を提供することである。
【００１２】
【課題を解決するための手段】上記目的を目的を達成す
るため、本発明によれば、下層の導電層（２）と上層の
配線層（４、１２；１３）とが層間絶縁膜（３）を介し
て配置され、両者間が層間絶縁膜内に設けられ、その一
部が前記層間絶縁膜の上表面より突出している導電体プ
ラグ（９）を介して接続されている半導体装置におい
て、前記配線層がポリシリコン膜（４）と金属シリサイ
ド膜（１２、１３）とによって形成されており、前記ポ
リシリコン膜には前記層間絶縁膜に形成されたコンタク
ト孔と同一個所にコンタクト孔が形成されており、前記
導電体プラグはポリシリコン膜に形成されたコンタクト
孔をも貫通してその一部がポリシリコン膜の上表面より
突出するように形成されており、かつ、前記導電体プラ
グの前記ポリシリコン膜から突出している部分の側面お
よび上表面は前記金属シリサイド膜に覆われていること
を特徴とする半導体装置、が提供される。
るため、本発明によれば、下層の導電層（２）と上層の
配線層（４、１２；１３）とが層間絶縁膜（３）を介し
て配置され、両者間が層間絶縁膜内に設けられ、その一
部が前記層間絶縁膜の上表面より突出している導電体プ
ラグ（９）を介して接続されている半導体装置におい
て、前記配線層がポリシリコン膜（４）と金属シリサイ
ド膜（１２、１３）とによって形成されており、前記ポ
リシリコン膜には前記層間絶縁膜に形成されたコンタク
ト孔と同一個所にコンタクト孔が形成されており、前記
導電体プラグはポリシリコン膜に形成されたコンタクト
孔をも貫通してその一部がポリシリコン膜の上表面より
突出するように形成されており、かつ、前記導電体プラ
グの前記ポリシリコン膜から突出している部分の側面お
よび上表面は前記金属シリサイド膜に覆われていること
を特徴とする半導体装置、が提供される。
【００１３】また、本発明によれば、（１）半導体基板
表面または半導体基板上に設けられた導電層を覆う層間
絶縁膜を形成する工程と、（２）前記層間絶縁膜上に第
１のポリシリコン膜を堆積する工程と、（３）前記第１
のポリシリコン膜上に絶縁膜を堆積する工程と、（４）
前記絶縁膜、前記第１のポリシリコン膜および前記層間
絶縁膜を選択的にエッチングして前記導電層の表面を露
出させるコンタクト孔を形成する工程と、（５）不純物
が高濃度にドープされた第２のポリシリコン膜を形成
し、これをエッチバックして前記コンタクト孔内にポリ
シリコンプラグを形成する工程と、（６）前記絶縁膜を
除去する工程と、（７）前記第１のポリシリコン膜上お
よび前記ポリシリコンプラグ上に金属シリサイド膜を形
成して、前記ポリシリコンプラグを介して前記導電層に
接続されたポリサイド構造の配線を形成する工程と、を
有する半導体装置の製造方法、が提供される。
表面または半導体基板上に設けられた導電層を覆う層間
絶縁膜を形成する工程と、（２）前記層間絶縁膜上に第
１のポリシリコン膜を堆積する工程と、（３）前記第１
のポリシリコン膜上に絶縁膜を堆積する工程と、（４）
前記絶縁膜、前記第１のポリシリコン膜および前記層間
絶縁膜を選択的にエッチングして前記導電層の表面を露
出させるコンタクト孔を形成する工程と、（５）不純物
が高濃度にドープされた第２のポリシリコン膜を形成
し、これをエッチバックして前記コンタクト孔内にポリ
シリコンプラグを形成する工程と、（６）前記絶縁膜を
除去する工程と、（７）前記第１のポリシリコン膜上お
よび前記ポリシリコンプラグ上に金属シリサイド膜を形
成して、前記ポリシリコンプラグを介して前記導電層に
接続されたポリサイド構造の配線を形成する工程と、を
有する半導体装置の製造方法、が提供される。
【００１４】
【作用】本発明によれば、導電体プラグはその側面およ
び上表面において上層の配線層と接触している。したが
って、プラグと配線層との接触面積が広くなり低抵抗の
コンタクトを実現することができる。
び上表面において上層の配線層と接触している。したが
って、プラグと配線層との接触面積が広くなり低抵抗の
コンタクトを実現することができる。
【００１５】また、本発明によれば、上層の配線層がポ
リサイド構造に形成されており、かつ、導電体プラグが
ポリシリコン膜を介することなく直接金属シリサイド膜
と接続される。この構造によれば、ポリシリコン膜がノ
ンドープ乃至低不純物濃度であってもプラグ−配線層間
の抵抗を上昇させることがない。したがって、ポリシリ
コン膜の不純物濃度を低く抑えてシリサイド化反応の速
度を上昇させることが可能となり、そのためシリサイド
配線層の膜厚を十分に厚くすることができるようになり
低抵抗の配線層を得ることができるようになる。
リサイド構造に形成されており、かつ、導電体プラグが
ポリシリコン膜を介することなく直接金属シリサイド膜
と接続される。この構造によれば、ポリシリコン膜がノ
ンドープ乃至低不純物濃度であってもプラグ−配線層間
の抵抗を上昇させることがない。したがって、ポリシリ
コン膜の不純物濃度を低く抑えてシリサイド化反応の速
度を上昇させることが可能となり、そのためシリサイド
配線層の膜厚を十分に厚くすることができるようになり
低抵抗の配線層を得ることができるようになる。
【００１６】また、本発明の製造方法では、ポリシリコ
ン膜およびポリシリコンプラグ上に金属（例えばチタ
ン）を堆積してシリサイド化処理が行われる。このとき
例えばチタンの還元作用が行われるため、仮にポリシリ
コンプラグ上に自然酸化膜が存在していてもシリサイド
処理工程において除去され、自然酸化膜の存在が悪影響
を及ぼすことはなくなる。
ン膜およびポリシリコンプラグ上に金属（例えばチタ
ン）を堆積してシリサイド化処理が行われる。このとき
例えばチタンの還元作用が行われるため、仮にポリシリ
コンプラグ上に自然酸化膜が存在していてもシリサイド
処理工程において除去され、自然酸化膜の存在が悪影響
を及ぼすことはなくなる。
【００１７】さらに、本発明の製造方法によれば、ポリ
シリコンプラグを形成するためのエッチバックが層間絶
縁膜が露出しない状態で行われるため、層間絶縁膜の膜
減りを防止することができる。また、本発明によれば、
ポリサイド配線用のポリシリコン膜を堆積する前に自然
酸化膜除去を目的としたフッ酸処理を行わなくてもよく
なるため、層間絶縁膜の膜減りをさらに抑制することが
できる。
シリコンプラグを形成するためのエッチバックが層間絶
縁膜が露出しない状態で行われるため、層間絶縁膜の膜
減りを防止することができる。また、本発明によれば、
ポリサイド配線用のポリシリコン膜を堆積する前に自然
酸化膜除去を目的としたフッ酸処理を行わなくてもよく
なるため、層間絶縁膜の膜減りをさらに抑制することが
できる。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１（ａ）〜（ｆ）は、本発明の第１
の実施例を説明するための工程順断面図である。まず、
拡散層領域２を有するシリコン基板１上に層間絶縁膜３
を例えば０．５μｍの厚さに堆積し、その上にノンドー
プのポリシリコン膜４を例えば０．０５μｍの膜厚に形
成し、その上に例えばシリコン酸化膜５を膜厚０．０５
μｍに成長させる。
て説明する。 ［第１の実施例］図１（ａ）〜（ｆ）は、本発明の第１
の実施例を説明するための工程順断面図である。まず、
拡散層領域２を有するシリコン基板１上に層間絶縁膜３
を例えば０．５μｍの厚さに堆積し、その上にノンドー
プのポリシリコン膜４を例えば０．０５μｍの膜厚に形
成し、その上に例えばシリコン酸化膜５を膜厚０．０５
μｍに成長させる。
【００１９】次に、このシリコン酸化膜５上にフォトリ
ソグラフィの技法によりコンタクト孔部に開口を有する
フォトレジスト６を形成し、これをマスクとして反応性
イオンエッチングによりシリコン酸化膜５、ポリシリコ
ン膜４および層間絶縁膜３を通して拡散層領域２が露出
するまでエッチングを行って、例えば開口径が０．２μ
ｍのコンタクト孔７を開孔する〔図１（ａ）〕。
ソグラフィの技法によりコンタクト孔部に開口を有する
フォトレジスト６を形成し、これをマスクとして反応性
イオンエッチングによりシリコン酸化膜５、ポリシリコ
ン膜４および層間絶縁膜３を通して拡散層領域２が露出
するまでエッチングを行って、例えば開口径が０．２μ
ｍのコンタクト孔７を開孔する〔図１（ａ）〕。
【００２０】次に、図１（ｂ）に示すように、リンドー
プポリシリコン膜８を例えば厚さ０．６μｍに堆積して
コンタクト孔７を完全に埋め込む。そして、図１（ｃ）
に示すように、反応性イオンエッチングによりリンドー
プポリシリコン膜８を全面的にエッチバックし、コンタ
クト孔７内だけポリシリコン膜８を残してポリシリコン
プラグ９を形成する。
プポリシリコン膜８を例えば厚さ０．６μｍに堆積して
コンタクト孔７を完全に埋め込む。そして、図１（ｃ）
に示すように、反応性イオンエッチングによりリンドー
プポリシリコン膜８を全面的にエッチバックし、コンタ
クト孔７内だけポリシリコン膜８を残してポリシリコン
プラグ９を形成する。
【００２１】シリコン酸化膜５を全面的に除去すること
によりポリシリコンプラグ９を突出させた後、図１
（ｄ）に示すように、フォトリソグラフィの技法で形成
されたフォトレジスト１０をマスクとして反応性イオン
エッチングによりポリシリコン膜４をパターニングす
る。フォトレジスト１０を除去した後、図１（ｅ）に示
すように、パターニングされたポリシリコン膜４上、ポ
リシリコンプラグ９上および露出した層間絶縁膜２上全
面に例えばチタン膜１１を膜厚約０．０３μｍに成長さ
せる。
によりポリシリコンプラグ９を突出させた後、図１
（ｄ）に示すように、フォトリソグラフィの技法で形成
されたフォトレジスト１０をマスクとして反応性イオン
エッチングによりポリシリコン膜４をパターニングす
る。フォトレジスト１０を除去した後、図１（ｅ）に示
すように、パターニングされたポリシリコン膜４上、ポ
リシリコンプラグ９上および露出した層間絶縁膜２上全
面に例えばチタン膜１１を膜厚約０．０３μｍに成長さ
せる。
【００２２】熱処理を施すことによりポリシリコン膜４
をチタン膜１１とシリサイド化反応させてチタンシリサ
イドを形成した後、未反応の金属および窒化物などの金
属化合物を除去すると、図１（ｆ）に示すように、自己
整合的に形成されたチタンシリサイド膜１２を有するポ
リサイド配線層を得ることができる。
をチタン膜１１とシリサイド化反応させてチタンシリサ
イドを形成した後、未反応の金属および窒化物などの金
属化合物を除去すると、図１（ｆ）に示すように、自己
整合的に形成されたチタンシリサイド膜１２を有するポ
リサイド配線層を得ることができる。
【００２３】本実施例では、配線層用のポリシリコン膜
にノンドープのものを用いたが、これは、ポリシリコン
の不純物濃度が低いほどシリサイド化反応が速くなるた
め、より低抵抗の配線を得るためである。しかし、必ず
しもノンドープとする必要はなく、目的の膜厚のシリサ
イド膜が得られる範囲で不純物（例えば、リン、ヒ素）
を含有させるようにしてもよい。本発明者の実験によれ
ば、不純物濃度が１×１０20［原子／ｃｍ3 ］未満であ
れば、通常満足すべき膜厚のシリサイドが得られる。
にノンドープのものを用いたが、これは、ポリシリコン
の不純物濃度が低いほどシリサイド化反応が速くなるた
め、より低抵抗の配線を得るためである。しかし、必ず
しもノンドープとする必要はなく、目的の膜厚のシリサ
イド膜が得られる範囲で不純物（例えば、リン、ヒ素）
を含有させるようにしてもよい。本発明者の実験によれ
ば、不純物濃度が１×１０20［原子／ｃｍ3 ］未満であ
れば、通常満足すべき膜厚のシリサイドが得られる。
【００２４】［第２の実施例］次に、本発明の第２の実
施例について図面を参照して説明する。図２（ａ）〜
（ｆ）は、本発明の第２の実施例を説明するための工程
順断面図である。まず、拡散層領域２を有するシリコン
基板１上に層間絶縁膜３を例えば０．５μｍの厚さに堆
積し、その上にリンドープのポリシリコン膜４を例えば
０．０５μｍの膜厚に形成し、その上に例えばシリコン
酸化膜５を膜厚０．０５μｍに成長させる。
施例について図面を参照して説明する。図２（ａ）〜
（ｆ）は、本発明の第２の実施例を説明するための工程
順断面図である。まず、拡散層領域２を有するシリコン
基板１上に層間絶縁膜３を例えば０．５μｍの厚さに堆
積し、その上にリンドープのポリシリコン膜４を例えば
０．０５μｍの膜厚に形成し、その上に例えばシリコン
酸化膜５を膜厚０．０５μｍに成長させる。
【００２５】次に、このシリコン酸化膜５上にフォトリ
ソグラフィの技法によりコンタクト孔部に開口を有する
フォトレジスト６を形成し、これをマスクとして反応性
イオンエッチングによりシリコン酸化膜５、ポリシリコ
ン膜４および層間絶縁膜３を通して拡散層領域２が露出
するまでエッチングを行って、例えば開口径が０．２μ
ｍのコンタクト孔７を開孔する〔図２（ａ）〕。
ソグラフィの技法によりコンタクト孔部に開口を有する
フォトレジスト６を形成し、これをマスクとして反応性
イオンエッチングによりシリコン酸化膜５、ポリシリコ
ン膜４および層間絶縁膜３を通して拡散層領域２が露出
するまでエッチングを行って、例えば開口径が０．２μ
ｍのコンタクト孔７を開孔する〔図２（ａ）〕。
【００２６】次に、図２（ｂ）に示すように、リンドー
プポリシリコン膜８を例えば厚さ０．６μｍに堆積して
コンタクト孔７を完全に埋め込む。そして、図２（ｃ）
に示すように、反応性イオンエッチングによりポリシリ
コン膜８に対し全面的エッチバックを行い、コンタクト
孔７内だけにリンドープポリシリコン膜８を残してポリ
シリコンプラグ９を形成する。
プポリシリコン膜８を例えば厚さ０．６μｍに堆積して
コンタクト孔７を完全に埋め込む。そして、図２（ｃ）
に示すように、反応性イオンエッチングによりポリシリ
コン膜８に対し全面的エッチバックを行い、コンタクト
孔７内だけにリンドープポリシリコン膜８を残してポリ
シリコンプラグ９を形成する。
【００２７】シリコン酸化膜５を全面除去することによ
りポリシリコンプラグ９を突出させた後、図２（ｄ）に
示すように、全面にタングステンシリサイド膜１３を膜
厚約０．１μｍに成長させる。次に、図２（ｅ）に示す
ように、フォトリソグラフィ技法でパターニングされた
フォトレジスト１０をマスクとして反応性イオンエッチ
ングによりタングステンシリサイド膜１３およびポリシ
リコン膜４をパターニングする。そして、フォトレジス
ト１０を除去して図２（ｆ）に示すようなタングステン
シリサイド／ポリシリコン積層構造の配線を得る。
りポリシリコンプラグ９を突出させた後、図２（ｄ）に
示すように、全面にタングステンシリサイド膜１３を膜
厚約０．１μｍに成長させる。次に、図２（ｅ）に示す
ように、フォトリソグラフィ技法でパターニングされた
フォトレジスト１０をマスクとして反応性イオンエッチ
ングによりタングステンシリサイド膜１３およびポリシ
リコン膜４をパターニングする。そして、フォトレジス
ト１０を除去して図２（ｆ）に示すようなタングステン
シリサイド／ポリシリコン積層構造の配線を得る。
【００２８】［第３の実施例］次に、本発明の第３の実
施例について図面を参照して説明する。図３（ａ）〜
（ｆ）は、本発明の第３の実施例を説明するための工程
順断面図である。まず、図３（ａ）に示すように、拡散
層領域２を有するシリコン基板１上に層間絶縁膜３を例
えば０．５μｍの厚さに堆積し、その上に配線層のポリ
シリコン膜４を例えば膜厚０．０５μｍに形成する。こ
こで層間絶縁膜３の最上面には、不純物がドーピングさ
れていないシリコン酸化膜を用いる。
施例について図面を参照して説明する。図３（ａ）〜
（ｆ）は、本発明の第３の実施例を説明するための工程
順断面図である。まず、図３（ａ）に示すように、拡散
層領域２を有するシリコン基板１上に層間絶縁膜３を例
えば０．５μｍの厚さに堆積し、その上に配線層のポリ
シリコン膜４を例えば膜厚０．０５μｍに形成する。こ
こで層間絶縁膜３の最上面には、不純物がドーピングさ
れていないシリコン酸化膜を用いる。
【００２９】次に、フォトリソグラフィの技法でパター
ニングされたフォトレジスト（図示なし）をマスクとし
て反応性イオンエッチングによりポリシリコン膜４をパ
ターニングする。フォトレジストを除去した後、図３
（ｂ）に示すように、全面に例えばＢＰＳＧ膜１４を膜
厚約０．１μｍに成長させる。続いて、フォトリソグラ
フィ技法および反応性イオンエッチング法を適用して、
拡散層領域２の表面を露出させる、開口径が約０．２μ
ｍのコンタクト孔７を開孔する。
ニングされたフォトレジスト（図示なし）をマスクとし
て反応性イオンエッチングによりポリシリコン膜４をパ
ターニングする。フォトレジストを除去した後、図３
（ｂ）に示すように、全面に例えばＢＰＳＧ膜１４を膜
厚約０．１μｍに成長させる。続いて、フォトリソグラ
フィ技法および反応性イオンエッチング法を適用して、
拡散層領域２の表面を露出させる、開口径が約０．２μ
ｍのコンタクト孔７を開孔する。
【００３０】次に、図３（ｃ）に示すように、リンドー
プポリシリコン膜８を例えば膜厚０．６μｍに堆積して
コンタクト孔７を完全に埋め込む。そして図３（ｄ）に
示すように、反応性イオンエッチングによりポリシリコ
ン膜８に全面的エッチバックを施し、コンタクト孔７内
だけにポリシリコン膜８を残してポリシリコンプラグ９
を形成する。
プポリシリコン膜８を例えば膜厚０．６μｍに堆積して
コンタクト孔７を完全に埋め込む。そして図３（ｄ）に
示すように、反応性イオンエッチングによりポリシリコ
ン膜８に全面的エッチバックを施し、コンタクト孔７内
だけにポリシリコン膜８を残してポリシリコンプラグ９
を形成する。
【００３１】次に、気相ＨＦエッチングによりＢＰＳＧ
膜１４を除去してポリシリコンプラグ９を突出させた
後、図３（ｅ）に示すように、全面に例えばチタン膜１
１を膜厚約０．０３μｍに成長させる。熱処理を施すこ
とによりポリシリコン膜４をチタン膜１１とシリサイド
化反応させてチタンシリサイドを形成させた後、未反応
の金属および窒化物などの金属化合物を除去することに
より、図１（ｆ）に示すように、自己整合的に形成され
たチタンシリサイド膜１２を有するポリサイド構造の配
線が得られる。
膜１４を除去してポリシリコンプラグ９を突出させた
後、図３（ｅ）に示すように、全面に例えばチタン膜１
１を膜厚約０．０３μｍに成長させる。熱処理を施すこ
とによりポリシリコン膜４をチタン膜１１とシリサイド
化反応させてチタンシリサイドを形成させた後、未反応
の金属および窒化物などの金属化合物を除去することに
より、図１（ｆ）に示すように、自己整合的に形成され
たチタンシリサイド膜１２を有するポリサイド構造の配
線が得られる。
【００３２】
【発明の効果】以上説明したように、本発明による半導
体装置では、ポリシリコンプラグが層間絶縁膜上に突出
する構造になるので、金属シリサイド膜との接触面がプ
ラグの上面だけでなく側面にまで広がるためポリシリコ
ンプラグと金属シリサイド膜との接触面積が大きくな
り、コンタクト抵抗が低減できる。また、本発明によれ
ば、配線層のポリシリコン膜をポリシリコンプラグより
先に形成することによりポリシリコンプラグと金属シリ
サイド層が配線層のポリシリコン膜を介すことなく直接
接続される構造になるため、ポリシリコンプラグと配線
層のポリシリコン膜との界面に存在する自然酸化膜がコ
ンタクト抵抗に影響することがなくなりコンタクト抵抗
の上昇が抑制される。
体装置では、ポリシリコンプラグが層間絶縁膜上に突出
する構造になるので、金属シリサイド膜との接触面がプ
ラグの上面だけでなく側面にまで広がるためポリシリコ
ンプラグと金属シリサイド膜との接触面積が大きくな
り、コンタクト抵抗が低減できる。また、本発明によれ
ば、配線層のポリシリコン膜をポリシリコンプラグより
先に形成することによりポリシリコンプラグと金属シリ
サイド層が配線層のポリシリコン膜を介すことなく直接
接続される構造になるため、ポリシリコンプラグと配線
層のポリシリコン膜との界面に存在する自然酸化膜がコ
ンタクト抵抗に影響することがなくなりコンタクト抵抗
の上昇が抑制される。
【００３３】さらに、シリサイド化反応により配線を形
成するプロセスを用いる場合には、配線層のポリシリコ
ン膜をノンドープあるいは低不純物濃度にすることによ
りシリサイド化反応性を速めることができるため、シリ
サイド化され配線として利用される金属の割合を増加さ
せることができ配線抵抗を低減化できる。ここで、ポリ
シリコン膜がシリサイド配線層とポリシリコンプラグの
間には存在しない構造になっているので、配線層のポリ
シリコン膜をノンドープにしてもコンタクト抵抗の上昇
を招くことはない。
成するプロセスを用いる場合には、配線層のポリシリコ
ン膜をノンドープあるいは低不純物濃度にすることによ
りシリサイド化反応性を速めることができるため、シリ
サイド化され配線として利用される金属の割合を増加さ
せることができ配線抵抗を低減化できる。ここで、ポリ
シリコン膜がシリサイド配線層とポリシリコンプラグの
間には存在しない構造になっているので、配線層のポリ
シリコン膜をノンドープにしてもコンタクト抵抗の上昇
を招くことはない。
【００３４】さらに、本発明の製造方法によれば、ポリ
シリコンプラグを形成するためのエッチバックが層間絶
縁膜が露出しない状態で行われるため、層間絶縁膜の膜
減りを防止することができる。また、本発明によれば、
ポリサイド配線用のポリシリコン膜を堆積する前に自然
酸化膜除去を目的としたフッ酸処理を行わなくてもよく
なるため、層間絶縁膜の膜減りをさらに抑制することが
できる。
シリコンプラグを形成するためのエッチバックが層間絶
縁膜が露出しない状態で行われるため、層間絶縁膜の膜
減りを防止することができる。また、本発明によれば、
ポリサイド配線用のポリシリコン膜を堆積する前に自然
酸化膜除去を目的としたフッ酸処理を行わなくてもよく
なるため、層間絶縁膜の膜減りをさらに抑制することが
できる。
【図１】本発明の第１の実施例を説明するための工程順
断面図。
断面図。
【図２】本発明の第２の実施例を説明するための工程順
断面図。
断面図。
【図３】本発明の第３の実施例を説明するための工程順
断面図。
断面図。
【図４】従来技術を説明するための説明するための工程
順断面図。
順断面図。
１ シリコン基板 ２ 拡散層領域 ３ 層間絶縁膜 ４ ポリシリコン膜 ５ シリコン酸化膜 ６ フォトレジスト ７ コンタクト孔 ８ リンドープポリシリコン膜 ９ ポリシリコンプラグ １０ フォトレジスト １１ チタン膜 １２ チタンシリサイド膜 １３ タングステンシリサイド膜 １４ ＢＰＳＧ膜
Claims (6)
- 【請求項１】 下層の導電層と上層の配線層とが層間絶
縁膜を介して配置され、両者間が層間絶縁膜内に設けら
れ、その一部が前記層間絶縁膜の上表面より突出してい
る導電体プラグを介して接続されている半導体装置にお
いて、前記配線層がポリシリコン膜と金属シリサイド膜
とによって形成されており、前記ポリシリコン膜には前
記層間絶縁膜に形成されたコンタクト孔と同一個所にコ
ンタクト孔が形成されており、前記導電体プラグはポリ
シリコン膜に形成されたコンタクト孔をも貫通してその
一部がポリシリコン膜の上表面より突出するように形成
されており、かつ、前記導電体プラグの前記ポリシリコ
ン膜から突出している部分の側面および上表面は前記金
属シリサイド膜に覆われていることを特徴とする半導体
装置。 - 【請求項２】 前記導電体プラグがポリシリコンにより
形成されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 前記ポリシリコン膜の不純物濃度が１×
１０20［原子／cm3］未満であることを特徴とする請求
項２記載の半導体装置。 - 【請求項４】 （１）半導体基板表面または半導体基板
上に設けられた導電層を覆う層間絶縁膜を形成する工程
と、 （２）前記層間絶縁膜上に第１のポリシリコン膜を堆積
する工程と、 （３）前記第１のポリシリコン膜上に絶縁膜を堆積する
工程と、 （４）前記絶縁膜、前記第１のポリシリコン膜および前
記層間絶縁膜を選択的にエッチングして前記導電層の表
面を露出させるコンタクト孔を形成する工程と、 （５）不純物が高濃度にドープされた第２のポリシリコ
ン膜を形成し、これをエッチバックして前記コンタクト
孔内にポリシリコンプラグを形成する工程と、 （６）前記絶縁膜を除去する工程と、 （７）前記第１のポリシリコン膜上および前記ポリシリ
コンプラグ上に金属シリサイド膜を形成して、前記ポリ
シリコンプラグを介して前記導電層に接続されたポリサ
イド構造の配線を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第（２）の工程と前記第（３）の工
程との間または前記第（６）の工程と前記第（７）の工
程との間に、第１のポリシリコン膜のパターニング工程
が挿入されており、かつ、前記第（７）の工程が、金属
膜の堆積工程と、熱処理によりポリシリコンと金属膜と
を反応させてシリサイド膜を形成する工程と、不要の金
属および金属化合物をエッチング除去する工程と、を含
んでいることを特徴とする請求項４記載の半導体装置の
製造方法。 - 【請求項６】 前記第（７）の工程が、金属シリサイド
膜の堆積工程と、該金属シリサイド膜と前記第１のポリ
シリコン膜とをパターニングする工程と、を含んでいる
ことを特徴とする請求項４記載の半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232286A JP2639355B2 (ja) | 1994-09-01 | 1994-09-01 | 半導体装置およびその製造方法 |
| KR1019950028059A KR0172019B1 (ko) | 1994-09-01 | 1995-08-31 | 컨덕터 플러그를 포함하는 반도체 디바이스와 이것을 제조하는 방법 |
| US08/521,737 US5641991A (en) | 1994-09-01 | 1995-08-31 | Semiconductor device containing conductor plug that can reduce contact resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232286A JP2639355B2 (ja) | 1994-09-01 | 1994-09-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878519A JPH0878519A (ja) | 1996-03-22 |
| JP2639355B2 true JP2639355B2 (ja) | 1997-08-13 |
Family
ID=16936846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6232286A Expired - Lifetime JP2639355B2 (ja) | 1994-09-01 | 1994-09-01 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5641991A (ja) |
| JP (1) | JP2639355B2 (ja) |
| KR (1) | KR0172019B1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008082A (en) | 1995-09-14 | 1999-12-28 | Micron Technology, Inc. | Method of making a resistor, method of making a diode, and SRAM circuitry and other integrated circuitry |
| US5567644A (en) | 1995-09-14 | 1996-10-22 | Micron Technology, Inc. | Method of making a resistor |
| US5900664A (en) * | 1997-02-11 | 1999-05-04 | Advanced Micro Devices, Inc. | Semiconductor device with self-aligned protection diode |
| TW382784B (en) * | 1998-07-23 | 2000-02-21 | United Microelectronics Corp | Structure of poly-silicon via and method for making the same |
| US6780758B1 (en) * | 1998-09-03 | 2004-08-24 | Micron Technology, Inc. | Method of establishing electrical contact between a semiconductor substrate and a semiconductor device |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| US8853696B1 (en) * | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| TW527735B (en) | 1999-06-04 | 2003-04-11 | Semiconductor Energy Lab | Electro-optical device |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| TW483287B (en) * | 1999-06-21 | 2002-04-11 | Semiconductor Energy Lab | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
| JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW515109B (en) | 1999-06-28 | 2002-12-21 | Semiconductor Energy Lab | EL display device and electronic device |
| KR100322536B1 (ko) * | 1999-06-29 | 2002-03-18 | 윤종용 | 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법 |
| JP4472056B2 (ja) | 1999-07-23 | 2010-06-02 | 株式会社半導体エネルギー研究所 | エレクトロルミネッセンス表示装置及びその作製方法 |
| TW465119B (en) | 1999-07-23 | 2001-11-21 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
| US6406954B1 (en) * | 1999-09-02 | 2002-06-18 | Micron Technology, Inc. | Method for forming out-diffusing a dopant from the doped polysilicon into the N-type and P-type doped portion |
| TW540251B (en) | 1999-09-24 | 2003-07-01 | Semiconductor Energy Lab | EL display device and method for driving the same |
| JP2001092413A (ja) | 1999-09-24 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置および電子装置 |
| TW480722B (en) * | 1999-10-12 | 2002-03-21 | Semiconductor Energy Lab | Manufacturing method of electro-optical device |
| TW535454B (en) * | 1999-10-21 | 2003-06-01 | Semiconductor Energy Lab | Electro-optical device |
| JP4727029B2 (ja) | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| TW587239B (en) * | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| JP3626058B2 (ja) * | 2000-01-25 | 2005-03-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2001318627A (ja) | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US6936485B2 (en) | 2000-03-27 | 2005-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device |
| TW493282B (en) * | 2000-04-17 | 2002-07-01 | Semiconductor Energy Lab | Self-luminous device and electric machine using the same |
| US6825820B2 (en) | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| TW530427B (en) | 2000-10-10 | 2003-05-01 | Semiconductor Energy Lab | Method of fabricating and/or repairing a light emitting device |
| JP2002358031A (ja) | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| US6777249B2 (en) * | 2001-06-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of repairing a light-emitting device, and method of manufacturing a light-emitting device |
| US7294517B2 (en) * | 2001-06-18 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of fabricating the same |
| TW563088B (en) | 2001-09-17 | 2003-11-21 | Semiconductor Energy Lab | Light emitting device, method of driving a light emitting device, and electronic equipment |
| JP3810725B2 (ja) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| JP4024557B2 (ja) | 2002-02-28 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
| US7226332B2 (en) * | 2002-04-30 | 2007-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US7352133B2 (en) | 2002-08-05 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| TWI354975B (en) | 2002-09-05 | 2011-12-21 | Semiconductor Energy Lab | Light emitting device and driving method thereof |
| JP4574127B2 (ja) | 2003-03-26 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 素子基板及び発光装置 |
| JP4641710B2 (ja) | 2003-06-18 | 2011-03-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7220603B2 (en) * | 2003-09-19 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device and manufacturing apparatus |
| US7595775B2 (en) * | 2003-12-19 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device with reverse biasing circuit |
| KR100599113B1 (ko) * | 2003-12-26 | 2006-07-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 컨택 플러그 형성 방법 |
| US20050276292A1 (en) * | 2004-05-28 | 2005-12-15 | Karl Schrodinger | Circuit arrangement for operating a laser diode |
| TWI467541B (zh) | 2004-09-16 | 2015-01-01 | Semiconductor Energy Lab | 顯示裝置和其驅動方法 |
| JP2011210744A (ja) | 2010-03-26 | 2011-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2014053478A (ja) | 2012-09-07 | 2014-03-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
| US20240006448A1 (en) * | 2020-11-09 | 2024-01-04 | Sony Semiconductor Solutions Corporation | Imaging device, method of manufacturing imaging device, and electronic device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
| US5057902A (en) * | 1987-12-02 | 1991-10-15 | Advanced Micro Devices, Inc. | Self-aligned semiconductor devices |
| JPH03185823A (ja) * | 1989-12-15 | 1991-08-13 | Sony Corp | 半導体装置の製造方法 |
| JPH05243397A (ja) * | 1992-03-03 | 1993-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05335307A (ja) * | 1992-06-01 | 1993-12-17 | Miyazaki Oki Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
| JP2853719B2 (ja) * | 1992-06-08 | 1999-02-03 | 日本電気株式会社 | 半導体装置 |
-
1994
- 1994-09-01 JP JP6232286A patent/JP2639355B2/ja not_active Expired - Lifetime
-
1995
- 1995-08-31 US US08/521,737 patent/US5641991A/en not_active Expired - Fee Related
- 1995-08-31 KR KR1019950028059A patent/KR0172019B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878519A (ja) | 1996-03-22 |
| US5641991A (en) | 1997-06-24 |
| KR0172019B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639355B2 (ja) | 半導体装置およびその製造方法 | |
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| EP0107416B1 (en) | Method of producing semiconductor device | |
| JPH08241925A (ja) | 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法 | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| US5661052A (en) | Method of fabricating semiconductor device having low-resistance gate electrode and diffusion layers | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| US6001734A (en) | Formation method of contact/ through hole | |
| JP3057882B2 (ja) | 半導体装置の製造方法 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| US6228761B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
| US20020001935A1 (en) | Method of forming gate electrode in semiconductor device | |
| US5547900A (en) | Method of fabricating a self-aligned contact using a liquid-phase oxide-deposition process | |
| JPH0645522A (ja) | 半導体装置の製造方法 | |
| JP2910653B2 (ja) | 半導体装置の製造方法 | |
| US6228703B1 (en) | Method of fabricating mixed-mode semiconductor device having a capacitor and a gate | |
| JPH0693442B2 (ja) | 半導体装置の製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JP3716523B2 (ja) | 半導体装置の製造方法 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| JPH04304627A (ja) | 半導体装置及びその製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH0286135A (ja) | 半導体装置の製造方法 |