KR100599113B1 - 반도체 소자의 컨택 플러그 형성 방법 - Google Patents

반도체 소자의 컨택 플러그 형성 방법 Download PDF

Info

Publication number
KR100599113B1
KR100599113B1 KR1020030097767A KR20030097767A KR100599113B1 KR 100599113 B1 KR100599113 B1 KR 100599113B1 KR 1020030097767 A KR1020030097767 A KR 1020030097767A KR 20030097767 A KR20030097767 A KR 20030097767A KR 100599113 B1 KR100599113 B1 KR 100599113B1
Authority
KR
South Korea
Prior art keywords
etching
forming
contact
contact plug
sccm
Prior art date
Application number
KR1020030097767A
Other languages
English (en)
Other versions
KR20050066475A (ko
Inventor
김상권
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030097767A priority Critical patent/KR100599113B1/ko
Publication of KR20050066475A publication Critical patent/KR20050066475A/ko
Application granted granted Critical
Publication of KR100599113B1 publication Critical patent/KR100599113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 컨택 플러그 형성 방법에 관한 것으로, 보다 자세하게는 하부 금속배선을 다층 돌출형으로 형성함으로써 컨택 플러그와의 접촉면적이 증가하고 접촉저항이 감소하여 소자의 동작속도와 셀의 집적도를 향상시키는 방법에 관한 것이다.
본 발명의 반도체 소자의 컨택 플러그 형성 방법은 하부절연막의 상부에 제 1 도전막과 반사방지막을 순서대로 증착하는 단계; 1차 마스크 패턴을 형성하고 상기 반사방지막을 식각하는 단계; 2차 마스크 패턴을 형성하고 상기 반사방지막과 제 1 도전막을 1차 식각하여 돌출된 비아컨택 영역을 형성하는 단계; 상기 비아컨택 영역의 측벽에 스페이서를 형성하는 단계; 상기 스페이서를 식각 마스크로 하여 제 1 도전막을 2차 식각하여 다층으로 돌출된 비아컨택 영역을 형성하는 단계; 상기 비아컨택이 형성된 제 1 도전막의 상부에 층간절연막을 증착하는 단계; 상기 층간절연막을 식각하여 비아홀을 형성하는 단계; 및 상기 비아홀을 제 2 도전막으로 충진하여 컨택 플러그를 완성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명에 의한 반도체 소자의 컨택 플러그 형성 방법은 하부 금속배선을 다층 돌출형으로 형성함으로써 컨택 플러그와의 접촉면적이 증가하고 접촉저항이 감소하여 소자의 동작속도와 셀의 집적도를 향상시키는 효과가 있다.
컨택플러그, 비아컨택, 접촉저항

Description

반도체 소자의 컨택 플러그 형성 방법 {Method for fabricating contact plug of semiconductor device}
도 1a 내지 도 1b는 종래기술에 의한 컨택 플러그의 단면도.
도 2는 종래기술에 의한 컨택 플러그의 단면도.
도 3a 내지 도 3b는 본 발명에 의한 컨택 플러그 형성 공정의 단면도.
본 발명은 반도체 소자의 컨택 플러그 형성 방법에 관한 것으로, 보다 자세하게는 하부 금속배선을 다층 돌출형으로 형성함으로써 컨택 플러그와의 접촉면적이 증가하고 접촉저항이 감소하여 소자의 동작속도와 셀의 집적도를 향상시키는 방법에 관한 것이다.
반도체 장치의 컨택 플러그층을 연결하는 비아컨택(via contact) 형성방법에는 많은 진전이 있어 왔다. 이것은 주로 금속 배선의 다층화와 디자인 룰의 감소에 대응하기 위한 것이다. 특히, 디자인 룰의 감소는 금속컨택과 연결되는 하부 배선 층의 랜딩 패드(landing pad) 사이즈를 감소시키며, 결과적으로 컨택 면적의 감소와 더불어 컨택저항의 증가를 유발시킨다.
종래의 비아컨택 형성과정을 도면을 참조하여 설명하면 다음과 같다. 도 1a 및 도 1b는 종래의 비아컨택을 형성하는 과정을 도시한 것이다. 도 1a를 참조하면, 제 1 금속배선층(100) 상에 층간절연막(120)을 형성한다. 상기 제 1 금속배선층과 상기 층간절연막 사이에는 장벽금속층(110)이 개재될 수 있다. 이어서, 상기 층간절연막 상에 포토레지스트 패턴(130)을 형성하고, 이를 식각마스크로 하여 상기 층간절연막(120)을 식각하여 상기 제 1 금속배선층(100)을 개방하는 컨택홀(150)을 형성한다.
도 1b를 참조하면, 상기 포토레지스트 패턴을 제거하고, 도전성 물질, 예컨대 텅스텐으로 상기 컨택홀을 매립하여 컨택 플러그(160)를 형성한다. 컨택 플러그 형성 과정은 통상의 화학기상증착과 평탄화 과정을 거쳐 수행될 수 있다. 상기 컨택 플러그(160) 형성 전에 상기 컨택홀 내부에 장벽금속층(미도시)을 형성할 수도 있다. 이어서, 상기 컨택플러그가 형성된 층간절연막 상에 제 2 금속배선층(140)을 형성한다.
그러나, 도 1a 내지 도 1b를 참조하여 설명한 종래의 컨택은, 디자인 룰이 감소함에 따라 컨택과 컨택 플러그와 제 1 금속배선층과의 접촉면적이 감소하여 컨택 저항증가의 문제점을 유발시킨다. 이러한, 문제를 해결하기 위한 방법으로 도 2의 컨택구조가 제시되었다. 도 2를 참조하면, 제 1 금속배선층(200)과 제 2 금속배선층(240)을 연결하는 컨택 플러그(260)의 하부가 앵커(anchor) 형상을 함으로써, 컨택 플러그(260)와 제 1 금속배선층(200)의 접촉면적을 효율적으로 증가시키고 있는 것을 알 수 있다. 여기서, 미설명된 참조부호 210은 장벽금속층을, 220은 층간절연막을 나타낸다.
그러나, 반도체 장치의 고집적화의 상황에 비추어 볼 때, 지속적인 디자인 룰의 감소에 대비하기 위한 컨택 플러그 형성방법의 개선이 요구되고 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 하부 금속배선을 다층 돌출형으로 형성함으로써 컨택 플러그와의 접촉면적이 증가하고 접촉저항이 감소하여 소자의 동작속도와 셀의 집적도를 향상시키는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 하부절연막의 상부에 제 1 도전막과 반사방지막을 순서대로 증착하는 단계; 1차 마스크 패턴을 형성하고 상기 반사방지막을 식각하는 단계; 2차 마스크 패턴을 형성하고 상기 반사방지막과 제 1 도전막을 1차 식각하여 돌출된 비아컨택 영역을 형성하는 단계; 상기 비아컨택 영역의 측벽에 스페이서를 형성하는 단계; 상기 스페이서를 식각 마스크로 하여 제 1 도전막을 2차 식각하여 다층으로 돌출된 비아컨택 영역을 형성하는 단계; 상기 비아컨택이 형성된 제 1 도전막의 상부에 층간절연막을 증착하는 단계; 상기 층간절연막을 식각하여 비아홀을 형성하는 단계; 및 상기 비아홀을 제 2 도전막으로 충진하여 컨택 플러그를 완성하는 단계로 이루어진 반도체 소자의 컨택 플러그 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3a 내지 도 3h는 하부 금속배선을 다층 돌출형태로 만들기 위한 공정을 표시하는 단면도이다. 상기 하부 금속배선에는 구리(Cu), 알루미늄-구리 합급(Al-Cu alloy), 텅스텐(W), 백금(Pt), 금(Au), 티타늄(Ti), 티나늄 나이트라이드(TiN), 티나늄 텅스텐(TiW) 등의 금속이 사용될 수 있다.
먼저, 도 3a는 1차 마스크 패턴(33)을 형성하는 단계를 보여주는 단면도이다. 하부절연막(30)의 상부 전면에 제 1 도전막(31)과 반사방지막(Anti-reflection coating; ARC, 32)을 순차적으로 적층한다. 이후 상기 반사방지막의 상부에 포토레지스트를 이용하여 1차 마스크 패턴(33)을 형성한다. 상기 제 1 도전막은 하부배선의 역할을 하며, 상기 1차 마스크 패턴은 최종적으로 형성될 비아컨택 직경의 40% 내지 60% 크기로 형성한다. 상기 제 1 도전막과 반사방지막은 각각 4000Å, 1000Å의 두께로 형성된다. 이후 상기 포토레지스트 패턴을 식각마스크로 하여 상기 반사방지막을 1000Å의 깊이로 건식식각한다. 이후 상기 포토레지스트를 제거한다. 한편 도 3aa는 상기 1차 마스크 패턴을 상부에서 바라보는 평면도이다.
다음, 도 3b는 2차 마스크 패턴(34)을 형성하는 단계이다. 보다 자세하게는, 디자인 룰을 고려하여 실제 비아컨택이 형성될 하부 금속배선의 영역을 돌출시키기 위한 마스크 패턴을 형성하는 단계이다.
다음, 도 3c는 2차 마스크 패턴(34)을 식각마스크로 하여 식각을 진행한 단계이다. 비아컨택이 이루어질 영역을 제외한 나머지 영역에 대해 플라즈마를 이용한 식각을 진행한다. 반사방지막을 우선 1000Å의 깊이로 식각하고 이후 상기 제 1 도전막을 1000Å의 깊이로 식각한다. 상기 플라즈마를 이용한 식각 공정은 100 내지 300watt의 파워와 5 내지 20mT의 압력에서 Cl2 가스를 10 내지 100sccm 그리고 BCl3 가스를 10 내지 100sccm의 유량으로 흘려주면서 진행한다. 이후 상기 마스크 패턴을 애싱(ashing)하여 제거한다.
다음, 도 3d는 옥시나이트라이드(Oxynitride)막(35)을 증착하는 단계를 보여주는 단면도이다. 상기 플라즈마 식각공정에 의해 형성된 돌출형상을 가진 비아컨택 영역을 포함한 상기 제 2 도전막 상부 전면에 옥시나이트라이드를 1000Å 증착한다.
다음, 도 3e는 옥시나이트라이드 스페이서(spacer, 36)를 형성하는 단계를 보여주는 단면도이다. 상기 증착된 옥시나이트라이드를 마스크 없이 식각을 진행한다. 이때 상기 식각은 불소(fluorine)을 포함한 플라즈마를 이용한다. 상기 불소를 포함한 플라즈마를 이용한 식각 공정은 1000 내지 2000watt의 파워와 100 내지 500mTorr의 압력에서 50 내지 200sccm의 CF4 가스와 20 내지 100sccm의 CHF3 가스 (혹은, 10 내지 50sccm의 C4F8 가스)를 흘려주면서 진행한다. 상기 식각에 의해 상기 돌출된 비아컨택 영역의 측벽에는 상기 옥시나이트라이드의 스페이서가 형성된다.
다음, 도 3f는 하부 금속배선에 비아컨택 영역이 완성되는 단계를 보여주는 단면도이다. 상기 스페이서를 식각마스크로 하여 플라즈마를 이용한 금속막 식각 공정으로 제 1 도전막을 3000Å의 깊이만큼 식각하여 최종적으로 도 3f에 보이는 형상의 돌출형태를 가진 비아컨택 영역이 완성된다. 이때 제 1 도전막 상부에 잔류하는 반사방지막도 동시에 제거된다.
다음, 도 3g는 비아홀(via hole, 38)이 형성되는 단계를 보여주는 단면도이다. 상기 돌출형태를 가진 제 1 도전막 상부 전면에 층간절연막(37)을 CVD(chemical vapour deposition)법으로 증착한다. 이후 비아홀을 개방하는 포토레지스트 패턴을 형성하여 상기 패턴을 식각 마스크로 하여 식각을 진행한다. 이때 상기 식각공정은 불소를 함유한 플라즈마를 이용하여 1000 내지 2000watt의 파워와 50 내지 100mTorr의 압력에서 50 내지 200sccm의 CF4 가스와 20 내지 100sccm의 CHF3 가스 (혹은, 10 내지 50sccm의 C4F8 가스)를 흘려주면서 진행한다. 상기 불소를 함유한 식각공정에 의해 비아컨택 영역을 개방하는 비아홀이 형성되고, 동시에 비아컨택 영역의 측벽부에 남아 있던 스페이서가 동시에 제거된다. 이후 상기 식각공정에 의해 형성된 비아홀의 내부에 잔존하는 불순물들을 제거하기 위한 추가 식각을 진행한다. 상기의 추가 식각공정도 불소를 함유한 플라즈마를 이용하며, 100 내지 500watt의 파워와 100 내지 500mTorr의 압력에서 100 내지 200sccm의 CF4 가스 (혹은, 10 내지 50sccm의 SF6 가스)를 흘려주면서 진행한다.
다음, 도 3h는 상기 공정에 의해 형성된 비아홀에 제 2 전도성 금속(39)을 충진하여 최종적으로 컨택 플러그를 완성하는 단계를 보여주는 단면도이다. 상기 컨택 플러그는 하부 금속배선을 다층 돌출형으로 형성함으로써, 넓은 접촉면적을 가지고 전기적으로 연결됨을 특징으로 한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명에 의한 반도체 소자의 컨택 플러그 형성 방법은 하부 금속배선을 다층 돌출형으로 형성함으로써 컨택 플러그와의 접촉면적이 증가하고 접촉저항이 감소하여 소자의 동작속도와 셀의 집적도를 향상시키는 효과가 있다.

Claims (9)

  1. 반도체 소자의 컨택 플러그 형성 방법에 있어서,
    하부절연막의 상부에 제 1 도전막과 반사방지막을 순서대로 증착하는 단계;
    1차 마스크 패턴을 형성하고 상기 반사방지막을 식각하는 단계;
    2차 마스크 패턴을 형성하고 상기 반사방지막과 제 1 도전막을 1차 식각하여 돌출된 비아컨택 영역을 형성하는 단계;
    상기 비아컨택 영역의 측벽에 스페이서를 형성하는 단계;
    상기 스페이서를 식각 마스크로 하여 제 1 도전막을 2차 식각하여 다층으로 돌출된 비아컨택 영역을 형성하는 단계;
    상기 비아컨택이 형성된 제 1 도전막의 상부에 층간절연막을 증착하는 단계;
    상기 층간절연막을 식각하여 비아홀을 형성하는 단계; 및
    상기 비아홀을 제 2 도전막으로 충진하여 컨택 플러그를 완성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  2. 제 1항에 있어서,
    상기 1차 마스크 패턴은 최종적으로 형성될 비아컨택 직경의 40 내지 60% 크 기로 형성됨을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  3. 제 1항에 있어서,
    상기 제 1 도전막을 1차 식각하는 단계와 2차 식각하는 단계는 플라즈마를 이용한 건식식각임을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  4. 제 4항에 있어서,
    상기 플라즈마를 이용한 건식식각은 100 내지 300watt의 파워와 5 내지 20mTorr의 압력에서 Cl2 가스를 10 내지 100sccm 그리고 BCl3 가스를 10 내지 100sccm의 유량을 흘려주면서 진행됨을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  5. 제 1항에 있어서,
    상기 스페이서는 불소를 함유한 플라즈마를 이용하여 옥시나이트라이드막을 식각하여 형성함을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  6. 제 6항에 있어서,
    상기 불소를 함유한 플라즈마를 이용한 식각은 1000 내지 2000watt의 파워와 100 내지 500mTorr의 압력에서 50 내지 200sccm의 CF4 가스와 20 내지 100sccm의 CHF3 가스 또는, 10 내지 50sccm의 C4F8 가스를 흘려주면서 진행됨을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  7. 제 1항에 있어서,
    상기 비아홀을 형성하는 단계는 층간절연막을 식각하는 단계와 상기 층간절연막 식각에 의해 발생한 불순물을 제거하는 식각단계로 이루어짐을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  8. 제 8항에 있어서,
    상기 층간절연막의 식각은 불소를 함유한 플라즈마를 이용해 1000 내지 2000watt의 파워와 50 내지 100mTorr의 압력에서 50 내지 200sccm의 CF4 가스와 20 내지 100sccm의 CHF3 가스 또는, 10 내지 50sccm의 C4F8 가스를 흘려주면서 진행됨을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
  9. 제 8항에 있어서,
    상기 불순물을 제거하는 식각은 불소를 함유한 플라즈마를 이용해 100 내지 500watt의 파워와 100 내지 500mTorr의 압력에서 100 내지 200sccm의 CF4 가스 또는, 10 내지 50sccm의 SF6 가스)를 흘려주면서 진행됨을 특징으로 하는 반도체 소자의 컨택 플러그 형성 방법.
KR1020030097767A 2003-12-26 2003-12-26 반도체 소자의 컨택 플러그 형성 방법 KR100599113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097767A KR100599113B1 (ko) 2003-12-26 2003-12-26 반도체 소자의 컨택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097767A KR100599113B1 (ko) 2003-12-26 2003-12-26 반도체 소자의 컨택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20050066475A KR20050066475A (ko) 2005-06-30
KR100599113B1 true KR100599113B1 (ko) 2006-07-12

Family

ID=37257550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097767A KR100599113B1 (ko) 2003-12-26 2003-12-26 반도체 소자의 컨택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100599113B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641980B1 (ko) 2004-12-17 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 및 그 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878519A (ja) * 1994-09-01 1996-03-22 Nec Corp 半導体装置およびその製造方法
KR20020058341A (ko) * 2000-12-29 2002-07-12 박종섭 반도체장치의 스토리지노드 전극용 콘택 플러그 및 그제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878519A (ja) * 1994-09-01 1996-03-22 Nec Corp 半導体装置およびその製造方法
KR20020058341A (ko) * 2000-12-29 2002-07-12 박종섭 반도체장치의 스토리지노드 전극용 콘택 플러그 및 그제조 방법

Also Published As

Publication number Publication date
KR20050066475A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
US8299617B2 (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
KR100815186B1 (ko) 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
US20010012690A1 (en) Optimized metal etch process to enable the use of aluminum plugs
US6268287B1 (en) Polymerless metal hard mask etching
CN115295530A (zh) 一种半导体结构及其制作方法
US6815334B2 (en) Method for forming multi-layer metal line of semiconductor device
US6399483B1 (en) Method for improving faceting effect in dual damascene process
JPH11233628A (ja) コンタクト構造の製造方法
US7705459B2 (en) Semiconductor devices and methods of forming interconnection lines therein
JPH10261624A (ja) エッチング方法及び多層配線構造
US6228757B1 (en) Process for forming metal interconnects with reduced or eliminated metal recess in vias
KR100599113B1 (ko) 반도체 소자의 컨택 플러그 형성 방법
US20020030277A1 (en) Novel self-aligned, low contact resistance, via fabrication process
US6750140B2 (en) Process for producing contact holes on a metallization structure
US5866484A (en) Semiconductor device and process of producing same
US7341955B2 (en) Method for fabricating semiconductor device
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
JPH05299397A (ja) 金属プラグの形成方法
KR100711926B1 (ko) 반도체 소자의 제조 방법
US6777326B2 (en) Method for forming multi-layer metal line of semiconductor device
KR100564124B1 (ko) 오목형 금속 배선을 이용한 콘택 형성 방법
KR100667903B1 (ko) 반도체 소자의 형성 방법
JP2001291766A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee