JPH11233628A - コンタクト構造の製造方法 - Google Patents

コンタクト構造の製造方法

Info

Publication number
JPH11233628A
JPH11233628A JP10032925A JP3292598A JPH11233628A JP H11233628 A JPH11233628 A JP H11233628A JP 10032925 A JP10032925 A JP 10032925A JP 3292598 A JP3292598 A JP 3292598A JP H11233628 A JPH11233628 A JP H11233628A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
conductor
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10032925A
Other languages
English (en)
Inventor
Tetsuhiro Fukao
哲宏 深尾
Yoshihiro Kusumi
嘉宏 楠見
Hiroshi Miyatake
浩 宮武
Nobuo Fujiwara
伸夫 藤原
Shigenori Sakamori
重則 坂森
Satoshi Iida
里志 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10032925A priority Critical patent/JPH11233628A/ja
Priority to US09/116,340 priority patent/US6156639A/en
Priority to KR1019980033120A priority patent/KR100294838B1/ko
Priority to DE19840988A priority patent/DE19840988A1/de
Publication of JPH11233628A publication Critical patent/JPH11233628A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ボーダレス構造の配線において、導電体と配
線との接触部分の浸食を防止する半導体集積回路及びそ
の製造方法を得ることを目的とする。 【解決手段】 配線埋め込み用穴が設けられた層間絶
縁膜300を形成し、配線埋め込み用穴に導電体400
を埋め込む。次に、層間絶縁膜300上に配線埋め込み
用穴を覆う配線層500を形成し、レジスト540をマ
スクとして、配線層500をボーダレス構造にする。バ
リアメタル層510は、導電体400と配線層500と
の接触面における浸食を抑制する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体集積回路
及びその製造方法に関し、特にボーダレス構造の配線に
関する。
【0002】
【従来の技術】近年、半導体集積回路の微細化に伴い、
ボーダレス構造の配線が採用されている。なお、この明
細書ではアルミあるいは銅を0.5%程度含むアルミ合
金を総称してアルミと呼ぶ。ボーダレス構造の配線と
は、配線埋込み用穴を有する層間絶縁膜上に形成された
配線が、配線埋め込み用穴の一部を覆わない状態で配線
埋め込み用穴内の導電体に接触している構造をいう。
【0003】従来のボーダレス構造の配線の製造につい
て図52及び図53を用いて説明する。まず、図52に
示す構造を得る。図52において、910は素子などが
形成された半導体基板あるいは半導体基板上に形成され
た層間絶縁膜である下地層、920は下層の配線層、9
30は配線埋込み用穴931が設けられた層間絶縁膜、
941はバリアメタル層、942はタングステンプラ
グ、952はアルミ配線層、953は反射防止層(AR
C)、954はレジストである。層間絶縁膜930より
も上方に形成された金属が配線層950として定義さ
れ、配線埋込み用穴931内の金属を導電体940と定
義する。アルミ配線層952とタングステンプラグ94
2とは接触している。
【0004】次に、レジスト954をマスクとして、配
線層950をエッチングすることによって、ボーダレス
構造の配線を得る(図53)。
【0005】
【発明が解決しようとする課題】しかしながら、導電体
940の上部はアルミ配線層952からなるので、エッ
チングによってアルミ配線層952とタングステンプラ
グ942との接触部分が露出する。そして、アルミ配線
層952とタングステンプラグ942との接触部分にエ
ッチング種が進入することによってサイドエッチが生
じ、アルミ配線層952とタングステンプラグ942と
の接触部分においてアルミ配線層952が浸食されると
いう問題点があることが、実験によって明らかになっ
た。アルミ配線層952の浸食によって生じた隙間97
0が著しいと、導電体940と配線層950との間に隙
間970が生じると配線が断線する。
【0006】本発明は、この問題点を解決するためにな
されたものであり、ボーダレス構造の配線において、導
電体と配線との接触部分の浸食を防止する半導体集積回
路及びその製造方法を得ることを目的とする。
【0007】
【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、(a)配線埋め込み用穴が設けられた
絶縁膜を形成するステップと、(b)前記配線埋め込み
用穴に埋め込まれた導電体を形成するステップと、
(c)前記絶縁膜上に前記配線埋め込み用穴を覆う配線
層を形成するステップと、(d)エッチングを用いるこ
とによって、前記配線層は前記配線埋め込み用穴の一部
を覆わないように整形するステップとを備え、前記導電
体と前記配線層との接触面には前記配線層の浸食を抑制
するための浸食抑制体が形成される。
【0008】本発明の請求項2に係る課題解決手段にお
いて、前記導電体は、タングステンプラグを含み、前記
配線層はアルミ配線層を含む。
【0009】本発明の請求項3に係る課題解決手段は、
(e)前記ステップ(b)と前記ステップ(c)との間
に行われ、前記導電体上にアルミ以外の金属層を前記浸
食抑制体として形成するステップを更に備える。
【0010】本発明の請求項4に係る課題解決手段にお
いて、前記アルミ以外の金属層はタングステンである。
【0011】本発明の請求項5に係る課題解決手段は、
(e)前記ステップ(c)の後に得られる構造に対し
て、前記導電体と前記配線層とを相互拡散した領域を前
記浸食抑制体として形成する熱処理を施すステップを更
に備える。
【0012】本発明の請求項6に係る課題解決手段は、
(e)前記ステップ(a)と前記ステップ(b)との間
に行われ、前記絶縁膜の表面を除去することによって、
前記導電体の上端を前記絶縁膜の上面より上方にするス
テップを更に備え、前記浸食抑制体とは、前記導電体の
うち前記絶縁膜の上面より突出した部分である。
【0013】本発明の請求項7に係る課題解決手段は、
(e)前記ステップ(a)において行われ、前記導電体
の表面を除去することによって、前記導電体の上端を前
記絶縁膜の上面より下方にするステップを更に備え、前
記浸食抑制体とは、前記配線埋め込み用穴に成膜によっ
て充填された前記配線層である。
【0014】本発明の請求項8に係る課題解決手段は、
(e)前記ステップ(d)において行われ、前記浸食抑
制体として前記配線層と並行する配線層を形成するステ
ップを更に備え、前記配線層と、前記並行する配線層と
の配線間隔は、当該コンタクト構造が設けられる半導体
集積回路のうちで最も短い。
【0015】本発明の請求項9に係る課題解決手段は、
(e)前記ステップ(d)において行われ、前記浸食抑
制体として前記配線層と並行するダミー配線を形成する
ステップを更に備える。
【0016】本発明の請求項10に係る課題解決手段
は、(e)前記ステップ(d)において行われ、前記浸
食抑制体として前記配線層と並行する配線層を形成する
ステップを更に備え、前記エッチングは、最も長い配線
間隔におけるエッチングの速度が最も短い配線間隔のエ
ッチング速度と比較して遅いエッチングと、最も長い配
線間隔におけるエッチングの速度が最も短い配線間隔の
エッチング速度と比較して速いエッチングとを含む。
【0017】本発明の請求項11に係る課題解決手段
は、(e)前記ステップ(d)において行われ、前記浸
食抑制体として前記配線層と並行する配線層を形成する
ステップを更に備え、前記エッチングは、窒素を含むエ
ッチングガスを用いたエッチングと、最も長い配線間隔
におけるエッチングの速度が最も短い配線間隔のエッチ
ング速度と比較して速いエッチングとを含む。
【0018】
【発明の実施の形態】実施の形態1.本発明の実施の形
態1におけるコンタクト構造の製造方法を図1〜図9を
用いて説明する。
【0019】図1に示す構造をもとに説明する。図1に
おいて、100は素子などが形成された半導体基板ある
いは半導体基板上に形成された層間絶縁膜である下地
層、200は下地層100上に形成された下層配線、3
00はプラズマCVD法によって下地層100及び下層
配線200上に成膜されたTEOS(Tetra Etyle Orth
Silicate)等の層間絶縁膜である。
【0020】次に、周知の技術を用いて、図1に示す構
造上にレジスト310を形成し、下層配線200の上方
で開口するようにこれをパターニングする。このレジス
ト310をマスクとするC48、O2混合ガスプラズマ
を用いたドライエッチングによって、下層配線200が
露出した底部を有するコンタクトホール又はヴィアホー
ルである配線埋込み用穴320を層間絶縁膜300に設
ける(図2)。
【0021】次に、レジスト310を除去した後の構造
上に、下側がTi層、上側がTiN層からなるバリアメ
タル層410を成膜する(図3)。なお、Ti層及びT
iN層はそれぞれ膜厚が例えば20nm及び70nmで
ある。
【0022】次に、図3に示す構造上に、配線埋込み用
穴320内が充填されるように、バリアメタル層410
を覆うタングステン層420を成膜する(図4)。
【0023】次に、Ar、SF6混合ガス等のF系ガス
を用いたドライエッチングによってバリアメタル層41
0が露出するまでタングステン層420の表面を除去
し、続いて、N2、Cl2混合ガス等のCl2系ガスを用
いたドライエッチングによって層間絶縁膜300が露出
するまでバリアメタル層410の表面を除去する。これ
によって、配線埋込み用穴320内にのみバリアメタル
層410及びプラグ状のタングステン層420を残す
(図5)。配線埋込み用穴320内の金属を導電体40
0と定義する。この定義は他の実施の形態でも同様であ
る。
【0024】次に、図5に示す構造上に、下側がTi
層、上側がTiN層からなるバリアメタル層510を成
膜する(図6)。なお、Ti層及びTiN層はそれぞれ
膜厚が例えば20nm及び70nmである。また、バリ
アメタル層510は浸食抑制体を構成する。
【0025】次に、図6に示す構造上に、アルミ配線層
520を例えば400nmになるようにスパッタ法によ
って成膜し、次に、アルミ配線層520上にTiNであ
る反射防止層530を例えば30nmになるように成膜
する(図7)。層間絶縁膜300上に形成した金属層を
配線層500と定義する。この定義は他の実施の形態で
も同様である。
【0026】次に、周知の技術を用いて、図7に示す構
造上にレジスト540を形成し、その端面が導電体40
0の上方に位置するようにパターニングする(図8)。
【0027】次に、Cl2、BCl3、Ar、CHF3
混合ガス(例えばそれぞれ70sccm、50scc
m、40sccm、3sccm)を用いて、例えばエッ
チング圧力1.3Pa、ソースパワー800W、バイア
スパワー140Wの条件下でのドライエッチングによっ
て配線層500をパターニングする(図9)。ドライエ
ッチングを行う際、アルミ配線層520がエッチングさ
れて生じたAlClX等の生成物が配線層500の側壁
に付着し、その結果、配線層500の側壁には側壁保護
膜601が形成される。
【0028】アルミ配線層520とバリアメタル層51
0との接触部分については浸食が進み難いことが以下の
実験によって確かめられている。ウェハ上にバリアメタ
ル層及びアルミ含有層を順に全面に形成した試料と、ウ
ェハ上にタングステン層及びアルミ含有層を順に全面に
形成した試料とを準備し、これら2つの試料に対して、
同一条件でエッチングを行い、これをSEMを用いて観
察した。その結果、タングステン層とアルミ含有層との
接触部分については浸食が生じるが、バリアメタル層と
アルミ含有層との接触部分については殆ど浸食が生じな
かった。この理由は、タングステン層とアルミ含有層と
が接触する場合と比較して、バリアメタル層とアルミ含
有層との接触部分において側壁保護膜が形成され易いこ
とが考えられる。
【0029】実施の形態1による効果は次の通りであ
る。すなわち、タングステン層420とアルミ配線層5
20とが接触しないことによって、アルミ配線層520
が浸食されることが抑制され、導電体400と配線層5
00との断線が防止できる。
【0030】実施の形態2.本発明の実施の形態2にお
けるコンタクト構造の製造方法を説明する。
【0031】まず、実施の形態1と同様に、図5に示す
構造を得る。次に、図5に示す構造上にタングステン層
511を成膜する(図10)。
【0032】その後、実施の形態1と同様に、バリアメ
タル層510、アルミ配線層520、反射防止層530
及びレジスト540を形成した後、ドライエッチングに
よって配線層500をパターニングする(図11)。ド
ライエッチングを行う際、アルミ配線層520がエッチ
ングされて生じたAlClX等の生成物が配線層500
の側壁に付着し、その結果、配線層500の側壁には側
壁保護膜601が形成される。タングステン層511及
びバリアメタル層510は浸食抑制体を構成する。
【0033】実施の形態2における効果は、実施の形態
1と同様である。
【0034】実施の形態3.本発明の実施の形態3にお
けるコンタクト構造の製造方法を説明する。
【0035】まず、実施の形態1と同様に、図4に示す
構造を得る。次に、Ar、SF6混合ガス等のF系ガス
を用いたドライエッチングによってタングステン層42
0の表面を除去することによって、タングステン層42
0を最終的に形成される配線層500の半分程度の膜厚
(例えば約200nm)にする(図12)。
【0036】次に、図12に示す構造上に、アルミ配線
層520をスパッタ法によって配線層500の半分程度
(例えば約200nm)になるように成膜し、次に、ア
ルミ配線層520上にTiNである反射防止層530を
例えば30nmになるように成膜する(図13)。
【0037】次に、周知の技術を用いて、図13に示す
構造上にレジスト540を形成し、パターニングする
(図14)。
【0038】次に、Cl2、BCl3、Ar、CHF3
混合ガス(例えばそれぞれ70sccm、50scc
m、40sccm、3sccm)を用いて、エッチング
圧力1.3Pa、ソースパワー800W、バイアスパワ
ー140Wの条件下でのドライエッチングによって反射
防止層530、アルミ配線層520をパターニングし、
続いて、BCl3、Cl2及びSF6等の混合ガスを用い
たドライエッチングによって、タングステン層420及
びバリアメタル層410をパターニングする(図1
5)。配線層500におけるタングステン層420は浸
食抑制体を構成する。
【0039】実施の形態3における効果は、次の通りで
ある。すなわち、アルミ配線層520とタングステン層
420とが接触するため、配線層500の側壁に側壁保
護膜601が形成され難く、アルミ配線層520のう
ち、タングステン層420と接触する部分が浸食され
て、隙間701が生じる。しかし、その浸食はアルミ配
線層520とタングステン層420との界面方向におい
てアルミ配線層520にのみ進み、タングステン層42
0はエッチングされない。よって、タングステン層42
0を介して導電体400と配線層500とが導通し、両
者の断線が防止される。
【0040】実施の形態1〜3で説明したように、アル
ミ配線層520と導電体400との間に形成される金属
はアルミ以外の金属であればよい。実施の形態3では、
タングステン層420を堆積することによって、配線埋
込み用穴320内のタングステンを埋め込み、及びアル
ミ配線層520と導電体400との間の金属の形成を行
うことができる。
【0041】実施の形態4.本発明の実施の形態4にお
けるコンタクト構造の製造方法を説明する。
【0042】まず、実施の形態1と同様に、図5に示す
構造を得る。次に、フッ酸を用いたウェットエッチング
又はCHF3、CF4、Ar混合ガス等のF系ガスを用い
たドライエッチングによって層間絶縁膜300の表面を
除去する。このエッチバックによって、導電体400の
上面を層間絶縁膜300の上面より上方に位置させる
(図16)。なお、導電体400の上面と層間絶縁膜3
00の上面とのL1は、エッチングの時間の設定によっ
て調節できる。
【0043】次に、図16に示す構造上に、アルミ配線
層520をスパッタ法によって500nmになるように
成膜する(図17)。スパッタ法を用いてアルミ配線層
520を成膜すると、L1に応じてアルミ配線層520
の主面より上方に突出した突出部521が生じる。そこ
で、図17に示す構造に対して熱処理を施すことによっ
て、アルミ配線層520の上面の突出をなだらかにする
(図18)。
【0044】なお、アルミ配線層520を成膜するの
に、高温で行われるスパッタ法(高温スパッタ法)を用
いれば、上記の熱処理を施さなくても、図18に示すよ
うに突出部521の生成を回避できる。この場合、ウェ
ハステージ(図示せず)の温度は例えば450℃以上に
する。
【0045】次に、実施の形態1と同様にして、図18
に示す構造上に反射防止層530を成膜する(図1
9)。
【0046】次に、実施の形態1と同様にして、図19
に示す構造上に、レジスト540を形成し、パターニン
グする(図20)。
【0047】次に、実施の形態1と同様に、Cl2、B
Cl3のガスプラズマを用いたドライエッチングによっ
て配線層500をパターニングする(図21及び図2
2)。図21は、ドライエッチングの途中の様子を示す
ものであって、導電体400の上面が露出した時点を示
す。この時点では、図21に示すように、アルミ配線層
520の一部が、層間絶縁膜300の上面に寸法L1の
生成物供給源522として残っている。さらにエッチン
グが進行すると、生成物供給源522がエッチングされ
て生じたAlClX等の生成物が配線層500の側壁に
付着し、その結果、図22に示すように、配線層500
の側壁には側壁保護膜601が形成される。なお、導電
体400のうち絶縁膜300の上面より突出した部分は
浸食抑制体を構成する。
【0048】図18において、L2は導電体400の上
面とアルミ配線層520の上面との距離、L3は層間絶
縁膜300の上面とアルミ配線層520の上面との距離
である。側壁保護膜601の関係で、L3は、例えばL
2の約2倍と、L2と比較して充分長くすることが望ま
しい。L1が250nm、上述の熱処理が400℃で2
分間の場合、L3は約450nm、L2は約200nm
になった。L3がL2と比較して充分長いと、配線層5
00の側壁の全てを充分な厚さで覆う側壁保護膜601
の形成が可能になる。
【0049】実施の形態4による効果は次の通りであ
る。すなわち、生成物供給源522を形成することによ
って、配線層500の側壁全てを充分な厚さで覆う側壁
保護膜601の形成が可能になるため、配線層500の
側壁が浸食されることがなく、導電体400と配線層5
00との断線が防止される。
【0050】L3がL2の2倍の長さより短くなればな
るほど、配線層500の側壁の一部では、側壁保護膜6
01が薄かったり、側壁保護膜601が全く形成されな
かったりする。ここで、配線層500と導電体400と
の界面に近い部分に側壁保護膜601が形成されない
と、アルミ配線層520のうち、タングステン層420
と接触する部分が浸食されて、隙間702が生じる(図
23)。しかし、アルミ配線層520とバリアメタル層
410との接触部分については実施の形態1で説明した
ように浸食が進み難い。したがって、たとえ隙間702
が生じても、アルミ配線層520とバリアメタル層41
0との接触しているので、この接触部分によって配線層
500と導電体400との電気的導通が確保される。ま
た、図16で説明したエッチバックを調節して、アルミ
配線層520とバリアメタル層410とが接触している
面積を広くすれば、アルミ配線層520とバリアメタル
層410との接触部分の抵抗を小さくできる。
【0051】実施の形態5.本発明の実施の形態5にお
けるコンタクト構造の製造方法を説明する。
【0052】まず、実施の形態5と同様に、図4に示す
構造を得る。次に、Ar、SF6混合ガス等のF系ガス
を用いたドライエッチングによってタングステン層42
0の表面を除去することによって、バリアメタル層41
0を露出させ、配線埋込み用穴320内に残す(図2
4)。L4は配線埋込み用穴320内に残されたタング
ステン層420の上面から層間絶縁膜300の上面まで
の距離(リセス量)である。
【0053】次に、図24に示す構造上にアルミ配線層
520をスパッタ法によって例えば400nmになるよ
うに成膜する(図25)。スパッタ法を用いてアルミ配
線層520を成膜すると、L4に応じてアルミ配線層5
20内に隙間703が生じる。そこで、図25に示す構
造に対して熱処理を施すことによって、隙間703を消
失させて、アルミ配線層520を平坦にする(図2
6)。なお、配線埋め込み用穴に充填されたアルミ配線
層520は浸食抑制体を構成する。
【0054】なお、アルミ配線層520を成膜するの
に、高温スパッタ法を用いれば、上記の熱処理を施さな
くても、図26に示す構造が得られる。また、上記熱処
理の温度及び高温スパッタにおけるウェハステージ(図
示せず)の温度は例えば450℃以上にする。
【0055】次に、アルミ配線層520上にTiNであ
る反射防止層530を例えば30nmになるように成膜
する(図27)。
【0056】次に、周知の技術を用いて、図27に示す
構造上にレジスト540を形成し、パターニングする
(図28)。
【0057】次に、Cl2、BCl3混合ガスプラズマを
用いたドライエッチングによって配線層500をパター
ニングする(図29)。アルミ配線層520がエッチン
グされて生じたAlClX等の生成物が配線層500の
側壁に付着し、配線層500の側壁には側壁保護膜60
1が形成される。
【0058】図29に示す構造からさらにエッチングが
進行することによって、隙間704が生じる(図3
0)。エッチングが進行するに従って、隙間704のア
スペクト比は高くなっていく。一般に、アスペクト比が
高くなると、隙間704におけるエッチングレートは他
の部分と比較して低下する。したがって、アスペクト比
が高くなるにつれて、隙間704における浸食速度は低
下する。よって、タングステン層420とアルミ配線層
520との接触部分が露出しにくくなるため、タングス
テン層420とアルミ配線層520との接触部分が浸食
され難くなる。よってアルミ配線層520とタングステ
ン層420との分離が発生しなくなる。
【0059】また、エッチングによってレジスト540
から脱離したカーボン系のデポジション種が隙間704
に供給されることによっても、隙間704における浸食
が抑制される。
【0060】また、隙間704におけるエッチングレー
トの遅れはRIE−Lagと称されるが、エッチングの
条件をRIE−Lagが高くなる条件(例えば、低ガス
流量、低圧力、高パワー)にすれば、隙間704におけ
る浸食は抑制される。
【0061】なお、配線埋込み用穴320における層間
絶縁膜300の角をスパッタによるエッチングによって
丸める工程が一般に行われるが、そのような工程を行わ
ずにおくことによって隙間704のアスペクト比が低下
しないため、隙間704における浸食が抑制される。
【0062】以上のように、エッチングの進行にともな
うアスペクト比の増加、カーボン系のデポジション種の
供給、RIE−Lagが高くなるようなエッチングの条
件、層間絶縁膜300を丸める工程を省略することによ
って、図28に示す構造に対して局部的に過大なエッチ
ングを施しても、隙間704については浸食が抑制され
るため、タングステン層420が露出することはない。
したがって、タングステン層420とアルミ配線層52
0との接触部分との浸食が生じて、タングステン層42
0とアルミ配線層520とが分離されることは殆どな
い。なお、L4は200nm以上であれば十分である。
【0063】実施の形態5による効果は次の通りであ
る。すなわち、配線層500の側壁につては側壁保護膜
601が形成されることによって浸食が防止され、配線
埋込み用穴320内のアルミ配線層520については、
隙間704が生じても、アスペクト比の増加等によって
隙間704における浸食が抑制される。その結果、導電
体400と配線層500との断線が防止される。また、
アルミ配線層520とタングステン層420とが接触し
ている面積は、配線埋込み用穴320の面積S5とほぼ
同じであるため、アルミ配線層520とタングステン層
420との接触部分における電気抵抗の増加はない。
【0064】実施の形態6.本発明の実施の形態6にお
けるコンタクト構造の製造方法を説明する。
【0065】まず、実施の形態5で説明した図27に示
す構造と同様の構造を得る(図31)。図31では、導
電体400が2つ示され、リセス量は零である。
【0066】次に、図31に示す構造に対して、N2
囲気、400℃で30分間、熱処理を施す。これによっ
て、タングステン層420とアルミ配線層520との界
面において、自己整合的にアルミとタングステンとが相
互拡散した拡散領域550が形成される(図32)。な
お、拡散領域55は浸食抑制体を構成する。
【0067】次に、周知の技術を用いて、図32に示す
構造上にレジスト540を形成し、パターニングする
(図33)。
【0068】次に、Cl2、BCl3の混合ガス等の塩素
系のガスを用いたドライエッチングによって配線層50
0をパターニングする。塩素系のガス用いたドライエッ
チングでは、エッチング速度が遅いため、2つの配線層
500の間には、拡散領域550の一部が除去されずに
残る(図34)。拡散領域550が残ると、2つの配線
層500同士は拡散領域550を介して電気的に接続さ
れる可能性が大きくなる。Cl2、BCl3の混合ガス等
の塩素系のガスを用いたドライエッチングを長時間行う
ことによって、2つの配線層500の間に存在する拡散
領域550を除去できるが、レジスト540の膜厚が減
少し、寸法精度の劣化が生じる。そこで、CHF3、C
4SF6、C48、CH22、C36又はNF3等のフ
ッ素系ガスとCl2とBCl3との混合ガスを用いたドラ
イエッチングによって拡散領域550の一部を除去する
(図35)。
【0069】実施の形態6による効果は次の通りであ
る。すなわち、タングステン層420とアルミ配線層5
20との間には拡散領域550が介在する。拡散領域5
50とアルミ配線層520とが接触する辺りは、タング
ステン層420とアルミ配線層520とが接触している
場合と比較して、浸食が生じ難い。よって、導電体40
0と配線層500との断線が防止できる。
【0070】実施の形態7.まず、従来の方法を図54
及び図55を用いて説明する。図54及び図55は従来
の半導体集積回路を示し、図54は平面図、図55は破
断線55−55における断面図である。両図において、
L6及びL7は隣りあう2つの配線層500間の距離で
あって、L6はL7より長い。
【0071】従来では、図54及び図55に示すよう
に、半導体集積回路上に形成されている全ての導電体4
00に対してボーダレス構造を採用していた。全ての導
電体400に対してボーダレス構造を採用するように統
一すれば、設計が容易であるからである。
【0072】しかし、L6はL7より大きいため、凹部
705においては、凹部706と比較して、RIE−L
agが低い。したがって、たとえ、凹部706における
配線層500の側壁が浸食されなくても、凹部705に
おける配線層500では浸食され、導電体400と配線
層500との断線が生じる場合がある。
【0073】そこで、実施の形態7では、図36〜図3
9に示すように、半導体集積回路を製造する。まず、実
施の形態5で説明した図27に示す構造と同様の構造を
得る(図36)。図36では、導電体400が2つ示さ
れ、リセス量は零である。
【0074】次に、周知の技術を用いて、図36に示す
構造上にレジスト540を形成し、パターニングする
(図37)。
【0075】次に、実施の形態5と同様に、Cl2、B
Cl3混合ガスプラズマを用いたドライエッチングによ
って配線層500をパターニングする(図38及び図3
9)。図38は平面図、図39は破断線39−39にお
ける断面図である。図38及び図39において、凹部7
06において並行する2つの配線層500のうちいずれ
か一方が浸食抑制体を構成する。
【0076】なお、L7は例えば0.8μmであって、
半導体集積回路上の配線間隔のうち、最も短く、図37
に示す構造に対して行ったエッチングの条件は、凹部7
06において浸食が生じないように設定する。
【0077】図54及び図55に示した凹部705にお
ける導電体400については、図38及び図39に示す
ようにレジスト540が導電体400を完全に覆うよう
な形状にすることによって、導電体400を配線層50
0によって完全に覆う。
【0078】実施の形態7による効果は次の通りであ
る。すなわち、半導体集積回路上の配線間隔のうち、最
も短い配線間隔において浸食が生じないようにエッチン
グの条件を設定し、これより長い配線間隔における導電
体400については、当該導電体400を完全に覆うレ
ジスト540を形成する。こうすることによって、半導
体集積回路上の全て導電体400において、導電体40
0と配線層500とが断線することを防止できる。
【0079】また、L7と比較して長い配線間隔におけ
る導電体400の全てをレジスト540によって覆う必
要はないが、少なくとも、半導体集積回路上の最も長い
配線間隔における導電体400についてはレジスト54
0によって覆うようにする。このように半導体集積回路
上の最も短い配線間隔における導電体400については
ボーダレス構造にし、少なくとも半導体集積回路上の最
も長い配線間隔における導電体400についてはレジス
ト540によって完全に覆うことによって、半導体集積
回路の微細化を図りつつ、かつ、配線の信頼性をある程
度維持できる。
【0080】実施の形態8.実施の形態8は実施の形態
7と同様の考え方に基づく製造方法である。実施の形態
7では、図38及び図39に示すように、半導体集積回
路上の最も短い配線間隔と比較して、長い配線間隔にお
ける導電体400については、当該導電体400を完全
に覆うレジスト540を形成した。これに対して、実施
の形態8では、図40(平面図)及び図41(破断線4
1−41における断面図)に示すように、半導体集積回
路上の最も短い配線間隔と比較して、長い配線間隔にお
ける導電体400については、ダミー配線500bが導
電体400の周辺に形成されるようなレジスト540を
形成する。ダミー配線500bを形成することによっ
て、ダミー配線500bを形成した後の配線間隔(図4
0ではL8)は、L7と同じにできる。なお、ダミー配
線500bは浸食抑制体を構成する。
【0081】実施の形態8による効果は次の通りであ
る。すなわち、ダミー配線500bを形成することによ
って、半導体集積回路上の全て導電体400において、
導電体400と配線層500とが断線することを防止で
きる。
【0082】実施の形態9.配線間隔がおおきくなるほ
ど、配線層500の断面は顕著なテーパ形状になる。図
42に示すように、下地層100に一定のLで並んだ配
線層500を有する試料を3つ準備して、配線層500
の寸法を測定した。なお、3つの試料はそれぞれ、目的
の半導体集積回路を得るための製造プロセスを用いて作
成され、Lが0.3μm、1.0μm、2.0μmであ
り、配線幅は全て0.3μmである。図42に示すL9
は、上から眺めた場合の、配線層500の上面の縁と下
面の縁との距離である。図43にLとL9との関係を示
す。Lが0.3μmの試料ではL9が0.015μm、
Lが1.0μmの試料ではL9が0.06μm、Lが
2.0μmの試料ではL9が0.125μmとなった。
【0083】実施の形態9では、図43に示すような、
LとL9との関係を考慮して、長い配線幅における導電
体400については導電体400がテーパ形状の配線層
500に完全に覆われるように配置する。この結果、得
られる構造を図44及び図45に示す。図44は平面
図、図45は破断線45−45における断面図である。
図44及び図45において、L10は、上から眺めた場
合の、導電体400の上面の縁と配線層500の上面と
の距離である。図44及び図45では、L10が0.1
μm以内、配線間隔が0.5μm以内又は2.0μm以
上という条件を満たすように配置している。L7が0.
5μm以内、L6が2.0μm以上である。また、配線
層500を整形する際の条件は、0.5μm以下の配線
幅に関わる配線層500において浸食が生じないように
設定している。
【0084】このように配置することにより、凹部70
6における配線層500については浸食が生じない。凹
部705における配線層500については、図43に示
す特性に基づいてL9がL10より長くなるため、導電
体400が当該配線層500に覆われ、浸食が生じな
い。
【0085】また、配線間隔が0.5μm以下にするこ
とが困難である場合は、実施の形態8で説明したダミー
配線を用いれば、容易に配線間隔を0.5μm以下にす
ることができる。
【0086】また、配線層500をテーパ形状にするこ
とが可能な配線層500のエッチングの条件は、次の通
りである。レジスト540として、エキシマレジスト、
i線レジスト又はg線レジスト等のいずれかを用いる。
あるいは、レジスト540は、無機系の膜(SiO2
SiON、Si34等)と無機系の膜(エキシマレジス
ト、i線レジスト、g線レジスト等)からなる多層構造
であってもよい。さらには、レジスト540は、有機系
の反射防止層とエキシマレジストからなる多層構造であ
ってもよい。また、エッチング装置は、ICP型エッチ
ング装置、ECR型エッチング装置、平行平板型RIE
装置、MERIE装置等でもよい。エッチング用のガス
は、Cl2、BCl3、CHF3の混合ガス等を用いれば
よい。
【0087】実施の形態9による効果は次の通りであ
る。すなわち、サイドエッチが生じないような短い配線
間隔と、テーパ形状の配線が導電体400を完全に覆う
ような長い配線間隔との2種類にすることによって、半
導体集積回路上の全て導電体400において、導電体4
00と配線層500とが断線することが防止できる。
【0088】実施の形態10.本発明の実施の形態10
におけるコンタクト構造の製造方法を説明する。
【0089】まず、実施の形態5で説明した図27に示
す構造と同様の構造を得る(図46)。図46は、導電
体400が3つ示され、リセス量は零である。
【0090】次に、周知の技術を用いて、図46に示す
構造上にレジスト540を形成し、パターニングする
(図47)。なお、図47において、L6は1.0μ
m、L7は0.4μmである。
【0091】次に、ガス圧力10〜100mTorr、
Cl2、BCl3の混合ガス等の塩素系のガスを用い、こ
のガスの総流量が100〜300sccmという条件の
ドライエッチングによって反射防止層530及びアルミ
配線層520をパターニングする。この場合、図51の
曲線C1に示すように、配線間隔が0.4μmである凹
部706は、凹部705と比較して、エッチングの速度
が遅い。したがって、凹部706におけるアルミ配線層
520は、凹部705におけるアルミ配線層520と比
較して厚い(図48)。そこで、CHF3、CH22
CH36、C36、C48等のフロン系ガスを反応室内
に追加する。なお、このフロン系ガスの総流量は、上記
塩素系のガスの総流量の10%以上50%以下にする。
この場合、図51の曲線C2に示すように、配線間隔が
0.4μmである凹部706は、凹部705と比較し
て、エッチングの速度が速くなる。したがって、凹部7
05及び凹部706における配線層500はいずれが先
に浸食されることがなく、アルミ配線層520及びバリ
アメタル層410は凹部705及び凹部706において
同時に除去することができる(図49及び図50)。な
お、図49は平面図、図50は破断線50−50におけ
る断面図である。また、図49及び図50において、凹
部706において並行する2つの配線層500のうちい
ずれか一方が浸食抑制体を構成し、凹部705において
並行する2つの配線層500のうちいずれか一方が浸食
抑制体を構成する。
【0092】上記のフロン系ガスはN2ガスに置き換え
てもよい。デポジション用ガスとしてN2ガスを用いた
場合は、図51の曲線C3に示すように、配線間隔が
0.4μmである凹部706は、凹部705と比較し
て、エッチングの速度が速くならないため、凹部705
において残っているバリアメタル層410及びアルミ配
線層520が完全に除去された後、凹部706において
残っているバリアメタル層410及びアルミ配線層52
0が完全に除去される。デポジション用ガスとしてN2
ガスを用いた場合は、上述の塩素系ガスのみの場合や塩
素系ガス及びフロン系ガスを用いた場合と比較して、ア
ルミ配線層520がエッチングされて生じたAlClX
等の生成物が配線層500の側壁に付着して形成される
側壁保護膜が強固である。したがって、凹部705にお
いて残っているバリアメタル層410及びアルミ配線層
520が完全に除去されてから凹部706において残っ
ているバリアメタル層410及びアルミ配線層520が
完全に除去されるまでは、凹部705における配線層5
00の側壁は、サイドエッチングが生じようとしても、
強固な側壁保護膜のため、浸食されない。
【0093】実施の形態10による効果は次の通りであ
る。すなわち、配線層500のパターニングにおいて、
長い配線間隔におけるエッチングの速度と比較して、短
い配線間隔においてエッチングが速く進むエッチング
と、遅く進むエッチングとに分けて行うことによって、
長い配線間隔における除去と短い配線間隔における除去
とを同時に完了させることができるため、配線層500
の側壁が浸食されることを防止できる。
【0094】また、N2ガスを用いたエッチングを用い
れば、長い配線間隔における除去は短い配線間隔におけ
る除去より速く完了するが、短い配線間隔における除去
が完了するまで、配線層500の側壁は強固な側壁保護
膜が形成されているため、配線層500の側壁は浸食さ
れない。
【0095】
【発明の効果】本発明請求項1によると、エッチングを
用いて配線埋め込み用穴の一部が覆われていない状態で
前記導電体に接触する、いわゆるボーダレス構造の配線
構造にする際、前記導電体と前記配線層との接触面が露
出し、前記導電体と前記配線層との接触面が配線埋込み
用穴と比較して小さくなるため、この界面が浸食される
ことによって、導電体と配線層とが断線しやすい。そこ
で、エッチングによる浸食を抑制するための浸食抑制体
を形成することによって、前記導電体と前記配線層との
界面が浸食されることを抑制でき、導電体と配線層との
断線を防止できる。
【0096】本発明請求項2によると、タングステンプ
ラグとアルミ配線層とが接触する場合、浸食が生じやす
い為、導電体として、タングステンプラグを含み、前記
配線層としてアルミ配線層が採用されている場合に特に
効果がある。
【0097】本発明請求項3によると、アルミ以外の金
属層が導電体と前記配線層との間に形成することによっ
て、タングステンプラグがアルミ含有配線に接触しない
ため、エッチングの際の浸食が防止できる。
【0098】本発明請求項4によると、アルミ以外の金
属層がタングステンであっても、配線層と導電体との接
触面積が増大するため、エッチングによって配線層と導
電体とが完全に断線することが防止できる。
【0099】本発明請求項5によると、導電体と配線層
との間に、タングステンとアルミとが相互拡散するた
め、アルミ配線層とタングステンプラグとが接触する場
合と比較して、エッチングによる浸食を防止できる。
【0100】本発明請求項6によると、導電体と配線層
との接触面積が増大するため、エッチングによって配線
層と導電体とが完全に断線することが防止できる。
【0101】本発明請求項7によると、導電体の上端を
前記絶縁膜の上面より下方にし、導電体の上端の上に配
線層を成膜することによって、配線埋込み用穴に配線層
の一部が充填される。したがって、導電体と配線層との
接触面が露出しないため、導電体と配線層との浸食を防
止できる。
【0102】本発明請求項8によると、ボーダレス構造
の配線層については、配線間隔を最も短くすることで、
このボーダレス構造の配線層については、導電体と配線
層との接触面の浸食は、配線間隔が長いところと比較し
て抑制される。
【0103】本発明請求項9によると、ダミー配線を形
成することによって、配線間隔を短くすることで、導電
体と配線層との接触面の浸食を抑制できる。
【0104】本発明請求項10によると、最も長い配線
間隔におけるエッチングの速度が最も短い配線間隔のエ
ッチング速度と比較して遅いエッチングと、最も長い配
線間隔におけるエッチングの速度が最も短い配線間隔の
エッチング速度と比較して速いエッチングとを用いて、
エッチングを行うことによって、最も長い配線間隔での
エッチングによる配線層の除去と、最も短い配線間隔で
のエッチングによる配線層の除去とが同時に行うことが
でき、導電体と配線層との接触面の浸食を抑制できる。
【0105】本発明請求項11によると、窒素を含むガ
スを用いたエッチングを用いることによって、長い配線
間隔での配線層の除去は短い配線間隔における除去より
速く完了するが、短い配線間隔での配線層の除去が完了
するまで、配線層の側壁は強固な側壁保護膜が形成され
ているため、導電体と配線層との接触面の浸食を抑制で
きる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図2】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図3】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図4】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図5】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図6】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図7】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図8】 本発明の実施の形態1におけるコンタクト構
造の製造方法を示す断面図である。
【図9】 本発明の実施の形態1におけるコンタクト構
造を示す断面図である。
【図10】 本発明の実施の形態2におけるコンタクト
構造の製造方法を示す断面図である。
【図11】 本発明の実施の形態2におけるコンタクト
構造を示す断面図である。
【図12】 本発明の実施の形態3におけるコンタクト
構造の製造方法を示す断面図である。
【図13】 本発明の実施の形態3におけるコンタクト
構造の製造方法を示す断面図である。
【図14】 本発明の実施の形態3におけるコンタクト
構造の製造方法を示す断面図である。
【図15】 本発明の実施の形態3におけるコンタクト
構造を示す断面図である。
【図16】 本発明の実施の形態4におけるコンタクト
構造の製造方法を示す断面図である。
【図17】 本発明の実施の形態4におけるコンタクト
構造の製造方法を示す断面図である。
【図18】 本発明の実施の形態4におけるコンタクト
構造の製造方法を示す断面図である。
【図19】 本発明の実施の形態4におけるコンタクト
構造の製造方法を示す断面図である。
【図20】 本発明の実施の形態4におけるコンタクト
構造の製造方法を示す断面図である。
【図21】 本発明の実施の形態4におけるコンタクト
構造の製造方法を示す断面図である。
【図22】 本発明の実施の形態4におけるコンタクト
構造を示す断面図である。
【図23】 本発明の実施の形態5におけるコンタクト
構造を示す断面図である。
【図24】 本発明の実施の形態5におけるコンタクト
構造の製造方法を示す断面図である。
【図25】 本発明の実施の形態5におけるコンタクト
構造の製造方法を示す断面図である。
【図26】 本発明の実施の形態5におけるコンタクト
構造の製造方法を示す断面図である。
【図27】 本発明の実施の形態5におけるコンタクト
構造の製造方法を示す断面図である。
【図28】 本発明の実施の形態5におけるコンタクト
構造の製造方法を示す断面図である。
【図29】 本発明の実施の形態5におけるコンタクト
構造を示す断面図である。
【図30】 本発明の実施の形態5におけるコンタクト
構造を示す断面図である。
【図31】 本発明の実施の形態6におけるコンタクト
構造の製造方法を示す断面図である。
【図32】 本発明の実施の形態6におけるコンタクト
構造の製造方法を示す断面図である。
【図33】 本発明の実施の形態6におけるコンタクト
構造の製造方法を示す断面図である。
【図34】 本発明の実施の形態6におけるコンタクト
構造の製造方法を示す断面図である。
【図35】 本発明の実施の形態6におけるコンタクト
構造を示す断面図である。
【図36】 本発明の実施の形態7におけるコンタクト
構造の製造方法を示す断面図である。
【図37】 本発明の実施の形態7におけるコンタクト
構造の製造方法を示す断面図である。
【図38】 本発明の実施の形態7におけるコンタクト
構造を示す平面図である。
【図39】 本発明の実施の形態7におけるコンタクト
構造を示す断面図である。
【図40】 本発明の実施の形態8におけるコンタクト
構造を示す平面図である。
【図41】 本発明の実施の形態8におけるコンタクト
構造を示す断面図である。
【図42】 本発明の実施の形態9において用いる試料
を示す断面図である。
【図43】 本発明の実施の形態9において用いるエッ
チングの特性を示すグラフである。
【図44】 本発明の実施の形態9におけるコンタクト
構造を示す平面図である。
【図45】 本発明の実施の形態9におけるコンタクト
構造を示す断面図である。
【図46】 本発明の実施の形態10におけるコンタク
ト構造の製造方法を示す断面図である。
【図47】 本発明の実施の形態10におけるコンタク
ト構造の製造方法を示す断面図である。
【図48】 本発明の実施の形態10におけるコンタク
ト構造の製造方法を示す断面図である。
【図49】 本発明の実施の形態10におけるコンタク
ト構造を示す平面図である。
【図50】 本発明の実施の形態10におけるコンタク
ト構造を示す断面図である。
【図51】 本発明の実施の形態10において用いるエ
ッチングの特性を示すグラフである。
【図52】 従来のコンタクト構造の製造方法を示す断
面図である。
【図53】 従来のコンタクト構造を示す断面図であ
る。
【図54】 従来のコンタクト構造を示す平面図であ
る。
【図55】 従来のコンタクト構造を示す断面図であ
る。
【符号の説明】
300 層間絶縁膜、320 配線埋込み用穴、400
導電体、500 配線層、520 アルミ配線層、5
00b ダミー配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 伸夫 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 坂森 重則 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 飯田 里志 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 (a) 配線埋め込み用穴が設けられた
    絶縁膜を形成するステップと、 (b) 前記配線埋め込み用穴に埋め込まれた導電体を
    形成するステップと、 (c) 前記絶縁膜上に前記配線埋め込み用穴を覆う配
    線層を形成するステップと、 (d) エッチングを用いることによって、前記配線層
    は前記配線埋め込み用穴の一部を覆わないように整形す
    るステップと、を備え、 前記導電体と前記配線層との接触面には前記配線層の浸
    食を抑制するための浸食抑制体が形成されるコンタクト
    構造の製造方法。
  2. 【請求項2】 前記導電体は、タングステンプラグを含
    み、 前記配線層はアルミ配線層を含む請求項1記載のコンタ
    クト構造の製造方法。
  3. 【請求項3】 (e) 前記ステップ(b)と前記ステ
    ップ(c)との間に行われ、前記導電体上にアルミ以外
    の金属層を前記浸食抑制体として形成するステップを更
    に備えた請求項2記載のコンタクト構造の製造方法。
  4. 【請求項4】 前記アルミ以外の金属層はタングステン
    である請求項3記載のコンタクト構造の製造方法。
  5. 【請求項5】 (e) 前記ステップ(c)の後に得ら
    れる構造に対して、前記導電体と前記配線層とを相互拡
    散した領域を前記浸食抑制体として形成する熱処理を施
    すステップを更に備えた請求項2記載のコンタクト構造
    の製造方法。
  6. 【請求項6】 (e) 前記ステップ(a)と前記ステ
    ップ(b)との間に行われ、前記絶縁膜の表面を除去す
    ることによって、前記導電体の上端を前記絶縁膜の上面
    より上方にするステップを更に備え、 前記浸食抑制体とは、前記導電体のうち前記絶縁膜の上
    面より突出した部分である請求項2記載のコンタクト構
    造の製造方法。
  7. 【請求項7】 (e) 前記ステップ(a)において行
    われ、前記導電体の表面を除去することによって、前記
    導電体の上端を前記絶縁膜の上面より下方にするステッ
    プを更に備え、 前記浸食抑制体とは、前記配線埋め込み用穴に成膜によ
    って充填された前記配線層である請求項2記載のコンタ
    クト構造の製造方法。
  8. 【請求項8】 (e) 前記ステップ(d)において行
    われ、前記浸食抑制体として前記配線層と並行する配線
    層を形成するステップを更に備え、 前記配線層と、前記並行する配線層との配線間隔は、当
    該コンタクト構造が設けられる半導体集積回路のうちで
    最も短い請求項2記載のコンタクト構造の製造方法。
  9. 【請求項9】 (e) 前記ステップ(d)において行
    われ、前記浸食抑制体として前記配線層と並行するダミ
    ー配線を形成するステップを更に備えた請求項2記載の
    コンタクト構造の製造方法。
  10. 【請求項10】 (e) 前記ステップ(d)において
    行われ、前記浸食抑制体として前記配線層と並行する配
    線層を形成するステップを更に備え、 前記エッチングは、 最も長い配線間隔におけるエッチングの速度が最も短い
    配線間隔のエッチング速度と比較して遅いエッチング
    と、 最も長い配線間隔におけるエッチングの速度が最も短い
    配線間隔のエッチング速度と比較して速いエッチング
    と、を含む請求項2記載のコンタクト構造の製造方法。
  11. 【請求項11】 (e) 前記ステップ(d)において
    行われ、前記浸食抑制体として前記配線層と並行する配
    線層を形成するステップを更に備え、 前記エッチングは、 窒素を含むエッチングガスを用いたエッチングと、 最も長い配線間隔におけるエッチングの速度が最も短い
    配線間隔のエッチング速度と比較して速いエッチング
    と、を含む請求項2記載のコンタクト構造の製造方法。
JP10032925A 1998-02-16 1998-02-16 コンタクト構造の製造方法 Pending JPH11233628A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10032925A JPH11233628A (ja) 1998-02-16 1998-02-16 コンタクト構造の製造方法
US09/116,340 US6156639A (en) 1998-02-16 1998-07-16 Method for manufacturing contact structure
KR1019980033120A KR100294838B1 (ko) 1998-02-16 1998-08-14 콘택트구조의제조방법
DE19840988A DE19840988A1 (de) 1998-02-16 1998-09-08 Verfahren zum Herstellen einer Kontaktstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10032925A JPH11233628A (ja) 1998-02-16 1998-02-16 コンタクト構造の製造方法

Publications (1)

Publication Number Publication Date
JPH11233628A true JPH11233628A (ja) 1999-08-27

Family

ID=12372495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10032925A Pending JPH11233628A (ja) 1998-02-16 1998-02-16 コンタクト構造の製造方法

Country Status (4)

Country Link
US (1) US6156639A (ja)
JP (1) JPH11233628A (ja)
KR (1) KR100294838B1 (ja)
DE (1) DE19840988A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134477A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2009021603A (ja) * 2007-07-12 2009-01-29 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2013503499A (ja) * 2009-08-31 2013-01-31 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19855924B4 (de) * 1998-11-19 2006-02-16 Mosel Vitelic Inc. Herstellungsverfahren für eine Verbindung
JP3652145B2 (ja) * 1998-11-17 2005-05-25 茂徳科技股▲フン▼有限公司 プラグの腐蝕を防止する内部配線の製造方法
US6682999B1 (en) * 1999-10-22 2004-01-27 Agere Systems Inc. Semiconductor device having multilevel interconnections and method of manufacture thereof
JP2001127174A (ja) 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体装置
KR100333353B1 (ko) * 2000-02-21 2002-04-18 박종섭 반도체장치의 콘택홀 및 그 형성방법
JP2002009149A (ja) * 2000-06-20 2002-01-11 Toshiba Corp 半導体装置およびその製造方法
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR20040039778A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US7776739B2 (en) * 2005-09-09 2010-08-17 Analog Devices, Inc. Semiconductor device interconnection contact and fabrication method
US7829363B2 (en) * 2006-05-22 2010-11-09 Cardiomems, Inc. Method and apparatus for microjoining dissimilar materials
US9922876B1 (en) * 2017-01-24 2018-03-20 Macronix International Co., Ltd. Interconnect structure and fabricating method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737979A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0750298A (ja) * 1993-08-04 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
EP1098366A1 (en) * 1994-12-29 2001-05-09 STMicroelectronics, Inc. Semiconductor connection structure and method
JPH09172017A (ja) * 1995-10-18 1997-06-30 Ricoh Co Ltd 半導体装置の製造方法
JPH09232430A (ja) * 1996-02-20 1997-09-05 Sony Corp 半導体デバイスの配線形成方法及び配線構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134477A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2009021603A (ja) * 2007-07-12 2009-01-29 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2013503499A (ja) * 2009-08-31 2013-01-31 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体装置
JP2015213187A (ja) * 2009-08-31 2015-11-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated 半導体装置

Also Published As

Publication number Publication date
US6156639A (en) 2000-12-05
KR19990071378A (ko) 1999-09-27
DE19840988A1 (de) 1999-08-26
KR100294838B1 (ko) 2001-10-19

Similar Documents

Publication Publication Date Title
CN101228624B (zh) 互连接触的干法回蚀
JP2001338978A (ja) 半導体装置及びその製造方法
US7615494B2 (en) Method for fabricating semiconductor device including plug
JPH11233628A (ja) コンタクト構造の製造方法
US7772112B2 (en) Method of manufacturing a semiconductor device
JP4751083B2 (ja) 半導体装置およびその製造方法
KR20080030292A (ko) 반도체 소자의 금속 배선 형성 방법
JP2003124312A (ja) 半導体装置およびその製造方法
JP2000269336A (ja) 半導体装置及び半導体装置の製造方法
TWI512894B (zh) 金屬內連線結構及其製程
KR100371835B1 (ko) 반도체 장치의 배선 제조 방법
KR100564124B1 (ko) 오목형 금속 배선을 이용한 콘택 형성 방법
JP3301466B2 (ja) 半導体装置の製造方法
KR100458078B1 (ko) 반도체장치의금속배선형성방법
US20090184422A1 (en) Method for forming metal line of semiconductor device without production of sidewall oxide in metal line forming region
KR100548564B1 (ko) 비트 라인 형성 방법
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법
KR100599113B1 (ko) 반도체 소자의 컨택 플러그 형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
TW201515148A (zh) 內連線的製作方法
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
KR20080038845A (ko) 반도체 소자의 제조방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JP2003197737A (ja) 半導体装置の製造方法