JP2003124312A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003124312A
JP2003124312A JP2001316822A JP2001316822A JP2003124312A JP 2003124312 A JP2003124312 A JP 2003124312A JP 2001316822 A JP2001316822 A JP 2001316822A JP 2001316822 A JP2001316822 A JP 2001316822A JP 2003124312 A JP2003124312 A JP 2003124312A
Authority
JP
Japan
Prior art keywords
layer
hole
interlayer insulating
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001316822A
Other languages
English (en)
Inventor
Toshiyuki Kamiya
俊幸 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001316822A priority Critical patent/JP2003124312A/ja
Priority to US10/271,372 priority patent/US6710421B2/en
Publication of JP2003124312A publication Critical patent/JP2003124312A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高い配線層を有する半導体装置およ
びその製造方法を提供する。 【解決手段】 本発明の半導体装置は、第1配線層30
と、前記第1配線層30の上方に形成された層間絶縁層
40と、前記層間絶縁層40の上方に形成された第2配
線層50と、前記第2配線層50および前記層間絶縁層
40に形成されたスルーホール60と、前記スルーホー
ル60内に形成された、前記第1配線層30と前記第2
配線層50とを電気的に接続するコンタクト層70とを
有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、コンタクト層に特徴を有す
る半導体装置およびその製造方法に関する。
【0002】
【背景技術】異なる層の配線を相互に接続するコンタク
ト層を形成する技術として、たとえば次の技術がある。
【0003】この技術を、図9を参照しながら説明す
る。半導体素子などが形成された半導体基板210上
に、第1層間絶縁層212を形成する。第1層間絶縁層
212の上に、第1導電層を形成し、リソグラフィおよ
びドライエッチングにより、第1導電層をパターニング
し、下部配線層220を形成する。下部配線層220お
よび第1層間絶縁層212の上に、第2層間絶縁層23
0を形成する。
【0004】その後、第2層間絶縁層230の上に、所
定のパターンを有するレジスト層を形成する。レジスト
層は、スルーホールを形成したい領域の上方において開
口部を有している。レジスト層をマスクとして、第2層
間絶縁層230をドライエッチングし、下部配線層22
0に達するスルーホール240を形成する。
【0005】次に、スルーホール240内に導電材を充
填し、コンタクト層250を形成する。第2層間絶縁層
230およびコンタクト層250の上に、第2導電層を
形成し、リソグラフィおよびドライエッチングにより、
第2導電層をパターニングし、上部配線層260を形成
する。
【0006】前述のような技術において、コンタクト抵
抗を低くしかつ安定にするために、コンタクト層を形成
する前に、スルーホール形成時のエッチングによるダメ
ージの回復や、重金属,カーボン,酸素,フッ素などの
混入不純物の除去、あるいはエッチング生成物の除去を
行なうことがある。エッチングによるダメージ層や混入
不純物の除去には、スルーホール内部の表面をわずかに
酸化してこれらの層を取り込み、その酸化物をエッチン
グする方法、ドライエッチングにより反応性ガスを用い
て表面層のみを軽くエッチングする方法、アルゴンなど
のガスによるスパッタエッチングにより物理的に除去す
る方法などがある。
【0007】
【発明が解決しようとする課題】スルーホール内部の混
入不純物の除去などのために、たとえば、アルゴンなど
のガスによるスパッタエッチングを用いると、図9に示
すようにスルーホール240の上端部が削られて、テー
パ状の側面300が形成され、スルーホール240の上
部の径が下部の径より大きくなる。そして、スルーホー
ル240をコンタクト層250で埋め込んだ後、その上
に上部配線層260を形成すると、コンタクト層250
において、上部配線層260に覆われることがなく露出
する部分310を生じることがある。特に、微細化が図
られているデバイスでは、配線間のピッチが小さいため
露出した部分310を有するコンタクト層250が、隣
接する配線層とショートを生ずるなどの、デバイスの問
題を生じることがある。
【0008】本発明の目的は、信頼性の高い配線層を有
する半導体装置およびその製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
第1配線層と、前記第1配線層の上方に形成された層間
絶縁層と、前記層間絶縁層の上方に形成された第2配線
層と、前記第2配線層および前記層間絶縁層に形成され
たスルーホールと、前記スルーホール内に形成された、
前記第1配線層と前記第2配線層とを電気的に接続する
コンタクト層とを有する。
【0010】本発明の半導体装置によれば、スルーホー
ルは、第2配線層および層間絶縁層に形成されるため、
スルーホールに埋め込まれたコンタクト層が、第2配線
層に覆われることなく露出するという問題を防ぐことが
できる。このような構成をとることにより、コンタクト
層の露出部と隣接する配線層とがショートをするなど
の、配線層の信頼性を損なう問題を防ぐことができる。
【0011】本発明にかかる半導体装置は、以下に例示
する態様をとることができる。
【0012】前記層間絶縁層に形成された前記スルーホ
ールの側面と、前記第2配線層に形成された前記スルー
ホールの側面とは、連続することができる。すなわち、
前記スルーホールは、前記層間絶縁層と前記第2配線層
とを貫通することができる。
【0013】前記コンタクト層は、前記層間絶縁層の上
面より高く突出した突出部を含み、前記コンタクト層と
前記第2配線層とは、前記突出部の側面を介して電気的
に接続されることができる。
【0014】前記コンタクト層の上面と前記第2配線層
の上面は、ほぼ連続することができる。
【0015】前記層間絶縁層に形成された前記スルーホ
ール内にウエッティング層およびバリア層の少なくとも
一方が形成されることができ、前記ウエッティング層お
よびバリア層の少なくとも一方は、前記第2配線層に形
成された前期スルーホールの側面まで延在することがで
きる。
【0016】前記コンタクト層と前記第2配線層とは、
前記ウエッティング層およびバリア層の少なくとも一方
を介して電気的に接続されることができる。
【0017】前記スルーホールの上端部の径が下部の径
に比して大となるように、前記スルーホールの側面にテ
ーパ形状を有することができ、さらに、前記第2層間絶
縁層と接する前記第2配線層の側面と前記コンタクト層
の側面の少なくとも一部とは、ほぼ連続して形成される
ことができる。
【0018】本発明の半導体装置の製造方法は、以下の
工程(a)〜(f)を含む。
【0019】(a)第1配線層を形成する工程、(b)
前記第1配線層の上方に、層間絶縁層を形成する工程、
(c)前記層間絶縁層の上方に、導電層を形成する工
程、(d)前記導電層および前記層間絶縁層に、前記第
1配線層に達するスルーホールを形成する工程、(e)
前記スルーホール内にコンタクト層を形成する工程、
(f)前記導電層をパターニングして、第2配線層を形
成をする工程。
【0020】本発明の半導体装置の製造方法によれば、
導電層および層間絶縁層を貫通するスルーホールを形成
し、コンタクト層を埋め込んだ後、第2配線層をパター
ニングしている。すなわち、コンタクト層が第2配線層
に覆われることなく露出するという問題を防ぐことがで
きる。本発明の製造方法は、具体的には下記の態様をと
ることができる。
【0021】前記工程(d)において、前記導電層に形
成するスルーホールの側面と前記層間絶縁層に形成する
スルーホールの側面とが連続するように前記スルーホー
ルを形成することができる。これにより、導電層と層間
絶縁層を貫通するスルーホールを形成することができ
る。
【0022】前記工程(e)は、前記スルーホール内お
よび前記導電層の上方にコンタクト層を形成する工程で
あって、前記工程(f)の前に、(g)前記導電層の上
方に形成された前記コンタクト層を除去する工程を含む
ことができる。また、工程(g)において、前記コンタ
クト層の上面と前記第2配線層の上面とをほぼ等しい高
さにすることが望ましい。
【0023】前記工程(e)の前に、(h)前記層間絶
縁層に形成された前記スルーホールに、ウエッティング
層およびバリア層の少なくとも一方を形成する工程を含
むことができ、工程(h)において、前記ウエッティン
グ層およびバリア層の少なくとも一方を、前記導電層に
形成された前記スルーホールの側面まで延在するように
形成することができる。
【0024】前記工程(e)の前に、(i)前記スルー
ホールをエッチングして、前記スルーホールの上端部の
径が下部の径に比して大となるように、前記スルーホー
ルの側面にテーパを形成する工程を含むことができる。
このエッチングによって、前記スルーホール内の混入不
純物を除去することができる。
【0025】
【発明の実施の形態】以下、本発明の実施の形態の一例
について説明する。
【0026】(デバイスの構造)本実施の形態にかかる
半導体装置100について説明する。図1は、本実施の
形態にかかる半導体装置100を模式的に示す断面図で
あり、図2は、本実施の形態にかかる半導体装置100
の第2配線層50を模式的に示す平面図である。
【0027】半導体装置100の基板10の表面には、
MOSFETなどの半導体素子、配線層および素子分離
領域など(図示せず)が形成されている。基板10上に
は、第1層間絶縁層20が形成されている。第1層間絶
縁層20の上に、所定のパターンで第1配線層30が形
成されている。第1層間絶縁層20には、基板10の表
面に形成された半導体素子または配線層と、第1配線層
30とを接続するスルーホール(図示せず)が形成され
ている。スルーホール内には、タングステンプラグ,ア
ルミニウム合金層などのコンタクト層(図示せず)が形
成されている。
【0028】第1配線層30および第1層間絶縁層20
の上に、第2層間絶縁層40が形成され、第2層間絶縁
層40の上には、第2配線層50が形成されている。第
2配線層50および第2層間絶縁層40の所定の位置に
は、第1配線層30と連続するスルーホール60が形成
されている。スルーホール60は、第2層間絶縁層40
に形成された側面と第2配線層50に形成された側面と
が連続しており、第2層間絶縁層40および第2配線層
50を貫通して形成されている。
【0029】スルーホール60の内部には、タングステ
ンプラグ,アルミニウム合金層などのコンタクト層70
が形成されており、コンタクト層70は、第2層間絶縁
層40の上面より突出した突出部を有している。コンタ
クト層70と第2配線層50とは、この突出部を介して
電気的に接続されており、コンタクト層70の上面と第
2配線層50の上面は、ほぼ連続している。
【0030】第2層間絶縁層40に形成されたスルーホ
ール60内には、ウエッティング層およびバリア層64
が形成されており、それらは第2配線層50に形成され
たスルーホール60の側面においても連続して形成され
ている。コンタクト層70と第2配線層50とは、ウエ
ッティング層およびバリア層64を介して電気的に接続
されている。
【0031】また、スルーホール60は、テーパ状の側
面62を有しており、上端部の径が下部の径に比べて大
きくなるような構造になっている。
【0032】さらに、図示の例ではコンタクト層70の
一部は、第2配線層50を形成するためのパターニング
を行なう時に、同時にパターニングされている。そし
て、第2配線層50の側面とコンタクト層70の側面の
一部がほぼ連続している。図2よりわかるように、スル
ーホール60は、上端部にテーパ状の側面62を有し、
下部の径より広がった構造になっているが、広がった部
分の一部が第2配線層50のパターニング時に除去され
ている。
【0033】本実施の形態にかかる半導体装置100の
特徴としては、次のことが言える。
【0034】(1)第2配線層50と第1配線層30と
を電気的に接続するスルーホール60が、第2配線層5
0および第2層間絶縁層40を貫通して形成されてい
る。
【0035】(2)スルーホール60は、テーパ状の側
面62を有しており、スルーホール60の上部の径は、
下部の径に比べて大きくなる。
【0036】(3)コンタクト層70の一部が第2配線
層50の領域以外に形成された場合においても、この部
分は第2配線層50のパターニング時に除去され、第2
層間絶縁層40上に露出する部分を有さない。
【0037】(製造方法)次に、本実施の形態に係る半
導体装置100の製造方法について説明する。図3〜図
7は、本実施の形態に係る半導体装置100の製造工程
を模式的に示す断面図である。
【0038】(1)第1配線層の形成 まず、図3を参照しながら説明する。一般的な方法によ
り、基板10の表面に、半導体素子(たとえばMOSF
ET)、配線層および素子分離領域(図示せず)を形成
する。基板10上に第1層間絶縁層20を形成する。第
1層間絶縁層20の詳細(形成方法、材質、膜厚)は、
後述の第2層間絶縁層40と同様である。第1層間絶縁
層20に、異方性のリアクティブイオンエッチング(R
IE)によって、コンタクトホール(図示せず)を形成
する。公知の方法により、コンタクトホール内に、タン
グステンプラグ、アルミニウム合金層などのコンタクト
層(図示せず)を形成する。
【0039】第1層間絶縁層20およびコンタクト層上
に、第1配線層30をたとえば次のようにして形成す
る。
【0040】まず、第1層間絶縁層20およびコンタク
ト層上に、導電層を形成する。導電層の材質としては、
窒化チタン,Al−Cu,窒化チタンの積層構造とし、
膜厚はそれぞれ約25nm,約250nm,約25nm
である。第1導電層の膜厚は、デバイスの設計により異
なるが、たとえば100〜1000nmであることが好
ましい。導電層の材質は、特に限定されず、たとえば、
アルミニウム,銅,アルミニウム合金,銅合金,多結晶
シリコン,タングステン,窒化チタンなどの単層および
それらの積層膜などを挙げることができる。導電層の形
成方法としては、CVD法,スパッタ法,蒸着法,塗布
法などを挙げることができる。
【0041】次に、導電層の上に、リソグラフィによ
り、所定のパターンを有するレジスト層を形成する。次
に、ドライエッチングを行ないパターン形成をする。こ
のドライエッチングは、エッチング方法としては異方性
ドライエッチングにより行なうことができ、エッチャン
トとしては、Cl2/BCl3/Ar混合ガスを使用する
ことができる。その後、レジスト層をアッシング除去
し、有機剥離液で洗浄しレジスト層を除去する。このよ
うにして、第1配線層30が形成される。
【0042】(2)第2層間絶縁層の形成 次に、図4に示すように、第1配線層30および第1層
間絶縁層20の上に、第1配線層30を覆うように第2
層間絶縁層40を次のようにして形成する。第2層間絶
縁層40は、まず、高密度プラズマCVD法によりFS
G(Fluorine−doped Silicate
Glass)を形成し、さらに、プラズマCVD法に
よりTEOS酸化膜を積層することにより得られる。F
SGの膜厚は、約400nmで、TEOS酸化膜の膜厚
は、約1000nmである。その後、CMP法により第
2層間絶縁層40の膜厚が約550nmになるまで平坦
化する。
【0043】第2層間絶縁層40の膜厚は、平坦化前に
おいては、たとえば第1配線層30の上面を基準として
400〜2500nmであることが好ましく、平坦化後
においては、400〜2000nmであることが好まし
い。
【0044】第2層間絶縁層40の材質としては、他に
は、酸化シリコンやリンを含有した酸化シリコンなどを
用いることができる。
【0045】第2層間絶縁層40の形成方法としては、
上述の方法の他に熱CVD法,プラズマCVD法,常圧
CVD法,スピンコート法などの塗布法(SOGを利用
した方法),スパッタ法,熱蒸着法などを挙げることが
できる。
【0046】(3)第2配線層のための導電層の形成 図4に示すように、第2層間絶縁層40の上に、第2配
線層50のための第2導電層52を形成する。膜厚、材
質、形成方法としては、第1導電層と同様にすることが
できる。
【0047】(4)スルーホールの形成 次に、図5に示すように、第2導電層52の上に、リソ
グラフィにより、所定のパターンを有するレジスト層R
1を形成する。レジスト層R1は、第1配線層30の上
方において、開口部を有する。すなわち、レジスト層R
1は、スルーホール60を形成したい第2導電層52の
領域の上に、開口部を有している。
【0048】次に、レジスト層R1をマスクとして、第
2導電層52と第2層間絶縁層40とを、たとえば、以
下のような方法でエッチングし、スルーホール60を形
成することができる。
【0049】まず、第2導電層52のエッチング(以下
「第1のエッチング」という)を行なう。第1のエッチ
ングは、第2層間絶縁層40の上面が露出するまで行な
う。このエッチングは、異方性ドライエッチングにより
行なわれ、エッチャントとしては、Cl2/BCl3/A
r混合ガスを用いて行なう。この他に、ドライエッチン
グの具体例としては、リアクティブイオンエッチング,
誘導結合型プラズマエッチング,ECRプラズマエッチ
ングを挙げることができる。エッチャントとしては、第
2導電層52をエッチングすることができるものであれ
ばよく、塩素系のガスを含む混合ガスを挙げることがで
きる。この塩素系のガスとしては、Cl 2,BCl3から
選択される少なくとも1種であることが好ましい。ま
た、塩素系のガスを含む混合ガスは、Ar,CH4,C
HF3,N2から選択される少なくとも1種を含んでもよ
い。
【0050】次に、続けて第2層間絶縁層40のエッチ
ング(以下「第2のエッチング」という)を行なう。こ
の第2のエッチングは、第1配線層30の上面が露出す
るまで行なう。第2のエッチングのエッチングは、異方
性ドライエッチングにより、エッチャントは、C48
2/Ar/CO混合ガスを用いて行なう。この他に第
2層間絶縁層40のエッチングとしては、リアクティブ
イオンエッチングを用いることができる。エッチャント
としては、第2層間絶縁層40をエッチングできるもの
であればよく、たとえば、CF系のガスを含む混合ガス
を挙げることができる。このCF系のガスとしては、C
4,CHF3,C26,C48,C58から選択される
少なくとも1種であることが好ましい。また、CF系の
ガスを含む混合ガスは、CO,Ar,O2,N2から選択
される少なくとも1種を含むことが好ましい。
【0051】このようにして、第2導電層52および第
2層間絶縁層40を貫通したスルーホール60を形成す
ることができる。
【0052】(5)コンタクト層形成のための前処理 次に、レジスト層R1をアッシング除去した後、スルー
ホール60内にコンタクト層70を形成するための前処
理としてアルゴンイオンによるスパッタエッチングを行
なう。
【0053】この前処理を行なうことにより、スルーホ
ール60の底面となっている第1配線層30の表面や、
スルーホール60の側面となっている第2層間絶縁層4
0の表面に形成された自然酸化膜等を除去し、混入不純
物等のない清浄な配線表面とする。これにより、後に形
成するコンタクト層70と良好な電気的接触が得られる
ようになる。また、スパッタエッチングは、物理的なス
パッタであり、異方性があるため第2配線層50に形成
されているスルーホール60の開口部が削れて、テーパ
形状の側面62を有することにより、確実にコンタクト
層70と電気的接触が得られるようになる。スパッタエ
ッチングの他にはケミカルドライエッチングを行なうこ
とができる。
【0054】(6)コンタクト層の形成 次に、スルーホール60内にコンタクト層70を以下の
方法により形成する。
【0055】この工程は、前述の工程(5)の処理が終
了した後、ウエハを大気にさらすことなく連続で処理を
行なう。まず、スルーホール60内に、ウエッティング
層およびバリア層64を形成する。ウエッティング層
は、スパッタ法により形成され、その材質はチタンであ
る。バリア層は、TDMAT(Tetrakis Di
−Methyl Amino Titanium)を原
料ガスとしてCVD法により、窒化チタンが形成され
る。
【0056】次に、図7に示すように、スルーホール6
0を埋め込みように導電材を形成する。この導電材の材
質はタングステンであり、WF6を原料ガスとしたCV
D法により形成される。そして、第2配線層のための導
電層52の上方に形成されている導電材は、CMPある
いはエッチバックにより除去される。エッチバックを行
なう場合、SF6/Arガスを用いてドライエッチング
を行なう。
【0057】導電材としては、タングステンの他に、ア
ルミニウム,アルミニウム合金,銅,銅合金を挙げるこ
とができる。導電材をスルーホール60内に充填する方
法としては、CVD法の他に、PVD法,めっき法など
を挙げることができる。
【0058】(7)第2配線層の形成 次に、以下のようにして第2配線層50が形成される。
まず、リソグラフィにより、所定のパターンを有するレ
ジスト層を形成する。次にレジスト層をマスクとして、
第2導電層52エッチングして、第2配線層50を形成
する。このエッチングは、異方性ドライエッチングによ
り行ない、エッチャントとしては、Cl 2/BCl3/A
r混合ガスを用いる。そして、レジスト層をアッシング
除去した後、有機剥離液で洗浄する。このようにして、
半導体装置100が完成する。
【0059】第2配線層50の形成方法については、レ
ジスト層を形成しパターニングする方法以外に、ハード
マスクを用いた方法をとることができ、以下にその場合
の実施例について記載する。
【0060】まず、NSG(Non−doped Si
licate Glass)膜を形成し、リソグラフィ
によりパターン形成をする。NSG膜は、TEOSガス
を原料としてプラズマCVD法により形成され、膜厚は
約250nmである。次に、NSG膜をエッチングしハ
ードマスクを形成する。このエッチングは、異方性ドラ
イエッチングを用いて行ない、エッチャントとしては、
48/O2/Ar/CO混合ガスを用いることができ
る。レジスト層をアッシング除去した後、有機剥離液で
洗浄する。このようにして形成されたハードマスクを用
いて、次に第2導電層52をエッチングする。このエッ
チングは、異方性ドライエッチングを用いて行ない、エ
ッチャントとしては、Cl2/BCl3/Ar/CHF3
/N2混合ガスを用いる。そして、エッチング処理での
反応生成物を除去するため、アッシング除去後、有機剥
離液で洗浄する。
【0061】本実施の形態によれば、スルーホール60
は、第2配線層50と第2層間絶縁層40とを貫通して
形成される。また、スルーホール60内部にコンタクト
層70を形成した後に行なう第2配線層50のパターニ
ングの際に、スルーホール60の上端部において、所定
の径より広がって形成された部分が除去される。
【0062】スルーホール60の形状としては、上述し
たものの他に、図8に示すものがある。図8は、第2配
線層50を模式的に示した平面図である。スルーホール
60は、テーパー状の側面62を有し、上端部の径が所
定の径より広がっているが、第2配線層50の領域内に
形成されているため、コンタクト層70は、除去されて
いない。
【0063】なお、本実施の形態では、第1層間絶縁層
上の第1配線層と、第2層間絶縁層上の第2配線層とを
接続するコンタクト層について説明したが、本発明はこ
れに限定されず、これ以外の異なる層の間で相互に電気
的接続をするコンタクト層の形成に適用することができ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置を模式的
に示す断面図である。
【図2】本発明の実施の形態に係る半導体装置を模式的
に示す平面図である。
【図3】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
【図4】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
【図5】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
【図6】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
【図7】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
【図8】本発明の実施の形態に係る半導体装置を模式的
に示す平面図である。
【図9】従来例に係る半導体装置を模式的に示す断面図
である。
【符号の説明】
10 基板 20 第1層間絶縁層 30 第1配線層 40 第2層間絶縁層 50 第2配線層 52 第2導電層 60 スルーホール 62 テーパ形状の側面 64 ウエッティング層およびバリア層 70 コンタクト層 100 半導体装置
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA12 BA04 CA01 DA00 DA01 DA02 DA04 DA11 DA16 DA23 DA25 DA26 DB00 DB09 DB10 EB01 5F033 HH04 HH08 HH09 HH11 HH12 HH19 HH33 JJ08 JJ09 JJ11 JJ12 JJ18 JJ19 JJ33 KK04 KK08 KK09 KK11 KK12 KK19 KK33 MM08 NN06 NN07 NN16 NN32 PP02 PP04 PP06 PP14 PP15 PP19 PP26 PP27 PP28 QQ08 QQ09 QQ10 QQ11 QQ12 QQ13 QQ16 QQ21 QQ28 QQ31 QQ37 QQ48 QQ91 QQ92 QQ94 QQ98 RR04 RR11 RR14 RR15 SS04 SS08 SS10 SS11 SS12 SS15 SS21 TT02 XX01 XX31

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 第1配線層と、 前記第1配線層の上方に形成された層間絶縁層と、 前記層間絶縁層の上方に形成された第2配線層と、 前記第2配線層および前記層間絶縁層に形成されたスル
    ーホールと、 前記スルーホール内に形成された、前記第1配線層と前
    記第2配線層とを電気的に接続するコンタクト層と、を
    有する、半導体装置。
  2. 【請求項2】 請求項1において、 前記層間絶縁層に形成された前記スルーホールの側面
    と、前記第2配線層に形成された前記スルーホールの側
    面とが連続している、半導体装置。
  3. 【請求項3】 請求項1または2において、 前記コンタクト層は、前記層間絶縁層の上面より高く突
    出した突出部を含み、 前記コンタクト層と前記第2配線層とは、前記突出部の
    側面を介して電気的に接続される、半導体装置。
  4. 【請求項4】 請求項1〜3のいずれかにおいて、 前記コンタクト層の上面と前記第2配線層の上面は、ほ
    ぼ連続している、半導体装置。
  5. 【請求項5】 請求項1〜4のいずれかにおいて、 前記層間絶縁層に形成された前記スルーホール内にウエ
    ッティング層およびバリア層の少なくとも一方が形成さ
    れてなり、 前記ウエッティング層およびバリア層の少なくとも一方
    は、前記第2配線層に形成された前記スルーホールの側
    面まで延在する、半導体装置。
  6. 【請求項6】 請求項5において、前記コンタクト層と
    前記第2配線層とは、前記ウエッティング層およびバリ
    ア層の少なくとも一方を介して電気的に接続される、半
    導体装置。
  7. 【請求項7】 請求項1〜6のいずれかにおいて、 前記スルーホールの上端部の径が下部の径に比して大と
    なるように、前記スルーホールの側面にテーパ形状を有
    する、半導体装置。
  8. 【請求項8】 請求項7において、 前記第2配線層の側面と前記コンタクト層の側面の少な
    くとも一部とは、ほぼ連続してなる、半導体装置。
  9. 【請求項9】 以下の工程(a)〜(f)を含む、半導
    体装置の製造方法。(a)第1配線層を形成する工程、 (b)前記第1配線層の上方に、層間絶縁層を形成する
    工程、 (c)前記層間絶縁層の上方に、導電層を形成する工
    程、 (d)前記導電層および前記層間絶縁層に、前記第1配
    線層に達するスルーホールを形成する工程、 (e)前記スルーホール内にコンタクト層を形成する工
    程、 (f)前記導電層をパターニングして、第2配線層を形
    成をする工程。
  10. 【請求項10】 請求項9において、 前記工程(d)において、前記導電層に形成するスルー
    ホールの側面と前記層間絶縁層に形成するスルーホール
    の側面とが連続するように前記スルーホールを形成す
    る、半導体装置の製造方法。
  11. 【請求項11】 請求項9または10において、 前記工程(e)は、前記スルーホール内および前記導電
    層の上方にコンタクト層を形成する工程であって、 前記工程(f)の前に、 (g)前記導電層の上方に形成された前記コンタクト層
    を除去する工程を含む、半導体装置の製造方法。
  12. 【請求項12】 請求項11において、 前記工程(g)において、前記コンタクト層の上面と前
    記第2配線層の上面とをほぼ等しい高さにする、半導体
    装置の製造方法。
  13. 【請求項13】 請求項9〜12のいずれかにおいて、 前記工程(e)の前に、 (h)前記層間絶縁層に形成された前記スルーホール
    に、ウエッティング層およびバリア層の少なくとも一方
    を形成する工程を含む、半導体装置の製造方法。
  14. 【請求項14】 請求項13において、 前記工程(h)において、前記ウエッティング層および
    バリア層の少なくとも一方を、前記導電層に形成された
    前記スルーホールの側面まで延在するように形成する、
    半導体装置の製造方法。
  15. 【請求項15】 請求項9〜14のいずれかにおいて、 前記工程(e)の前に、 (i)前記スルーホールをエッチングして、前記スルー
    ホールの上端部の径が下部の径に比して大となるよう
    に、前記スルーホールの側面にテーパを形成する工程を
    含む、半導体装置の製造方法。
  16. 【請求項16】 請求項15において、 前記エッチングによって、前記スルーホール内の混入不
    純物を除去する、半導体装置の製造方法。
JP2001316822A 2001-10-15 2001-10-15 半導体装置およびその製造方法 Withdrawn JP2003124312A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001316822A JP2003124312A (ja) 2001-10-15 2001-10-15 半導体装置およびその製造方法
US10/271,372 US6710421B2 (en) 2001-10-15 2002-10-15 Semiconductor devices and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001316822A JP2003124312A (ja) 2001-10-15 2001-10-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003124312A true JP2003124312A (ja) 2003-04-25

Family

ID=19134776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001316822A Withdrawn JP2003124312A (ja) 2001-10-15 2001-10-15 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6710421B2 (ja)
JP (1) JP2003124312A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277798A (ja) * 2007-04-06 2008-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050675B2 (en) * 2000-11-27 2006-05-23 Advanced Interfaces, Llc Integrated optical multiplexer and demultiplexer for wavelength division transmission of information
JP3985689B2 (ja) 2003-02-21 2007-10-03 セイコーエプソン株式会社 不揮発性半導体記憶装置
US7297613B1 (en) 2005-06-09 2007-11-20 The United States Of America As Represented By The National Security Agency Method of fabricating and integrating high quality decoupling capacitors
KR20130010362A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치의 제조방법
US9136331B2 (en) * 2013-04-10 2015-09-15 Micron Technology, Inc. Semiconductor constructions

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277798A (ja) * 2007-04-06 2008-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法

Also Published As

Publication number Publication date
US6710421B2 (en) 2004-03-23
US20030085443A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
JP2005142369A (ja) 半導体装置の製造方法
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
US6117793A (en) Using silicide cap as an etch stop for multilayer metal process and structures so formed
JP3189970B2 (ja) 半導体装置の製造方法
JP3781175B2 (ja) コンタクトホールの形成方法
JP3312604B2 (ja) 半導体装置の製造方法
JP2003124312A (ja) 半導体装置およびその製造方法
JP4201421B2 (ja) 半導体装置の製造方法
JP3606272B2 (ja) 配線構造の形成方法
JP2003197737A (ja) 半導体装置の製造方法
US6352919B1 (en) Method of fabricating a borderless via
JP4207113B2 (ja) 配線構造の形成方法
JPH07240466A (ja) 半導体装置の製造方法
JP2002025991A (ja) プラズマクリーニング方法、半導体装置の製造方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR100467810B1 (ko) 반도체 소자 제조 방법
KR100606538B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3958071B2 (ja) 半導体装置製造方法
KR100307161B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JP2003203974A (ja) 半導体装置の製造方法
JP4220342B2 (ja) 半導体装置の製造方法
JP2001351974A (ja) 半導体装置の製造方法
KR100606539B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2000133711A (ja) 半導体装置およびその製造方法
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040304