JPH07240466A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07240466A JPH07240466A JP3170094A JP3170094A JPH07240466A JP H07240466 A JPH07240466 A JP H07240466A JP 3170094 A JP3170094 A JP 3170094A JP 3170094 A JP3170094 A JP 3170094A JP H07240466 A JPH07240466 A JP H07240466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plug
- contact hole
- stopper
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の多層配線の層間結線
のためのプラグの製造方法に関し、コンタクトホール内
の埋め込み用プラグ膜の沈み込みのないプラグ形成方法
を得る。 【構成】 層間絶縁膜３上に Si3N4膜あるいはα−Ｃ膜
からなるストッパ膜４を被覆してから、ストッパ膜４と
層間絶縁膜３とをレジスト膜５をマスクとしてコンタク
トホール６を形成し、Ｗプラグ膜７をコンタクトホール
６内を埋めてストッパ膜４上に被覆する。その後、スト
ッパ膜４上のＷプラグ膜７をエッチバックし、ストッパ
膜４を除去して、コンタクトホール６内に沈み込みのな
いＷプラグ膜７を形成する。
のためのプラグの製造方法に関し、コンタクトホール内
の埋め込み用プラグ膜の沈み込みのないプラグ形成方法
を得る。 【構成】 層間絶縁膜３上に Si3N4膜あるいはα−Ｃ膜
からなるストッパ膜４を被覆してから、ストッパ膜４と
層間絶縁膜３とをレジスト膜５をマスクとしてコンタク
トホール６を形成し、Ｗプラグ膜７をコンタクトホール
６内を埋めてストッパ膜４上に被覆する。その後、スト
ッパ膜４上のＷプラグ膜７をエッチバックし、ストッパ
膜４を除去して、コンタクトホール６内に沈み込みのな
いＷプラグ膜７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の多層配線
の層間結線のためのプラグの製造方法に関する。
の層間結線のためのプラグの製造方法に関する。
【０００２】近年、半導体装置の高集積化に伴い、層間
配線をプラグを用いてコンタクトを得る技術が開発され
てきている。現在、高融点金属等を用いたプラグ形成に
おいて、エッチバック時のオーバーエッチング等に起因
するプラグの沈み込みが問題となってきている。又、コ
ンタクトホール径が微細になるにつれて、コンタクトホ
ール内へのプラグの埋め込みが不充分になるため、コン
タクトホールとプラグの間に隙間が出来るという問題も
ある。そのため、プラグの沈み込みやコンタクトホール
内の隙間をなくするようなプラグの形成方法が必要とな
る。
配線をプラグを用いてコンタクトを得る技術が開発され
てきている。現在、高融点金属等を用いたプラグ形成に
おいて、エッチバック時のオーバーエッチング等に起因
するプラグの沈み込みが問題となってきている。又、コ
ンタクトホール径が微細になるにつれて、コンタクトホ
ール内へのプラグの埋め込みが不充分になるため、コン
タクトホールとプラグの間に隙間が出来るという問題も
ある。そのため、プラグの沈み込みやコンタクトホール
内の隙間をなくするようなプラグの形成方法が必要とな
る。
【０００３】
【従来の技術】図７は従来例の説明図である。図におい
て、21はSi基板、22はＷ下層配線膜、23はSiO2膜、24は
レジスト膜、25はコンタクトホール、26はＷプラグ膜、
27はＷ上層配線膜である。
て、21はSi基板、22はＷ下層配線膜、23はSiO2膜、24は
レジスト膜、25はコンタクトホール、26はＷプラグ膜、
27はＷ上層配線膜である。
【０００４】従来のプラグ形成方法を図７の工程順模式
断面図により説明する。先ず、図７（ａ）に示すよう
に、タングステン（Ｗ）下層配線膜22がパターニングさ
れたシリコン（Si）基板21上に層間絶縁膜として、二酸
化シリコン(SiO2)膜23を成長する。
断面図により説明する。先ず、図７（ａ）に示すよう
に、タングステン（Ｗ）下層配線膜22がパターニングさ
れたシリコン（Si）基板21上に層間絶縁膜として、二酸
化シリコン(SiO2)膜23を成長する。
【０００５】次に、図７（ｂ）に示すように、レジスト
膜24を被覆しパターニングする。図７（ｃ）に示すよう
に、レジスト膜24をマスクとして、SiO2膜23をエッチン
グし、Ｗ下層配線膜22に達するコンタクトホール25を開
口し、レジスト膜24を除去する。
膜24を被覆しパターニングする。図７（ｃ）に示すよう
に、レジスト膜24をマスクとして、SiO2膜23をエッチン
グし、Ｗ下層配線膜22に達するコンタクトホール25を開
口し、レジスト膜24を除去する。
【０００６】図７（ｄ）に示すように、コンタクトホー
ル25内を埋めて、SiO2膜上にＣＶＤ法によりＷプラグ膜
26を成長する。図７（ｅ）に示すように、Ｗプラグ膜26
をエッチバックする。
ル25内を埋めて、SiO2膜上にＣＶＤ法によりＷプラグ膜
26を成長する。図７（ｅ）に示すように、Ｗプラグ膜26
をエッチバックする。
【０００７】その後、図７（ｆ）に示すようにＷ上層配
線膜27を被覆しパターニングして、多層配線層を完成す
る。
線膜27を被覆しパターニングして、多層配線層を完成す
る。
【０００８】
【発明が解決しようとする課題】ところが、従来方法で
は、Ｗプラグ膜のエッチバックの工程で、SiO2膜上のＷ
の残渣を完全に取り除くために、Ｗプラグ膜の多少のオ
ーバーエッチングを行うので、そのためにコンタクトホ
ール内のＷプラグ膜もオーバーエッチングされて、図７
（ｅ）に示すように、コンタクトホール内にＷプラグ膜
の沈み込みが生ずる。そして、図７（ｆ）に示すよう
に、Ｗ上層配線膜を形成した場合、コンタクトホールの
上縁で断線が生じやすくなる。
は、Ｗプラグ膜のエッチバックの工程で、SiO2膜上のＷ
の残渣を完全に取り除くために、Ｗプラグ膜の多少のオ
ーバーエッチングを行うので、そのためにコンタクトホ
ール内のＷプラグ膜もオーバーエッチングされて、図７
（ｅ）に示すように、コンタクトホール内にＷプラグ膜
の沈み込みが生ずる。そして、図７（ｆ）に示すよう
に、Ｗ上層配線膜を形成した場合、コンタクトホールの
上縁で断線が生じやすくなる。
【０００９】本発明は、以上の点を鑑み、埋め込み用プ
ラグ膜の沈み込みのないプラグ形成方法を得ることを目
的として提供されるものである。
ラグ膜の沈み込みのないプラグ形成方法を得ることを目
的として提供されるものである。
【００１０】
【課題を解決するための手段】図１〜図２は本発明の原
理説明図である。図において、１は半導体基板または下
地絶縁膜、2 は下層配線膜、3 は層間絶縁膜、4 はスト
ッパ膜、5 はレジスト膜、6 はコンタクトホール、7 は
プラグ膜、8 は上層配線膜である。
理説明図である。図において、１は半導体基板または下
地絶縁膜、2 は下層配線膜、3 は層間絶縁膜、4 はスト
ッパ膜、5 はレジスト膜、6 はコンタクトホール、7 は
プラグ膜、8 は上層配線膜である。
【００１１】本発明では、オーバーエッチングによるプ
ラグ膜のコンタクトホール内への沈み込みをなくすため
に、層間絶縁膜上にエッチングのストッパ膜を用いるこ
とにより、上記問題点を解決する。
ラグ膜のコンタクトホール内への沈み込みをなくすため
に、層間絶縁膜上にエッチングのストッパ膜を用いるこ
とにより、上記問題点を解決する。
【００１２】即ち、本発明の目的は、図１（ａ）に示す
ように、半導体基板或いはその下地絶縁膜１上に下層配
線膜２を形成する工程と、該下層配線膜２を覆って該半
導体基板或いはその下地絶縁膜１上に層間絶縁膜３を形
成する工程と、図１（ｂ）に示すように、該層間絶縁膜
３上にストッパ膜４を被覆する工程と、図１（ｃ）に示
すように、該ストッパ膜４上にレジスト膜５を被覆し、
パターニングする工程と、図１（ｄ）に示すように、該
レジスト膜５をマスクとして、該ストッパ膜４及び層間
絶縁膜３をエッチングして、該下層配線膜２に達するコ
ンタクトホール６を開口する工程と、該レジスト膜５を
除去する工程と、図２（ｅ）に示すように、該コンタク
トホール６を埋めて、高融点金属膜或いはアモルファス
（非晶質）・カーボン（α−Ｃ）膜からなるプラグ膜７
を被覆する工程と、図２（ｆ）に示すように、該プラグ
膜７を該ストッパ膜４が露出するまでエッチングバック
する工程と、図２（ｇ）に示すように、該ストッパ膜４
を除去する工程と、該層間絶縁膜３上に該コンタクトホ
ール６内のプラグ膜７とコンタクトして上層配線膜８を
形成する工程とを含むことにより達成される。
ように、半導体基板或いはその下地絶縁膜１上に下層配
線膜２を形成する工程と、該下層配線膜２を覆って該半
導体基板或いはその下地絶縁膜１上に層間絶縁膜３を形
成する工程と、図１（ｂ）に示すように、該層間絶縁膜
３上にストッパ膜４を被覆する工程と、図１（ｃ）に示
すように、該ストッパ膜４上にレジスト膜５を被覆し、
パターニングする工程と、図１（ｄ）に示すように、該
レジスト膜５をマスクとして、該ストッパ膜４及び層間
絶縁膜３をエッチングして、該下層配線膜２に達するコ
ンタクトホール６を開口する工程と、該レジスト膜５を
除去する工程と、図２（ｅ）に示すように、該コンタク
トホール６を埋めて、高融点金属膜或いはアモルファス
（非晶質）・カーボン（α−Ｃ）膜からなるプラグ膜７
を被覆する工程と、図２（ｆ）に示すように、該プラグ
膜７を該ストッパ膜４が露出するまでエッチングバック
する工程と、図２（ｇ）に示すように、該ストッパ膜４
を除去する工程と、該層間絶縁膜３上に該コンタクトホ
ール６内のプラグ膜７とコンタクトして上層配線膜８を
形成する工程とを含むことにより達成される。
【００１３】
【作用】上記のように、本発明によれば、層間絶縁膜上
にエッチングのストッパ膜として、Ｗのような高融点金
属膜や、或いはアモルファスのカーボン膜を用いること
により、Ｗ膜のエッチバック工程によるＷ膜の沈み込み
が無くなり、コンタクトホール内に従来に比べてより高
い精度を有するプラグの形成ができる。これにより、半
導体基板上に品質の良い多層配線コンタクトが形成でき
る。
にエッチングのストッパ膜として、Ｗのような高融点金
属膜や、或いはアモルファスのカーボン膜を用いること
により、Ｗ膜のエッチバック工程によるＷ膜の沈み込み
が無くなり、コンタクトホール内に従来に比べてより高
い精度を有するプラグの形成ができる。これにより、半
導体基板上に品質の良い多層配線コンタクトが形成でき
る。
【００１４】
【実施例】図３〜図６は本発明の第一〜第二の実施例の
説明図であり、工程順模式断面図である。
説明図であり、工程順模式断面図である。
【００１５】図において、11a はSi基板、11b は下地Si
O2膜、12a は TiN膜／Ti膜、12b はＷ膜、13はＳＯＧ膜
／SiO2膜、14a は Si3N4膜、14b はα−Ｃ膜、15はレジ
スト膜、16はコンタクトホール、17はＷ膜、18はＷ／Ti
N 膜である。
O2膜、12a は TiN膜／Ti膜、12b はＷ膜、13はＳＯＧ膜
／SiO2膜、14a は Si3N4膜、14b はα−Ｃ膜、15はレジ
スト膜、16はコンタクトホール、17はＷ膜、18はＷ／Ti
N 膜である。
【００１６】ＭＯＳ型半導体集積回路の配線上にＣＶＤ
法により成長したＷ膜をプラグとして用いてコンタクト
を得る本発明の第一の実施例について、図３〜図４の工
程順模式断面図により説明する。
法により成長したＷ膜をプラグとして用いてコンタクト
を得る本発明の第一の実施例について、図３〜図４の工
程順模式断面図により説明する。
【００１７】先ず、図３（ａ）に示すように、Si基板11
a 上にＣＶＤ法により、Ti膜及び窒化チタン(TiN) 膜12
a をそれぞれ 200Åと 500Å、Ｗ膜12b を 1,500Å順次
積層し、パターニングして下層配線膜を形成する。
a 上にＣＶＤ法により、Ti膜及び窒化チタン(TiN) 膜12
a をそれぞれ 200Åと 500Å、Ｗ膜12b を 1,500Å順次
積層し、パターニングして下層配線膜を形成する。
【００１８】次に、その上にＣＶＤ法により層間絶縁膜
として、SiO2膜を 2,000Åの厚さに成長し、更にＳＯＧ
膜を 2,000Åの厚さに塗布してＳＯＧ／SiO2膜13からな
る平坦化した層間絶縁膜を形成する。ここまでの工程
は、従来方法と同じである。
として、SiO2膜を 2,000Åの厚さに成長し、更にＳＯＧ
膜を 2,000Åの厚さに塗布してＳＯＧ／SiO2膜13からな
る平坦化した層間絶縁膜を形成する。ここまでの工程
は、従来方法と同じである。
【００１９】本発明の第一の実施例では、この上に、図
３（ｂ）に示すように、ストッパ膜として窒化シリコン
膜(Si3N4）膜14a を2,000 Åの厚さに被覆する。それか
ら、図３（ｃ）に示すように、レジスト膜15を用いてコ
ンタクトホール形成用の開口部のパターニングを行う。
３（ｂ）に示すように、ストッパ膜として窒化シリコン
膜(Si3N4）膜14a を2,000 Åの厚さに被覆する。それか
ら、図３（ｃ）に示すように、レジスト膜15を用いてコ
ンタクトホール形成用の開口部のパターニングを行う。
【００２０】そして、図３（ｄ）に示すように、レジス
ト膜15をマスクに用いて、 Si3N4膜14a とＳＯＧ／SiO2
膜13を同時に続けて異方性ドライエッチングして、下層
配線膜のＷ膜12b に達するコンタクトホール16を形成す
る。
ト膜15をマスクに用いて、 Si3N4膜14a とＳＯＧ／SiO2
膜13を同時に続けて異方性ドライエッチングして、下層
配線膜のＷ膜12b に達するコンタクトホール16を形成す
る。
【００２１】この時、図３（ｅ）に示すように、 Si3N4
膜14a のエッチングを始め等方性ドライエッチング、続
いてエッチング条件を変えて、異方性ドライエッチング
を行い、ストッパ膜である Si3N4膜14a の上縁を丸くテ
ーパーを付け、次工程のプラグとなるＷ膜17のコンタク
トホール16内への埋め込みをし易くする方法もある。
膜14a のエッチングを始め等方性ドライエッチング、続
いてエッチング条件を変えて、異方性ドライエッチング
を行い、ストッパ膜である Si3N4膜14a の上縁を丸くテ
ーパーを付け、次工程のプラグとなるＷ膜17のコンタク
トホール16内への埋め込みをし易くする方法もある。
【００２２】続いて、図４（ｆ）に示すように、ＣＶＤ
法によりプラグ用のＷ膜17をコンタクトホール16を埋め
て、 Si3N4膜14a 上に8,000 Åの厚さに堆積する。その
後、図４（ｇ）に示すように、Ｗ膜17を Si3N4膜14a 上
にＷ膜17の残渣が残らないようにしてエッチバックす
る。この時、コンタクトホール16内のＷ膜17は多少オー
バーエッチングされて、 Si3N4膜の厚さよりは低くはな
るが、ＳＯＧ／SiO2膜よりは高く保つことができる。
法によりプラグ用のＷ膜17をコンタクトホール16を埋め
て、 Si3N4膜14a 上に8,000 Åの厚さに堆積する。その
後、図４（ｇ）に示すように、Ｗ膜17を Si3N4膜14a 上
にＷ膜17の残渣が残らないようにしてエッチバックす
る。この時、コンタクトホール16内のＷ膜17は多少オー
バーエッチングされて、 Si3N4膜の厚さよりは低くはな
るが、ＳＯＧ／SiO2膜よりは高く保つことができる。
【００２３】この Si3N4膜14a を温度 150℃の燐酸でエ
ッチング除去すると、本発明のコンタクトホール17より
沈み込みのないＷ膜17のプラグが出来上がる。次に、プ
ラグとして、Ｗ膜の代わりにα−Ｃ膜を用いた場合の本
発明の第二の実施例について、図５〜図６ の工程順模
式断面図により説明する。
ッチング除去すると、本発明のコンタクトホール17より
沈み込みのないＷ膜17のプラグが出来上がる。次に、プ
ラグとして、Ｗ膜の代わりにα−Ｃ膜を用いた場合の本
発明の第二の実施例について、図５〜図６ の工程順模
式断面図により説明する。
【００２４】先ず、図５（ａ）に示すように、Si基板上
に成膜したSiO2膜11b 上にＣＶＤ法により、TiN ／Ti膜
12a をTi 200Å、TiN 膜500 Åの厚さに積層し、その上
にＷ膜12b を 1,500Å積層して下層配線膜にパターニン
グする。
に成膜したSiO2膜11b 上にＣＶＤ法により、TiN ／Ti膜
12a をTi 200Å、TiN 膜500 Åの厚さに積層し、その上
にＷ膜12b を 1,500Å積層して下層配線膜にパターニン
グする。
【００２５】次に、その上にＣＶＤ法により層間絶縁膜
として、SiO2膜を 2,000Åの厚さに成長し、更にＳＯＧ
膜を 2,000Åの厚さに塗布してＳＯＧ／SiO2膜13からな
る平坦化された層間絶縁膜を形成する。
として、SiO2膜を 2,000Åの厚さに成長し、更にＳＯＧ
膜を 2,000Åの厚さに塗布してＳＯＧ／SiO2膜13からな
る平坦化された層間絶縁膜を形成する。
【００２６】次に、本発明では、図５（ｂ）に示すよう
に、ストッパ膜としてα−Ｃ膜14bをＣＶＤ法により2,0
00 Åの厚さにＣＶＤ法により成長する。それから、図
５（ｃ）に示すように、レジスト膜15を用いてコンタク
トホール用開口部のパターニングを行う。
に、ストッパ膜としてα−Ｃ膜14bをＣＶＤ法により2,0
00 Åの厚さにＣＶＤ法により成長する。それから、図
５（ｃ）に示すように、レジスト膜15を用いてコンタク
トホール用開口部のパターニングを行う。
【００２７】続いて、図５（ｄ）に示すように、異方性
ドライエッチングにより、α−Ｃ膜14b とＳＯＧ／SiO2
膜13を連続的に同時にＷ膜12b に達するまでエッチング
してコンタクトホール16を形成する。
ドライエッチングにより、α−Ｃ膜14b とＳＯＧ／SiO2
膜13を連続的に同時にＷ膜12b に達するまでエッチング
してコンタクトホール16を形成する。
【００２８】その後、レジスト膜15のみをプラズマエッ
チングによりμ波 800Ｗ、チャンバ内圧力０.9ｍｍＴｏ
ｒｒ、酸素(O2) 744sccm、四弗化炭素(CF4)153sccmのレ
ジスト剥離条件で剥離して除去する。
チングによりμ波 800Ｗ、チャンバ内圧力０.9ｍｍＴｏ
ｒｒ、酸素(O2) 744sccm、四弗化炭素(CF4)153sccmのレ
ジスト剥離条件で剥離して除去する。
【００２９】この上に続いて、図６（ｅ）に示すよう
に、ＣＶＤ法によりＷ膜17をコンタクトホール16を埋め
て、α−Ｃ膜14b 上に8,000 Åの厚さに堆積する。その
後、図６（ｆ）に示すように、Ｗ膜17のエッチバックを
行う。この時、コンタクトホール16内のＷ膜17はオーバ
ーエッチングされても、第一の実施例等と同様に、ＳＯ
Ｇ／SiO2膜13の厚さより高くなる。
に、ＣＶＤ法によりＷ膜17をコンタクトホール16を埋め
て、α−Ｃ膜14b 上に8,000 Åの厚さに堆積する。その
後、図６（ｆ）に示すように、Ｗ膜17のエッチバックを
行う。この時、コンタクトホール16内のＷ膜17はオーバ
ーエッチングされても、第一の実施例等と同様に、ＳＯ
Ｇ／SiO2膜13の厚さより高くなる。
【００３０】図６（ｇ）に示すように、α−Ｃ膜14b を
プラズマエッチングによりμ波500Ｗ、チャンバ内圧力
１.0ｍｍＴｏｒｒ、酸素 100sccm、アルゴン(Ar) 150sc
cmのα−Ｃ膜14b の剥離条件で除去して、Ｗ膜17の沈み
込みのないプラグが出来上がる。
プラズマエッチングによりμ波500Ｗ、チャンバ内圧力
１.0ｍｍＴｏｒｒ、酸素 100sccm、アルゴン(Ar) 150sc
cmのα−Ｃ膜14b の剥離条件で除去して、Ｗ膜17の沈み
込みのないプラグが出来上がる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
プラグとしてのＷ膜の沈み込みがないプラグが形成で
き、従来に比べてより高い精度を有する、歩留り品質の
良い多層配線コンタクトが形成でき、半導体装置の品質
並びに信頼性の向上に寄与するところが大きい。
プラグとしてのＷ膜の沈み込みがないプラグが形成で
き、従来に比べてより高い精度を有する、歩留り品質の
良い多層配線コンタクトが形成でき、半導体装置の品質
並びに信頼性の向上に寄与するところが大きい。
【図１】 本発明の原理説明図（その１）
【図２】 本発明の原理説明図（その２）
【図３】 本発明の第一の実施例の工程順模式断面図
（その１）
（その１）
【図４】 本発明の第一の実施例の工程順模式断面図
（その２）
（その２）
【図５】 本発明の第二の実施例の工程順模式断面図
（その１）
（その１）
【図６】 本発明の第二の実施例の工程順模式断面図
（その２）
（その２）
【図７】 従来例の説明図
図において １ 半導体基板または下地絶縁膜 ２ 下層配線膜 ３ 層間絶縁膜 ４ ストッパ膜 ５ レジスト膜 ６ コンタクトホール ７ プラグ膜 ８ 上層配線膜 11a Si基板 11b 下地SiO2膜 12a TiN 膜／Ti膜 12b Ｗ膜 13 ＳＯＧ膜／SiO2膜 14a Si3N4膜 14b α−Ｃ膜 15 レジスト膜 16 コンタクトホール 17 Ｗ膜 18 Ｗ／TiN 膜
Claims (3)
- 【請求項１】 半導体基板或いはその下地絶縁膜(1) 上
に下層配線膜(2) を形成する工程と、 該下層配線膜(2) を覆って該半導体基板或いはその下地
絶縁膜(1) 上に層間絶縁膜(3) を形成する工程と、 該層間絶縁膜(3) 上にストッパ膜(4) を被覆する工程
と、 該ストッパ膜(4) 上にレジスト膜(5) を被覆し、パター
ニングする工程と、 該レジスト膜(5) をマスクとして、該ストッパ膜(4) 及
び層間絶縁膜(3) をエッチングして、該下層配線膜(2)
に達するコンタクトホール(6) を開口する工程と、 該レジスト膜(5) を除去する工程と、 該コンタクトホール(6) を埋めて、高融点金属膜或いは
非晶質カーボン膜からなるプラグ膜(7) を被覆する工程
と、 該プラグ膜(7) を該ストッパ膜(4) が露出するまでエッ
チバックする工程と、 該ストッパ膜(4) を除去する工程と、 該層間絶縁膜(3) 上に該コンタクトホール(6) 内のプラ
グ膜(7) とコンタクトして、上層配線膜(8) を形成する
工程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記高融点金属膜からなるプラグ膜(7)
にタングステン膜を用いることを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項３】 前記プラグ膜(7) のエッチングを等方性
エッチングと異方性エッチングの二段階にすることによ
り、該プラグ膜(7) の上縁にテーパーをつけることを特
徴とする請求項１または２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170094A JPH07240466A (ja) | 1994-03-02 | 1994-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170094A JPH07240466A (ja) | 1994-03-02 | 1994-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240466A true JPH07240466A (ja) | 1995-09-12 |
Family
ID=12338355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170094A Withdrawn JPH07240466A (ja) | 1994-03-02 | 1994-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240466A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970030214A (ko) * | 1995-11-06 | 1997-06-26 | 김주용 | 웨이퍼 평탄화 방법 |
| US6372630B1 (en) | 1997-04-18 | 2002-04-16 | Nippon Steel Corporation | Semiconductor device and fabrication method thereof |
| US6424042B1 (en) | 1999-07-28 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US6635563B2 (en) | 2001-01-22 | 2003-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2014060428A (ja) * | 2013-11-13 | 2014-04-03 | Spansion Llc | 半導体装置及び半導体装置の製造方法 |
-
1994
- 1994-03-02 JP JP3170094A patent/JPH07240466A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970030214A (ko) * | 1995-11-06 | 1997-06-26 | 김주용 | 웨이퍼 평탄화 방법 |
| US6372630B1 (en) | 1997-04-18 | 2002-04-16 | Nippon Steel Corporation | Semiconductor device and fabrication method thereof |
| US6424042B1 (en) | 1999-07-28 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US6635563B2 (en) | 2001-01-22 | 2003-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2014060428A (ja) * | 2013-11-13 | 2014-04-03 | Spansion Llc | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| KR100328449B1 (ko) | 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |