JPH04307934A - タングステンプラグの形成方法 - Google Patents

タングステンプラグの形成方法

Info

Publication number
JPH04307934A
JPH04307934A JP9977291A JP9977291A JPH04307934A JP H04307934 A JPH04307934 A JP H04307934A JP 9977291 A JP9977291 A JP 9977291A JP 9977291 A JP9977291 A JP 9977291A JP H04307934 A JPH04307934 A JP H04307934A
Authority
JP
Japan
Prior art keywords
film
tungsten
contact hole
forming
blanket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9977291A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9977291A priority Critical patent/JPH04307934A/ja
Publication of JPH04307934A publication Critical patent/JPH04307934A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は微細な半導体デバイスの
配線に用いられるタングステンプラグの形成方法に関す
る。
【0002】
【従来の技術】次世代以降の超々LSIにおいて、微細
なコンタクトホールやビアホールを埋め込む技術として
、カバレージが良くしかも従来のポリプラグと比較して
コンタクト抵抗の低いブランケットタングステンCVD
法によるタングステンプラグの形成が注目されている。
【0003】このブランケットタングステンCVDは、
コンタクトホール内を含み更に層間絶縁膜上にもタング
ステン層が形成される膜形成方法である。このブランケ
ットタングステンCVDによるタングステン層は、下地
絶縁膜との密着性が問題となるため、通常タングステン
層を形成する前に、チタンナイトライド膜等の密着膜が
形成される。
【0004】
【発明が解決しようとする課題】タングステンプラグの
形成の際には、ブランケットタングステンCVDによる
タングステン層をエッチバックして、さらにタングステ
ン層の下層の密着膜をエッチングする必要がある。とこ
ろが、その密着膜のエッチングの際には、エッチャント
がコンタクトホールの側壁に存在する密着膜の一部に集
中し、側壁の密着膜が大きくオーバーエッチングされて
しまう。図6はオーバーエッチングされた密着膜の様子
を示しており、基体51上の層間絶縁膜52に設けられ
たコンタクトホール53の内壁と、埋め込まれたタング
ステン層54との間に介在する密着膜としてのチタンナ
イトライド膜55の上端部は、エッチャントが集中して
削られてしまい、コンタクトホールの内壁に沿った溝5
6が形成される。このような溝56が形成された状態で
、上層の配線層を形成した場合にはボイドが発生し易く
なる。
【0005】従って、コンタクトホール内の側壁に密着
膜を形成しないようにすることで、ボイドの発生を抑え
ることが可能とされるが、この場合、図7に示すように
、層間絶縁膜62上にチタンナイトライド膜65を介し
て堆積されたブランケットタングステン層64は、コン
タクトホール63内でオーバーハング形状となり、中心
部分に空隙部66が形成されてしまう。これは、絶縁膜
上よりもチタンナイトライド膜上の方が膜厚の成長速度
が速いためであり、その結果、タングステンをボイドな
しに埋め込むことが困難とされる。
【0006】そこで、本発明は上述の技術的な課題に鑑
み、ボイド等の発生を抑えて、信頼性の高い配線を得る
ためのタングステンプラグの形成方法の提供を目的とす
る。
【0007】
【課題を解決するための手段】上述の目的を達成するた
め、本発明のタングステンプラグの形成方法は、まず、
下層配線や拡散層の如き被配線領域を有する基体上に層
間絶縁膜が形成され、その層間絶縁膜に該被配線領域を
露出させるコンタクトホールと、前記コンタクトホール
以外の部分で密着膜が形成される。コンタクトホール以
外の部分に密着膜を形成する目的で、層間絶縁膜上に密
着膜を形成した後に、コンタクトホールを開口するよう
にしても良い。次に、前記コンタクトホールの内壁に薄
い核発生促進膜が形成される。この核発生促進膜は、タ
ングステンの如き高融点金属や高融点金属シリサイド或
いはこれと同様のブランケットタングステン層の成長を
促す膜である。続いてブランケットタングステンCVD
法により前記コンタクトホールの内部及び前記層間絶縁
膜上にタングステン層が形成され、次に前記タングステ
ン層がエッチバックされて前記コンタクトホールの内部
に該タングステン層が残される。
【0008】
【作用】本発明のタングステンプラグの形成方法では、
コンタクトホールの内壁に薄い核発生促進膜が形成され
る。このためコンタクトホール内でも十分にタングステ
ン層が成長し、形成されたタングステン層がオーバーハ
ング形状とならない。従って、ボイド等の発生が抑えら
れ、信頼性の高い配線が得られることになる。
【0009】
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。本実施例は、タングステンプラグをブランケ
ットタングステンCVD法によって形成する以前に、コ
ンタクトホール内にタングステンシリサイド膜からなる
核成長促進膜を形成するため、ブランケットタングステ
ン層のボイドの発生が抑制される例である。以下、本実
施例を図1〜図5を参照しながらその工程順に説明する
【0010】まず、シリコン基板やポリシリコン層の如
きシリコン基体1のコンタクトホールを形成すべき領域
にチタンシリサイド層2を形成しておく。コンタクトホ
ールにより電気的に接続される領域がシリコンでない場
合は、チタンシリサイド層2を形成しなくとも良い。次
に、シリコン基体1上に層間絶縁膜3が形成される。層
間絶縁膜3はシリコン酸化膜であり、例えばBPSG膜
の如きシリケートガラス膜である。層間絶縁膜3の膜厚
は5000Å程度とされる。そして、層間絶縁膜3上の
全面には、図1に示すように、ブランケットタングステ
ン層の密着膜として機能するチタンナイトライド膜4が
堆積される。このチタンナイトライド膜4は、例えば1
000Å程度の膜厚とされる。
【0011】次に、コンタクトホール5を通常のリソグ
ラフィー技術により形成する。コンタクトホール5が形
成される領域は、上記チタンシリサイド層2が形成され
た領域上である。リソグラフィーは、レジストをスピン
コーター等により塗布し、選択的な露光及び現像を経て
、パターン化されたレジストをチタンナイトライド膜4
上にマスクとして形成する。次に、RIE等の異方性エ
ッチングにより、マスク以外の領域のチタンナイトライ
ド膜4及び層間絶縁膜3をレジストパターンを反映させ
ながら除去する。チタンナイトライド膜4のエッチング
は、Cl2 ガスの流量を30sccm,圧力0.6T
orr,RFパワー0.25W/cm2 の条件で行え
ば良い。また、層間絶縁膜3のエッチングは、CHF3
 ガスの流量を80sccm,圧力0.05Torr,
RFパワー0.25W/cm2 の条件で行えば良い。 このコンタクトホール5の形成用のエッチングによって
、コンタクトホール5の底部では、シリコン基体1の表
面のチタンシリサイド層2が露出する。コンタクトホー
ル5の形成後、図2に示すように、マスクとして用いた
レジストを除去する。
【0012】レジストの除去後、ブランケットタングス
テンCVDによりタングステン層を形成するための装置
に、シリコン基体1を例えばウェハーごとセットする。 そして、その装置によって、図3に示すように、核発生
促進膜であるタングステンシリサイド膜6を薄く形成す
る。そのタングステンシリサイド膜6の形成条件は、必
要に応じて前処理を施した後、例えばWF6 ガスの流
量を1〜10sccmに対しシランガス(SiH4 )
の流量を100sccmとし、温度300〜400℃、
圧力0.2Torrの条件とすれば良い。タングステン
シリサイド膜6は、コンタクトホール5の側壁及び底部
に被着され、同時に層間絶縁膜3上のチタンナイトライ
ド膜4上にも堆積する。このタングステンシリサイド膜
6の膜厚は、例えば100〜200Å程度とされる。
【0013】核発生促進膜であるタングステンシリサイ
ド膜6を薄く形成した後、図4に示すように、ブランケ
ットタングステンCVD法によりブランケットタングス
テン層7をコンタクトホール5内を含む全面に形成する
。このブランケットタングステンCVDでは、全面に均
一に膜が成長する。特に、コンタクトホール5の内部で
は、前記タングステンシリサイド膜6が核発生促進膜と
して機能し、層間絶縁膜3上と同等の速度で膜が堆積す
る。このためオーバーハング形状とならず、配線のボイ
ドの発生が未然に防止される。ブランケットタングステ
ン層7は、例えば次の2段階の工程で堆積される。第1
段階ではWF6 ガスのみが使用される。このWF6 
ガスの流量は、例えば25sccmである。この第1段
階の工程は省略できる。第2段階では、WF6 ガスと
水素ガスが使用され、水素還元によりタングステンが堆
積される。この時の流量は、例えばWF6 ガスは60
sccmに対して水素ガスを360sccmとする。な
お、ブランケットタングステンCVDにおいて、温度は
475℃、圧力は80Torrの各条件とされる。コン
タクトホール5の内部をブランケットタングステン層7
によって十分に埋め込んだ後、ブランケットタングステ
ンCVDを終了する。このようなブランケットタングス
テン層7の形成によって、核発生促進膜として形成した
タングステンシリサイド膜6のシリコンは、ブランケッ
トタングステン層7内に拡散してしまうことになる。
【0014】ブランケットタングステン層7を形成した
後、ブランケットタングステン層7のエッチバックを行
う。このエッチバックは、例えばSF6 ガスを30s
ccm,Cl2 ガスを20sccmとし、圧力0.0
15Torr、0.25W/cm2 の如き条件で行え
ば良い。次に、図5に示すように、層間絶縁膜3上の露
出したチタンナイトライド膜4がエッチングされるが、
この時、コンタクトホール5の内壁とブランケットタン
グステン層7の間には、チタンナイトライド膜4が介在
していないため、コンタクトホール5の側壁に溝が形成
されることはない。従って、上層配線層を形成してもボ
イドの発生等は抑えられることになり、配線の信頼性は
高いものとなる。
【0015】なお、ブランケットタングステン層7の形
成と、タングステンシリサイド膜6の形成は、別個のC
VD装置によって行うことも可能であるが、同一のCV
D装置によってブランケットタングステン層7とタング
ステンシリサイド膜6を形成するようにしても良い。ブ
ランケットタングステン層7とタングステンシリサイド
膜6を同一のCVD装置で形成する場合、スループット
が向上する。
【0016】
【発明の効果】本発明のタングステンプラグの形成方法
では、ブランケットタングステン層の形成前に、コンタ
クトホール内に核発生促進膜が形成されるため、コンタ
クトホール内でも十分にブランケットタングステン層が
成長する。このためプラグへのボイドの発生が抑制され
、上層配線層も確実に接続されて、本発明を適用した製
造方法により製造される半導体装置は高い信頼性の配線
構造とされる。
【図面の簡単な説明】
【図1】本発明のタングステンプラグの形成方法の一例
における密着膜としてのチタンナイトライド膜の形成工
程までの工程断面図
【図2】本発明のタングステンプラグの形成方法の一例
におけるコンタクトホールの形成工程までの工程断面図
【図3】本発明のタングステンプラグの形成方法の一例
における核発生促進膜としてのタングステンシリサイド
膜の形成工程までの工程断面図
【図4】本発明のタングステンプラグの形成方法の一例
におけるブランケットタングステン層の形成工程までの
工程断面図
【図5】本発明のタングステンプラグの形成方法の一例
におけるエッチバック工程までの工程断面図
【図6】従
来のタングステンプラグの形成方法の一例において、密
着膜をコンタクトホール内部に形成しながらタングステ
ンプラグを形成した場合の問題点を説明するためのコン
タクトホール付近の断面図
【図7】従来のタングステンプラグの形成方法の他の一
例において、密着膜をコンタクトホール内部に形成しな
いでタングステンプラグを形成した場合の問題点を説明
するためのコンタクトホール付近の断面図
【符号の説明】
1…シリコン基体 2…チタンシリサイド層 3…層間絶縁膜 4…チタンナイトライド膜 5…コンタクトホール 6…タングステンシリサイド膜 7…ブランケットタングステン層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  被配線領域を有する基体上に形成され
    た層間絶縁膜に該被配線領域を露出させるコンタクトホ
    ールを形成する工程と、前記コンタクトホール以外の前
    記層間絶縁膜上に密着膜を形成する工程と、前記コンタ
    クトホールの内壁に薄い核発生促進膜を形成する工程と
    、ブランケットタングステンCVD法により前記コンタ
    クトホールの内部及び前記層間絶縁膜上にタングステン
    層を形成する工程と、前記タングステン層をエッチバッ
    クして前記コンタクトホールの内部に該タングステン層
    を残す工程とを具備することを特徴とするタングステン
    プラグの形成方法。
  2. 【請求項2】  前記核発生促進膜はタングステンシリ
    サイド膜であることを特徴とする請求項1記載のタング
    ステンプラグの形成方法。
JP9977291A 1991-04-05 1991-04-05 タングステンプラグの形成方法 Withdrawn JPH04307934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9977291A JPH04307934A (ja) 1991-04-05 1991-04-05 タングステンプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9977291A JPH04307934A (ja) 1991-04-05 1991-04-05 タングステンプラグの形成方法

Publications (1)

Publication Number Publication Date
JPH04307934A true JPH04307934A (ja) 1992-10-30

Family

ID=14256260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9977291A Withdrawn JPH04307934A (ja) 1991-04-05 1991-04-05 タングステンプラグの形成方法

Country Status (1)

Country Link
JP (1) JPH04307934A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633201A (en) * 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6410420B2 (en) * 1998-08-19 2002-06-25 Micron Technology, Inc. Method of fabricating silicide pattern structures
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6831015B1 (en) 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP2008227532A (ja) * 1993-10-22 2008-09-25 At & T Corp タングステン形成プロセス

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633201A (en) * 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
JP2008227532A (ja) * 1993-10-22 2008-09-25 At & T Corp タングステン形成プロセス
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6831015B1 (en) 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6410420B2 (en) * 1998-08-19 2002-06-25 Micron Technology, Inc. Method of fabricating silicide pattern structures
US6716745B2 (en) 1998-08-19 2004-04-06 Micron Technology, Iinc. Silicide pattern structures and methods of fabricating the same
US6881663B2 (en) 1998-08-19 2005-04-19 Micron Technology, Inc. Methods of fabricating silicide pattern structures
US6599832B2 (en) 1998-08-19 2003-07-29 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Similar Documents

Publication Publication Date Title
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
KR100242865B1 (ko) 메탈 플러그의 형성 방법
JPH09181180A (ja) 半導体集積回路及びその製造方法
KR100315441B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP3050161B2 (ja) 半導体装置及びその製造方法
JP4057083B2 (ja) 半導体集積回路の製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
JPH04307934A (ja) タングステンプラグの形成方法
US6319817B1 (en) Method of forming viahole
JP2001217200A (ja) 半導体装置の製造方法
JP2758841B2 (ja) 半導体装置の製造方法
JPH02257640A (ja) 半導体素子の製造方法
US5266835A (en) Semiconductor structure having a barrier layer disposed within openings of a dielectric layer
JP2702007B2 (ja) 半導体装置の製造方法
JPH10177969A (ja) 半導体装置及びその製造方法
JP3208608B2 (ja) 配線形成方法
JP2002016134A (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH11145460A (ja) 半導体装置の製造方法
JPH08293552A (ja) プラグの形成方法
JP2001284353A (ja) 半導体装置の製造方法
JPH0574734A (ja) 半導体装置
JPH0629240A (ja) 半導体装置並びにその製造方法
JPH05291185A (ja) プラグイン縦配線の形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711