JPH05291185A - プラグイン縦配線の形成方法 - Google Patents
プラグイン縦配線の形成方法Info
- Publication number
- JPH05291185A JPH05291185A JP9132892A JP9132892A JPH05291185A JP H05291185 A JPH05291185 A JP H05291185A JP 9132892 A JP9132892 A JP 9132892A JP 9132892 A JP9132892 A JP 9132892A JP H05291185 A JPH05291185 A JP H05291185A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- contact hole
- wiring
- forming
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 選択メタルＣＶＤを用いたプラグイン縦配線
を確実に形成する。 【構成】 コンタクトホール形成時に生成され側壁に付
する側壁付着物（ＣＦX）１７を残したまま、Ｗプラグ
１８を、ポリシリコン膜１３の下まで選択Ｗ−ＣＶＤ法
にて成長させ、その後、側壁付着物１７を除去した後、
Ｗプラグ１８をコンタクトホール最上部まで成長させ
る。コンタクトホール底部からのみＷの成長が始まるた
め、ボイドの生じない良好なプラグイン縦配線が得られ
る。
を確実に形成する。 【構成】 コンタクトホール形成時に生成され側壁に付
する側壁付着物（ＣＦX）１７を残したまま、Ｗプラグ
１８を、ポリシリコン膜１３の下まで選択Ｗ−ＣＶＤ法
にて成長させ、その後、側壁付着物１７を除去した後、
Ｗプラグ１８をコンタクトホール最上部まで成長させ
る。コンタクトホール底部からのみＷの成長が始まるた
め、ボイドの生じない良好なプラグイン縦配線が得られ
る。
Description
【０００１】
【産業上の利用分野】この発明は、超高集積半導体デバ
イスの配線間接続をとる、高密度化対応のプラグイン縦
配線の形成方法に関する。
イスの配線間接続をとる、高密度化対応のプラグイン縦
配線の形成方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
デバイスの高集積化に拍車がかかる昨今、これを実現す
るための技術に対する必要性が高まっている。それは、
ＵＶステッパーがｇ線からｉ線へと、更にはＵＶよりも
短波長の露光技術が求められていることからも分かる。
これらの露光技術は、デザインルールの最小寸法を決め
ている。
デバイスの高集積化に拍車がかかる昨今、これを実現す
るための技術に対する必要性が高まっている。それは、
ＵＶステッパーがｇ線からｉ線へと、更にはＵＶよりも
短波長の露光技術が求められていることからも分かる。
これらの露光技術は、デザインルールの最小寸法を決め
ている。
【０００３】一方、この露光技術だけでは微細化に限度
を生ずる。そのため、今の露光技術を用いてより高密度
化を図ろうとすると、デバイスの三次元化も考えていか
なければならない。このような三次元化は、多層配線プ
ロセスにも取り入れられてきている。
を生ずる。そのため、今の露光技術を用いてより高密度
化を図ろうとすると、デバイスの三次元化も考えていか
なければならない。このような三次元化は、多層配線プ
ロセスにも取り入れられてきている。
【０００４】例えば、図７に示すように、下層配線とし
ての拡散層１ａが形成されているシリコン基板１上に、
ＳｉＯ2で成る層間絶縁２，ポリシリコンで成る上層配
線３，層間絶縁膜４を順次堆積させ、コンタクトホール
を開設した構造にプラグイン縦配線を埋め込む場合にお
いて、同図に示すように、スパッタ法にてアルミニウム
膜５を埋め込もうとすると、コンタクトホールにおいて
アルミニウム膜５がオーバーハング形状となり、最終的
には、アルミニウムのプラグ内にボイド６が残存してし
まう問題があった。
ての拡散層１ａが形成されているシリコン基板１上に、
ＳｉＯ2で成る層間絶縁２，ポリシリコンで成る上層配
線３，層間絶縁膜４を順次堆積させ、コンタクトホール
を開設した構造にプラグイン縦配線を埋め込む場合にお
いて、同図に示すように、スパッタ法にてアルミニウム
膜５を埋め込もうとすると、コンタクトホールにおいて
アルミニウム膜５がオーバーハング形状となり、最終的
には、アルミニウムのプラグ内にボイド６が残存してし
まう問題があった。
【０００５】また、このような構造のコンタクトホール
をブランケットタングステンＣＶＤ法を用いて埋め込む
方法が知られている。この方法は、図８に示すように、
ブランケットタングステンＣＶＤ法を用いてタングステ
ン膜７を形成してコンタクトホールを埋め込んだ後、図
９に示すように、エッチバックし、その後、図１０に示
すように、アルミニウム配線層８をスパッタ法にて形成
している。しかし、この方法にあっては、図９に示すよ
うに、エッチバック時にタングステン膜７のシーム部７
ａが拡大し段差が発生するため、その上に形成するアル
ミニウム配線層８に、図１０に示すようなオーバーハン
グが生じてしまう問題がある。
をブランケットタングステンＣＶＤ法を用いて埋め込む
方法が知られている。この方法は、図８に示すように、
ブランケットタングステンＣＶＤ法を用いてタングステ
ン膜７を形成してコンタクトホールを埋め込んだ後、図
９に示すように、エッチバックし、その後、図１０に示
すように、アルミニウム配線層８をスパッタ法にて形成
している。しかし、この方法にあっては、図９に示すよ
うに、エッチバック時にタングステン膜７のシーム部７
ａが拡大し段差が発生するため、その上に形成するアル
ミニウム配線層８に、図１０に示すようなオーバーハン
グが生じてしまう問題がある。
【０００６】さらに、図１１に示すように、コンタクト
ホール内にタングステン９を選択成長させる方法にあっ
ては、ポリシリコンで成る上層配線３から成長したタン
グステン９によりコンタクトホールが閉じてしまい、拡
散層１ａから成長したタングステン９の成長が阻害さ
れ、導通が得られなくなる問題がある。
ホール内にタングステン９を選択成長させる方法にあっ
ては、ポリシリコンで成る上層配線３から成長したタン
グステン９によりコンタクトホールが閉じてしまい、拡
散層１ａから成長したタングステン９の成長が阻害さ
れ、導通が得られなくなる問題がある。
【０００７】本発明は、このような従来の問題点に着目
して創案されたものであって、選択メタルＣＶＤ法にて
良好な埋め込みが可能なプラグイン縦配線の形成方法を
得んとするものである。
して創案されたものであって、選択メタルＣＶＤ法にて
良好な埋め込みが可能なプラグイン縦配線の形成方法を
得んとするものである。
【０００８】
【課題を解決するための手段】そこで、本発明は、下層
配線と、少なくとも１つの上層配線を含むプラグインコ
ンタクトの電気的接続を行なうプラグイン縦配線の形成
方法において、ドライエッチングによってコンタクトホ
ール形成時に発生する反応生成物を該コンタクトホール
側壁に付着させたまま選択メタルＣＶＤを行なうこと
を、その解決手段としている。
配線と、少なくとも１つの上層配線を含むプラグインコ
ンタクトの電気的接続を行なうプラグイン縦配線の形成
方法において、ドライエッチングによってコンタクトホ
ール形成時に発生する反応生成物を該コンタクトホール
側壁に付着させたまま選択メタルＣＶＤを行なうこと
を、その解決手段としている。
【０００９】
【作用】コンタクトホールの側壁に、ドライエッチング
の際に生じた反応生成物を残したまま、選択メタルＣＶ
Ｄを行なうため、コンタクトホール内に上層配線を成す
導体が露呈せず、選択メタルが下層配線より成長する。
このような成長により、ボイドの発生が抑制され、高ア
スペクト比のプラグインコンタクトホールでも良好なコ
ンタクトが形成できる。
の際に生じた反応生成物を残したまま、選択メタルＣＶ
Ｄを行なうため、コンタクトホール内に上層配線を成す
導体が露呈せず、選択メタルが下層配線より成長する。
このような成長により、ボイドの発生が抑制され、高ア
スペクト比のプラグインコンタクトホールでも良好なコ
ンタクトが形成できる。
【００１０】
【実施例】以下、本発明に係るプラグイン縦配線の形成
方法の詳細を図面に示す実施例に基づいて説明する。
方法の詳細を図面に示す実施例に基づいて説明する。
【００１１】（実施例１）図１〜図６は本実施例の各行
程を示す断面図である。
程を示す断面図である。
【００１２】先ず、図１に示すように、下層配線として
の拡散層１１ａが表面部に形成されたシリコン基板１１
上に、順次第１絶縁膜としてのＳｉＯ2膜１２、上層配
線としてのポリシリコン膜１３、第２絶縁膜としてのＳ
ｉＯ2膜１４、ＳｉＮ膜１５を形成する。ここで、Ｓｉ
Ｎ膜１５は、コンタクトホール形成時のマスク材料とし
て使用する。フォトレジストをマスクとしてコンタクト
ホールを形成しない理由としては、フォトレジストマス
クを用いると、フォトレジストマスク除去の時に、コン
タクトホール側壁に付着した反応生成物も同時に除去さ
れてしまい、後述するような、反応生成物を残して選択
タングステンを形成するということが行なえなくなるか
らである。
の拡散層１１ａが表面部に形成されたシリコン基板１１
上に、順次第１絶縁膜としてのＳｉＯ2膜１２、上層配
線としてのポリシリコン膜１３、第２絶縁膜としてのＳ
ｉＯ2膜１４、ＳｉＮ膜１５を形成する。ここで、Ｓｉ
Ｎ膜１５は、コンタクトホール形成時のマスク材料とし
て使用する。フォトレジストをマスクとしてコンタクト
ホールを形成しない理由としては、フォトレジストマス
クを用いると、フォトレジストマスク除去の時に、コン
タクトホール側壁に付着した反応生成物も同時に除去さ
れてしまい、後述するような、反応生成物を残して選択
タングステンを形成するということが行なえなくなるか
らである。
【００１３】なお、ＳｉＮ膜１５のパターニングのみ
は、フォトレジストマスクを用いて図２に示すように、
加工し、その後アッシングにてフォトレジストを除去す
る。
は、フォトレジストマスクを用いて図２に示すように、
加工し、その後アッシングにてフォトレジストを除去す
る。
【００１４】次に、このパターニングされたＳｉＮ膜１
５をマスクとして用いて、ドライエッチングを行ない、
図３に示すように、コンタクトホール１６を形成する。
この時のエッチング条件としては、例えば、マグネトロ
ンＲＩＥで以下に示す通りの条件とする。
５をマスクとして用いて、ドライエッチングを行ない、
図３に示すように、コンタクトホール１６を形成する。
この時のエッチング条件としては、例えば、マグネトロ
ンＲＩＥで以下に示す通りの条件とする。
【００１５】○ガス及びその流量 Ｃ4Ｆ8…５０SCCM ○ＲＦパワー…１２００Ｗ ○圧力…２Ｐａ このようなドライエッチングを行なうと、図３に示すよ
うに、コンタクトホール１６の側壁に、反応生成物であ
るＣＦXが側壁付着物１７として膜形成される。
うに、コンタクトホール１６の側壁に、反応生成物であ
るＣＦXが側壁付着物１７として膜形成される。
【００１６】次に、図４に示すように、コンタクトホー
ル１６のポリシリコン膜１３の下面より下の位置までＷ
プラグ１８を選択タングステンＣＶＤ法にて成長させ
る。この選択タングステンＣＶＤは、ＬＰ−ＣＶＤ装置
を用い、以下に示す条件で行なった。
ル１６のポリシリコン膜１３の下面より下の位置までＷ
プラグ１８を選択タングステンＣＶＤ法にて成長させ
る。この選択タングステンＣＶＤは、ＬＰ−ＣＶＤ装置
を用い、以下に示す条件で行なった。
【００１７】○ガス及びその流量 六フッ化タングステン（ＷＦ6）…１０SCCM シラン（ＳｉＨ4）…７SCCM 水素（Ｈ2）…１０００SCCM アルゴン（Ａｒ）…１０SCCM ○ウエハ温度…２６０℃ ○圧力…２７Ｐａ 選択タングステンは、絶縁膜上には、成長しないので、
ここでは絶縁膜である側壁付着物（ＣＦX）１７が付着
しているポリシリコン膜１３から成長することはない。
ここでは絶縁膜である側壁付着物（ＣＦX）１７が付着
しているポリシリコン膜１３から成長することはない。
【００１８】次に、図５に示すように、側壁付着物１７
をアッシングにて除去する。このアッシングは、マイク
ロ波アッシャーを用い、 Ｏ2…４００SCCM ＣＨＦ3…２０SCCM 圧力…１８６Ｐａ マイクロ波パワー…４００ｍＡ とした。
をアッシングにて除去する。このアッシングは、マイク
ロ波アッシャーを用い、 Ｏ2…４００SCCM ＣＨＦ3…２０SCCM 圧力…１８６Ｐａ マイクロ波パワー…４００ｍＡ とした。
【００１９】次に、図６に示すように、Ｗプラグ１８が
コンタクトホール１６の最上面まで成長するまで形成す
る。このときのＷのＣＶＤ条件は上記条件と同様であ
る。
コンタクトホール１６の最上面まで成長するまで形成す
る。このときのＷのＣＶＤ条件は上記条件と同様であ
る。
【００２０】（実施例２）本実施例においては、コンタ
クトホールのエッチングの次に、コンタクトホール底部
のみＣＦXを除去する行程を上記実施例１に追加したも
のである。
クトホールのエッチングの次に、コンタクトホール底部
のみＣＦXを除去する行程を上記実施例１に追加したも
のである。
【００２１】この底部のみＣＦXを除去するためのエッ
チング条件は、酸素イオンの指向性を強くし、底部のみ
に入射する条件とした。
チング条件は、酸素イオンの指向性を強くし、底部のみ
に入射する条件とした。
【００２２】具体的には、ＥＣＲエッチャーを用い以下
の条件で行なった。
の条件で行なった。
【００２３】Ｏ2…４０SCCM ＲＦパワー…５０Ｗ 圧力…０．０１３Ｐａ 磁場…０．０８７５Ｔ マイクロ波パワー…８００Ｗ なお、ここで、ＲＦパワーを高くし過ぎるとコンタクト
ホールの底部のＳｉ自体が酸化されてしまうので、低パ
ワーが望ましい。
ホールの底部のＳｉ自体が酸化されてしまうので、低パ
ワーが望ましい。
【００２４】このように、コンタクトホール底部のみを
エッチングするのは、上記実施例１のようにコンタクト
ホールのエッチングが理想的にジャストエッチで完了す
ればコンタクトホール底部にＣＦXの堆積はほとんどな
いが、エッチング装置の不均一性等がある場合は、オー
バーエッチングがかかったＳｉＯ2のない部分では酸素
の供給がないため、側壁部ほどの厚さではないがシリコ
ン基板１１上にも数ｎｍ程度のＣＦXの堆積が起こる。
このため、この状態で選択タングステンを成長させよう
としてもタングステンプラグが成長しないため、コンタ
クトホールのみをエッチングすることは有意義となる。
エッチングするのは、上記実施例１のようにコンタクト
ホールのエッチングが理想的にジャストエッチで完了す
ればコンタクトホール底部にＣＦXの堆積はほとんどな
いが、エッチング装置の不均一性等がある場合は、オー
バーエッチングがかかったＳｉＯ2のない部分では酸素
の供給がないため、側壁部ほどの厚さではないがシリコ
ン基板１１上にも数ｎｍ程度のＣＦXの堆積が起こる。
このため、この状態で選択タングステンを成長させよう
としてもタングステンプラグが成長しないため、コンタ
クトホールのみをエッチングすることは有意義となる。
【００２５】以上、実施例について説明したが、この他
に以下に説明するような変更が可能である。
に以下に説明するような変更が可能である。
【００２６】例えば、上記実施例においては、タングス
テンを選択成長させたが、この他アルミニウム（Ａｌ）
やＡｌ合金を選択成長させることも勿論可能である。
テンを選択成長させたが、この他アルミニウム（Ａｌ）
やＡｌ合金を選択成長させることも勿論可能である。
【００２７】また、側壁に付着させる反応生成物は、Ｃ
ＦX以外にもＳＦ系とする選択も可能である。この場合
は、コンタクトホールのドライエッチングに用いるガス
系を変更すればよい。
ＦX以外にもＳＦ系とする選択も可能である。この場合
は、コンタクトホールのドライエッチングに用いるガス
系を変更すればよい。
【００２８】また、上記両実施例においては、下層配線
が拡散層１１ａであったが、他の配線層でも勿論よい。
これと同様に、上層配線もポリシリコンに限定されるも
のではない。
が拡散層１１ａであったが、他の配線層でも勿論よい。
これと同様に、上層配線もポリシリコンに限定されるも
のではない。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、選択メタルＣＶＤ法を用いて、ボイドの生じ
ない良好なプラグイン縦配線の確実な形成が可能とな
る。このため、デバイスの三次元化が可能となり、高密
度化を達成する効果を奏する。
によれば、選択メタルＣＶＤ法を用いて、ボイドの生じ
ない良好なプラグイン縦配線の確実な形成が可能とな
る。このため、デバイスの三次元化が可能となり、高密
度化を達成する効果を奏する。
【図１】本発明の実施例１の工程を示す要部断面図。
【図２】本発明の実施例１の工程を示す要部断面図。
【図３】本発明の実施例１の工程を示す要部断面図。
【図４】本発明の実施例１の工程を示す要部断面図。
【図５】本発明の実施例１の工程を示す要部断面図。
【図６】本発明の実施例１の工程を示す要部断面図。
【図７】スパッタＡｌによる埋込みを行なった従来例の
要部断面図。
要部断面図。
【図８】ブランケットＷを用いた埋込み方法を従来例の
要部断面図。
要部断面図。
【図９】ブランケットＷを用いた埋込み方法を従来例の
要部断面図。
要部断面図。
【図１０】ブランケットＷを用いた埋込み方法を従来例
の要部断面図。
の要部断面図。
【図１１】選択Ｗを用いた従来例の要部断面図。
１１ａ…拡散層（下層配線） １３…ポリシリコン膜（上層配線） １６…コンタクトホール １７…側壁付着物 １８…Ｗプラグ
Claims (1)
- 【請求項１】 下層配線と、少なくとも１つの上層配線
を含むプラグインコンタクトの電気的接続を行なうプラ
グイン縦配線の形成方法において、 ドライエッチングによってコンタクトホール形成時に発
生する反応生成物を該コンタクトホール側壁に付着させ
たまま選択メタルＣＶＤを行なうことを特徴とするプラ
グイン縦配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132892A JPH05291185A (ja) | 1992-04-13 | 1992-04-13 | プラグイン縦配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132892A JPH05291185A (ja) | 1992-04-13 | 1992-04-13 | プラグイン縦配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291185A true JPH05291185A (ja) | 1993-11-05 |
Family
ID=14023387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9132892A Pending JPH05291185A (ja) | 1992-04-13 | 1992-04-13 | プラグイン縦配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014107437A1 (de) * | 2014-05-09 | 2015-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht |
-
1992
- 1992-04-13 JP JP9132892A patent/JPH05291185A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014107437A1 (de) * | 2014-05-09 | 2015-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht |
| US9466488B2 (en) | 2014-05-09 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-semiconductor contact structure with doped interlayer |
| DE102014107437B4 (de) * | 2014-05-09 | 2016-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht und Herstellungsverfahren dafür |
| US10049925B2 (en) | 2014-05-09 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-semiconductor contact structure with doped interlayer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US5726100A (en) | Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask | |
| JP4197691B2 (ja) | 半導体装置の製造方法 | |
| US6033980A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| JP3625121B2 (ja) | マルチレベルフォトレジストパターンを転写するための方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH05283362A (ja) | 多層配線の形成方法 | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| EP0547906B1 (en) | Method for forming contact vias in integrated circuits | |
| JP2720785B2 (ja) | 半導体装置の製造方法 | |
| KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
| CN101295665A (zh) | 一种喇叭状接触的制作方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JPH05291185A (ja) | プラグイン縦配線の形成方法 | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 |