JP4197691B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4197691B2 JP4197691B2 JP2005180728A JP2005180728A JP4197691B2 JP 4197691 B2 JP4197691 B2 JP 4197691B2 JP 2005180728 A JP2005180728 A JP 2005180728A JP 2005180728 A JP2005180728 A JP 2005180728A JP 4197691 B2 JP4197691 B2 JP 4197691B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- organic insulating
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Description
前記第一のメタル配線上に無機絶縁膜を形成する工程、
前記無機絶縁膜上に、酸成分を含有する有機絶縁膜を形成する工程、
前記有機絶縁膜にヴィアパターンを形成する工程、
前記ヴィアパターンが設けられた有機絶縁膜上に、加熱により前記有機絶縁膜中の前記酸成分と反応する上層膜を形成する工程、
前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜中の前記酸成分と反応させ、前記ヴィアパターンの側面に反応層を成長させる工程、
未反応の上層膜を除去し、反応層が成長したことにより縮小したヴィアパターンを得る工程、
前記機絶縁膜に形成された前記縮小したヴィアパターンを前記無機絶縁膜に転写してヴィアホールを形成する工程、および
前記有機絶縁膜にトレンチを形成する工程
を具備することを特徴とする。
本発明の他の態様にかかる半導体装置の製造方法は、半導体基板上に第一のメタル配線を形成する工程、
前記第一のメタル配線上に無機絶縁膜を形成する工程、
前記無機絶縁膜上に、酸成分を含有する有機絶縁膜を形成する工程、
前記有機絶縁膜にトレンチを形成する工程、
前記無機絶縁膜にヴィアホールを形成する工程、
前記トレンチが設けられた有機絶縁膜上に、加熱により前記有機絶縁膜中の前記酸成分と反応する上層膜を形成する工程、
前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜中の前記酸成分と反応させ、前記トレンチの側面に反応層を成長させる工程、および
未反応の上層膜を除去し、反応層が成長したことにより縮小したトレンチを得る工程
を具備することを特徴とする。
まず、図1に示すように、Si基板10上に第一のメタル配線12を形成する。この第一のメタル配線12は、常法により形成することができる。すなわち、Si基板10上に形成された素子(図示せず)上の絶縁膜11の上に、トレンチパターンを有するレジストパターンを設け、ドライエッチングを行なって絶縁膜11を加工する。その後、スパッタリングおよびメッキ技術により、バリアメタルを介して配線材料を全面に堆積する。配線材料としては、例えばCuを用いることができるが、Au、またはWを用いてもよい。最後に、CMPを行なって絶縁膜11上の配線材料およびバリアメタルを除去し、トレンチ内に第一のメタル配線12を埋め込んだ。
続いて、図6に示すように、水溶性のパターンシュリンク剤を全面に塗布し、上層膜24を形成した。パターンシュリンク剤としては、例えばRELACS材を用いることができる。ホットプレートにより大気中で、130℃で3分間の熱処理を行なった。その結果、このRELACS材は有機絶縁膜15中の酸成分と反応し、反応層(図示せず)がヴィアパターン23の側面に形成された。こうした反応層の形成を、shrink処理と称する。なお、熱処理の温度は、100〜170℃の範囲内で変更可能であり、熱処理の時間は、1〜5分程度とすることができる。水によりリンス処理を行なって、図7に示すように未反応の上層膜24を除去した。反応層25がヴィアパターン23の側面に形成されたことによって、ヴィアパターン23の寸法は100nmφに減少し、縮小したヴィアパターン26が形成された。ヴィアパターン23の内側に成長した反応層25の膜厚は、10nm程度であることがわかる。ヴィアパターン23の内側に成長する反応層25の膜厚を大きくすることによって、所望の寸法に縮小されたヴィアパターン26を得ることが可能となる。この反応層25の膜厚は、熱処理の温度や時間等によって制御することができる。さらに、ドライエッチングを行なって、図8に示すように第一のハードマスク18にトレンチパターン21を転写した。
前述の実施例1同様の手法により、図11に示す構造を得た。図11に示したように、有機絶縁膜15には、凹部としてトレンチ28が形成されている。なお、無機絶縁膜14およびキャップ絶縁膜13には、上述したような手法によりヴィアホール27が設けられている。続いて、図13に示すように、水溶性のパターンシュリンク剤を全面に塗布し、上層膜24を形成した。パターンシュリンク剤としては、例えばRELACS材を用いることができる。ホットプレートにより大気中で、130℃で3分間の熱処理を行なった。その結果、このRELACS材は有機絶縁膜15中の酸成分と反応し、反応層(図示せず)がトレンチ28の側面に形成された。
前述の実施例1、2において、有機絶縁膜のShrink処理を行なう前に、ヴィアホールおよびトレンチの寸法を予め測定した。各種絶縁膜をRIEによりエッチングすることによって、ヴィアホールおよびトレンチの寸法にはズレが生じた。このズレ量に応じて、Shrink処理時の加熱温度を変更することによって、所望の膜厚で反応層を形成した。こうして、ヴィアホールおよびトレンチに生じて寸法ズレを補正した。
13…キャップ絶縁膜; 14…無機絶縁膜; 15…有機絶縁膜
16…ハイブリッド絶縁膜; 17…キャップ絶縁膜; 18…第一のハードマスク
19…第二のハードマスク; 20…レジストパターン;21…トレンチパターン
22…レジストパターン; 23…ヴィアパターン; 24…上層膜; 25…反応層
26…縮小したヴィアパターン; 27…ヴィアホール; 28…トレンチ
29…プラグ; 30…第二のメタル配線; 31…縮小したトレンチ。
Claims (5)
- 半導体基板上に第一のメタル配線を形成する工程、
前記第一のメタル配線上に無機絶縁膜を形成する工程、
前記無機絶縁膜上に、酸成分を含有する有機絶縁膜を形成する工程、
前記有機絶縁膜にヴィアパターンを形成する工程、
前記ヴィアパターンが設けられた有機絶縁膜上に、加熱により前記有機絶縁膜中の前記酸成分と反応する上層膜を形成する工程、
前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜中の前記酸成分と反応させ、前記ヴィアパターンの側面に反応層を成長させる工程、
未反応の上層膜を除去し、反応層が成長したことにより縮小したヴィアパターンを得る工程、
前記機絶縁膜に形成された前記縮小したヴィアパターンを前記無機絶縁膜に転写してヴィアホールを形成する工程、および
前記有機絶縁膜にトレンチを形成する工程
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板上に第一のメタル配線を形成する工程、
前記第一のメタル配線上に無機絶縁膜を形成する工程、
前記無機絶縁膜上に、酸成分を含有する有機絶縁膜を形成する工程、
前記有機絶縁膜にトレンチを形成する工程、
前記無機絶縁膜にヴィアホールを形成する工程、
前記トレンチが設けられた有機絶縁膜上に、加熱により前記有機絶縁膜中の前記酸成分と反応する上層膜を形成する工程、
前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜中の前記酸成分と反応させ、前記トレンチの側面に反応層を成長させる工程、および
未反応の上層膜を除去し、反応層が成長したことにより縮小したトレンチを得る工程
を具備することを特徴とする半導体装置の製造方法。 - 前記未反応の上層膜の除去は、水でリンス処理を施すことにより行なわれることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ヴィアホールおよび前記トレンチの内部にバリアメタルを介して配線材料を埋め込んで、プラグおよび第二のメタル配線を形成する工程をさらに具備することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記配線材料は、Cu、Al、およびWからなる群から選択される少なくとも1種であることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005180728A JP4197691B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体装置の製造方法 |
US11/414,357 US7476605B2 (en) | 2005-06-21 | 2006-05-01 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005180728A JP4197691B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005379A JP2007005379A (ja) | 2007-01-11 |
JP4197691B2 true JP4197691B2 (ja) | 2008-12-17 |
Family
ID=37573947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005180728A Expired - Fee Related JP4197691B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7476605B2 (ja) |
JP (1) | JP4197691B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
JP4932602B2 (ja) * | 2006-11-14 | 2012-05-16 | 三菱電機株式会社 | 多層薄膜パターン及び表示装置の製造方法 |
JP2009004535A (ja) * | 2007-06-21 | 2009-01-08 | Toshiba Corp | パターン形成方法 |
US7989307B2 (en) | 2008-05-05 | 2011-08-02 | Micron Technology, Inc. | Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same |
US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
US8409457B2 (en) * | 2008-08-29 | 2013-04-02 | Micron Technology, Inc. | Methods of forming a photoresist-comprising pattern on a substrate |
US8039399B2 (en) * | 2008-10-09 | 2011-10-18 | Micron Technology, Inc. | Methods of forming patterns utilizing lithography and spacers |
US8247302B2 (en) | 2008-12-04 | 2012-08-21 | Micron Technology, Inc. | Methods of fabricating substrates |
US8273634B2 (en) | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
US8796155B2 (en) | 2008-12-04 | 2014-08-05 | Micron Technology, Inc. | Methods of fabricating substrates |
US8268543B2 (en) | 2009-03-23 | 2012-09-18 | Micron Technology, Inc. | Methods of forming patterns on substrates |
US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US8455341B2 (en) | 2010-09-02 | 2013-06-04 | Micron Technology, Inc. | Methods of forming features of integrated circuitry |
JP5768397B2 (ja) * | 2011-02-16 | 2015-08-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
JP6877290B2 (ja) | 2017-08-03 | 2021-05-26 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
JP7169866B2 (ja) * | 2018-12-14 | 2022-11-11 | 東京エレクトロン株式会社 | 基板処理方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3781729B2 (ja) * | 2003-02-26 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法 |
JP2005217223A (ja) | 2004-01-30 | 2005-08-11 | Sony Corp | 半導体装置の製造方法 |
-
2005
- 2005-06-21 JP JP2005180728A patent/JP4197691B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-01 US US11/414,357 patent/US7476605B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060286795A1 (en) | 2006-12-21 |
JP2007005379A (ja) | 2007-01-11 |
US7476605B2 (en) | 2009-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4197691B2 (ja) | 半導体装置の製造方法 | |
TWI645506B (zh) | 形成具有氣隙之半導體元件的方法 | |
JP3829162B2 (ja) | 半導体素子の導電配線形成方法 | |
US8106519B2 (en) | Methods for pitch reduction | |
JP3501280B2 (ja) | 半導体装置の製造方法 | |
KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
CN101635272A (zh) | 内连结构的形成方法 | |
JP2003023069A (ja) | 半導体素子の金属配線層形成方法 | |
JP2000269213A5 (ja) | ||
JP2000349150A5 (ja) | ||
JP3625121B2 (ja) | マルチレベルフォトレジストパターンを転写するための方法 | |
JP2006286932A (ja) | 半導体装置の製造方法 | |
JP2000077625A5 (ja) | ||
CN104465508B (zh) | 空气隙的形成方法 | |
JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
JPH0332215B2 (ja) | ||
JP4465211B2 (ja) | 金属埋立て方法 | |
JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
CN101295665A (zh) | 一种喇叭状接触的制作方法 | |
JP3773785B2 (ja) | 半導体装置の製造方法 | |
US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
KR100743660B1 (ko) | 반도체 소자의 제조방법 | |
JPH1074837A (ja) | 半導体装置及びその製造方法 | |
JP3949311B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |