JP4465211B2 - 金属埋立て方法 - Google Patents
金属埋立て方法 Download PDFInfo
- Publication number
- JP4465211B2 JP4465211B2 JP2004074587A JP2004074587A JP4465211B2 JP 4465211 B2 JP4465211 B2 JP 4465211B2 JP 2004074587 A JP2004074587 A JP 2004074587A JP 2004074587 A JP2004074587 A JP 2004074587A JP 4465211 B2 JP4465211 B2 JP 4465211B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- insulating film
- metal
- layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 101
- 239000002184 metal Substances 0.000 title claims description 101
- 238000000034 method Methods 0.000 title claims description 81
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 55
- 229910052802 copper Inorganic materials 0.000 claims description 55
- 239000010949 copper Substances 0.000 claims description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000002683 reaction inhibitor Substances 0.000 claims description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 239000008151 electrolyte solution Substances 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 4
- 229910021529 ammonia Inorganic materials 0.000 claims 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims 2
- -1 silicon carbide compound Chemical class 0.000 claims 2
- 150000003377 silicon compounds Chemical class 0.000 claims 2
- 239000002904 solvent Substances 0.000 claims 2
- 239000012670 alkaline solution Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、金属埋立て方法に関し、より詳細には、ボイドやリセスのような欠陥を防止しながらコンタクトホールまたはバイアホール内に金属プラグを形成し得る金属埋立て方法を提供する。
一般に、ＲＡＭチップのメモリ能力は経験則であるムーア（Ｍｏｏｒｅｓ）の法則により示される。ムーア法則はメモリチップの一般の傾向を示すもので、ＲＡＭチップのメモリ容量が大体３年毎に４倍ずつ増加するということをその内容とする。約４倍程度のメモリ容量の増加は、新しいチップが出現毎に素子サイズの減少と同時にその分だけのシリコンチップの長さ増加によって行われる。シリコンチップ内に集積される素子の大きさが小さくなるにつれて連結ラインの相対的距離も減少される。しかし、連結ランプの間の距離が減少しながらランプ同士が影響を及ぼし始め、連結ラインの間の距離が所定の値以下になると半導体素子全体の信号遅延を惹起する。半導体チップの信号処理速度を向上させるための方案の１つとして配線で使用される金属の非抵抗を減少させることが要求される。
最近までは、半導体素子の連結ラインの材料として約２．６６μΩｃｍ程度の非抵抗を有するアルミニウムまたはアルミニウム合金を使用していた。１９９８年ＩＢＭで１．６５μΩｃｍのアルミニウムに比べてずっと低い非抵抗を有する銅を用いて金属配線を形成する方法を開示して以来、現在は銅を使用して半導体素子の金属配線を形成する方法に対して多様な研究が進行されつつある。しかし、銅はシリコンまたは大部分の金属膜で早く拡散されるので従来のフォトリソグラフィ工程を適用すことができないので、一般にダマシン（ｄａｍａｓｃｅｎｅ）工程により金属配線を形成するようになる。
現在、半導体装置において銅を配線として広く使用している。しかし、最終配線層を銅で構成しても、パッケージングのための配線結合においてはアルミニウムパッドを追加的に使用しなければならない。このとき、最終配線層もアルミニウムで構成するとアルミニウムパッドを別途に製造及び結合させる必要がないので、現在工程の便宜及び経済上の理由から最終配線層及びパッドをアルミニウムで構成して一体に形成する方法が開示されている。ところで、最終配線層をアルミニウムで構成すると、下部導電層と連結されるコンタクトホールまたはバイアホールに銅を埋立てなければばらないし、下部導電層と上部のアルミニウム配線層を電気的に連結する銅はシングルダマシン工程により形成され得る。
図１は従来のシングルダマシン工程による銅の埋立てを説明するための電子顕微鏡写真で、バイアパターンが密集された部分から離隔された距離により銅のリセス量の変化を示すための図である。図２はバイアパターンから離隔された距離による銅のリセス量を示すグラフである。
図１及び図２に示すように、銅のリセス量はバイアパターンが密集された部分から離隔された距離に依存し、バイアパターンから離隔された距離が増加するほどリセス量も増加する。このようなバイアホールに埋立てられる銅のリセスは配線層との電気的連結を不良にし、このような問題点はバイアホールが密集された部分から遠くなるほど深刻に現われる。
図１にはバイアパターンの密集部分に位置したバイアａ、約４μｍ程度の距離に離隔されたｂ、約７μｍ程度の距離に離隔されたバイアｃ、約１０μｍ程度の距離に離隔されたバイアｄ、約１４〜１５μｍ程度の距離に離隔されたバイアｅ、そして、約２２０μｍ程度の距離に離隔されたバイアｆを電子顕微鏡で取った写真が並べてある。ａの場合、銅のリセス量は殆ど０μｍ程度であるが、ｂ及びｃのように離隔される距離が増加するほど銅のリセス量も増加し、約１０μｍ以上の離隔距離ｄ、ｅ及びｆでは銅のリセス量が顕著に増加することがわかる。
図３は従来のシングルダマシンによる銅の埋立てを示すための断面図で、バイアホールに埋立てられる銅層の上部に発生するリセスまたはボイドを説明するための図である。図４はバイアホールのサイズによる銅層のボイドまたはリセスの発生比率を示すグラフである。
図３に示すように、バイアホールまたはコンタクトホールは半導体基板上に形成されたエッチング阻止膜１２及び絶縁膜３０を貫通して半導体基板１０上に形成された下部導電層２０を露出させる構造で形成される。このようなバイアホールまたはコンタクトホール内には金属プラグ４０が形成される。一般にボイドまたはリセス４２は金属プラグ４０の上面に発生し、金属プラグ４０の上面が部分的に陥没された形状を有する。
前記金属プラグ４０を形成する工程において、フォトレジストパターン（図示せず）を用いて絶縁膜３０とエッチング阻止膜１２をエッチングしてバイアホール（コンタクトホール含み）を形成し、化学気相蒸着工程や電気メッキ工程を用いてバイアホールに銅を埋立てする。前記電気メッキ工程においてバイアホールの底面、側面及び絶縁膜３０の上面で銅層が成長する。特に、直径が小さいバイアホールの入口で銅層が速く成長して銅層内に空洞を形成することができ、銅層内に形成された空洞は以後化学機械的研磨工程時外部に露出されてボイドやリセス４２を形成する。
金属プラグ４０に発生したリセス４２は金属プラグ４０及び配線層（図示せず）間の電気的接触を不良にすることができ、リセス４２内に残留する電解質溶液が以後のアニーリング（ａｎｎｅａｌｉｎｇ）工程で気化し膨張される。高温により膨張する気体は金属プラグ４０と上部配線層との間の結合力を弱化し、上部配線層の剥離を誘発する。
図４に示すように、従来のシングルダマシン工程において、バイアホールの大きさが約０．２５μｍΩ未満である場合でボイドやリセスが頻繁に発生し、約０．２５μｍΩ以上ではボイドまたはリセスが発生しないことがわかる。前述したように、金属プラグに発生するリセスまたはボイド発生比率はバイアホールの大きさが小さいほど増加する。即ち、シングルダマシン工程により微細な大きさのホールに銅の金属を埋立てする場合、金属のリセスまたはボイドの欠陥が発生する可能性が非常に高い。
従って、本発明の目的は金属プラグのリセスおよびボイドの発生を防止し、完全なギャップ埋立てを誘導してバイアホールまたはコンタクトホール内に良質の金属プラグを形成するための金属埋立て方法を提供することにある。
前述した本発明の目的を達成するために本発明の望ましい一実施例によると、半導体基板上に絶縁膜、第１マスク層及び第２マスク層を順次に形成し、前記第１及び第２マスク層をエッチングして第１幅の開口部を有する第１及び第２マスク層パターンを形成する。第１マスク層パターンを選択的にエッチングして第２幅の拡張された開口部を有する第３マスク層パターンを形成した後、第２マスク層パターンをマスクとして用いて絶縁膜をエッチングして前記第１幅のホールを有する絶縁膜パターンを形成する。ホール及び前記拡張された開口部を埋立てする金属層を形成し、ＣＭＰまたはエッチバック工程を通じて第３マスク層パターン及び金属層を除去することで絶縁膜に金属を埋立てすることができる。
第１マスク層パターンを選択的にエッチングして第２幅の拡張された開口部を形成するために、第１マスク層パターンに対して相対的に高いエッチング特性を有するエッチャント（ｅ．ｇ．フッ酸（ＨＦ）溶液など）を使用することができる。前記エッチャントにより第２マスク層パターン及び絶縁膜と対比して第１マスク層パターンを選択的にエッチングすることができる。
前述した本発明の目的を達成するための本発明の望ましい他の実施例によると、半導体基板上に絶縁膜及び第１マスク層を順次に形成し、第１マスク層をエッチングして第１幅の開口部を有する第１マスク層パターンを形成する。第１マスク層パターンをマスクとして絶縁膜をエッチングして第１幅のホールを有する絶縁膜パターンを形成した後、第１マスク層パターンを再びエッチングして第２幅の拡張された開口部を有する第３マスク層パターンを形成する。前記ホール及び拡張された開口部を埋立てする金属層を形成し、第３マスク層パターン及び金属層を除去することで、絶縁膜に金属を埋立てすることができる。
前述した本発明の目的を達成するための本発明のまた別の実施例によると、半導体基板上に絶縁膜、第１マスク層及び第２マスク層を順次に形成し、第２マスク層上にフォトレジストパターンを形成して前記フォトレジストパターンをマスクとして用いて第１及び第２マスク層をエッチングする。第１及び第２マスク層をエッチングすることによりそれぞれ第１幅の第１及び第２開口部を有する第１及び第２マスク層パターンを形成する。第２マスク層パターンより第１マスク層パターンに対して相対的に高いエッチング特性を有するエッチャントで第１マスク層パターンを選択的にエッチングして第２幅の拡張された第１開口部を形成した後、再び第２マスク層パターンをマスクで前記絶縁膜を乾式エッチングしてバイアホールまたはコンタクトホールになるホールを含む絶縁膜パターンを形成する。半導体基板上に金属層を形成して絶縁膜パターン及び拡張された第１開口部を埋立て、ＣＭＰ工程またはエッチバック工程を通じて絶縁膜パターンの上面が露出されるまでマスク層パターン及び金属層を除去して金属プラグを形成する。これによって、金属のリセス及び金属プラグのボイドの発生を防止でき、ギャップが埋立てられた金属プラグを得ることができる。
前述した本発明の目的を達成するための本発明のさらに別の実施例によると、半導体基板上に絶縁膜及びマスク層を順次に形成し、前記マスク層上に第１フォトレジストパターンを形成して前記第１フォトレジストパターンをマスクとして用いて前記絶縁膜及び前記マスク層をエッチングする。その結果、バイアホールまたはコンタクトホールとなる第１幅のホールを有する絶縁膜パターン及び第１幅の開口部を有するマスク層パターンが形成される。その後、マスク層パターン上に前記第１幅より大きい第２幅のスペーサを含む第２フォトレジストパターンを形成し、前記第２フォトレジストパターンをマスクとして用いて前記絶縁膜パターンが露出されるまでマスク層パターンをエッチングする。マスク層パターンが選択的にエッチングされて第２幅の拡張された開口部が形成され、電気メッキ工程により金属層が形成されて前記ホール及び前記拡張された開口部を埋立てする。ＣＭＰ工程またはエッチバック工程を通じて絶縁膜パターンの上面が露出されるまで前記マスク層パターン及び金属層を除去することにより金属プラグが形成される。従って、金属のリセス及び金属プラグのボイドの発生を防止することができ、ギャップ埋立てられた優秀な金属プラグを得られる。
本発明はシングルダマシン工程によるバイアホールまたはホール内に形成されるプラグまたはコンタクトの欠陥を克服するためのものでバイア周辺の局部的デュアルダマシン構造を形成し、このようなデュアルダマシン構造の長所をシングルダマシン工程に適用したものである。
本発明によると、従来のシングルダマシン工程とは違って、ホールより広い幅を有する開口部がホール入口に形成されることで、全体的に金属プラグが形成されるホールの直径が増加する。また、金属がリセスされる量を考慮して開口部を有するマスク層パターンを形成し、全体的なホールの長さを増加させることによりリセスのような欠陥をＣＭＰ工程を通じて除去することができ、その結果良質の金属プラグを形成することができる。ホール及び開口部により提供される階段構造によって銅のギャップ埋立てを優秀にすることができる。
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
実施例１
図５乃至図１２は本発明の第１実施例による金属埋立て方法を示すための断面図であり、図１３は本発明の第１実施例による電気メッキの特性を示すための断面図である。
図５乃至図１２は本発明の第１実施例による金属埋立て方法を示すための断面図であり、図１３は本発明の第１実施例による電気メッキの特性を示すための断面図である。
本実施例において、銀絶縁膜の上部及び下部を電気的に連結するためのコンタクトホールまたはバイアホールに金属プラグを形成する過程を示す。図５乃至図１２で半導体装置を構成するトランジスタ、キャパシター及び配線に関する図示は省略する。
図５に示すように、半導体基板１１０上にソース／ドレーン領域、ワードラインまたはビットラインの相当する下部導電層１２０が形成される。
下部導電層１２０上にはエッチング阻止膜１１２及び絶縁膜１３０が順次に形成される。絶縁膜１３０は上下に配置される導電層を電気的に遮断するためのもので、シリコン酸化物、シリコン窒化物、不純物がドーピングされたシリコンまたはこれらの複合物で構成され得る。
絶縁膜１３０上には第１マスク層１４０及び第２マスク層１５０が順次に形成される。第１マスク層１４０は以後、金属プラグが形成されるバイアホールまたはコンタクトホールの入口を拡張するための開口部を形成するためのもので、絶縁膜１３０と相異するエッチング率を有する物質から形成されることが望ましい。従って、第１マスク層１３０はフッ素を含有する酸化物、炭素を含有する酸化物、シリコン酸化物、ＨＳＱ、ＦＯＸ、またはＬＫＤなどで構成される、また、第１マスク層１４０は以後の銅リセスを補償するために約１５０〜３００ｎｍ程度の厚さに形成される。
第１マスク層１４０上に形成される第２マスク層１５０は絶縁膜パターンを形成するためのものでシリコン酸窒化物（ＳｉＯＮ）、シリコン炭化物系化合物（ＳｉＣ−ｂａｓｅｄ ｍａｔｅｒｉａｌ）、シリコン系化合物（Ｓｉ−ｂａｓｅｄ ｍａｔｅｒｉａｌ）、シリコン系窒化物（Ｓｉ−ｂａｓｅｄ ｎｉｔｒｉｄｅ）またはこれらの混合物で構成され得る。
第２マスク層１５０上にフォトレジスト膜（図示せず）を形成した後、前記フォトレジスト膜を露光及び現像してコンタクトホールまたはバイアホールを形成するためのフォトレジストパターン１６０を形成する。この場合、フォトレジストパターン１６０により露出される部分の第２マスク１５０の第１幅Ｗ１は絶縁膜１３０に形成されるバイアホールまたはコンタクトホールの寸法と一致する。
図６に示すように、フォトレジストパターン１６０をマスクとして用いて第１及び第２マスク層１４０、１５０を乾式エッチングする。前記乾式エッチング工程により、第１マスク層パターン１４０ａ及び第２マスク層パターン１５０ａが形成される。このとき、第１及び第２マスク層パターン１４０ａ、１５０ａはそれぞれ第１幅Ｗ１の第１開口部１４２及び第２開口部１５２を含む。
図７に示すように、アッシング工程、硫酸Ｈ２ＳＯ４及び過酸化水素Ｈ２Ｏ２による洗浄または有機ストリッパーなどによりフォトレジストパターン１６０を除去する。
図８に示すように、前記結果物に対してフッ化水素ＨＦ溶液を含むエッチング液で湿式エッチング工程を実施する。フッ化水素溶液は第２マスク層パターン１５０ａに比べて第１マスク層パターン１４０ａに相対的に高いエッチング速度でエッチングする特性を有し、第１マスク層パターン１４０ａの第１開口部１４２を側面を通じてエッチバックを行う。従って、エッチング以前の第１開口部１４２の第１幅Ｗ１はエッチングにより広く拡張された第１幅Ｗ２を有する拡張された第１開口部１４２ａが生成される。
図９に示すように、第２マスク層パターン１５０ａをマスクとして用いて乾式エッチング工程を実施する。前記乾式エッチング工程はエッチング阻止膜１１２が露出されるまでに行われる。これによって、絶縁膜１３０にはコンタクトホールまたはバイアホール１３２が形成される。このとき、バイアホール１３２は第１開口部１４２の幅と等しい第１幅Ｗ１で形成される。
図１０に示すように、第２マスク層パターン１５０ａ及び露出されたエッチング阻止膜１１２を除去して、バイアホール１３２を含む絶縁膜パターン１３０ａ、第３マスク層パターン１４０ｂ及び下部導電層１２０が露出される。前記コンタクトホールまたはバイアホール１３２は第１開口部１４２の第１幅Ｗ１と同一な直径で形成され、コンタクトホールまたはバイアホール１３２の入口は拡張された第１開口部１４２ａにより拡張される。本実施例において、コンタクトホール乃至バイアホール１３２の幅は約１００〜２５０ｎｍ程度である。
図１１及び図１３に示すように、バイアホール１３２及び拡張された第１開口部１４２ａが形成された絶縁膜パターン１３０ａ及び第３マスク層パターン１４０ｂ上に銅を含む電解液を用いて電気メッキ工程を実施する。この場合、前記電解液は銅約１０〜３０ｇ／ｌ程度、硫酸約１００〜３００ｇ／ｌ程度、塩素約４０〜１２０ｐｐｍ程度、反応抑制剤約１５〜４５ｍｌ／ｌ程度及び反応促進剤約１〜４ｍｌ／ｌ程度を含む。このような組成を有する前記電解液はバイアホール１３２に対するギャップ埋立て特性及び均一度を向上させるための添加剤を含み、前記添加剤としては反応抑制剤及び反応促進剤がある。前記反応促進剤及び反応抑制剤は一定比率で配合され要求される特性によって多様に使用されることができる。
前記反応抑制剤は主に広い幅のパターンが形成された部位で銅蒸着速度を相対的に低くする役割をし、反応促進剤は主に狭い幅のパターンに形成された部位で銅の蒸着速度を相対的に速くする役割をする。
従って、前記反応促進剤はコンタクトホールまたはバイアホール１３２の底面で銅層の成長を加速させる機能をし（Ｘ参照）、前記反応抑制剤は拡張された第１開口部１４２ａの底面、即ち、ホール１３２入口の周辺の銅層成長を減速させる機能をする（Ｙ参照）。また、第１マスク層パターン１５０ａ上では前記反応抑制剤により銅層が遅い速度で成長する（Ｚ参照）。これによって、銅層１７０はシャロートレンチＳＴＩ形状の局部的なデュアルダマシン領域で成長し、コンタクトホール乃至バイアホール１３２内に良質の銅層１７０が形成される。
図１２に示すように電気メッキによる銅層１７０を形成した後、絶縁膜パターン１３０ａが露出されるまで化学機械的研摩ＣＭＰ工程またはエッチバック工程を通じて第１マスク層パターン１４０ｂ及び銅層１７０を除去する。従って、リセスまたはボイドの発生が大きく低下された金属プラグ１８０を形成することができる。その結果、バイアホール１３２またはコンタクトホールに金属のギャップ埋立て特性を優秀に保持させることができる。
実施例２
図１４乃至図１８は本発明の第２実施例による金属埋立て方法を示すための断面図である。
図１４乃至図１８は本発明の第２実施例による金属埋立て方法を示すための断面図である。
図１４に示すように、半導体基板２１０上にはソース／ドレーン領域、ワードラインまたはビットラインに当る下部導電層２２０が形成される。
前記下部導電層２２０上にエッチング阻止膜２１２及び絶縁膜２３０が順次に形成される。絶縁膜２３０は上下に配置される導電層を電気的に遮断するためのもので、シリコン酸化物、シリコン窒化酸化物、不純物がドーピングされたシリコンまたはこれらの複合物で構成され得る。
絶縁膜２３０上にはマスク層２４０が形成される。マスク層２４０は以後金属プラグが形成されるコンタクトホールまたはバイアホールの入口を臨時に拡張するための開口部を形成するためのもので、絶縁膜２３０と相異するエッチング率を有する物質で構成されることが望ましい。従って、マスク層２４０はフッ素を含有する酸化物、炭素を含有する酸化物、シリコン酸化物、ＨＳＱ、ＦＯＸ、またはＬＫＤなどで構成され得る。また、マスク層２４０は以後の金属プラグを構成する銅リセスを補償するために約１５０〜３００ｎｍ程度の厚さに形成される。
前記マスク層２４０上にはスピンコーティング方法でフォトレジスト膜（図示せず）が形成され、前記フォトレジスト膜を露光及び現像してコンタクトホールまたはバイアホールに対応するパターンを備える第１フォトレジストパターン２６０を形成される。この場合、フォトレジストパターン２６０により露出される部分にマスク層２４０の第１幅Ｗ１は絶縁膜２３０に形成されるコンタクトホールまたはバイアホールの寸法と一致する。
図１５に示すように、第１フォトレジストパターン２６０をマスクとして用いて絶縁膜１３０及びマスク層２４０を乾式エッチングする。前記エッチング工程によって、絶縁膜パターン２３０ａ及びマスク層パターン２４０ａが生成され、絶縁膜パターン２３０ａ及びマスク層パターン２４０ａはそれぞれ第１幅Ｗ１のホール２３２及び開口部２４２を含む。
図１６に示すように、アッシング工程及びストリッピング工程で第１フォトレジストパターン２６０を除去する。第１フォトレジストパターン２６０を除去した後、マスクパターン２４０ａ上に第２フォトレジストパターン２６２を形成する。このとき、第２フォトレジストパターン２６２によりマスク層パターン２４０ａはさらに広い第２幅Ｗ２に露出される。
第２フォトレジストパターン２６２をマスクとして用いて乾式エッチングが行われ、前記乾式エッチングは絶縁膜パターン２３０ａの上面が露出されるまで進行される。その結果、開口部はさらに広い第２幅Ｗ２を有し、第２幅Ｗ２の拡張された開口部２４２ａを含むエッチングされたマスク層パターン２４０ｂが生成される。
図１７に示すように、アッシング及びストリッピング工程を通じて第２フォトレジストパターン２６２を除去した後、乾式エッチング工程を実施してエッチング阻止膜２１２を除去する。従って、絶縁膜パターン２３０ａ、エッチングされたマスク層パターン２４０ｂ及び下部導電層２２０が露出される。
コンタクトホールまたはバイアホール２３２は第１幅Ｗ１で形成され、コンタクトホール乃至バイアホール２３２の入口は拡張された開口部２４２ａによって拡張される。この場合、バイアホール２３２の幅は約１００〜２５０ｎｍ程度である。
前記コンタクトホールまたはバイアホール２３２及び拡張された開口部２４２ａが形成された絶縁膜パターン２３０ａ及びエッチングされたマスク層パターン２４０ｂに対して銅を含む電解液を用いて電気メッキ工程が実施される。前記電解液は銅約１０〜３０ｇ／ｌ、硫酸約１００〜３００ｇ／ｌ、塩素約４０〜１２０ｐｐｍ、反応抑制剤約１５〜４５ｍｌ／ｌ及び反応促進剤約１〜４ｍｌ／ｌを含む。このような組成を有する電解液はギャップ埋立て特性及び均一度を向上させるための添加剤を含み、このような添加剤としては反応促進剤及び反応抑制剤がある。反応促進剤及び反応抑制剤は一定比率に配合されて要求される特性により多様に使用され得るのである。従って、反応促進剤はホール２３２の底面で銅層の成長を加速させる機能をし、反応抑制剤は拡張された第１開口部２４２ａの底面、即ち、ホール２３２の入口の周辺の銅層成長を減速させる機能をする。
図１８に示すように、電気メッキによる銅層２７０を形成した後、絶縁膜パターン２３０ａが露出されるまで化学機械的研磨工程またはエッチバック工程を通じて第１マスク層パターン２４０ｂ及び銅層２７０を除去する。その結果、銅リセス及び金属プラグのリセスまたはボイドが大きく改善された金属プラグ２８０を形成することができ、金属のギャップ埋立て特性を優秀に向上させることができる。
本発明によると、バイアホールまたは金属ホール内に金属リセスまたは金属プラグのボイドが大きく改善された金属プラグを形成することができ、金属のギャップ埋立て特性を優秀に向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
１１０、２１０ 半導体基板
１２０、２２０ 下部導電層
１３０、２３０ 絶縁膜
１３０ａ、２３０ａ 絶縁膜パターン
１４０ 第１マスク層
１４０ａ 第１マスク層パターン
１５０ 第２マスク層
１５０ａ 第２マスク層パターン
１６０ フォトレジストパターン
１７０、２７０ 銅層
１８０、２８０ 金属プラグ
２４０ マスク層
２４０ａ マスク層パターン
２４０ｂ マスク層パターン
１２０、２２０ 下部導電層
１３０、２３０ 絶縁膜
１３０ａ、２３０ａ 絶縁膜パターン
１４０ 第１マスク層
１４０ａ 第１マスク層パターン
１５０ 第２マスク層
１５０ａ 第２マスク層パターン
１６０ フォトレジストパターン
１７０、２７０ 銅層
１８０、２８０ 金属プラグ
２４０ マスク層
２４０ａ マスク層パターン
２４０ｂ マスク層パターン
Claims (18)
- 半導体基板上に絶縁膜、第１マスク層及び第２マスク層を順次に形成する段階と、
前記第１及び第２マスク層をエッチングしてそれぞれ第１幅の開口部を有する第１及び第２マスクを形成する段階と、
前記第１マスクを選択的にエッチングして第２幅の拡張された開口部を有する第３マスクを形成する段階と、
前記第２マスクを用いて前記絶縁膜をエッチングして前記絶縁膜に第１幅のホールを形成する段階と、
前記第２マスクを除去する段階と、
前記ホール及び前記拡張された開口部を埋立てしながら前記絶縁膜上に銅を含む金属層を形成する段階と、
前記絶縁膜が露出されるまで前記第３マスク及び前記金属層を除去する段階と、を含む金属埋立て方法。 - 前記第３マスクを形成する段階は、前記第２マスクより前記第１マスクに対して高いエッチング率を有するエッチャントを用いて前記第１マスクをエッチングする段階であることを特徴とする請求項１記載の金属埋立て方法。
- 前記第１マスク層は１５０〜２５０ｎｍの厚さに形成されることを特徴とする請求項１または請求項２記載の金属埋立て方法。
- 前記第１マスク層はフッ素を含有する酸化物、炭素を含有する酸化物、シリコン系酸化物、ＨＳＱ、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群のうち選択されたいずれかで構成され、前記第２マスク層はシリコン酸窒化物、シリコン炭化物系化合物、シリコン系化合物及びシリコン系窒化物からなる群のうち選択されたいずれか1つで構成されることを特徴とする請求項１〜３のいずれか一項に記載の金属埋立て方法。
- 前記金属層は電気メッキ工程で前記絶縁膜上に形成されることを特徴とする請求項１〜４のいずれか一項に記載の金属埋立て方法。
- 前記第３マスク及び前記金属層は化学機械的研磨工程またはエッチバック工程により除去されることを特徴とする請求項１〜５のいずれか一項に記載の金属埋立て方法。
- 半導体基板上に絶縁膜及び第１マスク層を順次に形成する段階と、
前記第１マスク層をエッチングして第１幅の開口部を有する第１マスクを形成する段階と、
前記第１マスクを用いて前記絶縁膜をエッチングして前記絶縁膜に第１幅のホールを形成する段階と、
前記第１マスクをエッチングして第２幅の拡張された開口部を有する第２マスクを形成する段階と、
前記ホール及び前記拡張された開口部を埋立てしながら前記絶縁膜上に銅を含む金属層を形成する段階と、
前記絶縁膜が露出されるまで前記第２マスク及び前記金属層を除去する段階と、を含む金属埋立て方法。 - 前記第１マスク層は１５０〜２５０ｎｍの厚さに形成されることを特徴とする請求項７記載の金属埋立て方法。
- 前記第１マスク層はフッ素を含有する酸化物、炭素を含有する酸化物、シリコン系酸化物、ＨＳＱ、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群れのうち選択されたいずれか１つで構成されることを特徴とする請求項７または請求項８記載の金属埋立て方法。
- 前記金属は電気メッキ工程で埋立てられることを特徴とする請求項７〜９のいずれか一項に記載の金属埋立て方法。
- 前記第２マスク及び前記金属層は化学機械的研磨工程またはエッチバック工程で除去されることを特徴とする請求項７〜１０のいずれか一項に記載の金属埋立て方法。
- 半導体基板上に絶縁膜を形成する段階と、
前記絶縁膜上に第１マスク層及び第２マスク層を順次に形成する段階と、
前記第２マスク層上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして用いて前記第１及び第２マスク層をエッチングしてそれぞれ第１幅の第１及び第２開口部を有する第１及び第２マスクを形成する段階と、
前記第２マスクより前記第１マスクパターンに対して相対的に高いエッチング率を有するエッチャントで前記第１マスクを選択的にエッチングして第２幅の拡張された第３開口部を有する第３マスクを形成する段階と、
前記第２マスクを用いて前記絶縁膜をエッチングして前記絶縁膜に第１幅のホールを形成する段階と、
前記第２マスクを除去する段階と、
前記ホール及び前記拡張された第３開口部を埋立てしながら前記絶縁膜上に銅を含む金属層を形成する段階と、
前記絶縁膜が露出されるまで前記第３マスク及び前記金属層を除去する段階と、を含む金属埋立て方法。 - 前記第１マスク層はフッ素を含む酸化物、炭素を含む酸化物、シリコン系酸化物、ＨＳＱ、ＦＯＸ及びＬＫＤからなる群れのうち選択されたいずれか1つで構成され、前記第２マスク層はシリコン酸窒化物、シリコン炭化物系化合物、シリコン系化合物、シリコン系窒化物からなる群れのうち選択されたいずれか1つで構成されることを特徴とする請求項１２記載の金属埋立て方法。
- 前記エッチャントはフッ素系溶媒、アンモニア系溶媒、フッ酸系溶液及びアンモニア系アルカリ溶液からなる群れのうち選択されたいずれか1つであることを特徴とす請求項１２または請求項１３記載の金属埋立て方法。
- 前記金属層は電気メッキ工程で形成された銅を含むことを特徴とする請求項１２〜１４のいずれか一項に記載の金属埋立て方法。
- 前記電気メッキ工程は銅１０〜３０ｇ／ｌ、硫酸１００〜３００ｇ／ｌ、塩素４０〜１２０ｐｐｍ、反応抑制剤１５〜４５ｍｌ／ｌ及び反応促進剤１〜４ｍｌ／ｌを含む電解液を使用することを特徴とする請求項１５記載の金属埋立て方法。
- 前記第３マスク及び前記金属層は化学機械的研磨工程またはエッチバック工程により除去されることを特徴とする請求項１２〜１６のいずれか一項に記載の金属埋立て方法。
- 半導体基板上に絶縁膜及びマスク層を順次に形成する段階と、
前記マスク層上に第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをマスクとして用いて前記絶縁膜及び前記マスク層をエッチングして前記絶縁膜に第１幅のホールを形成すると同時に第１幅の第１開口部を有する第１マスクを形成する段階と、
前記第１マスク上に前記第１幅より広い第２幅のパターンスペーサを含む第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをマスクとして用いて前記絶縁膜パターンが露出されるまで前記第１マスクをエッチングして第２幅の拡張された第２開口部を有する第１マスクを形成する段階と、
前記第２フォトレジストパターンを除去する段階と、
前記ホール及び前記拡張された第２開口部を埋立てしながら前記絶縁膜上に銅を含む金属層を形成する段階と、
前記絶縁膜の上面が露出されるまで前記第２マスク及び前記金属層を除去する段階と、を含む金属埋立て方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0016433A KR100486693B1 (ko) | 2003-03-17 | 2003-03-17 | 금속 매립 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282082A JP2004282082A (ja) | 2004-10-07 |
| JP4465211B2 true JP4465211B2 (ja) | 2010-05-19 |
Family
ID=33297289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004074587A Expired - Lifetime JP4465211B2 (ja) | 2003-03-17 | 2004-03-16 | 金属埋立て方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7026242B2 (ja) |
| JP (1) | JP4465211B2 (ja) |
| KR (1) | KR100486693B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ552159A (en) * | 2004-06-23 | 2009-12-24 | Synta Pharmaceuticals Corp | Bis(thio-hydrazide amide) salts for treatment of cancers |
| US7262053B2 (en) * | 2005-06-21 | 2007-08-28 | Micron Technology, Inc. | Terraced film stack |
| JP2008016467A (ja) * | 2006-07-03 | 2008-01-24 | Fujitsu Ltd | パターン製造方法 |
| JP4768557B2 (ja) | 2006-09-15 | 2011-09-07 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| KR100945227B1 (ko) * | 2006-09-28 | 2010-03-03 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성방법 |
| KR101099958B1 (ko) * | 2007-11-20 | 2011-12-28 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| CN104282620B (zh) * | 2013-07-08 | 2017-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体互连结构的制作方法 |
| CN105990220A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN106558533B (zh) | 2015-09-30 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞结构的形成方法 |
| CN113539944B (zh) * | 2020-04-16 | 2023-09-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法和半导体器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712185A (en) * | 1996-04-23 | 1998-01-27 | United Microelectronics | Method for forming shallow trench isolation |
| US6402923B1 (en) * | 2000-03-27 | 2002-06-11 | Novellus Systems Inc | Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element |
| US6010962A (en) * | 1999-02-12 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company | Copper chemical-mechanical-polishing (CMP) dishing |
| US6121149A (en) * | 1999-04-22 | 2000-09-19 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| US6861347B2 (en) | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
-
2003
- 2003-03-17 KR KR10-2003-0016433A patent/KR100486693B1/ko active IP Right Grant
-
2004
- 2004-03-16 US US10/802,411 patent/US7026242B2/en not_active Expired - Lifetime
- 2004-03-16 JP JP2004074587A patent/JP4465211B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100486693B1 (ko) | 2005-05-03 |
| KR20040081864A (ko) | 2004-09-23 |
| JP2004282082A (ja) | 2004-10-07 |
| US7026242B2 (en) | 2006-04-11 |
| US20040253813A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6939798B2 (en) | Method for forming T-shaped conductor wires of semiconductor device | |
| JP2006041519A (ja) | デュアルダマシン配線の製造方法 | |
| CN102760693B (zh) | 形成半导体器件的方法 | |
| JP4256347B2 (ja) | 半導体装置の製造方法 | |
| JP2007005379A (ja) | 半導体装置の製造方法 | |
| JP5391594B2 (ja) | 半導体装置の製造方法 | |
| KR100538810B1 (ko) | 반도체소자의 소자분리 방법 | |
| JP2006286932A (ja) | 半導体装置の製造方法 | |
| KR20080033300A (ko) | 인터커넥트 컨택트의 건식 에치백 | |
| JP4465211B2 (ja) | 金属埋立て方法 | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| US6984875B2 (en) | Semiconductor device with improved reliability and manufacturing method of the same | |
| US20060223277A1 (en) | Method of manufacturing a semiconductor memory device | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JP2006054251A (ja) | 半導体装置の製造方法 | |
| US7018927B2 (en) | Method for forming isolation film for semiconductor devices | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| US8211806B2 (en) | Method of fabricating integrated circuit with small pitch | |
| JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
| JP2005203429A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4465211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |