JP2006286932A

JP2006286932A - 半導体装置の製造方法

Info

Publication number: JP2006286932A
Application number: JP2005104874A
Authority: JP
Inventors: Kazutaka Akiyama; 和隆秋山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-19
Anticipated expiration: 2025-03-31
Also published as: JP4247198B2; US7611994B2; US20060240639A1

Abstract

【課題】絶縁膜を所望の寸法に加工することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上(11)に絶縁膜(12)を形成し、前記絶縁膜(12)の上に前記絶縁膜(12)との選択比が大きく、第1の膜厚を有するストッパー膜(13)を形成する。前記ストッパー膜(13)の上に第１の膜厚より薄い第２の膜厚を有する第１のマスク材(14)を形成し、前記第1のマスク材(14)により第１のマスクを形成し、前記第１のマスクを用いて前記ストッパー膜(13)をエッチングすることにより開口部(15)を形成する。前記開口部(15)を第２のマスク材(16)で埋め込み、前記ストッパー膜(13)を除去することによって、前記第２のマスク材(16)により第２のマスクを形成し、前記第２のマスクを用いて前記絶縁膜(12)をエッチングする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に係わり、特に微細な加工を行う方法に関する。

例えばシリコンウエハからなる基板上に形成された絶縁膜を加工する場合、絶縁膜上に感光性レジストを塗布し、露光機を用いてこれをパターニングし、このレジストパターンをマスクとして絶縁膜を異方性エッチング（例えばＲＩＥ：Reactive Ion Etching）する。しかし、半導体装置の微細化が進み、レジスト膜厚が薄くなる傾向があり、厚い絶縁膜の加工が困難となってきている。

露光機を用いてレジストをパターニングする場合、微細化によるフォーカスマージンを確保する方法として、一般に露光波長を短波長とすること、レジストを高感度化することが進められている。しかし、それだけでは限界があり、レジスト膜の薄膜化が必要となるが、レジスト膜を薄膜化すると絶縁膜を加工する際に絶縁膜を深く加工することができない。また、薄いレジスト膜により絶縁膜を無理に深く加工しようとすると、レジスト膜厚が不足し、決められた寸法に仕上げることができなくなる。

一方、配線間の容量を下げるため、絶縁膜にポーラス系の膜を用いることがある。例えば、ポーラス系の絶縁膜に溝を形成する場合、溝の加工面にダメージが入りやすく、ＳｉＣＨ膜がＳｉＯ_２系の膜に変質しやすい。ＳｉＯ_２系の膜に変質した場合、膜質が変わったことにより配線間の容量が上がったり、ウェット処理で変質した部分の膜が除去されて配線幅が太めに仕上り、配線間の容量が上がったりしやすい。

これらの問題を解決する方法として、ハードマスクによる加工方法がある。この方法は、例えば絶縁膜上にハードマスク材を形成し、レジストパターンを一度ハードマスク材に転写してハードマスクを形成し、このハードマスクをマスクとして絶縁膜を加工する。

しかし、レジストパターンからハードマスク材に転写するとき、例えばレジストパターンの寸法幅に対してハードマスクの寸法幅を細く転写した場合、そのまま絶縁膜を加工すると幅広い溝が形成されて、本来のデザインと寸法の異なるパターンが形成されるという問題がある。

また、ハードマスクに対して絶縁膜のエッチングレート（以下Ｅ／Ｒ）の比が小さい場合、ハードマスクの膜厚に対して絶縁膜の膜厚は限界がある。即ち、加工中にハードマスクの開口部が横方向に後退し、同様に絶縁膜も開口部が横方向に後退した形状になり、やはり本来のデザインと寸法の異なるパターンが形成されるという問題がある。これを防ぐためには、絶縁膜を加工する際の加工条件の最適化とハードマスクに対して絶縁膜のＥ／Ｒの比を大きくすることが必要である。

例えば絶縁膜としてＴＥＯＳに代表されるようなＳｉＯ_２膜やＳｉＨ_４膜を用いた場合、ハードマスクとしては加工時の選択比が大きいＳｉＮやＳｉＣ膜を用いることが一般である。しかし、このＳｉＯ_２やＳｉＨ_４に対してＳｉＮやＳｉＣの選択比を大きくするため、ＣＦ系のガス条件で加工を行った場合でも、選択比は２〜１０程度しかない。また、ハードマスクを形成する際の寸法変換差を考慮する必要がある。このため、必要に応じて、最初のレジストパターンを最終寸法より大きく変えなければならない場合もある。

また、配線間容量を下げるために用いるポーラス絶縁膜に対しても、ハードマスクを用いた加工方法がある。この場合、ハードマスクとしてはＴＥＯＳやＳｉＨ_４などを用いることが望ましい。しかし、この場合もハードマスクを形成する際の寸法変換差を考慮する必要がある。このため、上記と同様に、必要に応じて、最初のレジストパターンを最終寸法より大きく変えなければならない場合もある。

一方、ハードマスクにパターン転写せずに、非感光性レジスト膜を代表とする有機膜にパターン転写する方法もある。非感光性レジスト膜を用いた場合、ＳｉＯ_２やＳｉＨ_４との選択比は１０以上確保することが可能である。しかし、非感光性レジスト膜をマスク材に用いる場合、非感光性レジスト膜自体を加工する際、最初にレジスト以外の材料をマスクに加工する必要がある。一般に非感光性レジストのマスク材として、ＳｉＯ_２系の材料があるが、この材料はリソグラフィ法により微細なパターンを形成することが困難である。そのため、非感光性レジストをマスク材にすることも難しい。

類似の方法として、レジストパターンに有機シリコン化合物を埋め込み、レジストパターン間以外の有機シリコン化合物を除去した後、レジストを除去することにより、有機シリコン化合物のパターンを形成する方法がある（例えば特許文献１、特許文献２、特許文献３参照）。しかし、この方法は、最初のレジストパターンの膜厚以上の膜厚の有機シリコン化合物を形成することができない。
特開２００１−９２１５４号公報特開２０００−３０２９号公報特開２００２−１１０５１０号公報

本発明は、マスクにより絶縁膜を所望の寸法に加工することが可能な半導体装置の製造方法を提供する。

本発明の半導体装置の製造方法の態様は、半導体基板上に絶縁膜を形成し、前記絶縁膜の上に前記絶縁膜との選択比が大きく、第1の膜厚を有するストッパー膜を形成し、前記ストッパー膜の上に前記第１の膜厚より薄い第２の膜厚を有する第１のマスク材を形成し、前記第1のマスク材により第１のマスクを形成し、前記第１のマスクを用いて前記ストッパー膜をエッチングすることにより開口部を形成し、前記開口部を第２のマスク材で埋め込み、前記ストッパー膜を除去することによって、前記第２のマスク材により第２のマスクを形成し、前記第２のマスクを用いて前記絶縁膜をエッチングすることを特徴とする。

本発明によれば、マスクにより絶縁膜を所望の寸法に加工することが可能な半導体装置の製造方法を提供できる。

以下、図面を参照して本発明の実施形態について説明する。

先ず、図１を参照して概要を説明する。図１（ａ）に示すように、例えばシリコン基板１１上に形成された絶縁膜１２の上に、絶縁膜１２との加工選択比が大きいストッパー膜１３を形成する。ストッパー膜１３のエッチングレートは、絶縁膜１２の例えば１０倍に設定されている。ストッパー膜１３上に第1のマスク材である第1のレジスト１４を形成し、この第1のレジスト１４を図示せぬ反転マスクにより第1のレジスト１４をパターニングする。このようにして、第１のレジスト１４によりマスクを形成する。ストッパー膜１３の膜厚は、第１のレジスト膜１４の膜厚より厚ければよく、例えば１．１倍以上であれば効果はあるが、好ましくは、２倍以上であればよい。

次に、図１（ｂ）に示すように、このパターニングされた第１のレジスト１４をマスクとしてストッパー膜１３をエッチングし、溝１５を形成する。ストッパー膜１３と絶縁膜１２とのエッチングにおける選択比は、例えば１０以上であることが好ましい。このような条件であると、ストッパー膜１３に溝１５を形成する際の加工精度が向上し、良好な形状の溝１５を形成することができる。この後、全面に第２のマスク材としての第２のレジスト１６を塗布する。

この後、図１（ｃ）に示すように、ストッパー膜１３の溝１５以外の第２のレジスト１６を除去するため、例えばレジストＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）により第２のレジスト１６を平坦化する。

次いで、図１（ｄ）に示すように、ストッパー膜１３を除去することにより、第２のレジスト１６によりパターンが形成される。ストッパー膜１３の膜厚は、感光性の第１のレジスト１４に比べて厚くされているため、第２のレジスト１６の膜厚を、第１のレジスト１４の膜厚よりも厚くすることができる。この第２のレジスト１６のパターンをマスクとして絶縁膜１２をエッチングすることにより、図１（ｅ）に示すように、配線のための溝を形成することができる。

図２（ａ）乃至（ｄ）は、図１の変形例を示しており、図１（ａ）乃至（ｅ）と同一部分には同一符号を付している。

図２（ａ）に示すように、反転マスクで第１のレジスト１４をパターニングした後、第１のレジスト１４をマスクとしてストッパー膜１３を例えば異方性エッチングした後、ウェット洗浄し、溝１５を形成する。このようにして、第１のレジスト１４よりもパターンが細くなるようにストッパー膜１３を加工する。このため、溝１５の幅は、図１（ｂ）に比べて広く形成される。

次に、全面に第２のレジスト１６が塗布され、レジストＣＭＰにより、溝１５外の第２のレジスト１６が除去される。

このようにして、図２（ｂ）に示すように、溝１５内に第２のレジスト１６が埋め込まれる。

次いで、図２（ｃ）に示すように、ストッパー膜１３を除去すると、第１のレジスト１４のパターンのスペースよりも幅の細いスペースパターンを有する第２のレジスト１６のパターンが形成できる。

この後、図２（ｄ）が示すように、第２のレジスト１６をマスクとして絶縁膜１２がエッチングされる。その際、第２のレジスト１６のスペースは予め最終寸法よりも狭くされている。このため、エッチング中に第２のレジスト１６のパターン自体が細っても、即ちスペースの幅が広がったとしても所望の最終寸法の溝を形成することができる。

以下、上記実施形態に基づく実施例について詳細に説明する。

（第１の実施例）
図３は、第１の実施例に係る半導体装置の製造方法を示している。

図３（ａ）に示すように、Ｓｉ基板１１上に膜厚０．５μｍのＴＥＯＳ膜３２を形成する。その上に膜厚０．３μｍで誘電率ｋ＝２．７のポーラスなＳｉＣＨ膜３３を形成する。このＳｉＣＨ膜３３上に膜厚が０．１μｍのＳｉＨ_４膜３４を形成し、さらに、ＳｉＨ_４膜３４の上に膜厚０．３μｍのＴＥＯＳ膜３５を形成する。

ここで、絶縁膜はＳｉＣＨ膜３３に限らず、例えばＳｉＯ_２、ＳｉＨ_４、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＮＨのうちの少なくとも１つの絶縁膜であってもよい。また、ストッパー膜はＴＥＯＳ膜３５に限らず、ＳｉＯ_２、ＳｉＨ_４、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＮＨのうちの少なくとも１つの絶縁膜、或いはＴｉ、Ｔａ、Ａｌ、Ｓｕ、Ｃｕ、Ｍｇ、Ｗのうち少なくとも１つの元素を含有する導電体膜であってもよい。但し、ストッパー膜は絶縁膜に対して選択比が１０以上となる組み合わせであればよい。

次に、ＴＥＯＳ膜３５の上に膜厚が０．１μｍの有機系の反射防止膜（以下ＡＲＣ）３６を塗布する。このＡＲＣ３６の上に膜厚０．１８μｍの第１のレジスト１４を塗布する。この後、ＡｒＦ光源の露光機を用いて、図３（ａ）に示すように、第１のレジスト１４に幅９０ｎｍのラインと幅９０ｎｍのスペースパターンを形成する。すると、フォーカスマージンは確実にＤＯＦ（焦点深度）＝０．４μｍとなる。このとき、ラインとスペースは、反転マスクを用いてパターニングしている。

図３（ｂ）に示すように、第１のレジスト１４のパターンをマスクとして膜厚０．１μｍのＡＲＣ３６と膜厚０．３μｍのＴＥＯＳ膜３５をエッチングする。ここで、第１のレジスト１４は感光性レジストとしたが、非感光性レジストを用いることも可能である。

膜厚０．３μｍのＴＥＯＳ膜３５をＣ_４Ｆ_８系のガス条件で異方性エッチング処理（例えば、ＲＩＥ）をする。この場合、ＴＥＯＳ膜３５と第１のレジスト１４のＥ／Ｒの比は５以上あるため、当初膜厚が０．１８μｍあった第１のレジスト１４は０．１μｍ以下になってしまう。しかし、第１のレジスト１４は相対的にエッチングされにくく、ＴＥＯＳ膜３５を加工することは容易である。ＴＥＯＳ膜３５とＳｉＨ_４膜３４との選択比は、例えば１０以上であるため、十分な加工精度を得ることができ、良好な形状の溝１５を形成することができる。

その後、アッシング処理によって残った第１のレジスト１４を除去して、Ｌ／Ｓ＝９０／９０ｎｍの溝１５を形成する（Ｓは溝の幅に相当する）。

次に図３（ｃ）に示すように膜厚０．２μｍの熱架橋性の第２のレジスト１６を塗布して、ＴＥＯＳ膜３５の溝１５に埋め込む。熱架橋させた後、レジストＣＭＰを行う。ＣＭＰ処理により溝の中を除いてそれ以外のレジストは全て除去されるが、ＴＥＯＳ膜３５は研磨されない。第２のレジスト１６としては、有機膜（例えばＰＡＥ（ポリアニレート）を主な成分とする有機物質）、或いはＴｉ、Ｔａ、Ｃｕ、Ａｌ、Ｗ、Ｍｇ、Ｓｕのうち少なくとも１つの元素を含有する導電体、或いはＳｉＯ_２、ＳｉＨ_４、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＮＨのうち少なくとも１つを主成分とする絶縁体を適用することも可能である。

次に、図３（ｄ）に示すように、Ｃ_４Ｆ_８系のガスを用いたＲＩＥにより、ＴＥＯＳ膜３５のみを除去することにより、第２のレジスト１６によりＬ／Ｓ＝９０／９０ｎｍで膜厚が０．３μｍのレジストパターンが形成される。このレジストパターンの膜厚は第１のレジスト１４の当初の膜厚より厚くなっている。

この後、図３（ｅ）に示すように、第２のレジスト１６のパターンをマスクとしてＳｉＨ_４膜３４と誘電率ｋ＝２．７のＳｉＣＨ膜３３をエッチングする。加工後の第２のレジスト１６の残膜の膜厚は０．０５μｍとなる。残った第２のレジスト１６をアッシング処理で除去することにより、Ｌ／Ｓ＝９０／９０ｎｍで深さ０．４μｍの溝を形成することができる。溝はほぼ垂直に加工され、良好な形状となる。

この後、溝内に図示せぬＴａＮとＣｕを形成する。次いで、電解めっき法にてＣｕを７００ｎｍ成膜して溝の中にＣｕを埋め込む。最後にＣＭＰ法を用いて溝の中以外のＣｕとＴａを除去することによってＣｕ配線を形成する。

上記第１の実施例によれば、第１のレジスト１４及びストッパー膜としてのＴＥＯＳ膜３５を用いて、第１のレジスト１４より膜厚が厚い第２のレジスト１６により、第１のレジスト１４と反転パターンを有するマスクを形成している。このため、第２のレジスト１６からなるマスクを用いてＳｉＨ_４膜３４とＳｉＣＨ膜３３をエッチングすることにより、厚い膜厚のＳｉＨ_４膜３４とＳｉＣＨ膜３３を十分にエッチングすることができ、良好な形状の溝を形成することができる。

また、絶縁膜としてのＳｉＨ_４膜３４とストッパー膜としてのＴＥＯＳ膜３５との選択比は、１０以上であるため、十分な加工精度を得ることができ、良好な形状の溝１５を形成することができる。

さらに、第２のレジスト１６をレジストＣＭＰにより平坦化している。このため、例えばエッチングにより、レジストを除去する場合に比べてレジストの平坦性を向上させることができ、良好なパターンを形成できる。

（第２の実施例）
図４は、第２の実施例に係る半導体装置の製造方法を示している。

図４（ａ）に示すように、Ｓｉ基板１１上に膜厚０．５μｍのＴＥＯＳ膜３２を形成する。ＴＥＯＳ膜３２の上に膜厚が０．３μｍで誘電率ｋ＝２．７のポーラスなＳｉＣＨ膜３３を形成する。このＳｉＣＨ膜３３の上に膜厚が０．１μｍのＳｉＨ_４膜３４を形成し、ＳｉＨ_４膜３４の上に膜厚が０．３μｍのＴＥＯＳ膜３５を成膜する。

次に、ＴＥＯＳ膜３５の上に膜厚が０．１μｍの有機系のＡＲＣ３６を塗布する。このＡＲＣ３６の上に膜厚が０．１８μｍの第１のレジスト１４を塗布する。この後、ＡｒＦ光源の露光機を用いて、図４（ａ）に示すように、第１のレジスト１４に幅９０ｎｍのラインと幅９０ｎｍのスペースパターンを形成する。すると、フォーカスマージンは確実にＤＯＦ＝０．４μｍとなる。このとき、ラインとスペースは、反転マスクを用いてパターニングしている。

図４（ｂ）に示すように、第１のレジスト１４のパターンをマスクとして膜厚０．１μｍのＡＲＣ３６と膜厚０．３μｍのＴＥＯＳ膜３５をエッチングする。第１のレジスト１４は感光性レジストとしたが、非感光性レジストを用いてもよい。

膜厚０．３μｍのＴＥＯＳ膜３５をＣ_４Ｆ_８系のガス条件で異方性エッチング処理（例えば、ＲＩＥ）をする場合、ＴＥＯＳ膜３５と第１のレジスト１４のＥ／Ｒの比は５以上ある。このため、当初膜厚が０．１８μｍあった第１のレジスト１４は０．１μｍ以下になってしまうが、第１のレジスト１４は相対的にエッチングされにくく、ＴＥＯＳ膜３５を加工することは容易である。

その後、加工残渣物を除くため、例えばフッ化アンモニウム系の液でウェット洗浄する。その際、ＴＥＯＳ膜３５の溝１５が５ｎｍほどエッチングされて広がり、図４（ｂ）に示すように、Ｌ／Ｓ＝８５／９５ｎｍの溝１５が形成される。さらに、アッシング処理によって残った第１のレジスト１４を除去する。尚、アッシング処理の後にウエット洗浄してもよい。

次に、全面に膜厚が例えば０．２μｍの熱架橋性の第２のレジスト１６を塗布して、ＴＥＯＳ膜３５の溝１５に埋め込む。この後、第２のレジスト１６を熱架橋させる。

次いで、図４（ｃ）に示すように、ＣＭＰにより第２のレジスト１６を平坦化する。ＣＭＰ処理により溝１５の中以外のレジストは全て除去されるが、ＴＥＯＳ膜３５は研磨されない。

第２のレジスト１６としては、例えば有機膜（例えばＰＡＥ（ポリアニレート）を主な成分とする有機物質）、或いはＴｉ、Ｔａ、Ｃｕ、Ａｌ、Ｗ、Ｍｇ、Ｓｕのうち少なくとも１つの元素を含有する導電体、或いはＳｉＯ_２、ＳｉＨ_４、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＮＨのうちの少なくとも１つを主成分とする絶縁体を適用することが可能である。

次に、図４（ｄ）に示すように、例えばＣ_４Ｆ_８系のガスでＲＩＥし、第２のレジスト１６を残し、ＴＥＯＳ膜３５のみを除去する。これにより、Ｌ／Ｓ＝９５／８５ｎｍで膜厚０．３μｍのレジストパターンが形成される。このレジストパターンの膜厚は第１のレジスト１４の当初の膜厚より厚くなっている。

この後、図４（ｅ）に示すように、第２のレジスト１６のパターンをマスクとしてＳｉＨ_４膜３４と誘電率ｋ＝２．７のＳｉＣＨ膜３３をエッチングする。加工後の第２のレジスト１６の残膜の膜厚は０．０５μｍとなる。次いで、残った第２のレジスト１６をアッシング処理で除去し、さらに加工残渣物を除去するためフッ化アンモニウム系の液でウェット洗浄する。その際、ＳｉＨ_４３４とＳｉＣＨ３３が５ｎｍほどエッチングされて、スペースが広がる。このため、Ｌ／Ｓ＝９０／９０ｎｍで深さ０．４μｍの溝が形成される。溝はほぼ垂直に加工され、良好な形状となる。

この後、溝内にＴａＮ膜とＣｕ膜を形成する。次いで、電解めっき法にてＣｕ膜を７００ｎｍ形成し、溝の中にＣｕを埋め込む。最後にＣＭＰ法を用いて溝の中以外のＣｕとＴａを除去することによってＣｕ配線を形成する。

第２の実施例によっても第１の実施例と同様の効果を得ることが可能である。

上記第１、第２の実施例の有効性を明確化するため、第１、第２の実施例によらない半導体装置の製造方法により溝を形成した例を参考例として以下に示す。

（第１の参考例）
図５（ａ）に示すように、Ｓｉ基板１１上に膜厚が０．５μｍのＴＥＯＳ膜５２を形成する。その上に膜厚が０．３μｍで誘電率ｋ＝２．７のＳｉＣＨ膜５３を形成する。ＳｉＣＨ膜５３の上に膜厚が０．１μｍのＳｉＨ_４膜５４を形成する。ＳｉＨ_４膜５４の上に膜厚が０．１μｍの有機系のＡＲＣ５５を塗布する。このＡＲＣ５５の上に膜厚が０．１８μｍのレジスト５６を塗布する。ＡｒＦ光源の露光機を用いてレジスト５６に幅９０ｎｍのラインと幅９０ｎｍのスペースパターンを形成する。

図５（ｂ）に示すように、このレジストパターンをマスクとして膜厚が０．１μｍのＡＲＣ５５とＳｉＨ_４膜５４をエッチングする。

この後、図５（ｃ）（ｄ）に示すように、膜厚が０．３μｍのＳｉＣＨ５３と膜厚が０．１μｍのＳｉＨ_４５４を異方性エッチング処理する際、最初の膜厚が０．１８μｍあったレジスト５６は膜厚が０．１μｍ以下になっている。レジスト５６とＳｉＣＨ５３及びＳｉＨ_４５４の選択比を考慮してもレジストの膜厚が当初から０．１５μｍ不足している。このため、第１の参考例の場合、図５（ｃ）（ｄ）に示すように、溝１５を良好な形状に加工することが出来ない。

（第２の参考例）
第２の参考例は、第１の参考例に対して、レジストの膜厚の不足を補うため、レジスト５６の膜厚を増加し、０．３８μｍとした。しかし、この場合、ＡｒＦ露光によってＬ／Ｓ＝９０ｎｍ／９０ｎｍのパターンの形成を試みても、ＤＯＦ＝０μｍとなってフォーカスマージンが全くなく、大半のレジストパターンが倒れてしまいパターンを形成することができなかった。

（第３の参考例）
図６（ａ）乃至（ｄ）は第３の参考例を示している。図６（ａ）に示すように、Ｓｉ基板１１上に膜厚が０．５μｍのＴＥＯＳ膜６２を形成する。ＴＥＯＳ膜６２の上に膜厚が０．３μｍで誘電率ｋ＝２．７の有機系絶縁膜６３を成膜し、絶縁膜６３の上に膜厚が０．１μｍのＳｉＨ_４膜６４を形成する。ＳｉＨ_４膜６４の上に膜厚が０．１μｍの有機系のＡＲＣ６５を塗布する。このＡＲＣ６５の上に膜厚が０．１８μｍのレジスト６６を塗布する。ＡｒＦ光源の露光機を用いてレジスト６６に幅９０ｎｍのラインと幅９０ｎｍのスペースパターンを形成する。

図６（ｂ）に示すように、レジスト６６のパターンをマスクとして膜厚が０．１μｍのＡＲＣ６５と膜厚が０．１μｍのＳｉＨ_４膜６４をエッチングする。

この際、最初の膜厚が０．１８μｍあったレジスト６６は膜厚が０．１μｍ以下になる。しかし、膜厚が０．１μｍのＳｉＨ_４膜６４はＣ_４Ｆ_８系のガス条件で容易に異方性エッチング処理できる。

次に、図６（ｃ）に示すように、ＳｉＨ_４膜６４をマスクとしてＮＨ_３系ガスを用いてｋ＝２．７の有機系絶縁膜６３をエッチングする。ＮＨ_３系ガスでＳｉＨ_４膜６４は殆どエッチングされない。また、レジスト６６はＮＨ_３系ガスによって全て除去できる。

さらに、図６（ｄ）に示すように、加工残渣物を除去するためフッ化アンモニウム系の液でウェット洗浄する。その際、ＳｉＨ_４６４と有機系絶縁膜６３が５ｎｍほどエッチングされて、スペースが広がりＬ／Ｓ＝８５／９５ｎｍで深さ０．３μｍの溝が形成される。結局、この場合、所望の最終寸法であるＬ／Ｓ＝９０／９０ｎｍの溝を形成することができなかった。このＬ／Ｓ＝８５／９５ｎｍの溝に配線を形成した場合、配線間の容量が大きくなり、配線を通る信号の伝播スピードが劣化してしまう。

（第４の参考例）
第３の参考例の問題点を回避するため、ＡｒＦ光源の露光機を用いてレジストに幅９５ｎｍのラインと幅８５ｎｍのスペースパターンを形成した。しかし、ＤＯＦ＝０．１５μｍ以下となりフォーカスマージンが足りなくなってしまい、レジストパターンを形成することが困難であった。

このように、上記実施形態及び第１、第２の実施例によれば、第１乃至第４の参考例と異なり、例えば第２のレジストにより第１のレジストより膜厚の厚いレジストを形成することによって、絶縁膜を所望の寸法に加工することができる。

その他、本発明の主旨を逸脱しない範囲で、種々変形して実施可能なことは勿論である。

図１（ａ）乃至（ｅ）は、実施形態に係る半導体装置の製造方法の概略を示す工程図。図２（ａ）乃至（ｄ）は図１（ａ）乃至（ｅ）に示す実施形態の変形例に係る半導体装置の製造方法の概略を示す工程図。図３（ａ）乃至（ｅ）は、第１の実施例に係る半導体装置の製造方法を示す図。図４（ａ）乃至（ｅ）は、第２の実施例に係る半導体装置の製造方法を示す図。図５（ａ）乃至（ｄ）は、第１の参考例による半導体装置の製造方法を示す図。図６（ａ）乃至（ｄ）は、第３の参考例による半導体装置の製造方法を示す別の図。

符号の説明

１１…シリコン基板、１２…絶縁膜、１３…ストッパー膜、１４…第1のレジスト、１５…溝、１６…第２のレジスト、３２、３５、５２、６２…ＴＥＯＳ膜、３３、５３…ＳｉＣＨ膜、３４、５４、６４…ＳｉＨ_４膜、３６、５５、６５…反射防止膜（ＡＲＣ）、５６、６６…レジスト、６３…有機系絶縁膜。

Claims

半導体基板上に絶縁膜を形成し、
前記絶縁膜の上に前記絶縁膜との選択比が大きく、第1の膜厚を有するストッパー膜を形成し、
前記ストッパー膜の上に前記第１の膜厚より薄い第２の膜厚を有する第１のマスク材を形成し、
前記第1のマスク材により第１のマスクを形成し、
前記第１のマスクを用いて前記ストッパー膜をエッチングすることにより開口部を形成し、
前記開口部を第２のマスク材で埋め込み、
前記ストッパー膜を除去することによって、前記第２のマスク材により第２のマスクを形成し、
前記第２のマスクを用いて前記絶縁膜をエッチングすることを特徴とする半導体装置の製造方法。
前記開口部外の前記第２のマスク材を研磨により除去することを特徴とする請求項１記載の半導体装置の製造方法。
前記第２のマスク材は、レジスト、有機膜、或いはＴｉ、Ｔａ、Ｃｕ、Ａｌ、Ｗ、Ｍｇ、Ｓｕのうちの少なくとも１つの元素を含有する導電体、或いはＳｉＯ_２、ＳｉＨ_４、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＮＨのうちの少なくとも１つを主成分とする絶縁体であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
前記ストッパー膜は、ＳｉＯ_２、ＳｉＨ_４、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＮＨのうちの少なくとも１つを有する絶縁膜、或いはＴｉ、Ｔａ、Ａｌ、Ｓｕ、Ｃｕ、Ｍｇ、Ｗのうち少なくとも１つの元素を含有する導電体膜であることを特徴とする請求項１記載の半導体装置の製造方法。
前記絶縁膜と前記ストッパー膜との選択比は１０以上であることを特徴とする請求項１記載の半導体装置の製造方法。