JP2001015479A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001015479A
JP2001015479A JP11183908A JP18390899A JP2001015479A JP 2001015479 A JP2001015479 A JP 2001015479A JP 11183908 A JP11183908 A JP 11183908A JP 18390899 A JP18390899 A JP 18390899A JP 2001015479 A JP2001015479 A JP 2001015479A
Authority
JP
Japan
Prior art keywords
film
thin film
pattern
forming
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11183908A
Other languages
English (en)
Inventor
Norihisa Oiwa
徳久 大岩
Shoji Seta
渉二 瀬田
Nobuo Hayasaka
伸夫 早坂
Katsuya Okumura
勝弥 奥村
Akihiro Kojima
章弘 小島
Junko Abe
淳子 阿部
Tsukasa Azuma
司 東
Hideo Ichinose
秀夫 市之瀬
Ichiro Mizushima
一郎 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11183908A priority Critical patent/JP2001015479A/ja
Priority to US09/604,724 priority patent/US6846750B1/en
Priority to TW089112835A priority patent/TW463216B/zh
Priority to KR10-2000-0036352A priority patent/KR100391877B1/ko
Publication of JP2001015479A publication Critical patent/JP2001015479A/ja
Priority to US10/824,537 priority patent/US20040192034A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】被加工膜の下地がシリコン基板であっても、マ
スク層の除去時にシリコン基板をエッチングしない。 【解決手段】シリコン基板１１上に形成されたシリコン
酸化膜１２上にＷＯ3 膜１３を形成する。そして、全面
にＡｌ2Ｏ3膜１４の堆積，有機反射防止膜１５の塗布焼
成を順次行った後、所定パターンのレジストパターン１
６を形成する（（ａ））。ＲＩＥ処理による有機反射防
止膜１５のエッチング、ＲＩＥ処理によるＡｌ2Ｏ3膜１
４のエッチングを行う（（ｂ））。ＲＩＥ処理によりＷ
Ｏ3 膜１３をエッチングし、シリコン酸化膜１２の上面
を露出させる（（ｃ））。ＲＩＥ処理によりシリコン酸
化膜１２をエッチングし、シリコン基板１１を露出させ
る（（ｄ））。６０℃の温水に浸漬することにより、Ｗ
Ｏ3 膜１３を溶解する共に、Ａｌ2Ｏ3膜１４をリフトオ
フする（（ｅ））。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被処理膜に所定の
パターンを形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
シリコン基板上に形成されたシリコン酸化膜等の薄膜上
にレジストの塗布，露光，現像を行って所望のレジスト
パターンを形成し、このレジストパターンをエッチング
マスクとして該シリコン基板或いは基板上の薄膜をエッ
チングし、その後レジストをアッシング除去する工程が
用いられている。
【０００３】デバイスの高集積化に伴うパターンの微細
化のため、パターン形成プロセスのマージンが狭くなっ
たため、露光光の短波長化や基板からの反射光の影響を
低減する反射防止膜の利用、レジスト膜厚の薄膜化など
の手法が使われるようになった。
【０００４】しかしながら、パターン寸法が０．２μｍ
を下回るようになると、０．２μｍ程度までレジスト膜
厚を薄くすることが必要になる。そのため、エッチング
深さが１μｍ以上となるコンタクトホールなどのＲＩＥ
工程では、エッチングマスクとして使用されるレジスト
の膜厚が足りずエッチングすることができなくなる問題
が発生する。
【０００５】シリコン酸化膜の加工では、エッチング選
択比のとれるポリシリコン薄膜をシリコン酸化膜上に形
成し、レジストパターンをポリシリコンに一端転写し、
ポリシリコンをエッチングマスクにコンタクトホールの
形成が行われている。しかし、ホール形成後にエッチン
グマスクを除去する際、ホール底部のシリコン基板がエ
ッチングされるという問題があった。
【０００６】また、層間絶縁膜として良く用いられる有
機ＳＯＧのＲＩＥを行った後に、ＣＦ4 ／Ｏ2 ダウンフ
ローアッシングやＯ2 プラズマアッシングでレジストの
剥離を行うと、レジストが除去されると同時に、有機Ｓ
ＯＧに含有される有機成分が酸素ラジカルと反応して有
機ＳＯＧから有機成分が揮発し、有機ＳＯＧの組成が変
化し誘電率εが大きくなると言う問題があった。
【０００７】ところで、上層と下層との配線の寄生容量
を低減するために、層間絶縁膜が形成されない空中配線
構造が提案されている。空中配線構造は、スパッタリン
グＣ膜を配線材料を埋め込むダミー膜とし、ダマシンプ
ロセスを用いて形成される。Ｃ膜への配線溝の形成は、
Ｃ膜上に形成されたＳｉＯ2 膜上に所望のレジスト配線
パターンを形成した後、レジストをエッチングマスクに
Ｃ膜をＲＩＥ加工して行われる。配線の形成は、配線材
料を形成した後、ＣＭＰにより配線が形成される。配線
の形成後、Ｏ2 アッシングプロセスで生成されるＳｉＯ
2 膜を通過する酸素ラジカルによりＣ膜を除去し、空中
配線が形成される。しかし、従来の製造工程では、Ｓｉ
Ｏ2 膜を通してアッシングするためＣ膜の除去に時間が
かかるという問題があった。
【０００８】
【発明が解決しようとする課題】レジスト膜厚の薄膜化
に伴い、ポリシリコンをエッチングマスクとして用いる
と、被加工膜の下地がシリコン基板であった場合に、ポ
リシリコンを除去する際にシリコン基板までエッチング
されるという問題があった。
【０００９】また、ＣＦ4 ／Ｏ2 ダウンフローアッシン
グやＯ2 プラズマアッシングにより層間絶縁膜上のレジ
スト膜の除去処理を行うと、酸素ラジカルと反応して絶
縁膜中の有機成分が除去され、誘電率が大きくなるとい
う問題点があった。
【００１０】また、従来のダミー膜としてＣ膜を用いた
空中配線構造では、Ｃ膜の除去に時間がかかり、スルー
プットが悪いという問題があった。
【００１１】本発明の目的は、被加工膜の下地がシリコ
ン基板であっても、マスク層の除去時にシリコン基板を
エッチングすることがない半導体装置の製造方法を提供
することにある。
【００１２】また、本発明の別の目的は、有機成分を有
機絶縁膜上のマスクパターンを除去する際に、有機絶縁
膜中の組成成分を変化させることがなく、誘電率の増加
を抑制し得る半導体装置の製造方法を提供することにあ
る。
【００１３】また、本発明の別の目的は、空中配線構造
を形成する際、ダミー膜の除去を短時間に行うことがで
き、スループットの改善を図り得る半導体装置の製造方
法を提供することにある。
【００１４】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。
【００１５】（１）本発明（請求項１）の半導体装置の
製造方法は、半導体基板上に形成された被処理膜上に、
溶解液に可溶な可溶性薄膜を形成する工程と、前記可溶
性薄膜上に、薄膜を形成する工程と、前記薄膜上に所望
のパターンのレジストパターンを形成する工程と、前記
レジストパターンの上面をエッチングしつつ、前記薄膜
に該レジストパターンのパターンを転写する工程と、残
存する前記レジストパターン又は前記薄膜の上面をエッ
チングしつつ、前記可溶性薄膜及び被処理基板に前記レ
ジストパターン及び薄膜のパターンを転写する工程と、
前記溶解液を用いて前記可溶性薄膜を除去すると共に、
前記薄膜をリフトオフする工程とを含むことを特徴とす
る。
【００１６】（２）本発明（請求項２）の半導体装置の
製造方法は、半導体基板上に形成された被処理膜上に、
溶解液に可溶な可溶性薄膜を形成する工程と、前記可溶
性薄膜上に、所望のパターンと反転するパターンを有す
る第１の薄膜を形成する工程と、前記半導体基板上に、
第１の薄膜を覆うように第２の薄膜を堆積した後、エッ
チバックして第１の薄膜の上面を露出させる工程と、第
１の薄膜を除去し、所望のパターンを有する第２の薄膜
を形成する工程と、第２の薄膜をマスクに前記可溶性薄
膜及び被処理膜をエッチングし、該可溶性薄膜及び被処
理膜に第２の薄膜のパターンを転写する工程と、前記溶
解液を用いて前記可溶性薄膜を除去すると共に、第２の
薄膜をリフトオフする工程とを含むことを特徴とする。
【００１７】（３）本発明（請求項３）の半導体装置の
製造方法は、半導体基板上に形成された絶縁膜上に、溶
解液に可溶な可溶性薄膜を形成する工程と、前記可溶性
薄膜上に所望のパターンを有するレジストパターンを形
成する工程と、前記レジストパターンをマスクに、前記
可溶性薄膜をエッチングして、配線溝を形成する工程
と、前記レジストパターンを除去する工程と、前記配線
溝に配線を埋め込み形成する工程と、前記可溶性薄膜及
び前記配線上に絶縁膜を形成する工程と、前記絶縁膜の
所定位置に前記前記可溶性薄膜が露出する窓を形成する
工程と、前記溶解液を用いて前記可溶性薄膜を溶解除去
する工程とを含むことを特徴とする。
【００１８】本発明（請求項１〜３）の好ましい実施態
様を以下に記す。
【００１９】前記可溶性薄膜が、タングステン酸化物，
アルミ酸化物，チタン酸化物，或いはチタン窒化物であ
ること。前記マスク層がＳｉ，Ｗ，Ａｌ，Ｎｉ，Ｔｉ，
Ｃａを主成分とする金属、或いはアルミ酸化物，ニッケ
ル酸化物，チタン酸化物，カルシウム弗化物を含むこ
と。
【００２０】（４）本発明（請求項５）の半導体装置の
製造方法は、半導体基板上に有機成分を含む有機ＳＯＧ
膜を形成する工程と、前記有機ＳＯＧ膜上に、シリコン
酸化膜を形成する工程と、前記前記シリコン酸化膜上
に、所望のパターンを有するレジストパターンを形成す
る工程と、前記レジストパターンをマスクに前記シリコ
ン酸化膜及び有機ＳＯＧ膜をエッチングして、該シリコ
ン酸化膜及び有機ＳＯＧ膜に該レジストパターンのパタ
ーンを転写する工程と、溶解液を用いて前記シリコン酸
化膜を除去すると共に、前記レジストパターンをリフト
オフする工程とを含むことを特徴とする。前記シリコン
酸化膜は、有機ＳＯＧ膜の表面に活性化された酸素を含
むガスを供給して形成することが好ましい。また、解液
が希弗酸であることが好ましい。
【００２１】［作用］本発明は、上記構成によって以下
の作用・効果を有する。
【００２２】被処理膜上に、溶解液に溶解する溶解性薄
膜及びマスク層及び所望のパターンを有するパターンを
順次形成し、マスク層及び溶解性薄膜及び被処理膜のエ
ッチングを順次行うことによって、たとえ溶解性薄膜又
は被処理膜中にレジストパターンが無くなっても、マス
ク層が存在するので被処理膜のエッチングを行うことが
でき、微細加工が可能となる。
【００２３】また、溶解性薄膜上に所望のパターンと反
転したパターンを有する反転パターン層を形成し、反転
パターン内にマスク材を埋め込み形成した後、反転パタ
ーン層を除去することによっても、所望のパターンを有
するマスク層を形成することができ、上記と同様に微細
加工をを行うことができる。
【００２４】そして、マスク層は溶解性薄膜上に形成さ
れているので、溶解性薄膜を溶液を用いて除去すること
によって、マスク層がリフトオフされるので、容易にマ
スク層の除去を行うことができる。また、被処理薄膜の
下地がシリコン基板であっても、マスク層を除去する際
に下地のシリコン基板がエッチングされることがない。
【００２５】溶解成膜を用いたダマシン配線を形成し、
配線形成後、溶解性薄膜を溶解除去して配線を空洞化す
ることが可能となり、空中配線構造を容易に形成するこ
とができる。
【００２６】有機ＳＯＧ膜上にシリコン酸化膜を形成
し、シリコン酸化膜上にレジストパターンの形成を行っ
た後に、シリコン酸化膜及び有機ＳＯＧ膜のエッチング
を行い、シリコン酸化膜を溶解除去してレジストパター
ンをリフトオフすることで、レジストパターンを除去す
る際に有機ＳＯＧ膜の表面を活性な酸素にさらすことが
ないので、有機成分の除去による誘電率の増大を防止す
ることができる。
【００２７】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
【００２８】［第１実施形態］本実施形態では、０．３
μｍ以下の膜厚のレジストを用いてコンタクトホール等
の加工を可能とする製造工程について説明する。
【００２９】図１は、本発明の第１実施形態に係わる半
導体装置の製造工程を示す工程断面図である。
【００３０】先ず、シリコン基板１１上に形成された膜
厚１μｍ以上のシリコン酸化膜（被処理膜）１２上に膜
厚１００ｎｍのＷＯ3 膜（可溶性薄膜）１３を塗布焼成
して形成する。そして、全面にスパッタ法によるＡｌ2
Ｏ3膜（マスク層）１４の堆積，膜厚６０ｎｍの有機反
射防止膜１５の塗布焼成を順次行った後、リソグラフィ
技術を用いて膜厚２００ｎｍの所定パターンのレジスト
パターン１６を形成する。
【００３１】次いで、図１（ｂ）に示すように、Ｏ2 ガ
スを用いたＲＩＥ処理による有機反射防止膜１５のエッ
チング、Ｃｌ2 ／ＢＣｌ3 混合ガスを用いたＲＩＥ処理
によるＡｌ2Ｏ3膜１４のエッチングを行う。Ａｌ2Ｏ3膜
１４のエッチングの後、残存するレジストパターン１６
の膜厚は５０ｎｍであった。
【００３２】次いで、図１（ｃ）に示すように、ＣＦ4
／Ａｒ／Ｏ2 混合ガスを用いたＲＩＥ処理によりＷＯ3
膜１３をエッチングし、シリコン酸化膜１２の上面を露
出させる。なお、ＷＯ3 膜１３のエッチング工程の後、
レジストパターン１６及び有機反射防止膜１５は全てエ
ッチング除去されていた。
【００３３】次いで、図１（ｄ）に示すように、Ｃ4Ｆ8
／ＣＯ／Ａｒ／Ｏ2 混合ガスを用いたＲＩＥ処理により
シリコン酸化膜１２をエッチングし、シリコン基板１１
を露出させる。Ａｌ2Ｏ3のシリコン酸化膜に対するＲＩ
Ｅ選択比は２０以上有り、膜厚１００ｎｍのＡｌ2Ｏ3膜
１４で深さ１μｍのコンタクトホールを形成することが
可能である。
【００３４】次いで、図１（ｅ）に示すように、６０℃
の温水に浸漬することにより、ＷＯ 3 膜１３を溶解す
る。この溶解工程時に、ＷＯ3 膜１３上のＡｌ2Ｏ3膜１
４もリフトオフされ、シリコン酸化膜１２上に形成され
たＡｌ2Ｏ3膜１４は除去された。しかも、エッチングマ
スクとしてポリシリコンを用いていないので、コンタク
トホール底部のシリコン基板１１は勿論、シリコン酸化
膜１２もほとんどエッチングされず寸法変換差も発生し
ていなかった。
【００３５】以上説明したように、被加工膜とレジスト
層との間に積層膜を形成し、レジストパターンの形成工
程で必要な基板からの低い光反射特性と、ＲＩＥ工程で
必要なマスク特性と、ＲＩＥマスク剥離特性とをそれぞ
れ別な膜に分割して持たせることで、レジストの膜厚が
２００ｎｍであっても深さ１μｍのコンタクトホールを
加工することが可能となる。
【００３６】なお、ＷＯ3 膜の溶解するのに６０℃の温
水を用いたが、必ずしも温水である必要はなく、定温の
水であっても良い。また、ＷＯ3 膜以外にも、タングス
テン酸化物，アルミ酸化物，チタン酸化物或いはチタン
窒化物が温水やアルカリ性溶液に対して溶解するので、
これらの物質を用いることができる。例えば、Ａｌ2Ｏ3
膜は０．０８％ＴＭＡＨ（テトラメチルアンモニウムハ
イドロオキサイド）水溶液に対して４７０Å／ｍｉｎの
エッチング速度で溶解し、Ｓｉは０．０８％ＴＭＡＨ水
溶液に対して数Å／ｍｉｎのエッチングレートで溶解す
る。従って、Ａｌ2Ｏ3膜を溶解させる際にＳｉがほとん
どエッチングされないのでＡｌ2Ｏ3膜を用いることがで
きる。
【００３７】また、マスクとなる薄膜としてＡｌ2Ｏ3膜
を用いたが、エッチングガスとしてフッ素を含むガスを
用いた際に、蒸気圧が５〜１０Ｔｏｒｒ以下の弗化物を
生成する金属，金属酸化物或いは金属弗化物を含む薄膜
であれば用いることができる。生成される弗化物の蒸気
圧が５〜１０Ｔｏｒｒ以下であれば、充分エッチングす
ることができる。例えば、Ｓｉ，Ｗ，Ａｌ，Ｎｉ，Ｔｉ
或いはＣａを主成分とする金属、又はアルミ酸化物，ニ
ッケル酸化物Ｔｉ酸化物或いはカルシウム弗化物を用い
ることができる。
【００３８】［第２実施形態］次に、本実施形態では、
第１実施形態と異なる手法を用いて溶解性薄膜上に所定
のパターンを形成する方法について説明する。
【００３９】図２は、本発明の第２実施形態に係わる半
導体装置の製造工程を示す工程断面図である。
【００４０】先ず、図２（ａ）に示すように、シリコン
基板１１上に形成された膜厚１μｍのシリコン酸化膜１
２上に、膜厚１００ｎｍのＷＯ3 膜１３の塗布焼成、膜
厚２００ｎｍのＳＯＧ膜２１の塗布焼成を順次行う。次
に、ＳＯＧ膜２１上に反射防止膜１５を形成した後、膜
厚２００ｎｍのレジストパターン２２を形成する。
【００４１】次いで、図２（ｂ）に示すように、レジス
トパターン２２をエッチングマスクに、反射防止膜１
５，ＳＯＧ膜２１及びＷＯ3 膜１３を順次ＲＩＥ処理し
た後、レジストパターン２２をＯ2 アッシングにより除
去する。
【００４２】次いで、図２（ｃ）に示すように、全面に
Ａｌ2Ｏ3膜２３を塗布焼成した後、ＣＭＰ法によりＡｌ
2Ｏ3膜２３の上面を平坦化して、ＳＯＧ膜２１を露出さ
せる。
【００４３】次いで、図２（ｄ）に示すように、フッ酸
処理によりＳＯＧ膜２１を除去し、レジストパターンと
反転したパターンを有するＡｌ2Ｏ3膜２３を形成する。
次いで、図２（ｅ）に示すように、ＣＦ4 ／Ａｒ／Ｏ2
混合ガスを用いたＲＩＥ処理により、ＷＯ3 膜１３をエ
ッチング処理する。
【００４４】次いで、図２（ｆ）に示すように、Ｃ4Ｆ8
／ＣＯ／Ａｒ／Ｏ2 混合ガスを用いたＲＩＥ処理によ
り、シリコン酸化膜１２を加工し、コンタクトホールを
形成する。
【００４５】次いで、図２（ｇ）に示すように、シリコ
ン基板１１を６０℃の温水に浸漬し、ＷＯ3 膜１３を溶
解除去すると共に、Ａｌ2Ｏ3膜２３をリフトオフする。
【００４６】また、異なる製造方法について説明する。
先ず、図３（ａ）に示すように、シリコン基板１１上に
形成された膜厚１μｍのシリコン酸化膜１２上に、膜厚
１００ｎｍのＷＯ3 膜１３の塗布焼成、膜厚２００ｎｍ
のレジストパターン２２の形成を順次行う。
【００４７】次いで、図３（ｂ）に示すように、Ａｌ2
Ｏ3膜２３を塗布焼成した後、ＣＭＰ法によりＡｌ2Ｏ3
膜２３をエッチバックしてレジストパターン２２の上面
を露出させる。
【００４８】次いで、図３（ｃ）に示すように、現像液
処理でレジストパターン２２を除去し、レジストパター
ン２２と反転したパターンを有するＡｌ2Ｏ3膜２３をＷ
Ｏ3膜１３上に残置させる。
【００４９】次いで、図３（ｄ）に示すように、ＣＦ4
／Ａｒ／Ｏ2 混合ガスを用いたＲＩＥ処理によりＷＯ3
膜１３をエッチングする。次いで、図３（ｅ）に示すよ
うに、Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2 ガスを用いた処理によ
りシリコン酸化膜１２をエッチング加工し、シリコン基
板１１を露出させる。次いで、図３（ｆ）に示すよう
に、基板を６０℃の温水に浸漬し、ＷＯ3 膜１３を溶解
除去すると共に、Ａｌ2Ｏ3膜２３をリフトオフする。
【００５０】［第３実施形態］本実施形態では、有機Ｓ
ＯＧ膜表面の誘電率を変化させることなく有機ＳＯＧ膜
上のレジストパターンを除去する発明について説明す
る。
【００５１】図４は、本発明の第３実施形態に係わる半
導体装置の製造工程を示す工程断面図である。
【００５２】先ず、図４（ａ）に示すように、シリコン
基板１１上に有機成分を例えば２０ｗｔ％含んだ有機Ｓ
ＯＧ膜４１、例えばメチルシロキサンを形成する。次い
で、図４（ｂ）に示すように、Ｏ2 プラズマ処理によ
り、有機ＳＯＧ膜４１表面の有機成分を除去して、膜厚
４０ｎｍのシリコン酸化膜４２を形成する。
【００５３】次いで、図４（ｃ）に示すように、シリコ
ン酸化膜４２上に所定パターンのレジストパターン４３
を形成する。次いで図４（ｄ）に示すように、ＣＦ4 ／
ＣＨＦ3 混合ガスを用いたＲＩＥ処理により、シリコン
酸化膜４２及び有機ＳＯＧ膜４１をエッチングする。
【００５４】次いで、図４（ｅ）に示すように、基板を
希弗酸に浸漬し、有機ＳＯＧ膜４１上のシリコン酸化膜
４２を溶解除去すると共に、シリコン酸化膜４２上のレ
ジストパターン４３をリフトオフする。この時、有機Ｓ
ＯＧ膜４１は希弗酸によりほとんどエッチングされなか
った。
【００５５】本実施形態によれば、レジストのＯ2 アッ
シング処理によるレジストパターンの除去処理をせず
に、リフトオフによりレジストパターンの除去処理を行
っているため、有機成分の除去により有機ＳＯＧの組成
が変化して誘電率εが大きくなる事がない。
【００５６】なお、有機ＳＯＧ膜上にシリコン酸化膜を
形成する際、Ｏ2 プラズマ照射に限らず、ＣＦ4 ／Ｏ2
ダウンフローアッシングやＯ3 ガスの照射によっても形
成することができる。また、ＳＯＧ膜以外にも、ＣＶＤ
法等で形成される有機珪素化合物に対しても本発明を適
用することができる。
【００５７】［第４実施形態］本実施形態では、空中配
線構造を容易に形成し得る半導体装置の製造工程につい
て図５を参照して説明する。図５は、本発明の第４実施
形態に係わる半導体装置の製造工程を示す工程断面図で
ある。
【００５８】先ず、図５（ａ）に示すように、下層配線
５２が形成された絶縁膜５１上に膜厚３００ｎｍのＷＯ
3 膜５３を堆積する。そして、ＷＯ3 膜５３上に上層配
線が形成される溝を形成するためのレジストパターン５
４を形成する。
【００５９】次いで、図５（ｂ）に示すように、ＣＦ4
／Ａｒ／Ｏ2 混合ガスを用いたＲＩＥ処理により、ＷＯ
3 膜５３をエッチングし、後に上層配線が埋め込み形成
される配線溝を形成する。
【００６０】次いで、Ｏ2 アッシングによりレジスト５
４を除去した後、下層配線５２に接続するヴィアホール
を形成するための図示されないレジストパターンを形成
する。そして、図５（ｃ）に示すように、、ＷＯ3 膜５
３のエッチングを行いヴィアホールを形成して、レジス
トパターンをＯ2 アッシングにより除去する。
【００６１】。次いで、図５（ｄ）に示すように、全面
にスパッタ法によりＡｌ膜を堆積した後、ＣＭＰ処理に
よりＡｌ膜の表面をエッチバックしてＷＯ3 膜５３の表
面を露出させ、前記ヴィアホール及び配線溝にプラグ電
極５５及び上層配線５６を埋め込み形成する。
【００６２】次いで、図５（ｅ）に示すように、膜厚２
００ｎｍのシリコン酸化膜５７をプラズマＣＶＤ法によ
り堆積する。
【００６３】次いで、図５（ｆ）に示すように、シリコ
ン酸化膜５７の所望の位置にをＷＯ 3 膜５３が露出する
窓を開口した後、基板を６０℃の温水に浸漬してＷＯ3
膜５３を溶解除去し、空中配線構造を形成する。
【００６４】本実施形態の製造方法によれば、ウエット
エッチングによって、温水によるＷＯ3 膜の除去、つま
りウエットエッチングにＷＯ3 膜（ダミー膜）を除去し
ているので、ラジカル酸素を用いたＣ膜（ダミー膜）の
除去に比べて、ダミー膜の除去にかかる時間を短縮する
ことができる。
【００６５】なお、本発明は、上記実施形態に限定され
るものではなく、その要旨を逸脱しない範囲で、種々変
形して実施することが可能である。
【００６６】
【発明の効果】以上説明したように本発明によれば、被
処理膜上に、溶解液に溶解する溶解性薄膜及びマスク層
及び所望のパターンを有するパターンを順次形成し、マ
スク層及び溶解性薄膜及び被処理膜のエッチングを順次
行うことによって、たとえ溶解性薄膜又は被処理膜中に
レジストパターンが無くなっても、マスク層が存在する
ので被処理膜のエッチングを行うことができ、微細加工
が可能となる。
【００６７】また、溶解性薄膜上に所望のパターンと反
転したパターンを有する反転パターン層を形成し、反転
パターン内にマスク材を埋め込み形成した後、反転パタ
ーン層を除去することによっても、所望のパターンを有
するマスク層を形成することができ、上記と同様に微細
加工をを行うことができる。
【００６８】そして、マスク層は溶解性薄膜上に形成さ
れているので、溶解性薄膜を溶液を用いて除去すること
によって、マスク層がリフトオフされるので、容易にマ
スク層の除去を行うことができる。また、被処理薄膜の
下地がシリコン基板であっても、マスク層を除去する際
に下地のシリコン基板がエッチングされることがない。
【００６９】溶解成膜を用いたダマシン配線を形成し、
配線形成後、溶解性薄膜を溶解除去して配線を空洞化す
ることが可能となり、空中配線構造を容易に形成するこ
とができる。
【００７０】有機ＳＯＧ膜上にシリコン酸化膜を形成
し、シリコン酸化膜上にレジストパターンの形成を行っ
た後に、シリコン酸化膜及び有機ＳＯＧ膜のエッチング
を行い、シリコン酸化膜を溶解除去してレジストパター
ンをリフトオフすることで、レジストパターンを除去す
る際に有機ＳＯＧ膜の表面を活性な酸素にさらすことが
ないので、有機成分の除去による誘電率の増大を防止す
ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係わる半導体装置の製造工程を
示す工程断面図。
【図２】第２実施形態に係わる半導体装置の製造工程を
示す工程断面図。
【図３】第２実施形態に係わる半導体装置の製造工程を
示す工程断面図。
【図４】第３実施形態に係わる半導体装置の製造工程を
示す工程断面図。
【図５】第４実施形態に係わる半導体装置の製造工程を
示す工程断面図。
【符号の説明】
１１…シリコン基板 １２…シリコン酸化膜 １３…ＷＯ3 膜 １４…Ａｌ2Ｏ3膜 １５…有機反射防止膜 １６…レジストパターン ２１…ＳＯＧ膜 ２２…レジストパターン ２３…Ａｌ2Ｏ3膜 ４１…ＳＯＧ膜 ４２…シリコン酸化膜 ４３…レジストパターン ５１…絶縁膜 ５２…下層配線 ５３…ＷＯ3 膜 ５４…レジストパターン ５５…プラグ電極 ５６…上層配線 ５７…シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早坂 伸夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 奥村 勝弥 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 小島 章弘 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 阿部 淳子 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 東 司 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 市之瀬 秀夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 水島 一郎 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F004 AA04 DA00 DA01 DA16 DA23 DA26 DB00 DB03 DB13 DB14 EA03 EA05 EA22 EB01 5F043 AA31 AA40 BB22 BB30 GG02

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された被処理膜上に、
    溶解液に可溶な可溶性薄膜を形成する工程と、 前記可溶性薄膜上に、マスク層を形成する工程と、 前記マスク層上に所望のパターンのレジストパターンを
    形成する工程と、 前記レジストパターンの上面をエッチングしつつ、前記
    マスク層に該レジストパターンのパターンを転写する工
    程と、 残存する前記レジストパターン又は前記マスク層の上面
    をエッチングしつつ、前記可溶性薄膜及び被処理基板に
    前記レジストパターン及びマスク層のパターンを転写す
    る工程と、 前記溶解液を用いて前記可溶性薄膜を除去すると共に、
    前記マスク層をリフトオフする工程とを含むことを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】半導体基板上に形成された被処理膜上に、
    溶解液に可溶な可溶性薄膜を形成する工程と、 前記可溶性薄膜上に、所望のパターンと反転するパター
    ンを有する反転マスク層を形成する工程と、 前記半導体基板上に、前記反転マスク層を覆うようにマ
    スク層を堆積した後、エッチバックして前記反転マスク
    層の上面を露出させる工程と、 前記反転マスク層を除去し、前記被処理膜上に所望のパ
    ターンを有するマスク層を残置させる工程と、 前記マスク層をマスクに前記可溶性薄膜及び被処理膜を
    エッチングし、該可溶性薄膜及び被処理膜に前記マスク
    層のパターンを転写する工程と、 前記溶解液を用いて前記可溶性薄膜を除去すると共に、
    前記マスク層をリフトオフする工程とを含むことを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】半導体基板上に形成された絶縁膜上に、溶
    解液に可溶な可溶性薄膜を形成する工程と、 前記可溶性薄膜上に所望のパターンを有するレジストパ
    ターンを形成する工程と、 前記レジストパターンをマスクに、前記可溶性薄膜をエ
    ッチングして、配線溝を形成する工程と、 前記レジストパターンを除去する工程と、 前記配線溝に配線を埋め込み形成する工程と、 前記可溶性薄膜及び前記配線上に絶縁膜を形成する工程
    と、 前記絶縁膜の所定位置に前記前記可溶性薄膜が露出する
    窓を形成する工程と、 前記溶解液を用いて前記可溶性薄膜を溶解除去する工程
    とを含むことを特徴とする半導体装置の製造方法。
  4. 【請求項４】前記可溶性薄膜が、タングステン酸化物，
    アルミ酸化物，チタン酸化物，或いはチタン窒化物であ
    ることを特徴とする請求項１〜３の何れかに記載の半導
    体装置の製造方法。
  5. 【請求項５】半導体基板上に有機成分を含む有機珪素化
    合物膜を形成する工程と、 前記有機珪素化合物膜上に、シリコン酸化膜を形成する
    工程と、 前記前記シリコン酸化膜上に、所望のパターンを有する
    レジストパターンを形成する工程と、 前記レジストパターンをマスクに前記シリコン酸化膜及
    び有機ＳＯＧ膜をエッチングして、該シリコン酸化膜及
    び有機珪素化合物膜に該レジストパターンのパターンを
    転写する工程と、 前記溶解液を用いて前記シリコン酸化膜を除去すると共
    に、前記レジストパターンをリフトオフする工程とを含
    むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】前記シリコン酸化膜は、有機珪素化合物膜
    の表面に活性化された酸素を含むガスを供給して形成す
    ることを特徴とする請求項５に記載の半導体装置の製造
    方法。
JP11183908A 1999-06-29 1999-06-29 半導体装置の製造方法 Pending JP2001015479A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11183908A JP2001015479A (ja) 1999-06-29 1999-06-29 半導体装置の製造方法
US09/604,724 US6846750B1 (en) 1999-06-29 2000-06-28 High precision pattern forming method of manufacturing a semiconductor device
TW089112835A TW463216B (en) 1999-06-29 2000-06-29 Method of manufacturing semiconductor device
KR10-2000-0036352A KR100391877B1 (ko) 1999-06-29 2000-06-29 반도체 장치의 제조 방법
US10/824,537 US20040192034A1 (en) 1999-06-29 2004-04-15 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11183908A JP2001015479A (ja) 1999-06-29 1999-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001015479A true JP2001015479A (ja) 2001-01-19

Family

ID=16143929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11183908A Pending JP2001015479A (ja) 1999-06-29 1999-06-29 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6846750B1 (ja)
JP (1) JP2001015479A (ja)
KR (1) KR100391877B1 (ja)
TW (1) TW463216B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060032A (ja) * 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置および製造方法
US6905949B2 (en) * 2002-08-26 2005-06-14 Fujitsu Limited Semiconductor apparatus fabrication method forming a resist pattern, a film over the resist, and reflowing the resist
JP2006100628A (ja) * 2004-09-30 2006-04-13 Hitachi High-Technologies Corp プラズマ処理方法
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
US7364956B2 (en) * 2005-07-26 2008-04-29 Hitachi High-Technologies Corporation Method for manufacturing semiconductor devices
JP2008159924A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
JP2010181839A (ja) * 2009-02-09 2010-08-19 Kobe Steel Ltd 表示デバイスの製造方法
JP2012064945A (ja) * 2010-09-20 2012-03-29 Toshiba Corp 半導体装置および半導体装置の製造方法
US8303723B2 (en) 2009-06-23 2012-11-06 Tokyo Electron Limited Liquid processing apparatus, liquid processing method, and storage medium
JP2015041624A (ja) * 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443351B1 (ko) * 2001-12-29 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
JP2005268292A (ja) * 2004-03-16 2005-09-29 Toshiba Corp 半導体装置の製造方法
JP4247198B2 (ja) * 2005-03-31 2009-04-02 株式会社東芝 半導体装置の製造方法
US7268080B2 (en) * 2005-11-09 2007-09-11 Infineon Technologies Ag Method for printing contacts on a substrate
KR100734666B1 (ko) * 2005-12-23 2007-07-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US20100155899A1 (en) * 2006-05-01 2010-06-24 Mitsubishi Chemical Corporation Etching method, etching mask and method for manufacturing semiconductor device using the same
US8735301B2 (en) * 2011-05-24 2014-05-27 United Microelectronics Corp. Method for manufacturing semiconductor integrated circuit
CN102903627A (zh) * 2011-07-29 2013-01-30 深圳光启高等理工研究院 一种基于缓冲层进行深刻蚀的掩蔽方法
KR101304991B1 (ko) * 2011-10-08 2013-09-06 한양대학교 에리카산학협력단 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이
WO2013138276A1 (en) * 2012-03-12 2013-09-19 Advanced Technology Materials, Inc. Methods for the selective removal of ashed spin-on glass
TWI729457B (zh) 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
CN109923662A (zh) 2016-11-08 2019-06-21 应用材料公司 用于图案化应用的自底向上的柱状体的几何控制
WO2018156710A1 (en) 2017-02-22 2018-08-30 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US20220165578A1 (en) * 2020-11-25 2022-05-26 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322264A (en) * 1975-12-09 1982-03-30 U.S. Philips Corporation Method for selective etching of titaniumdioxide relative to aluminum
US4224361A (en) * 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique
JPS5626450A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Manufacture of semiconductor device
JPS57130430A (en) * 1981-02-06 1982-08-12 Nippon Telegr & Teleph Corp <Ntt> Pattern formation
US4420365A (en) * 1983-03-14 1983-12-13 Fairchild Camera And Instrument Corporation Formation of patterned film over semiconductor structure
US4532002A (en) * 1984-04-10 1985-07-30 Rca Corporation Multilayer planarizing structure for lift-off technique
US5185278A (en) * 1990-10-22 1993-02-09 Motorola, Inc. Method of making self-aligned gate providing improved breakdown voltage
US5266516A (en) * 1992-01-02 1993-11-30 Chartered Semiconductor Manufacturing Pte Ltd Method for making electrical contact through an opening of one micron or less for CMOS technology
JPH065592A (ja) 1992-06-17 1994-01-14 Toyota Motor Corp 磁性薄膜パターンの製造方法
JP3407086B2 (ja) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
KR100248506B1 (ko) * 1997-08-30 2000-03-15 윤종용 트랜지스터의 특성 개선을 위한 반도체 장치 제조 방법
JP4075228B2 (ja) * 1998-09-09 2008-04-16 株式会社デンソー 半導体装置の製造方法
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060032A (ja) * 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置および製造方法
JP4661004B2 (ja) * 2001-08-17 2011-03-30 パナソニック株式会社 半導体装置の製造方法
US6905949B2 (en) * 2002-08-26 2005-06-14 Fujitsu Limited Semiconductor apparatus fabrication method forming a resist pattern, a film over the resist, and reflowing the resist
JP4537818B2 (ja) * 2004-09-30 2010-09-08 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2006100628A (ja) * 2004-09-30 2006-04-13 Hitachi High-Technologies Corp プラズマ処理方法
US7364956B2 (en) * 2005-07-26 2008-04-29 Hitachi High-Technologies Corporation Method for manufacturing semiconductor devices
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
US7767582B2 (en) 2005-10-11 2010-08-03 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2008159924A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
JP2010181839A (ja) * 2009-02-09 2010-08-19 Kobe Steel Ltd 表示デバイスの製造方法
US8303723B2 (en) 2009-06-23 2012-11-06 Tokyo Electron Limited Liquid processing apparatus, liquid processing method, and storage medium
JP2012064945A (ja) * 2010-09-20 2012-03-29 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2015041624A (ja) * 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法

Also Published As

Publication number Publication date
US6846750B1 (en) 2005-01-25
KR20010029859A (ko) 2001-04-16
US20040192034A1 (en) 2004-09-30
KR100391877B1 (ko) 2003-07-16
TW463216B (en) 2001-11-11

Similar Documents

Publication Publication Date Title
JP2001015479A (ja) 半導体装置の製造方法
JP2846761B2 (ja) 伝導層パターン形成方法
JP2002110510A (ja) パターン形成方法
JP4004014B2 (ja) レジストパターンの形成方法
JP2606900B2 (ja) パターン形成方法
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
US6387774B1 (en) Methods for forming patterned layers including notched etching masks
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JP3371170B2 (ja) 半導体装置の製造方法
KR100253345B1 (ko) 반도체 소자의 마스크 제조방법
TW479323B (en) Manufacturing method of dual damascene
JP2001176788A (ja) パターン形成方法および半導体装置
JPH0565049B2 (ja)
US7575855B2 (en) Method of forming pattern
KR20100018757A (ko) 반도체 소자의 제조 방법
JPH08306871A (ja) 誘電体キャパシタの製造方法
TW444349B (en) Manufacturing method of multi-level interconnect
JP2001176962A (ja) 半導体装置及び製造方法
JP2001176961A (ja) 半導体装置及び製造方法
JP2004327616A (ja) 金属パターンを形成する方法
JPH0855857A (ja) 絶縁膜加工法
JP2002026020A (ja) 半導体装置の製造方法
JP2001176816A (ja) 半導体装置及び製造方法
KR100641483B1 (ko) 반도체 소자의 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322