KR101304991B1 - 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이 - Google Patents

실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이 Download PDF

Info

Publication number
KR101304991B1
KR101304991B1 KR1020110102765A KR20110102765A KR101304991B1 KR 101304991 B1 KR101304991 B1 KR 101304991B1 KR 1020110102765 A KR1020110102765 A KR 1020110102765A KR 20110102765 A KR20110102765 A KR 20110102765A KR 101304991 B1 KR101304991 B1 KR 101304991B1
Authority
KR
South Korea
Prior art keywords
silicon
array
oxide film
silicon oxide
nanotip
Prior art date
Application number
KR1020110102765A
Other languages
English (en)
Other versions
KR20130038103A (ko
Inventor
박진구
이정환
조시형
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020110102765A priority Critical patent/KR101304991B1/ko
Publication of KR20130038103A publication Critical patent/KR20130038103A/ko
Application granted granted Critical
Publication of KR101304991B1 publication Critical patent/KR101304991B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)

Abstract

실리콘 나노팁 어레이의 제조방법 및 그 방법에 따라 제조된 실리콘 나노팁 어레이가 개시된다. 본 발명의 실리콘 나노팁 어레이의 제조방법은, 실리콘 기판을 산화시켜 표면에 실리콘 산화막을 형성하고, 실리콘 산화막 상에 반사 방지층과 감광층을 차례로 형성하는 단계; 감광층에 규칙적인 배열을 갖는 미세패턴을 스텝퍼 노광장비에 의한 포토리소그래피로 형성하되, 미세패턴은 레티클에 형성된 최초의 마스크 패턴에 부합하도록 형성하며, 형성된 미세패턴에 따라 노출된 반사 방지층을 제거하는 단계; 미세패턴이 형성된 감광층을 마스크로 건식 식각하여 실리콘 산화막을 선택적으로 제거하는 단계; 선택적으로 제거된 실리콘 산화막을 마스크로 실리콘 기판을 건식 식각하여 나노팁을 형성하는 단계; 및 실리콘 산화막을 제거하는 단계;를 포함한다. 이에 의하여, 레티클의 최초 마스크 패턴을 원하는 형상 및 배열로 형성함으로써 실리콘 기판에 형성되는 나노팁의 형상 및 배열을 자유롭게 조절할 수 있다.

Description

실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이{MANUFACTURING METHOD OF SILICON NANO-TIP ARRAY AND SILICON NANO-TIP ARRAY MANUFACTURED BY THE SAME}
본 발명은 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이에 관한 것이다. 보다 상세하게는, 반도체 나노 패터닝 공정 및 건식 식각 공정을 이용하면서 반도체 공정의 최초 마스크 패턴 설계 단계에서 패턴의 크기 및 디자인을 조절함으로써 미리 예측 가능한 나노스케일의 실리콘 팁 어레이 구조를 제조하는 방법 및 그 방법에 따라 제조된 실리콘 나노팁 어레이에 관한 것이다.
나노기술은 수 나노미터(nm)에서 수백 나노미터 크기의 물질을 연구하고 이러한 작은 물질을 기초로 하여 우리 산업과 실생활에 유용한 소재, 소자, 시스템을 만드는 과학과 기술이다. 나노미터 스케일의 물체는 마이크로미터 이상 크기의 물체와 내부 모양과 구조를 달리하며, 이에 따라 물질의 특성도 달라진다.
최근 실리콘 기판에 나노 크기의 팁이 정렬되어 있는 실리콘 나노팁 어레이 구조에 관한 연구가 큰 관심을 받고 있으며, 이러한 실리콘 미세 구조는 태양 전지(Solar Cells), 바이오칩 및 바이오센서(Biochip and Biosensor), 전계효과소자(Field Emission Devices), 고밀도 집적소자(High density integrated device), 미세전기전자시스템(Micro Electro Mechanical System: MEMS), 반사방지 코팅(Antireflection coating), 나노렌즈 어레이(Nanolens Array) 제작 등 다양한 분야에 활용될 수 있다.
일반적으로 실리콘 나노팁 제작을 위해 전자빔리소그래피(Electron beam lithography), 초점이온리소그래피(Focused ion-beam lithography), 엑스레이리소그래피(X-ray lithography) 등의 나노패터닝(Nano-patterning) 공정 이후 플라즈마(Plasma)를 이용한 반응성 이온 건식 식각(Reactive Ion Etching), 심도 반응성 이온 식각(Deep Reactive Ion Etching)이 사용되고 있다. 또한, 상대적으로 비용이 저렴한 자외선 포토리소그래피(UV Photolithgraphy)을 통한 마이크로패터닝(Mirco-patterning) 공정 이후, 수산화칼륨(KOH) 수용액을 이용한 이방성 습식 식각 및 전기화학(Electrochecmical) 습식 식각 기술 등이 연계되어 사용되고 있다.
그러나 기존의 전자빔리소그래피(Electron beam lithography), 초점이온리소그래피(Focused ion-beam lithography), 엑스레이리소그래피(X-ray lithography) 등의 나노패터닝(Nano-patterning) 공정은 공정 소요 시간이 매우 길어 생산성(Throughput)이 낮으며, 공정 비용이 높기 때문에 일반적으로 4인치(지름 100mm) 웨이퍼 이상의 대면적에 적용하기에는 무리가 있다.
또한, 기존의 반응성 이온 건식 식각 및 심도 반응성 이온 식각 공정에서는 실리콘 나노팁의 형상이나 배열의 조절이 어려워 나노팁의 생성 모양이나 생성 위치가 불규칙한 문제가 있다. 수산화칼륨 등의 실리콘 식각액을 이용한 이방성 습식 식각의 경우, 실리콘 나노팁의 정확한 크기 및 형상 조절이 매우 어려우며, 대면적 기판에서는 균일도가 낮다.
한편, 전기화학 습식 식각의 경우 정확한 크기 및 형상 조절은 쉽지만, 나노 크기의 실리콘 팁 제작의 측면에서 볼 때, 건식 식각에 비해 그 민감도와 정확도가 떨어지므로 주로 마이크로 크기의 팁 제작에 적용될 수 있다는 문제점이 있다.
종래기술과 관련된 사항은 한국등록특허 09-33560, 미국등록특허 6,423,239, 미국등록특허 5,391,259 등을 참조할 수 있다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 공정에 의해 실리콘 기판에 나노팁을 형성함에 있어서, 최초의 마스크 패턴에서 원하는 미세패턴을 형성하여 나노팁의 형상 및 배열을 자유롭게 조절할 수 있는 실리콘 나노팁 어레이의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실리콘 나노팁 어레이의 제조방법은, 실리콘 기판을 산화시켜 표면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막 상에 반사 방지층과 감광층을 차례로 형성하는 단계(단계 a); 상기 감광층에 규칙적인 배열을 갖는 미세패턴을 스텝퍼 노광장비에 의한 포토리소그래피로 형성하되, 상기 미세패턴은 레티클에 형성된 최초의 마스크 패턴에 부합하도록 형성하며, 상기 형성된 미세패턴에 따라 노출된 반사 방지층을 제거하는 단계(단계 b); 상기 미세패턴이 형성된 감광층을 마스크로 건식 식각하여 상기 실리콘 산화막을 선택적으로 제거하는 단계(단계 c); 상기 선택적으로 제거된 실리콘 산화막을 마스크로 실리콘 기판을 건식 식각하여 나노팁을 형성하는 단계(단계 d); 및 상기 실리콘 산화막을 제거하는 단계(단계 e);를 포함한다.
상기 실리콘 산화막은, 상기 실리콘 기판에 플라즈마 화학기상증착법 또는 산화로를 이용한 열산화법에 의해 형성할 수 있다.
상기 실리콘 산화막은, 1000~5000Å 범위의 두께로 형성될 수 있다.
상기 감광층은, 0.3~2㎛ 범위의 두께로 형성될 수 있다.
상기 스텝퍼 노광장비는, KrF 스텝퍼 노광장비, ArF 스텝퍼 노광장비 및 자외선 노광장비 중 어느 하나일 수 있다.
상기 레티클의 마스크 패턴은, 원형 어레이, 원형 지그재그 어레이, 벌집형 어레이, 사각형 어레이 및 사각형 지그재그 어레이 중 어느 하나이며, 양성 또는 음성의 패턴으로 형성될 수 있다.
상기 단계 c는, 반응성 이온 식각에 의해 수행될 수 있다.
상기 반응성 이온 식각은, CF4 가스 30~50 sccm, 압력 2~500 mTorr, 플라즈마 전력 30~600W의 조건에서 수행될 수 있다.
상기 단계 d는, 반응성 이온 식각에 의해 수행될 수 있다.
상기 반응성 이온 식각은, SF6 가스 : O2 가스 = 6:1~3:1의 유량 비율로, SF6 가스 30~75sccm, O2 가스 5~25sccm, 압력 2~500 mTorr, 플라즈마 전력 30~800W 에서 30~90초 동안 수행될 수 있다.
상기 실리콘 산화막의 제거는, 탈이온수:불산 = 10:1~100:1 부피비로 혼합된 수용액에 침지시켜 이루어질 수 있다.
상기 산화막 제거는, 상기 혼합된 수용액에 10~15분 동안 침지시켜 이루어질 수 있다.
상기 단계 e 이후, 상기 실리콘 나노팁 어레이의 나노팁이 형성된 일면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 제거하는 공정을 차례로 더 수행할 수 있다.
상기 실리콘 산화막의 형성은, 열산화 공정에 의해 수행될 수 있다.
상기 목적을 달성하기 위한 본 발명의 실리콘 나노팁 어레이는, 실리콘 기판을 산화시켜 표면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막 상에 반사 방지층과 감광층을 차례로 형성하는 단계; 상기 감광층에 규칙적인 배열을 갖는 미세패턴을 스텝퍼 노광장비에 의한 포토리소그래피에 의해 형성하되, 상기 미세패턴은 레티클에 형성된 최초의 마스크 패턴에 부합하도록 형성하며, 상기 형성된 미세패턴에 따라 노출된 반사 방지층을 제거하는 단계; 상기 미세패턴이 형성된 감광층을 마스크로 건식 식각하여 상기 실리콘 산화막을 선택적으로 제거하는 단계; 상기 선택적으로 제거된 실리콘 산화막을 마스크로 실리콘 기판을 건식 식각하여 나노팁을 형성하는 단계; 및 상기 실리콘 산화막을 제거하는 단계;를 포함하는 방법으로 제조될 수 있다.
상기 실리콘 기판에 형성된 미세패턴은, 피라미드형, 원뿔형, 물결형 및 육각형 배열 중 어느 하나의 나노팁 배열을 형성할 수 있다.
상기 나노팁은, 50~100nm 범위의 직경을 갖는 것일 수 있다.
본 발명의 실리콘 나노팁 어레이의 제조방법은 반도체 패터닝 공정 및 건식식각을 방법에 의하여 나노팁을 형성함에 있어서 최초의 마스크 패턴을 원하는 형상 및 배열로 형성함으로써 실리콘 기판에 형성되는 나노팁의 형상 및 배열을 자유롭게 조절할 수 있으며, 이에 의해 제조된 실리콘 나노팁 어레이는 평면 패널 디스플레이(Flat Panel Display) 분야에서의 전계효과(Field Emission)를 위한 전계 에미터(Field Emitter), 그리고 X-선 소자(X-ray device), 주사전자현미경(Scanning Electron Microscopy), 전자빔리소그래피(Electron beam lithography) 및 마이크로파 증폭기(Microwave Amplifier)에서의 전자 소스(electron source) 등에 사용할 수 있다.
도 1은 본 발명의 실리콘 나노팁 어레이의 제조방법을 순차적으로 나타낸 흐름도이다.
도 2는 도 1의 제조방법에 따른 공정도이다.
도 3a는 본 발명의 실시예 1에 적용되는 레티클의 마스크 패턴을 나타낸 것이다.
도 3b는 본 발명의 실시예 1에 따른 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지이다.
도 3c는 본 발명의 실시예 1에 따른 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지이다.
도 3d는 본 발명의 실시예 1에 따라 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지이다.
도 4a는 본 발명의 실시예 2에 적용되는 레티클의 마스크 패턴을 나타낸 것이다.
도 4b는 본 발명의 실시예 2에 따른 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지이다.
도 4c는 본 발명의 실시예 2에 따른 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지이다.
도 4d는 본 발명의 실시예 2에 따라 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지이다.
도 5a는 본 발명의 실시예 3에 적용되는 레티클의 마스크 패턴을 나타낸 것이다.
도 5b는 본 발명의 실시예 3에 따른 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지이다.
도 5c는 본 발명의 실시예 3에 따른 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지이다.
도 5d는 본 발명의 실시예 3에 따라 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지이다.
도 5e는 본 발명의 실시예 3에 따라 제조된 실리콘 나노팁 어레이의 AFM 이미지 및 구조의 분석결과를 나타낸 그래프이다.
도 6a는 본 발명의 실시예 4에 적용되는 레티클의 마스크 패턴을 나타낸 것이다.
도 6a는 본 발명의 실시예 4에 따른 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지이다.
도 6a는 본 발명의 실시예 4에 따른 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지이다.
도 6a는 본 발명의 실시예 4에 따라 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지이다.
도 6a는 본 발명의 실시예 4에 따라 제조된 실리콘 나노팁 어레이의 AFM 이미지 및 구조의 분석결과를 나타낸 그래프이다.
도 7은 실리콘 기판의 식각시간에 따른 나노팁의 프로파일을 나타낸 FE-SEM 이미지이다.
도 1 및 도 2를 참조하여 본 발명의 실리콘 나노팁 어레이의 제조방법에 대해 설명하도록 한다. 본 발명의 실리콘 나노팁 어레이의 제조방법은, 총 다섯 단계로 나누어 볼 수 있다.
먼저, 일면에 1차 실리콘 산화막(SiO2, 12)이 형성된 실리콘 기판(10)을 준비하고, 실리콘 산화막(12) 상에 반사 방지층(Bottom of Anti-Reflection Coating layer, 20) 및 감광층(photiresist, 30)을 형성한다(단계 a).
실리콘 산화막(12)은 실리콘 기판에 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD) 또는 산화로(Furnace)를 이용한 열산화법(Thermal Oxidation)에 의한 산화처리를 함으로써 형성될 수 있으며, 그 두께는 1000~5000Å 범위인 것이 바람직하다.
산화 방지층(20)과 감광층(30)은 다음 단계의 포토리소그래피 공정을 위해 마련되며, 감광층(30)의 두께는 0.3~2㎛의 범위인 것이 바람직하다.
이후, 포토리소그래피에 의해 감광층(30)에 소정의 미세패턴을 형성한다(단계 b).
상기 미세패턴의 형태는 500nm~1um 범위의 직경을 갖는 나노수준의 패턴이 규칙적으로 배열된 것으로서, 그 형태는 원형 어레이(circular array)패턴, 원형 지그재그 어레이 패턴, 벌집형(honeycomb), 사각형 어레이 패턴, 사각형 지그재그 어레이 패턴 등일 수 있으며, 경우에 따라 다양한 형태의 패턴을 적용할 수 있다.
상기 미세패턴의 형성을 지름 100mm 이상의 대면적 실리콘 기판에 적용할 경우, 스텝퍼 노광장비에 의한 스텝 앤 리피트(step and repeat) 방식으로 축소 투영 노광하는 것이 바람직하다.
상기 스텝퍼 노광장비는 미세패턴이 형성된 회로 원판인 레티클(reticle)을 통해 나온 자외선 광을 렌즈(lens)를 통해 웨이퍼 기판에 반복적으로 스텝 투영(step projection)함으로써, 패턴을 형성하는 것을 뜻하며, 파장 248 nm 의 엑시머 레이저를 사용하는 KrF 스텝퍼 노광장비, 파장 193 nm 의 엑시머 레이저를 사용하는 ArF 스텝퍼 노광장비, 파장 365 nm의 수은(Hg) 램프를 사용하는 자외선 노광장비(I-Line Aligner) 등을 적용할 수 있다.
여기서, 상기 레티클은 리소그래피에 적용되는 마스크이자, 최종적으로 본 발명의 실리콘 나노팁 어레이를 형성하는 최초의 마스크로서, 감광층(30)에 형성될 패턴 및 최종적으로 형성되는 실리콘 나노팁에 부합하는 형태의 미세패턴을 구비하는 것을 특징으로 한다. 이때, 필요한 실리콘 나노팁의 형상, 배열, 크기에 따라 다양한 패턴을 갖는 레티클을 적용함으로써 미리 나노팁의 형상, 배열, 크기을 예측하여 공정의 효율을 높일 수 있으며, 적용되는 분야에 따라 필요한 형태의 나노팁을 제조할 수 있다.
상기 레티클의 마스크 패턴은 350nm~5㎛의 직경을 갖는 나노수준의 미세패턴을 적용하는 것이 바람직하다. 그 형태는 상기 감광층(30)에 형성될 패턴에 부합하는 다양한 형태를 적용할 수 있으며, 양성(positive) 또는 음성(nagetive) 패턴을 포함한다.
노광 후에는 현상에 의해 감광층을 선택적으로 제거하여 미세패턴을 형성하고, 감광층(30) 하부에 도포된 반사 방지층(20)을 제거한다.
다음으로, 상기 단계 b에 의해 미세패턴이 형성된 감광층(30)을 마스크로 하여 실리콘 산화막(12)을 건식식각한다(단계 c).
상기 건식식각은 반응성 이온 식각(RIE, Reactive Ion Etching)에 의하는 것이 바람직하며, 상기 반응성 이온식각의 조건은, CF4 가스 30~50sccm, 압력 2~500 mTorr, 플라즈마 전력(plasma power)을 30~600W로 하는 것이 바람직하다.
건식식각이 종료되면 감광층(30)을 제거하며, 이때, 감광층(30)은 아세톤(acetone)에 침지시키고 초음파(ultrasonic)를 이용하여 제거할 수 있다. 이에 따라, 실리콘 산화막(30)은 감광층(30)에 형성되었던 미세패턴과 동일한 미세패턴을 갖게 된다.
이후, 미세패턴이 형성된 실리콘 산화막(30)을 마스크로 하부의 실리콘 기판(10)을 건식 식각한다(단계 d).
상기 건식 식각은 반응성 이온 식각(Reactive ion etching)으로 하며, SF6 가스 : O2 가스 = 6:1~3:1의 비율의 유량으로 사용하여, SF6 가스의 경우 30~75sccm, O2 가스의 경우 5~25sccm , 압력 2~500 mTorr, 플라즈마 전력 30~800 W의 조건에서 30~90초 동안 등방성 건식 식각을 수행하는 것이 바람직하다.
이에 따라, 실리콘 기판(10) 상에는 감광층(30)의 미세패턴에 따라 피라미드 형상, 원뿔형상, 물결형상 등 다양한 형태의 나노팁 구조가 형성될 수 있다. 상기 구조는 필요에 따라 등방성 건식 식각에 적용하는 가스의 양, 압력, 플라즈마 전력, 식각시간 등의 조건을 변화시켜 그 형태 및 크기를 조절할 수 있다. 예를 들면, 식각시간을 길게 하여 나노팁을 더욱 뾰족한 형태로 만들 수 있다.
다음으로, 실리콘 산화막(12)을 제거한다(단계 e).
상세하게는, 단계 d를 거친 기판을 탈이온수:불산 = 10:1~100:1의 부피비로 혼합된 불산 수용액에 10~15분 동안 침지시켜 단계 d에서의 식각 마스크였던 잔여 실리콘 산화물(12)을 완전하게 제거할 수 있다. 이에 따라, 본 발명의 실리콘 나노팁 어레이가 완성된다. 완성된 실리콘 나노팁 어레이에 형성된 나노팁은 그 직경이 50~100nm 범위로 형성되도록 하는 것이 바람직하다.
또한, 경우에 따라, 상기 완성된 제조된 실리콘 나노팁 어레이의 표면을 매끄럽게 하기 위하여 열산화 (sharpening oxidation) 공정을 더 수행할 수 있다.
상세하게는, 상기 실리콘 나노팁 어레이의 나노팁이 형성된 일면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 제거하는 공정을 차례로 수행할 수 있다. 상기 실리콘 산화막 형성방법 및 제거방법은 상기 단계 a 및 단계 e의 방법과 동일하다.
본 발명은 상기 제조방법에 따라 제조된 실리콘 나노팁 어레이를 제공한다.
이하, 본 발명의 바람직한 실시예를 들어 상세히 설명하도록 한다.
실리콘 기판을 준비하여 산화로를 이용한 열산화법(Thermal Oxidation)으로 1000~3000Å 두께의 실리콘 산화막을 형성하고, 여기에 BARC 및 감광액을 도포하였다. 다음으로, KrF 노광장비를 사용하여, 패턴의 직경 및 패턴간 간격이 각각 1㎛로 규칙적으로 배열된 사각형 어레이 패턴의 레티클을 최초의 마스크로 하여 감광층에 미세패턴을 형성하였다.
이후, 미세 패터닝 된 감광층을 마스크로 사용하여, 실리콘 산화막을 반응성 이온 식각 장비 내에서 CF4 가스 30 sccm, 압력 150 mTorr, 플라즈마 전력 150 W의 조건으로 3분간 건식식각하고, 아세톤을 이용하여 초음파 비커에서 3분간 침지시켜 감광제를 제거하였다.
이어서, 상기 식각된 실리콘 산화막을 마스크로 하여 실리콘 기판을 반응성 이온 식각 장비 내에서 SF6 가스 30 sccm와 O2 가스 5 sccm, 압력 150 mTorr, 플라즈마 전력 50 W의 조건으로 등방성(isotropic) 건식 식각을 30초~90초간 수행하였다.
마지막으로, 희석된 불산 수용액(탈이온수:불산 = 10:1)에 10분간 침지시켜 잔여 실리콘 산화막을 완전히 제거하여 실리콘 나노팁 어레이를 완성하였다.
상기 레티클의 마스크 패턴을 도 3a에 나타내었고, 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지를 도 4a에 나타내었다. 또한, 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지를 도 3c에 나타내었고, 최종적으로 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지를 도 3d에 나타내었다.
도 3a 내지 도 3d에 따르면, 최초의 레티클의 마스크 패턴에 의해 실리콘 산화물의 마스크 패턴이 그대로 전이되고, 최종적으로 제조된 실리콘 나노팁 어레이에는 피라미드형(pyramidal shape)의 나노팁이 형성된 것을 확인할 수 있었다.
실시예 2에 따른 실리콘 나노팁 어레이의 제조방법은, 상기 실시예 1와 다른 조건은 동일하나, 레티클이 직경 및 패턴간 간격이 각각 1㎛이며 규칙적으로 배열된 원형 어레이 패턴이 형성된 것을 사용하였다.
상기 레티클의 마스크 패턴을 도 4a에 나타내었고, 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지를 도 4b에 나타내었다. 또한, 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지를 도 4c에 나타내었고, 최종적으로 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지를 도 4d에 나타내었다.
도 4a 내지 도 4d에 따르면, 최초의 레티클의 마스크 패턴에 의해 실리콘 산화물의 마스크 패턴이 그대로 전이되고, 최종적으로 제조된 실리콘 나노팁 어레이에는 원뿔형(conical shape)의 나노팁이 형성된 것을 확인할 수 있었다.
실시예 3에 따른 실리콘 나노팁 어레이의 제조방법은, 상기 실시예 1와 다른 조건은 동일하나, 레티클은 직경 및 패턴간 간격이 각각 500nm으로 각각의 사각패턴이 지그재그로 규칙적으로 배열된 사각형 어레이 패턴이 형성된 것을 사용하였다.
상기 레티클의 마스크 패턴을 도 5a에 나타내었고, 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지를 도 5b에 나타내었다. 또한, 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지를 도 5c에 나타내었고, 최종적으로 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지를 도 5d에 나타내었다. 또한, 최종 제조된 실리콘 나노팁 어레이의 AFM 이미지 및 구조의 분석결과를 나타낸 그래프를 도 5e에 나타내었다.
도 5a 내지 도 5e에 따르면, 최초의 레티클의 마스크 패턴에 의해 실리콘 산화물의 마스크 패턴이 그대로 전이되고, 최종적으로 제조된 실리콘 나노팁 어레이에는 물결형(wave shape)의 나노팁이 형성된 것을 확인할 수 있었다.
실시예 4에 따른 실리콘 나노팁 어레이의 제조방법은, 상기 실시예 1와 다른 조건은 동일하나, 레티클은 한변의 길이가 500nm, 패턴간 간격이 500nm인 벌집형 패턴이 형성된 것을 사용하였다.
상기 레티클의 마스크 패턴을 도 6a에 나타내었고, 제조과정 중 감광층에 미세패턴이 형성된 샘플의 FE-SEM 이미지를 도 6b에 나타내었다. 또한, 제조과정 중 실리콘 산화막과 실리콘 기판이 건식식각된 샘플의 FE-SEM 이미지를 도 6c에 나타내었고, 최종적으로 제조된 실리콘 나노팁 어레이 및 하나의 나노팁의 FE-SEM 이미지를 도 6d에 나타내었다. 또한, 최종 제조된 실리콘 나노팁 어레이의 AFM 이미지 및 구조의 분석결과를 나타낸 그래프를 도 6e에 나타내었다.
도 6a 내지 도 6e에 따르면, 최초의 레티클의 마스크 패턴에 의해 실리콘 산화물의 마스크 패턴이 그대로 전이되고, 최종적으로 제조된 실리콘 나노팁 어레이에는 육각형 배열(hexagonal array)의 나노팁이 형성된 것을 확인할 수 있었다.
[ 실험예 1] 실리콘 기판 식각시간에 따른 실리콘 나노팁 어레이의 양상
실험예 1은 실시예 1 내지 실시예 4와 동일한 조건으로 실리콘 나노팁 어레이를 제조하되, 실리콘 산화막을 마스크로 하는 실리콘 기판의 식각시간을 30초, 60초, 80초로 각각 달리하여 실리콘 나노팁 어레이의 양상을 관찰하였다.
식각시간에 따른 나노팁 어레이의 FE-SEM 이미지를 도 7에 나타내었다.
도 7에 따르면, 식각시간이 길어질수록 패턴의 형태도 약간의 변화가 생기는 것을 확인할 수 있었다. 따라서 최초의 패턴 디자인뿐 아니라 식각시간의 적절한 조절을 통하여 나노팁 어레이의 미세한 형태 조절을 할 수 있음을 알 수 있었다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
예를 들면, 본 발명의 실시예에 따른 나노팁 어레이는 원형 어레이, 사각형 어레이 및 벌집형 어레이 패턴이 형성된 레티클을 적용한 것만을 예시하였으나, 그 외에도 본 발명의 기술적 범주 내에서 다양한 형태의 레티클을 적용할 수 있다.
10: 실리콘 기판 12: 실리콘 산화막
20: 반사 방지층 30: 감광층

Claims (17)

  1. 실리콘 기판을 산화시켜 표면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막 상에 반사 방지층과 감광층을 차례로 형성하는 단계(단계 a);
    상기 감광층에 규칙적인 배열을 갖는 미세패턴을 스텝퍼 노광장비에 의한 포토리소그래피로 형성하되, 상기 미세패턴은 레티클에 형성된 최초의 마스크 패턴에 부합하도록 형성하며, 상기 형성된 미세패턴에 따라 노출된 반사 방지층을 제거하는 단계(단계 b);
    상기 미세패턴이 형성된 감광층을 마스크로 건식 식각하여 상기 실리콘 산화막을 선택적으로 제거하는 단계(단계 c);
    상기 단계 c에서 선택적으로 제거되고 남은 실리콘 산화막을 마스크로 실리콘 기판을 건식 식각하여 나노팁을 형성하는 단계(단계 d); 및
    상기 단계 c에서 선택적으로 제거되고 남은 실리콘 산화막을 모두 제거하는 단계(단계 e);를 포함하며,
    상기 단계 d는, 반응성 이온 식각에 의해 수행되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  2. 청구항 1에 있어서,
    상기 실리콘 산화막은,
    상기 실리콘 기판에 플라즈마 화학기상증착법 또는 산화로를 이용한 열산화법에 의해 형성하는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  3. 청구항 1에 있어서,
    상기 실리콘 산화막은,
    1000~5000Å 범위의 두께로 형성되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  4. 청구항 1에 있어서,
    상기 감광층은,
    0.3~2㎛ 범위의 두께로 형성되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  5. 청구항 1에 있어서,
    상기 스텝퍼 노광장비는,
    KrF 스텝퍼 노광장비, ArF 스텝퍼 노광장비 및 자외선 노광장비 중 어느 하나인 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  6. 청구항 1에 있어서,
    상기 레티클의 마스크 패턴은,
    원형 어레이, 원형 지그재그 어레이, 벌집형 어레이 및 사각형 어레이, 사각형 지그재그 어레이 중 어느 하나이며, 양성 또는 음성의 패턴으로 형성되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  7. 청구항 1에 있어서,
    상기 단계 c는,
    반응성 이온 식각에 의해 수행되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  8. 청구항 7에 있어서,
    상기 단계 c의 반응성 이온 식각은,
    CF4 가스 30~50 sccm, 압력 2~500 mTorr, 플라즈마 전력 30~600W의 조건에서 수행되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  9. 삭제
  10. 청구항 1에 있어서,
    상기 단계 d의 반응성 이온 식각은,
    SF6 가스:O2 가스 = 6:1~3:1의 유량 비율로 SF6 가스 30~75sccm, O2 가스 5~25sccm, 압력 2~500mTorr, 플라즈마 전력 30~800W 에서 30~90초 동안 수행되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  11. 청구항 1에 있어서,
    상기 실리콘 산화막의 제거는,
    탈이온수:불산 = 10:1~100:1 부피비로 혼합된 수용액에 침지시켜 이루어지는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  12. 청구항 11에 있어서,
    상기 산화막 제거는,
    상기 혼합된 수용액에 10~15분간 침지시켜 이루어지는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  13. 청구항 1에 있어서,
    상기 단계 e 이후,
    상기 실리콘 나노팁 어레이의 나노팁이 형성된 일면에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 제거하는 공정을 차례로 더 수행하는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  14. 청구항 13에 있어서,
    상기 실리콘 산화막의 형성은,
    열산화 공정에 의해 수행되는 것을 특징으로 하는 실리콘 나노팁 어레이의 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020110102765A 2011-10-08 2011-10-08 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이 KR101304991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110102765A KR101304991B1 (ko) 2011-10-08 2011-10-08 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110102765A KR101304991B1 (ko) 2011-10-08 2011-10-08 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이

Publications (2)

Publication Number Publication Date
KR20130038103A KR20130038103A (ko) 2013-04-17
KR101304991B1 true KR101304991B1 (ko) 2013-09-06

Family

ID=48438892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110102765A KR101304991B1 (ko) 2011-10-08 2011-10-08 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이

Country Status (1)

Country Link
KR (1) KR101304991B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634105B2 (en) 2015-01-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon nano-tip thin film for flash memory cells
KR102710865B1 (ko) * 2023-01-13 2024-09-30 한국과학기술연구원 레이저 가공 장치 및 이를 이용한 태양전지 기판의 텍스처링 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294498A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置の製造方法
KR20010029859A (ko) * 1999-06-29 2001-04-16 니시무로 타이죠 반도체 장치의 제조 방법
KR101039140B1 (ko) * 2007-10-26 2011-06-03 주식회사 하이닉스반도체 고집적 반도체 메모리소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294498A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置の製造方法
KR20010029859A (ko) * 1999-06-29 2001-04-16 니시무로 타이죠 반도체 장치의 제조 방법
KR101039140B1 (ko) * 2007-10-26 2011-06-03 주식회사 하이닉스반도체 고집적 반도체 메모리소자의 제조방법

Also Published As

Publication number Publication date
KR20130038103A (ko) 2013-04-17

Similar Documents

Publication Publication Date Title
US8951428B2 (en) Method for the fabrication of periodic structures on polymers using plasma processes
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
US8288945B2 (en) Method for fabricating nano-scale patterned surfaces
Peroz et al. Step and repeat UV nanoimprint lithography on pre-spin coated resist film: a promising route for fabricating nanodevices
TW201411692A (zh) 以壓印方式製造選擇性成長遮罩之方法
KR101064900B1 (ko) 패턴 형성방법
KR101369736B1 (ko) 나노렌즈어레이몰드의 제조방법 및 그 방법에 의해 제조된 몰드를 이용한 나노렌즈어레이의 제조방법
KR101304991B1 (ko) 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이
JP5782460B2 (ja) 材料除去及びパターン転写の方法及びシステム
CN114141941A (zh) 一种超导阵列结构的制备方法
Handte et al. Manufacturing of nanostructures with high aspect ratios using soft UV-nanoimprint lithography with bi-and trilayer resist systems
KR101088011B1 (ko) 몰드 및 몰드 제조 방법, 패턴 전사 방법
KR20120093470A (ko) 나노 딤플 패턴의 형성방법 및 나노 구조물
JP2005217390A (ja) ナノ構造の形成方法
Olynick et al. Nanoscale pattern transfer for Templates, NEMs, and Nano-optics
KR100826587B1 (ko) 원자 힘 현미경 리소그래피 기술을 이용한 박막의 패터닝 방법
KR100933560B1 (ko) 패턴화된 실리콘 나노팁 제작방법
KR20110070026A (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법
Li et al. Large area nanosize array stamp for UV-based nanoimprint lithography fabricated by size reduction process
KR100869546B1 (ko) 원자 힘 현미경 리소그래피 기술을 이용한 박막 패턴 제작방법
Sankabathula Shape tuning of silicon nano-tip arrays through reactive ion etching for cold field emission
Rasoga et al. Wafer-level fabrication of nanocones structures by UV-nanoimprint and cryogenic deep reactive ion process
Handte et al. Efficient and cost-effective manufacturing of nanostructures with high aspect ratios using Soft UV-Nanoimprint Lithography with bi-and trilayer resist systems
Mohamed et al. A Three‐Dimensional Ultraviolet Curable Nanoimprint Lithography (3D UV‐NIL)
Con Nanolithography on non-planar surfaces and self-assembly of metal salt-polymer nanomaterials

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6