KR101039140B1 - 고집적 반도체 메모리소자의 제조방법 - Google Patents

고집적 반도체 메모리소자의 제조방법 Download PDF

Info

Publication number
KR101039140B1
KR101039140B1 KR1020070108232A KR20070108232A KR101039140B1 KR 101039140 B1 KR101039140 B1 KR 101039140B1 KR 1020070108232 A KR1020070108232 A KR 1020070108232A KR 20070108232 A KR20070108232 A KR 20070108232A KR 101039140 B1 KR101039140 B1 KR 101039140B1
Authority
KR
South Korea
Prior art keywords
pattern
hard mask
forming
etch stop
stop layer
Prior art date
Application number
KR1020070108232A
Other languages
English (en)
Other versions
KR20090042457A (ko
Inventor
남병섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070108232A priority Critical patent/KR101039140B1/ko
Publication of KR20090042457A publication Critical patent/KR20090042457A/ko
Application granted granted Critical
Publication of KR101039140B1 publication Critical patent/KR101039140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

고집적화된 메모리소자를 제조할 수 있는 반도체 메모리소자의 제조방법은, 반도체기판 상에 홀(hole) 타입의 하드마스크 패턴을 형성하는 단계와, 하드마스크 패턴 사이에 플러그된 식각 방지막 패턴을 형성하는 단계와, 하드마스크 패턴을 제거하는 단계와, 식각 방지막 패턴을 마스크로 반도체기판을 식각하여 필라(pillar) 패턴을 형성하는 단계, 및 식각 방지막 패턴을 제거하는 단계를 포함한다.
4F2, 필라 패턴, 클리어 톤 마스크, 다크 톤 마스크,

Description

고집적 반도체 메모리소자의 제조방법{Method for fabricating highly integrated semiconductor memory device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 공정마진을 향상시켜 고집적 반도체 메모리소자를 제조할 수 있는 방법에 관한 것이다.
최근 디자인 룰(design rule)의 축소에 의한 고집적화된 디램(DRAM) 제조기술이 한계에 이른 상황에서, 동일한 디자인 룰 하에서 현 수준보다 획기적으로 고집적화된 셀 형성이 가능한 4F2 구조의 셀 제조기술에 대한 연구가 활발히 이루어지고 있다. 4F2 셀을 구현하기 위해서는 셀 트랜지스터의 소스 단과 드레인 단, 즉 전하가 저장된 캐패시터 영역의 소스 단과 전하를 비트라인으로 방출하는 드레인 단이 1F2에 형성가능해야 한다. 이를 위해 최근에는, 8F2의 소스 및 드레인 영역 부분을 상, 하 버티컬 구조로 구성함으로써 4F2 내에 1k의 셀 트랜지스터를 구현할 수 있는 버티컬 타입(verticla type)의 셀 구조에 대한 연구가 검토되고 있다.
4F2 구조의 버티컬 셀을 형성하기 위해서는 반도체기판에 필라(pillar) 패턴을 구현해야 하는데, 필라(pillar) 패턴은 라인/스페이스 또는 컨택홀 패턴에 비해 공정마진 및 균일도 확보가 매우 어려운 실정이다.
도 1은 4F2 구조의 셀을 구현하기 위하여 일반적으로 사용되는 포토 마스크의 레이아웃이다.
4F2 구조를 구현하기 위하여 일반적으로 사용되는 포토 마스크는, 도시된 것과 같이 클리어 톤(clear tone)의 투명 기판(100) 위에 크롬(Cr)막으로 이루어진 필라(pillar) 패턴들(110)이 다수 개 배열된다. 이러한 구조의 포토 마스크를 사용하여 반도체기판에 필라(pillar) 패턴을 형성할 경우, 노광단계의 광근접 효과 등에 의한 패턴 붕괴에 매우 취약한 단점이 있다. 즉, 필라 패턴을 형성하기 위하여 포토레지스트 패턴이 원통 또는 기둥처럼 형성되므로 패턴이 붕괴될 가능성이 크다. 또한, 공정 마진이 부족하기 때문에 공정 변화에 매우 민감하여 샷 투 샷(shot to shot), 웨이퍼 투 웨이퍼(wafer to wafer)의 변화가 매우 크게 나타난다.
특히 디램(DRAM)의 경우 이러한 필라(pillar) 패턴들이 일정한 블록 형태의 매트릭스로 배열되어 있는데, 최외곽에 있는 필라(pillar) 패턴은 한쪽이 오픈(open)되어 있기 때문에 공정 마진이 더 취약한 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 필라(pillar) 패턴을 형성하기 위한 포토레지스트 패턴의 붕괴를 방지하여 4F2 구조의 고집적화된 메모리소자를 제조할 수 있는 반도체 메모리소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 고집적 반도체 메모리소자의 제조방법은, 반도체기판 상에 홀(hole) 타입의 하드마스크 패턴을 형성하는 단계와, 하드마스크 패턴 사이에 플러그된 식각 방지막 패턴을 형성하는 단계와, 하드마스크 패턴을 제거하는 단계와, 식각 방지막 패턴을 마스크로 반도체기판을 식각하여 필라(pillar) 패턴을 형성하는 단계, 및 식각 방지막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 하드마스크 패턴을 형성하는 단계는, 반도체기판 상에 하드마스크층을 형성하는 단계와, 상기 하드마스크층 상에 반사방지막을 형성하는 단계와, 상기 반사방지막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 반사방지막 및 하드마스크층을 패터닝하는 단계, 및 상기 포토레지스트 패턴 및 반사방지막을 제거하는 단계를 포함할 수 있다. 상기 포토레지스트 패턴은 불투명 기판에 투명 패턴을 갖는 다크 톤(dark tone) 포토마스크를 사용하여 형성할 수 있다.
상기 하드마스크 패턴은 산화막으로 형성할 수 있다.
상기 식각 방지막 패턴을 형성하는 단계는, 하드마스크 패턴이 형성된 상기 반도체기판의 결과물 상에 식각 방지막을 증착하는 단계와, 상기 하드마스크 패턴이 노출되도록 상기 식각 방지막에 대해 에치백(etchback) 또는 화학적기계적연마(CMP)를 실시하는 단계를 포함할 수 있다.
상기 식각 방지막을 증착하는 단계 전에, 상기 하드마스크 패턴이 형성된 반도체기판의 결과물 상에 버퍼 산화막을 형성하는 단계를 포함할 수 있다.
상기 식각 방지막 패턴은 상기 하드마스크 및 반도체기판에 대해 식각 선택비를 갖는 물질로 형성할 수 있다. 바람직하게는, 상기 식각 방지막 패턴은 질화막으로 형성할 수 있다.
본 발명에 따르면, 홀 타입의 포토레지스트 패턴을 형성한 후 질화막 증착 및 CMP를 통해 필라 패턴을 형성하기 위한 질화막 패턴을 형성함으로써 포토레지스트 패턴의 붕괴를 방지하고 포토레지스트 패턴 형성을 위한 노광공정의 마진을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되 어서는 안된다.
도 2는 본 발명에 따른 고집적화된 반도체 메모리소자를 제조하기 위한 포토 마스크의 평면도이다.
클리어 톤(clear tone)의 투명한 기판 위에 차광막 패턴을 구비하는 종래의 포토 마스크(도 1 참조)와는 달리, 다크 톤(dark tone)의 불투명 기판(200) 위에 필라 패턴(210) 들이 배치되어 있다. 이러한 다크 톤의 포토마스크를 사용하면 필라 패턴을 형성하기 위한 포토레지스트 패턴이 홀(hole) 모양으로 형성되기 때문에 포토레지스트 패턴이 붕괴될 위험을 방지할 수 있다.
도 3 내지 도 7은 도 2에 도시된 다크 톤 포토 마스크를 사용하여 고집적화된 반도체 메모리소자를 제조하는 방법을 설명하기 위하여 도시한 단면도들이다.
도 3을 참조하면, 반도체기판(300) 상에 하드 마스크층(310)과 반사방지막(320)을 차례로 형성한다. 하드 마스크층(310)은 필라 패턴을 형성하기 위하여 반도체기판(300)을 식각하는 단계에서 마스크로 사용되는 것으로, 반도체기판(300)에 대한 식각 공정에서 반도체기판에 대해 식각 선택비를 갖는 물질, 예를 들어 산화막으로 형성한다. 그리고, 반사방지막(320)은 필라 패턴을 구현하기 위한 노광공정에서의 빛의 반사를 방지하기 위한 것으로, 예를 들어 실리콘옥시나이트라이드(SiON)로 형성한다.
상기 반사방지막(320) 위에 필라 패턴을 정의하기 위한 포토레지스트 패턴(330)을 형성한다. 상기 포토레지스트 패턴(330)을 형성할 때 도 2에 도시된 다크 톤의 포토 마스크를 사용하면 포토레지스트 패턴을 홀(hole) 타입으로 형성할 수 있다. 이와 같이 포토레지스트 패턴(330)을 홀 타입으로 형성함으로써 공정 마진의 감소와 패턴 붕괴를 방지할 수 있다.
도 4를 참조하면, 홀 타입으로 형성된 상기 포토레지스트 패턴(330)을 식각 마스크로 사용하여 반사방지막(320) 및 하드 마스크층(310)에 대한 식각을 실시한다. 그러면, 반사방지막 및 하드 마스크층이 제거된 영역, 즉 필라 패턴이 형성될 영역의 반도체기판(300)이 노출된다.
도 5를 참조하면, 포토레지스트 패턴과 반사방지막을 제거한 다음, 결과물의 전면에 버퍼층(340)을 형성한다. 버퍼층(340)은 반도체기판(300)과 후속 단계에서 형성될 질화막 사이의 스트레스를 완화시키면서, 후속 단계에서 질화막을 식각할 때 반도체기판(300)을 보호하는 역할을 한다. 버퍼층(340)은 예를 들어 산화막으로 형성한다. 다음에, 하드 마스크층(310) 및 버퍼층(340)을 덮도록 전면에 질화막(350)을 증착한다.
도 6을 참조하면, 상기 질화막(350)에 대해 에치백 또는 화학적기계적연마(CMP) 공정을 실시한다. 이때, 버퍼층을 CMP 타겟(target)으로 하여, 버퍼층의 표면이 드러나면 CMP를 멈춘다. 이어서, 노출된 버퍼층과 하드 마스크층을 예를 들어 산화막 식각제를 사용하여 제거하면, 필라 패턴이 형성될 영역의 반도체기판(300)에는 질화막(350) 패턴이 존재하고 나머지 영역의 반도체기판은 노출된다.
도 7를 참조하면, 질화막 패턴을 식각 마스크로 사용하여 노출된 영역의 반도체기판(300)을 일정 깊이 식각한다. 반도체기판(300)이 적정 깊이로 식각된 다음에는 질화막 패턴을 제거한다. 그러면, 도시된 바와 같은 필라 패턴(300a)이 완성 된다. 이후에, 상기 필라 패턴(300a)을 이용하여 후속 공정을 진행하여 고집적 메모리소자의 제조를 완료한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 4F2 구조의 셀을 구현하기 위하여 일반적으로 사용되는 포토 마스크의 레이아웃이다.
도 2는 본 발명에 따른 고집적화된 반도체 메모리소자를 제조하기 위한 포토 마스크의 평면도이다.
도 3 내지 도 7은 본 발명에 따른 고집적화된 반도체 메모리소자를 제조하는 방법을 설명하기 위하여 도시한 단면도들이다.

Claims (8)

  1. 반도체기판 상에 홀(hole) 타입의 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴 사이에 플러그된 식각 방지막 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 제거하는 단계;
    상기 식각 방지막 패턴을 마스크로 상기 반도체기판을 식각하여 필라(pillar) 패턴을 형성하는 단계; 및
    상기 식각 방지막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법으로,
    상기 하드마스크 패턴을 형성하는 단계는, 불투명 기판에 투명 패턴을 가지는 다크 톤(dark tone) 포토마스크를 이용하여 형성된 포토레지스트 패턴을 마스크로 하드 마스크층을 식각하여 수행하는 반도체 메모리 소자의 제조방법.
  2. 제1항에 있어서,
    상기 하드마스크 패턴을 형성하는 단계는,
    반도체기판 상에 하드마스크층을 형성하는 단계와,
    상기 하드마스크층 상에 반사방지막을 형성하는 단계와,
    상기 반사방지막 상에 상기 포토레지스트 패턴을 형성하는 단계와,
    상기 반사방지막 및 하드마스크층을 패터닝하는 단계, 및
    상기 포토레지스트 패턴 및 반사방지막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 하드마스크 패턴은 산화막으로 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
  5. 제1항에 있어서,
    상기 식각 방지막 패턴을 형성하는 단계는,
    하드마스크 패턴이 형성된 상기 반도체기판의 결과물 상에 식각 방지막을 증착하는 단계와,
    상기 하드마스크 패턴이 노출되도록 상기 식각 방지막에 대해 에치백(etchback) 또는 화학적기계적연마(CMP)를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
  6. 제5항에 있어서,
    상기 식각 방지막을 증착하는 단계 전에,
    상기 하드마스크 패턴이 형성된 반도체기판의 결과물 상에 버퍼 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
  7. 제1항에 있어서,
    상기 식각 방지막 패턴은 상기 하드마스크 및 반도체기판에 대해 식각 선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
  8. 제7항에 있어서,
    상기 식각 방지막 패턴은 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
KR1020070108232A 2007-10-26 2007-10-26 고집적 반도체 메모리소자의 제조방법 KR101039140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108232A KR101039140B1 (ko) 2007-10-26 2007-10-26 고집적 반도체 메모리소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108232A KR101039140B1 (ko) 2007-10-26 2007-10-26 고집적 반도체 메모리소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20090042457A KR20090042457A (ko) 2009-04-30
KR101039140B1 true KR101039140B1 (ko) 2011-06-03

Family

ID=40765185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108232A KR101039140B1 (ko) 2007-10-26 2007-10-26 고집적 반도체 메모리소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101039140B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304991B1 (ko) * 2011-10-08 2013-09-06 한양대학교 에리카산학협력단 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193525A (ja) * 2002-12-13 2004-07-08 Canon Inc 柱状構造体及びその製造方法
KR20070071437A (ko) * 2005-12-30 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193525A (ja) * 2002-12-13 2004-07-08 Canon Inc 柱状構造体及びその製造方法
KR20070071437A (ko) * 2005-12-30 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304991B1 (ko) * 2011-10-08 2013-09-06 한양대학교 에리카산학협력단 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이

Also Published As

Publication number Publication date
KR20090042457A (ko) 2009-04-30

Similar Documents

Publication Publication Date Title
KR101149632B1 (ko) 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8389413B2 (en) Method of manufacturing semiconductor device
US20110312184A1 (en) Method for forming pattern of semiconductor device
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
US20110256723A1 (en) Method for forming semiconductor device
US8426314B2 (en) Method for forming semiconductor device
KR100390918B1 (ko) 반도체 메모리 소자의 제조방법
US10734284B2 (en) Method of self-aligned double patterning
US8524604B2 (en) Method for forming fine pattern of semiconductor device
KR101010467B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US8143163B2 (en) Method for forming pattern of semiconductor device
KR100632658B1 (ko) 반도체 소자의 금속배선 형성방법
US7256126B1 (en) Pitch reduction integrating formation of memory array and peripheral circuitry
KR101039140B1 (ko) 고집적 반도체 메모리소자의 제조방법
KR100843899B1 (ko) 반도체 소자의 제조방법
US8574820B2 (en) Method for fabricating semiconductor device
KR100894102B1 (ko) 고집적화된 반도체 메모리소자의 제조방법
US7122476B2 (en) Method for fabricating semiconductor device by forming trenches in different depths at a cellregion and a peripheral region for reducing self aligned source resistance at the cell region
US20070155114A1 (en) Method for manufacturing semiconductor device
KR100877096B1 (ko) 더미 패턴을 갖는 반도체 소자 및 그 형성방법
KR20100079576A (ko) 반도체 소자의 제조방법
KR20110001289A (ko) 리소그래피용 마스크
KR100765609B1 (ko) 플래쉬 메모리의 플로팅 게이트 제조 방법
KR20100129544A (ko) 네가티브 스페이서 패터닝 공정을 위한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee