KR100765609B1 - 플래쉬 메모리의 플로팅 게이트 제조 방법 - Google Patents

플래쉬 메모리의 플로팅 게이트 제조 방법 Download PDF

Info

Publication number
KR100765609B1
KR100765609B1 KR1020060067593A KR20060067593A KR100765609B1 KR 100765609 B1 KR100765609 B1 KR 100765609B1 KR 1020060067593 A KR1020060067593 A KR 1020060067593A KR 20060067593 A KR20060067593 A KR 20060067593A KR 100765609 B1 KR100765609 B1 KR 100765609B1
Authority
KR
South Korea
Prior art keywords
floating gate
etching
flash memory
polysilicon
manufacturing
Prior art date
Application number
KR1020060067593A
Other languages
English (en)
Inventor
조철수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060067593A priority Critical patent/KR100765609B1/ko
Application granted granted Critical
Publication of KR100765609B1 publication Critical patent/KR100765609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

플래쉬 메모리의 플로팅 게이트 제조 방법이 개시된다. 상기 플로팅 게이트 제조 방법은 액티브 영역 및 소자 분리막(STI)의 상부에 폴리실리콘을 증착하는 단계, 증착된 폴리실리콘 상부에 플로팅 게이트 패턴 형성을 위한 포토레지스트를 코팅한 후 패턴에 따라 선택적으로 제거하여 상기 증착된 폴리실리콘의 일부를 노출하는 단계, 상기 포토레지스트 패턴 및 상기 노출된 폴리실리콘의 상부에 반사 방지막(ARC)을 코팅하는 단계, 상기 반사 방지막(ARC)을 식각하여 스페이서를 형성하는 단계, 상기 노출된 폴리실리콘을 식각하는 단계 및 상기 포토레지스트 패턴 및 스페이서를 제거하는 단계를 구비한다. 그리하여, 본 발명은 개선된 플래쉬 메모리의 플로팅 게이트 제조 방법을 제공함으로써, 플래쉬 메모리에서의 플로팅 게이트 제조를 위해 TEOS 산화막을 이용한 하드 마스크를 사용하는 경우에는 공정이 복잡한 문제를 해결하며, 플로팅 게이트 브리지 현상을 감소시킬 수 있다.
플래쉬(flash), 게이트(gate), 반사 방지막(ARC), RIE

Description

플래쉬 메모리의 플로팅 게이트 제조 방법{Method for fabricating floating gate of flash memory}
도 1은 종래의 플래쉬 메모리 장치를 구성하는 셀에서의 플로팅 게이트를 제조하는 방법을 설명하기 위한 개략 단면도.
도 2a 및 도 2d는 본 발명의 일 실시예에 따른 플래쉬 메모리의 플로팅 게이트 제조 방법을 설명하기 위한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
12 : 액티브 영역 14 : STI
16 : 폴리실리콘 18 : 포토레지스트
20 : 반사 방지막(ARC)
본 발명은 플래쉬 메모리 셀의 플로팅 게이트 제조 방법에 관한 것으로서, 보다 상세하게는 플래쉬 메모리 셀의 플로팅 게이트를 반사 방지막(Anti reflection coating ; ARC)을 이용하여 제조하는 방법에 관한 것이다.
반도체 메모리 장치는 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory)과 같이 시간이 지남에 따라 데이터를 잃어버리는 휘발성(volitile)이면서 데이터의 입, 출력이 빠른 RAM 제품과, 한번 데이터를 입력하면 그 상태를 유지할 수는 있지만 데이터의 입, 출력이 느린 ROM(Read Only Memory) 제품으로 크게 구분할 수 있다. 이러한 ROM 제품 중에서 특히 플래쉬 메모리에 대한 수요는 계속 증가 추세에 있다.
도 1은 그러한 종래의 플래쉬 메모리 장치를 구성하는 셀에서의 플로팅 게이트를 제조하는 방법을 설명하기 위한 개략 단면도이다.
도 1을 참조하면, 반도체 기판 상의 액티브 영역(2) 사이에 얕은 트렌치 소자 분리막(Shallow Trench Isolation)(4)이 형성되어지고, 그 상부에 플로팅 게이트(floating gate)(6)이 형성되어지고, 그 상부에 TEOS(TetraEthyl OrthoSilicate)를 이용한 하드 마스크(8)가 형성되어져 있다.
일반적으로, 트렌치(trench)는 0.25㎛ 이후의 반도체 소자 제조 공정의 소자 분리막(isolation)을 만드는 공정으로서, 디자인 룰(design rule) 마다 조금의 차이는 있지만 약 4000Å정도의 깊이로 반도체 기판을 식각해서 소자들끼리 격리시키는 공정이다. 특히 얕은 트렌치 소자 분리막(이하에서는 STI라 함)은 트렌치의 깊이가 약 5㎛ 정도이다.
먼저, STI(4)가 형성된 액티브 영역(2)의 상부에 플로팅 게이트 형성을 위한 폴리실리콘(ploysilicon)이 증착된다. 그 다음, 플로팅 게이트의 패턴 형성을 위해 TEOS 산화막이 증착된다. 그 후, 원하는 패턴의 플로팅 게이트를 형성하기 위해 PEP(Photo Engraving Process)가 진행된다. 그 다음 플로팅 게이트를 형성하기 위해 포토레지스트(photo resist)의 일종인 반사 방지막(ARC)을 형성하고, 건식 식각 방식의 일종인 반응성 이온 식각(Reactive Ion Etching ; RIE)으로 식각한다.
그 후, 상기 식각 부위를 애싱(ashing) 및 SH 처리한 후, 다시 TEOS 산화막을 증착한다. 그런 다음, 상기 TEOS 산화막에 대해 반응성 이온 식각(RIE)을 실시한 후 식각 부위를 애싱하고, SH 처리한 다음 클리닝을 실시한다. 그 결과, 도 1에 도시된 플래쉬 메모리 셀에서의 플로팅 게이트가 완성된다.
이와 같이 플래쉬 메모리에서의 플로팅 게이트 제조를 위해 TEOS 산화막을 이용한 하드 마스크를 사용하는 경우에는 TEOS 산화막 증착 공정 및 수차례의 식각 공정 등 복잡한 공정이 많이 요구되는 문제점이 있다.
또한, 설명되지는 않았지만 ARC의 일종인 BARC(Bottom Anti Reflection Coating)를 이용하여 플로팅 게이트를 형성하는 종래의 BCM으로 플로팅 게이트를 형성하는 경우에는 BARC가 제대로 스페이서(spacer)로 붙지 않으면 Residue가 남아서 플로팅 게이트 브리지 현상을 유발하는 문제점이 있다.
따라서, 보다 단순한 공정을 따르고 플로팅 게이트 브리지 현상을 줄일 수 있는 플로팅 게이트 제조 방법이 절실히 요구된다.
따라서, 본 발명의 목적은 플래쉬 메모리에서의 플로팅 게이트 제조를 위해 TEOS 산화막을 이용한 하드 마스크를 사용하는 경우에는 공정이 복잡한 문제를 해결할 수 있는 개선된 플래쉬 메모리의 플로팅 게이트 제조 방법을 제공함에 있다.
본 발명의 다른 목적은 플로팅 게이트 브리지 현상을 감소시킬 수 있는 플래쉬 메모리의 플로팅 게이트 제조 방법을 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명의 일 양상에 따른 플래쉬 메모리의 플로팅 게이트 제조 방법은, 액티브 영역 및 소자 분리막(STI)의 상부에 폴리실리콘을 증착하는 단계, 증착된 폴리실리콘 상부에 플로팅 게이트 패턴 형성을 위한 포토레지스트를 코팅한 후 패턴에 따라 선택적으로 제거하여 상기 증착된 폴리실리콘의 일부를 노출하는 단계, 상기 포토레지스트 패턴 및 상기 노출된 폴리실리콘의 상부에 반사 방지막(ARC)을 코팅하는 단계, 상기 반사 방지막(ARC)을 식각하여 스페이서를 형성하는 단계, 상기 노출된 폴리실리콘을 식각하는 단계 및 상기 포토레지스트 패턴 및 스페이서를 제거하는 단계를 구비함을 특징으로 한다.
여기서, 상기 반사 방지막(ARC)을 식각하여 스페이서를 형성하는 단계에서의 상기 반사 방지막(ARC)의 식각은 반응성 이온 식각(RIE)에 의해 수행될 수 있다.
또한, 상기 노출된 폴리실리콘을 식각하는 단계는 상기 노출된 폴리실리콘을 식각하여 상기 소자 분리막(STI)이 노출되도록 하는 단계일 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 첨부된 도면 및 이하의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 이해를 돕기 위한 의도로 예를 들어 도시되고 한정된 것에 불과하다. 그러므로, 이하의 설명들이 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.
도 2a 및 도 2d는 본 발명의 일 실시예에 따른 플래쉬 메모리의 플로팅 게이트 제조 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a를 참조하면, 액티브 영역들(12) 사이에 STI(14)가 형성되어져 상기 액티브 영역들(12) 간을 분리한다.
그리고, 상기 액티브 영역들(12) 및 STI(14)의 상부에 플로팅 게이트 형성을 위한 폴리실리콘(16)을 증착한다. 그 후, 상기 증착된 폴리실리콘(16)의 상부에 플로팅 게이트 패턴을 형성하기 위해 포토레지스트를 코팅한다.
그리고, 상기 STI(14)의 수직 상부의 포토레지스트를 선택적으로 제거하여 상기 증착된 폴리실리콘(16)의 일부를 노출시킨다.
그리고, 그 결과물 즉 상기 포토레지스트 패턴(18) 및 상기 노출된 폴리실리콘(14)의 상부에 반사 방지막(ARC)(12)을 코팅한다.
상기 반사 방지막(12)의 코팅은 플로팅 게이트 형성에 필요한 스페이서(spacer)를 만드는데 필요한 것으로서, 일종의 포토레지스트이다.
다음으로 도 2b를 참조하면, 도 2a의 결과물에서 상기 반사 방지막(ARC)을 식각하여 스페이서(20)를 형성하는 단계가 도시되어 있다.
상기 반사 방지막(ARC)을 식각하여 스페이서(20)를 형성하는 단계에서의 상 기 반사 방지막(ARC)의 식각은 건식 식각 방식인 반응성 이온 식각(RIE)에 의해 수행된다. 그리하여, 상기 포토레지스트(18) 및 STI(14) 상부의 폴리실리콘(16)이 노출되어진다.
다음으로, 도 2c를 참조하면, 도 2b의 결과물에서 상기 노출된 폴리실리콘(16)을 식각한 후의 결과가 도시되어 있다. 상기 노출된 폴리실리콘(16)을 식각하는 단계는 상기 노출된 폴리실리콘(16)을 식각하여 상기 STI(14)의 일부가 노출되도록 하는 단계이다.
마지막으로, 도 2d에는 반사 방지막(ARC)을 이용한 플로팅 게이트 제조 방법에 따른 결과물이 도시되어져 있다. 즉, 도 2d는 도 2c의 결과물에서 잔류하는 포토레지스트 패턴(18) 및 스페이서(20)를 제거하는 단계 이후의 결과물이다.
상술한 바와 같이 본 발명에 따른 플로팅 게이트 제조 방법은 반사 방지막(ARC)를 이용하여 스페이서를 형성함으로써, 플로팅 게이트 형성을 단순화시키는 효과를 가지며, 플로팅 게이트 브리지 현상을 줄임으로써, 생산성 향상 및 수율 증가를 가져올 수 있게 된다.
본 발명에 따른 플래쉬 메모리의 플로팅 게이트 제조 방법은 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.
상술한 바와 같이, 본 발명은 개선된 플래쉬 메모리의 플로팅 게이트 제조 방법을 제공함으로써, 플래쉬 메모리에서의 플로팅 게이트 제조를 위해 TEOS 산화막을 이용한 하드 마스크를 사용하는 경우에는 공정이 복잡한 문제를 해결하는 효과를 갖는다.
또한, 본 발명은 개선된 플래쉬 메모리의 플로팅 게이트 제조 방법을 제공함으로써, 플로팅 게이트 브리지 현상을 감소시키는 효과를 갖는다.

Claims (3)

  1. 플래쉬 메모리의 플로팅 게이트 제조 방법에 있어서:
    액티브 영역 및 소자 분리막의 상부에 폴리실리콘을 증착하는 단계;
    증착된 폴리실리콘 상부에 플로팅 게이트 패턴 형성을 위한 포토레지스트를 코팅한 후 패턴에 따라 선택적으로 제거하여 상기 증착된 폴리실리콘의 일부를 노출하는 단계;
    상기 포토레지스트 패턴 및 상기 노출된 폴리실리콘의 상부에 반사 방지막을 코팅하는 단계;
    상기 반사 방지막을 식각하여 스페이서를 형성하는 단계;
    상기 노출된 폴리실리콘을 식각하는 단계; 및
    상기 포토레지스트 패턴 및 상기 스페이서를 제거하는 단계를 구비함을 특징으로 하는 플래쉬 메모리의 플로팅 게이트 제조 방법.
  2. 제1항에 있어서,
    상기 반사 방지막을 식각하여 스페이서를 형성하는 단계에서의 상기 반사 방지막의 식각은 반응성 이온 식각에 의해 수행됨을 특징으로 하는 플래쉬 메모리의 플로팅 게이트 제조 방법.
  3. 제1항에 있어서,
    상기 노출된 폴리실리콘을 식각하는 단계는 상기 노출된 폴리실리콘을 식각하여 상기 소자 분리막의 일부가 노출되도록 함을 특징으로 하는 플래쉬 메모리의 플로팅 게이트 제조 방법.
KR1020060067593A 2006-07-19 2006-07-19 플래쉬 메모리의 플로팅 게이트 제조 방법 KR100765609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060067593A KR100765609B1 (ko) 2006-07-19 2006-07-19 플래쉬 메모리의 플로팅 게이트 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060067593A KR100765609B1 (ko) 2006-07-19 2006-07-19 플래쉬 메모리의 플로팅 게이트 제조 방법

Publications (1)

Publication Number Publication Date
KR100765609B1 true KR100765609B1 (ko) 2007-10-09

Family

ID=39419844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067593A KR100765609B1 (ko) 2006-07-19 2006-07-19 플래쉬 메모리의 플로팅 게이트 제조 방법

Country Status (1)

Country Link
KR (1) KR100765609B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009776A (ko) * 1999-07-14 2001-02-05 윤종용 패턴 사이에 미세 갭을 가지는 반도체장치 및 그 형성방법
KR20010036044A (ko) * 1999-10-05 2001-05-07 윤종용 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009776A (ko) * 1999-07-14 2001-02-05 윤종용 패턴 사이에 미세 갭을 가지는 반도체장치 및 그 형성방법
KR20010036044A (ko) * 1999-10-05 2001-05-07 윤종용 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10-2001-36044
10-2001-9776

Similar Documents

Publication Publication Date Title
TWI356446B (en) Methods to reduce the critical dimension of semico
US8309463B2 (en) Method for forming fine pattern in semiconductor device
US8835321B2 (en) Method for forming fine patterns of a semiconductor device
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
US8034544B2 (en) Method for forming fine contact hole pattern of semiconductor device
CN104733322B (zh) 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构
US20110312184A1 (en) Method for forming pattern of semiconductor device
TW201122886A (en) Method for fabricating semiconductor device using spacer patterning technique
JP2008091851A (ja) 半導体素子のハードマスクパターン形成方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
WO2022001592A1 (zh) 半导体结构及其制作方法
JP5064687B2 (ja) 半導体素子の製造方法
KR20130023806A (ko) 반도체 장치의 제조 방법
KR100765609B1 (ko) 플래쉬 메모리의 플로팅 게이트 제조 방법
WO2022160568A1 (zh) 存储器的制备方法
CN111341725B (zh) 半导体图案的制作方法
US20060003571A1 (en) Method for forming contact hole in semiconductor device
KR100894102B1 (ko) 고집적화된 반도체 메모리소자의 제조방법
KR101039140B1 (ko) 고집적 반도체 메모리소자의 제조방법
KR20110083978A (ko) 반도체 소자의 미세 패턴 형성방법
WO2022148004A1 (zh) 位线接触结构的形成方法及半导体结构
KR20030094940A (ko) 반도체 소자의 제조방법
KR100265853B1 (ko) 반도체소자제조방법
CN114005737A (zh) 一种半导体结构及半导体结构制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee