KR100734666B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100734666B1
KR100734666B1 KR1020050128705A KR20050128705A KR100734666B1 KR 100734666 B1 KR100734666 B1 KR 100734666B1 KR 1020050128705 A KR1020050128705 A KR 1020050128705A KR 20050128705 A KR20050128705 A KR 20050128705A KR 100734666 B1 KR100734666 B1 KR 100734666B1
Authority
KR
South Korea
Prior art keywords
barc
etching
forming
amount
pattern
Prior art date
Application number
KR1020050128705A
Other languages
English (en)
Other versions
KR20070067426A (ko
Inventor
한만길
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050128705A priority Critical patent/KR100734666B1/ko
Publication of KR20070067426A publication Critical patent/KR20070067426A/ko
Application granted granted Critical
Publication of KR100734666B1 publication Critical patent/KR100734666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 불화 아르곤(ArF)을 이용하여 비아 홀을 식각하는 과정에서 바락(Barc) 식각 및 메인 식각을 수행할 때 4:1의 산소(O2) 유량을 유지시키면서 메인 식각의 산소 량을 2∼3sccm으로 조절하여 필름 피팅(Film pitting) 현상이 발생되는 것을 방지하기 위한 것으로, 이를 위한 본 발명은 반도체 기판에 형성된 하부 금속 배선 상부에 층간 절연막을 순차적으로 형성하는 과정과, 층간 절연막 상부에 반사 방지막으로 미세한 패턴을 형성하기 위한 BARC막을 형성하는 과정과, BARC막 상에 감광막(Photo Resist, PR)을 형성하고, 패턴 형성을 위한 마스크를 이용하여 PR 패턴을 형성하는 과정과, 형성된 PR 패턴을 마스크로 층간 절연막을 노출시키기 위해 산소의 유량을 조절하는 BARC 식각을 통해 BARC 패턴을 형성하는 과정과, BARC 패턴을 마스크로 하부 금속 배선을 노출시키기 위해 산소의 유량을 조정하는 메인 식각 및 오버 식각을 통해 비아 홀을 형성하는 과정을 포함한다. 따라서, 본 발명은 필름 피팅(Film pitting) 현상이 발생되는 것을 방지하여 반도체 수율을 향상시킬 수 있는 효과가 있다.
비아, 홀, 산소, 불화 아르곤

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 반도체 소자의 비아 홀 형성 과정에 대한 공정 과정을 도시한 단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 비아 홀 형성 과정에 대한 공정 과정을 도시한 단면도,
도 3a는 메인 식각에서 산소(O2) 량이 4sccm 이상일 때 피팅(Pitting) 현상이 발생된 것을 도시한 이미지 도면,
도 3b는 메인 식각에서 산소(O2) 량이 4sccm 이하일 때 피팅(Pitting) 현상이 발생되지 않는 것을 도시한 이미지 도면,
도 4는 비아 홀에서 선폭(Critical Dimension)에 대한 주요 인자가 산소(O2) 가스 량임을 알 수 있는 도면.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 불화 아르곤(ArF)을 이용하여 비아 홀을 식각하는 과정에서 바락(Barc) 식각 및 메인 식 각을 수행할 때 산소(O2) 량을 조절하여 필름 피팅(Film pitting) 현상을 방지할 수 있는 제조방법에 관한 것이다.
주지된 바와 같이, 반도체 집적회로가 고집적화됨에 따라 제한된 웨이퍼 면적 내에서 금속 배선과 배선을 효과적으로 연결하는 방법들이 제시되고 있다. 그 중 집적회로에서의 금속 배선을 다층화하는 다층 배층 방법이 주로 이용되고 있는 데, 다층 배선 방법에서는 반도체 소자간에 금속 배선이 통과되는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 가져갈 수 있다.
반면에, 다층 배선 구조는 복잡하고, 새로운 모드가 발생할 가능성이 크며, 다층 배선 공정에서의 수율이나 신뢰성의 원인으로 가장 문제가 되는 것으로 금속 배선층의 스텝 커버리지, 금속 배선층간의 콘택 특성, 절연막의 핀 홀과 파티클 등이 있다.
또한, 이러한 다층 배선 구조에서의 각 금속 배선층 간에 존재하는 비아(via)의 수는 극히 많고, 그것들이 모두 도통해서 아주 낮은 콘택 저항값을 가지고 있어야 한다.
이에, 도 1a 내지 도 1e는 반도체 소자의 비아 홀 형성 과정에 대한 공정 과정을 도시한 단면도이다.
먼저, 도 1a를 참조하면, 반도체 기판(101) 상부에 형성된 하부 금속 배선(103) 상에 층간 절연막을 형성하는 단계가 진행된다. 층간 절연막으로는 보통 다층으로 이루어지는 경우가 많으며 여기서 다층의 층간 절연막은 제1내부 절연막(105)과 평탄화 절연막(107) 및 제 2내부 절연막(109)으로 이루어진다. 이와 같은 다층의 층간 절연막을 형성하기 위해서는, 반도체 기판(101) 상에 하부 금속 배선(103)을 형성하고, 그 상부에 제1내부 절화막(105)을 일정 두께로 형성하고, 그 제 1내부 절연막(105) 상부에 평탄화 절연막(107)을 형성하며, 그 평탄화 절연막(107) 상에 제 2내부 절연막(109)을 두껍게 형성한다. 여기서, 제1내부 절연막(105)으로는 PETEOS가 적용될 수 있고 제2내부 절연막(109)으로는 PEOX가 적용되며, 평탄화 절연막(107)은 스핀 온 글라스(Spin On Glass) 방식에 의해 형성된다.
다음으로, 도 1b에 도시된 바와 같이, 층간 절연막 상부에 반사 방지막으로 미세한 패턴을 형성하기 위한 BARC(Bottom Anti-Reflective Coating, BARC)막(111)을 형성한다.
이후, 도 1c와 같이, BARC막(111)상에 감광막(Photo Resist, PR)을 형성하고, 패턴 형성을 위한 마스크(도시되지 않음)를 이용하여 PR 패턴(113)을 형성한다. 이어서, 도 1d와 같이, 형성된 PR 패턴(113)을 마스크로 층간 절연막을 노출시키기 위해 BARC 식각을 통해 BARC 패턴(111)을 형성한다. 여기서, BARC 식각은 110mTorr의 압력과, 1000VAT, 그리고 600W의 바이어스 전력 및 0W의 RF 전력과 300sccm의 Ar 량, 30sccm의 CF4 량, 8sccm 이상의 산소(O2) 량, 30초(sec)의 조건 하에 진행한다.
마지막으로, 도 1e에 도시된 바와 같이, BARC 패턴(111)을 마스크로 하부 금속 배선(103)을 노출시키기 위해 메인 식각을 진행하고 이어서 오버 식각을 통해 비아 홀(115)을 형성한다. 여기서, 메인 식각은 100mTorr의 압력과, 1000VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 CH2F2 량과, 5sccm의 C4F6 량과, 4sccm 이상의 산소(O2) 량, 150sccm의 N2 량과, 55sec의 조건 하에 진행하며, 오버 식각은 110mTorr의 압력과, 100VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 C4F6 량과, 100sccm의 N2 량과, 25sec의 조건 하에 진행한다.
그러나, 상기와 같은 Barc 식각 및 메인 식각에서와 같이, 산소(O2) 량을 8sccm 이상 및 4sccm 이상의 조건으로 식각을 수행할 경우, 특히 메인 식각 과정에서의 산소(O2) 량이 주요 피트(Pit) 인자임을 알 수 있는 바, 도 3a에서와 같이, 메인 식각에서 산소(O2) 량이 4sccm 이상이면서 또한 Barc 식각 및 메인 식각의 산소 량 비율이 4:1로 유지되지 않으면 피팅(Pitting) 현상이 발생하여 반도체 수율을 저하시키게 하는 문제점을 갖는다.
이에, 본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로, 그 목적은 불화 아르곤(ArF)을 이용하여 비아 홀을 식각하는 과정에서 바락(Barc) 식각 및 메인 식각을 수행할 때 4:1의 산소(O2) 유량을 유지시키면서 메인 식각의 산소 량을 2∼3sccm으로 조절하여 필름 피팅(Film pitting) 현상이 발생되는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 반도체 소자의 제조 방법은 반도체 기판에 형성된 하부 금속 배선 상부에 층간 절연막을 순차적으로 형성하는 과정과, 층간 절연막 상부에 반사 방지막으로 미세한 패턴을 형성하기 위한 BARC막을 형성하는 과정과, BARC막 상에 감광막(Photo Resist, PR)을 형성하고, 패턴 형성을 위한 마스크를 이용하여 PR 패턴을 형성하는 과정과, 형성된 PR 패턴을 마스크로 층간 절연막을 노출시키기 위해 산소의 유량을 조절하는 BARC 식각을 통해 BARC 패턴을 형성하는 과정과, BARC 패턴을 마스크로 하부 금속 배선을 노출시키기 위해 산소의 유량을 조정하는 메인 식각 및 오버 식각을 통해 비아 홀을 형성하는 과정을 포함하며, BARC 식각과 메인 식각 간의 산소 량 비율을 4:1로 유지하는 것을 특징으로 한다.
이하, 본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해하게 될 것이다.
본 발명의 핵심 기술요지를 살펴보면, 반도체 기판(201) 상부에 형성된 하부 금속 배선(203) 상부에 층간 절연막을 형성하고, 이 층간 절연막 상부에 반사 방지막으로 미세한 패턴을 형성하기 위한 BARC막(211)을 형성한다.
이후, BARC막(211)상에 감광막(Photo Resist, PR)을 형성하고, 패턴 형성을 위한 마스크를 이용하여 PR 패턴(213)을 형성하며, 형성된 PR 패턴(213)을 마스크로 층간 절연막을 노출시키기 위해 110mTorr의 압력과, 1000VAT(예컨대, 1000VAT는 VAT 밸브의 full open을 의미함), 그리고 600W의 바이어스 전력 및 0W의 RF 전력과 300sccm의 Ar 량, 30sccm의 CF4 량, 6∼8sccm의 산소(O2) 량, 30sec의 조건 하에 BARC 식각을 통해 BARC 패턴(211)을 형성한다.
다음으로, BARC 패턴(211)을 마스크로 하부 금속 배선(203)을 노출시키기 위해 100mTorr의 압력과, 1000VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 CH2F2 량과, 5sccm의 C4F6 량과, 2∼3sccm의 산소(O2) 량, 150sccm의 N2 량과, 55sec의 조건 하에 메인 식각을 진행하고 이어서 110mTorr의 압력과, 100VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 C4F6 량과, 100sccm의 N2 량과, 25sec의 조건 하에 오버 식각을 통해 비아 홀(215)을 형성할 수 있는 것으로, 이러한 기술적 작용을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 비아 홀 형성 과정에 대한 공정 과정을 도시한 단면도이다.
먼저, 도 2a를 참조하면, 반도체 기판(201) 상부에 형성된 하부 금속 배선(203) 상에 층간 절연막을 형성하는 단계가 진행된다. 층간 절연막으로는 보통 다층으로 이루어지는 경우가 많으며 여기서 다층의 층간 절연막은 제1내부 절연막(205)과 평탄화 절연막(207) 및 제 2내부 절연막(209)으로 이루어진다. 이와 같은 다층의 층간 절연막을 형성하기 위해서는, 반도체 기판(201) 상에 하부 금속 배선(203)을 형성하고, 그 상부에 제1내부 절화막(205)을 일정 두께로 형성하고, 그 제 1내부 절연막(205) 상부에 평탄화 절연막(207)을 형성하며, 그 평탄화 절연막(207) 상에 제 2내부 절연막(209)을 두껍게 형성한다. 여기서, 제1내부 절연막(205)으로는 PETEOS가 적용될 수 있고 제2내부 절연막(209)으로는 PEOX가 적용되며, 평탄화 절연막(207)은 스핀 온 글라스(Spin On Glass) 방식에 의해 형성된다.
다음으로, 도 2b에 도시된 바와 같이, 층간 절연막 상부에 반사 방지막으로 미세한 패턴을 형성하기 위한 BARC막(211)을 형성한다.
이후, 도 2c와 같이, BARC막(211)상에 감광막(Photo Resist, PR)을 형성하고, 패턴 형성을 위한 마스크(도시되지 않음)를 이용하여 PR 패턴(213)을 형성한다. 이어서, 도 2d와 같이, 형성된 PR 패턴(213)을 마스크로 층간 절연막을 노출시키기 위해 110mTorr의 압력과, 1000VAT, 그리고 600W의 바이어스 전력 및 0W의 RF 전력과 300sccm의 Ar 량, 30sccm의 CF4 량, 6∼8sccm의 산소(O2) 량, 30sec의 조건 하에 BARC 식각을 통해 BARC 패턴(211)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, BARC 패턴(211)을 마스크로 하부 금속 배선(203)을 노출시키기 위해 100mTorr의 압력과, 1000VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 CH2F2 량과, 5sccm의 C4F6 량과, 2∼3sccm의 산소(O2) 량, 150sccm의 N2 량과, 55sec의 조건 하에 메인 식각을 진행하고 이어서 110mTorr의 압력과, 100VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 C4F6 량과, 100sccm의 N2 량과, 25sec의 조건 하에 오버 식각을 통해 비아 홀(215)을 형성한다.
즉, BARC 식각과 메인 식각에서의 산소 량을 도 3b에서와 같이 4:1로 유지할 때 메인 식각의 산소 량을 2∼3sccm으로 조절하여 기존, 즉 도 3a에서와 같은 피팅 현상을 방지할 수 있다. 다시 말하여, 도 4를 참조하면, 비아 홀에서 선폭(Critical Dimension, CD)에 대한 주요 인자가 산소(O2) 가스 량임을 알 수 있는 것으로, 이러한 실험 결과를 통해 상기와 같은 BARC 식각 및 메인 식각의 조건을 얻을 수 있다.
따라서, 불화 아르곤(ArF)을 이용하여 비아 홀을 식각하는 과정에서 바락(Barc) 식각 및 메인 식각을 수행할 때 4:1의 산소(O2) 유량을 유지시키면서 메인 식각의 산소 량을 2∼3sccm으로 조절함으로써, 필름 피팅(Film pitting) 현상이 발생되는 것을 방지하여 반도체 수율을 향상시킬 수 있다.
또한, 본 발명의 사상 및 특허청구범위 내에서 권리로서 개시하고 있으므로, 본원 발명은 일반적인 원리들을 이용한 임의의 변형, 이용 및/또는 개작을 포함할 수도 있으며, 본 명세서의 설명으로부터 벗어나는 사항으로서 본 발명이 속하는 업계에서 공지 또는 관습적 실시의 범위에 해당하고 또한 첨부된 특허청구범위의 제한 범위 내에 포함되는 모든 사항을 포함한다.
상기에서 설명한 바와 같이, 본 발명은 불화 아르곤(ArF)을 이용하여 비아 홀을 식각하는 과정에서 바락(Barc) 식각 및 메인 식각을 수행할 때 4:1의 산소(O2) 유량을 유지시키면서 메인 식각의 산소 량을 2∼3sccm으로 조절함으로써, 필름 피팅(Film pitting) 현상이 발생되는 것을 방지하여 반도체 수율을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 반도체 소자의 제조 방법으로서,
    반도체 기판에 형성된 하부 금속 배선 상부에 층간 절연막을 순차적으로 형성하는 과정과,
    상기 층간 절연막 상부에 반사 방지막으로 미세한 패턴을 형성하기 위한 BARC막을 형성하는 과정과,
    상기 BARC막 상에 감광막(Photo Resist, PR)을 형성하고, 패턴 형성을 위한 마스크를 이용하여 PR 패턴을 형성하는 과정과,
    상기 형성된 PR 패턴을 마스크로 층간 절연막을 노출시키기 위해 산소의 유량을 조절하는 BARC 식각을 통해 BARC 패턴을 형성하는 과정과,
    상기 BARC 패턴을 마스크로 하부 금속 배선을 노출시키기 위해 산소의 유량을 조정하는 메인 식각 및 오버 식각을 통해 비아 홀을 형성하는 과정
    을 포함하며,
    상기 BARC 식각과 메인 식각 간의 산소 량 비율을 4:1로 유지하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 BARC 식각은, 110mTorr의 압력과, 1000VAT, 그리고 600W의 바이어스 전력 및 0W의 RF 전력과 300sccm의 Ar 량, 30sccm의 CF4 량, 6∼8sccm의 산소(O2) 량, 30sec의 조건에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 메인 식각은, 100mTorr의 압력과, 1000VAT, 그리고 500W의 바이어스 전력 및 1200W의 RF 전력과 250sccm의 Ar 량, 3sccm의 CH2F2 량과, 5sccm의 C4F6 량과, 2∼3sccm의 산소(O2) 량, 150sccm의 N2 량과, 55sec의 조건에서 이루어지는 반도체 소자의 제조 방법.
  4. 삭제
KR1020050128705A 2005-12-23 2005-12-23 반도체 소자의 제조 방법 KR100734666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128705A KR100734666B1 (ko) 2005-12-23 2005-12-23 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128705A KR100734666B1 (ko) 2005-12-23 2005-12-23 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070067426A KR20070067426A (ko) 2007-06-28
KR100734666B1 true KR100734666B1 (ko) 2007-07-02

Family

ID=38366096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128705A KR100734666B1 (ko) 2005-12-23 2005-12-23 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100734666B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029859A (ko) * 1999-06-29 2001-04-16 니시무로 타이죠 반도체 장치의 제조 방법
US6407002B1 (en) 2000-08-10 2002-06-18 Taiwan Semiconductor Manufacturing Company Partial resist free approach in contact etch to improve W-filling
US6531382B1 (en) 2002-05-08 2003-03-11 Taiwan Semiconductor Manufacturing Company Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
KR20060076497A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029859A (ko) * 1999-06-29 2001-04-16 니시무로 타이죠 반도체 장치의 제조 방법
US6407002B1 (en) 2000-08-10 2002-06-18 Taiwan Semiconductor Manufacturing Company Partial resist free approach in contact etch to improve W-filling
US6531382B1 (en) 2002-05-08 2003-03-11 Taiwan Semiconductor Manufacturing Company Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
KR20060076497A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20070067426A (ko) 2007-06-28

Similar Documents

Publication Publication Date Title
US6225217B1 (en) Method of manufacturing semiconductor device having multilayer wiring
JP3757213B2 (ja) 半導体装置の製造方法
JP4104426B2 (ja) 半導体装置の製造方法
KR20000057802A (ko) 무기반사방지막을 사용한 배선형성방법
US11018052B2 (en) Interconnect structure and method of forming the same
CN100561729C (zh) 双镶嵌结构的制造方法
US7772112B2 (en) Method of manufacturing a semiconductor device
JPH05136274A (ja) 半導体装置の層間接続方法
US20010034137A1 (en) Semiconductor device and manufacturing method of the device
KR100734666B1 (ko) 반도체 소자의 제조 방법
JPH08279488A (ja) 半導体装置の製造方法
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
CN110581117B (zh) 一种半导体器件及其制造方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
US7326645B2 (en) Methods for forming copper interconnect of semiconductor devices
JP2006032721A (ja) 半導体装置の製造方法
US7135400B2 (en) Damascene process capable of avoiding via resist poisoning
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20040006479A (ko) 금속 배선 식각 방법
JP2003318157A (ja) 半導体素子の製造方法
KR100707657B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100727702B1 (ko) 반도체 소자의 구리배선 제조방법
JP2005217223A (ja) 半導体装置の製造方法
JP2004221191A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee