JP4661004B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4661004B2 JP4661004B2 JP2001247971A JP2001247971A JP4661004B2 JP 4661004 B2 JP4661004 B2 JP 4661004B2 JP 2001247971 A JP2001247971 A JP 2001247971A JP 2001247971 A JP2001247971 A JP 2001247971A JP 4661004 B2 JP4661004 B2 JP 4661004B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- wiring
- carbon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法、特に配線形成技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、配線間に生じる電気寄生容量が増大してきている。高速動作が必要な半導体集積回路では配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
配線間の電気寄生容量を低減させる方法としては、配線間の絶縁膜の比誘電率を低減させる方法が実現されている。配線間の絶縁膜はシリコン酸化膜（比誘電率３．９〜４．２）が多用され、一部の半導体集積回路ではフッ素含有シリコン酸化膜（比誘電率３．５〜３．８）が用いられている。
【０００４】
配線間の電気寄生容量を低減させる他の方法としては、配線間を空洞に（真空中の比誘電率は１）する半導体装置が提案されている。
【０００５】
図５は配線間を空洞にした従来の半導体装置の配線構造図である。シリコン基板（図示せず）上に形成されたシリコン酸化膜１上に、銅配線２が形成されている。隣接する銅配線２間は空洞３が形成されている。銅配線２および空洞３の上方には多孔質シリコン４が形成されている。
【０００６】
図６は配線間を空洞にした従来の半導体装置の製造方法を説明するための図である。まず、シリコン基板（図示せず）上にシリコン酸化膜１１を３００ｎｍ、続いて炭素膜１２を３００ｎｍ、プラズマＣＶＤ法を用いて膜を堆積する（図６（ａ））。次に、レジストを用いて所望の配線溝パターンを形成し、炭素膜１２をエッチング除去し、炭素膜１２に配線溝１３を形成する（図６（ｂ））。次に、配線溝１３が形成された基板上に、電界めっき法により銅を堆積する。続いて、ＣＭＰ法により配線溝１３上面よりも上方に位置する銅を除去し、銅からなる銅配線１４を形成する（図６（ｃ））。次に、プラズマＣＶＤ法により１０ｎｍ程度の薄い多孔質シリコン酸化膜１５を形成する（図６（ｄ））。次に、銅配線１４が形成された基板を酸化雰囲気である酸素プラズマに暴露する。
【０００７】
この酸素プラズマは薄い多孔質シリコン酸化膜１５を通過して炭素膜１２を酸化し、二酸化炭素となって再び多孔質シリコン酸化膜を通過して除去される。炭素膜１２が除去された後、銅配線１４間には空洞１６が形成される（図６（ｅ））。以上の工程により配線間が空洞である半導体装置が完成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、この半導体装置では、配線間隔の広い領域まで空洞が形成される。その結果、配線間隔の広い領域では配線間に支えとなる構造物（絶縁膜または金属配線）が存在せず、機械的強度が弱くなる。このため配線を更に上層に積層させると上層の絶縁膜がたわんだり、ひび割れが生じたりし、ひいては形成した配線が短絡し不良が生じるという問題点を有していた。
【０００９】
そこで本発明は、配線間を空洞にして配線間の容量を低減しつつも、十分な機械的強度を持つ半導体装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、同一層上に複数の金属配線と、空洞と、炭素含有シリコン酸化膜が形成され、各金属配線の側部及び上部に非酸化性雰囲気で形成される絶縁膜を有する。
【００１１】
その製造方法は、基板上に形成された層間絶縁膜の上に、炭素含有シリコン酸化膜を堆積する工程と、前記炭素含有シリコン酸化膜の上にレジストパターンを形成する工程と、前記レジストパターンをマスクに、ドライエッチングを行って前記炭素含有シリコン酸化膜に配線溝を形成する工程と、前記レジストを除去するとともに、前記炭素含有シリコン酸化膜の上面および側面の少なくとも一部をシリコン酸化膜にするプラズマ処理工程と、前記配線溝の内部を含む前記シリコン酸化膜上に金属を埋め込む工程と、前記金属の一部及び前記炭素含有シリコン酸化膜の上面に形成されたシリコン酸化膜を除去し、埋込配線を形成する工程と、前記配線溝側面に形成された前記シリコン酸化膜を除去する工程と、前記炭素含有シリコン酸化膜上および配線溝上に非酸化性雰囲気中で絶縁膜を形成して隣り合う前記配線同士の間に空洞を形成する工程とを備える。
【００１２】
このように炭素含有シリコン酸化膜の比誘電率は概ね２．５程度であり、金属配線の側壁に空洞（空洞すなわち空気の比誘電率は約１．０）を配置することにより、実効的な配線間の比誘電率を２．５以下にすることができる。さらに、配線間の容量が非常に大きくなる配線間隔が狭い領域では、空洞の占める割合が大きくなり、実効的な配線間の比誘電率が１に近づき、容量低減効果は極めて大きくなる。
【００１３】
配線間の容量が小さい配線間隔が広い領域では、炭素含有シリコン酸化膜の占める割合が大きくなり、従来とほぼ同等の機械的強度を得ることができる。
【００１４】
炭素含有シリコン酸化膜の膜中炭素濃度は２０ａｔ％以下が好ましい。膜中炭素濃度が２０ａｔ％以上では膜そのものの機械的強度が弱くなり、配線として十分な機械的強度が得られないからである。
【００１５】
また、配線の側壁に形成される空洞の幅は５０ｎｍ以下であることが好ましい。形成される空洞の幅が５０ｎｍ（片側）の場合、配線間隔が１００ｎｍ以下の領域はその配線間は空洞だけになる。配線間隔が１００ｎｍよりも広い領域が空洞だけになると十分な機械的強度が得られなくなるからである。
【００１６】
また、前記金属配線および前記絶縁基板、前記炭素含有シリコン酸化膜を被覆し、空洞を形成する絶縁膜はシリコン窒化膜もしくはシリコン炭化膜、シリコン炭化窒化膜であることが好ましい。近年の金属配線の主材料は銅が用いられており、絶縁膜の成膜時に酸化雰囲気であると銅が酸化されてしまい信頼性の低い半導体装置しか形成できない。そのため、金属材料を直に被覆する絶縁膜は非酸化雰囲気で成膜できる膜である必要があるからである。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。
【００１８】
図１は本実施形態に係る半導体装置の配線構造を示している。シリコン基板（図示せず）上に形成された、層間絶縁膜として機能するシリコン酸化膜２１の上には、銅配線２２が形成されている。隣接する銅配線２２の間には、幅５０ｎｍ程度の空洞２４が形成され、その空洞２４の両側を数ｎｍのシリコン窒化膜２３が挟み込むようになっている。さらに、シリコン窒化膜２３とシリコン窒化膜２３との間には炭素を含有するシリコン酸化膜（以下、「炭素含有シリコン酸化膜」ともいう。）２５が形成されている。
【００１９】
銅配線２２および炭素含有シリコン酸化膜２５の上方にはシリコン窒化膜２３が形成されている。ただし、銅配線２２同士の間隔が狭い領域（１００ｎｍ以下：図中Ａ領域）では、隣り合う２つの空洞２４が１つになるため、炭素含有シリコン酸化膜２５は形成されない。
【００２０】
本実施形態では、銅配線２２間が空洞２４のみになるのは、銅配線２２同士の間隔が約１００ｎｍ以下の非常に狭い領域のみであるため、上方に形成されるシリコン窒化膜２３がたわんだり、ひび割れが生じたりするという問題は発生しない。
【００２１】
銅配線２２同士の間隔が１００ｎｍ以上の領域では、銅配線２２の側壁にのみ幅５０ｎｍの空洞２４を有し、空洞２４の無い部分は炭素含有シリコン酸化膜２５が配置されているため、配線間隔の広い領域における機械的強度を十分に保つことができる。
【００２２】
なお、配線は銅を例示したが、十分な機械的強度を有する導体部材であれば特に限定されるものではない。
【００２３】
（第２の実施の形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図２を参照しながら説明する。
【００２４】
シリコン基板（図示せず）上にシリコン酸化膜３１を３００ｎｍ形成し、続いて、炭素含有シリコン酸化膜３２を３５０ｎｍ形成する。いずれもプラズマＣＶＤ法を用いて膜を堆積することができる（図２（ａ））。炭素含有シリコン酸化膜３２は最終的に膜として残るため、多層の配線構造物を用いる時は十分な機械的強度が必要とされる。シリコン酸化膜の機械的強度はナノインデンテーション法による測定値で約８ＧＰａ程度あるが、約１．５〜２．０ＧＰａ程度の機械的強度の低誘電率膜を用いた多層の埋込配線が既に実現されていることから、この程度の機械的強度があれば本発明に係る配線構造は実現できると考えられる。そこで、本発明で用いる炭素含有シリコン酸化膜の機械的強度に要求する機械的強度の下限値は１ＧＰａとした。
【００２５】
配線形成に必要な炭素含有シリコン酸化膜の膜強度について調べた結果を示す図を図３に示す。同図によれば、膜中炭素濃度が２０ａｔ％以下のときに必要とされる１ＧＰａ以上の膜強度が得られることが分かる。逆に、２０ａｔ％よりも大きいときは１ＧＰａ以上の膜強度を得ることができない。
【００２６】
次に、レジストを塗布した後、ＫｒＦエキシマレーザなどにより露光を行う。
その後、露光パターンを現像処理し、炭素含有シリコン酸化膜３２に形成する配線パターン（配線溝パターン）のレジスト３３を形成した後、ＣＦ系主成分とするガス、たとえばＣＦ4、ＣＨＦ3、アルゴン、酸素を含むガスプラズマを用いたドライエッチング法により、レジスト３３をマスクに炭素含有シリコン酸化膜３２をエッチング除去し、配線溝３４を形成する（図２（ｂ））。
【００２７】
次に、Ｏ2ガスプラズマを用いたプラズマ処理によりレジスト３３を除去する。このとき、炭素含有シリコン酸化膜３２も同時にＯ2ガスプラズマに暴露され、酸化される。その結果、炭素含有シリコン酸化膜３２の上面および側面の一部または全部が酸化されて、シリコン酸化膜３５が形成される（図２（ｃ））。
【００２８】
このとき配線溝３４の側面部に形成されるシリコン酸化膜３５の膜厚は５０ｎｍ程度とする。これは、配線溝３４の側面部に形成されるシリコン酸化膜３５は後の工程で除去し、空洞とするためである。
【００２９】
図４は炭素含有シリコン酸化膜表面に形成されるシリコン酸化膜厚と酸素プラズマ雰囲気圧力の関係を調べた図である。同図より、プラズマ処理は、１３．３Ｐａ以下で、基板に垂直方向に電圧バイアスが生じるプラズマ条件で行うことが好ましい。レジストを除去すると共に炭素含有シリコン酸化膜の上面及び側面の少なくとも一部を確実に酸化させ、均一な膜厚のシリコン酸化膜を形成するためである。このプラズマ処理工程でシリコン酸化膜の膜厚を制御することができる。
【００３０】
次に、配線溝３４が形成された基板上に、電界めっき法などにより銅を堆積する（図２（ｄ））。次に、ＣＭＰ法により、配線溝３４よりも上方に位置する銅を除去し、続いて、炭素含有シリコン酸化膜３２の上面部に形成されているシリコン酸化膜３５を除去し、銅配線３６を形成する（図２（ｅ））。
【００３１】
次に、この基板を、弗酸を含む薬液によりウェットエッチングして、銅配線３６の側部に形成されているシリコン酸化膜３５を選択的に除去する。なお、このような選択的エッチング（シリコン酸化膜３５のみがウェットエッチングされること。）が可能となるのは、炭素含有シリコン酸化膜がＯ2プラズマにより酸化されて形成されたシリコン酸化膜は密度が低いため、炭素含有シリコン酸化膜、銅およびプラズマＣＶＤ法により形成されたシリコン酸化膜と比較して弗酸によるエッチング速度が速いためである。
【００３２】
その結果、炭素含有シリコン酸化膜３２と銅配線３６との間に５０ｎｍ程度のスリット３７が形成される。ただし、銅配線３６間の距離が１００ｎｍ以下の領域では銅配線３６間にもスリット３７が形成される（図２（ｆ））。
【００３３】
次に、プラズマＣＶＤ法によりシリコン窒化膜３８を約１００ｎｍ堆積すると、銅配線３６の側壁に空洞３９が形成される（図２（ｇ））。なお、空洞３９が形成される理由は、プラズマＣＶＤ法で形成したシリコン窒化膜は、いわゆるカバレッジが悪く下地の段差被覆能力が小さいため、炭素含有シリコン酸化膜３２および銅配線３６上はほぼ１００ｎｍの膜厚のシリコン窒化膜が堆積されるが、スリット３７の側壁部及び底部には数ｎｍ程度しかシリコン窒化膜は堆積されず、そのため、いわゆるオーバーハングしてスリット３７の開口部が閉じ空洞３９が形成されるためである。
【００３４】
ところで、空洞３９を形成するには、下地の段差被覆能力の小さい絶縁膜を堆積すればよいが、銅配線３６が酸化されることを防止するためには非酸化雰囲気で成膜可能な、シリコン炭化膜、シリコン炭化窒化膜またはシリコン窒化膜などが好ましい。ただし、シリコン窒化膜は比誘電率が比較的大きいため空洞３９が形成できる極力最小の使用量とすべきである。段差被覆能力が小さく、かつ、非酸化性雰囲気で成膜可能であり、しかも比誘電率も小さい膜が最も好ましい。逆に、シリコン酸化膜やシリコン酸窒化膜（酸化窒化膜）はいずれも酸化性雰囲気で形成されるため、好ましくない。
【００３５】
なお、配線は銅を例示したが、十分な機械的強度を有する導体部材であれば特に限定されるものではない。
【００３６】
本発明によると、配線間隔が１００ｎｍ以下の領域では、配線間は空洞のみとなるが、配線の密度が大きいため機械的強度は十分に大きい一方、配線間隔が１００ｎｍよりも広い領域では炭素含有シリコン酸化膜３２が残るため、これによって十分な機械的強度が得られる。
【００３７】
【発明の効果】
本発明に係る半導体装置の配線は、金属配線間の一部に空洞を配置しつつも機械的強度の小さい箇所は低誘電率絶縁膜で補強されるため、全体として機械的強度と低誘電率化の両立を図ることができ、構造の機械的安定性と半導体装置の高速動作を共に実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の構造断面図
【図２】本発明に係る半導体装置の製造工程を示す断面図
【図３】配線形成に必要な炭素含有シリコン酸化膜の膜強度について調べた結果を示す図
【図４】炭素含有シリコン酸化膜表面に形成されるシリコン酸化膜厚と酸素プラズマ雰囲気圧力の関係を調べた図
【図５】配線間を空洞にした従来の半導体装置の配線構造図
【図６】配線間を空洞にした従来の半導体装置の製造方法を説明するための図
【符号の説明】
１ シリコン酸化膜
２ 銅配線
３ 空洞
４ 多孔質シリコン
１１ シリコン酸化膜
１２ 炭素膜
１３ 配線溝
１４ 銅配線
１５ 多孔質シリコン酸化膜
１６ 空洞
２１ シリコン酸化膜
２２ 銅配線
２３ シリコン窒化膜
２４ 空洞
２５ 炭素含有シリコン酸化膜
３１ シリコン酸化膜
３２ 炭素含有シリコン酸化膜
３３ レジスト
３４ 配線溝
３５ シリコン酸化膜
３６ 銅配線
３７ スリット
３８ シリコン窒化膜
３９ 空洞
【発明の属する技術分野】
本発明は半導体装置およびその製造方法、特に配線形成技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、配線間に生じる電気寄生容量が増大してきている。高速動作が必要な半導体集積回路では配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
配線間の電気寄生容量を低減させる方法としては、配線間の絶縁膜の比誘電率を低減させる方法が実現されている。配線間の絶縁膜はシリコン酸化膜（比誘電率３．９〜４．２）が多用され、一部の半導体集積回路ではフッ素含有シリコン酸化膜（比誘電率３．５〜３．８）が用いられている。
【０００４】
配線間の電気寄生容量を低減させる他の方法としては、配線間を空洞に（真空中の比誘電率は１）する半導体装置が提案されている。
【０００５】
図５は配線間を空洞にした従来の半導体装置の配線構造図である。シリコン基板（図示せず）上に形成されたシリコン酸化膜１上に、銅配線２が形成されている。隣接する銅配線２間は空洞３が形成されている。銅配線２および空洞３の上方には多孔質シリコン４が形成されている。
【０００６】
図６は配線間を空洞にした従来の半導体装置の製造方法を説明するための図である。まず、シリコン基板（図示せず）上にシリコン酸化膜１１を３００ｎｍ、続いて炭素膜１２を３００ｎｍ、プラズマＣＶＤ法を用いて膜を堆積する（図６（ａ））。次に、レジストを用いて所望の配線溝パターンを形成し、炭素膜１２をエッチング除去し、炭素膜１２に配線溝１３を形成する（図６（ｂ））。次に、配線溝１３が形成された基板上に、電界めっき法により銅を堆積する。続いて、ＣＭＰ法により配線溝１３上面よりも上方に位置する銅を除去し、銅からなる銅配線１４を形成する（図６（ｃ））。次に、プラズマＣＶＤ法により１０ｎｍ程度の薄い多孔質シリコン酸化膜１５を形成する（図６（ｄ））。次に、銅配線１４が形成された基板を酸化雰囲気である酸素プラズマに暴露する。
【０００７】
この酸素プラズマは薄い多孔質シリコン酸化膜１５を通過して炭素膜１２を酸化し、二酸化炭素となって再び多孔質シリコン酸化膜を通過して除去される。炭素膜１２が除去された後、銅配線１４間には空洞１６が形成される（図６（ｅ））。以上の工程により配線間が空洞である半導体装置が完成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、この半導体装置では、配線間隔の広い領域まで空洞が形成される。その結果、配線間隔の広い領域では配線間に支えとなる構造物（絶縁膜または金属配線）が存在せず、機械的強度が弱くなる。このため配線を更に上層に積層させると上層の絶縁膜がたわんだり、ひび割れが生じたりし、ひいては形成した配線が短絡し不良が生じるという問題点を有していた。
【０００９】
そこで本発明は、配線間を空洞にして配線間の容量を低減しつつも、十分な機械的強度を持つ半導体装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、同一層上に複数の金属配線と、空洞と、炭素含有シリコン酸化膜が形成され、各金属配線の側部及び上部に非酸化性雰囲気で形成される絶縁膜を有する。
【００１１】
その製造方法は、基板上に形成された層間絶縁膜の上に、炭素含有シリコン酸化膜を堆積する工程と、前記炭素含有シリコン酸化膜の上にレジストパターンを形成する工程と、前記レジストパターンをマスクに、ドライエッチングを行って前記炭素含有シリコン酸化膜に配線溝を形成する工程と、前記レジストを除去するとともに、前記炭素含有シリコン酸化膜の上面および側面の少なくとも一部をシリコン酸化膜にするプラズマ処理工程と、前記配線溝の内部を含む前記シリコン酸化膜上に金属を埋め込む工程と、前記金属の一部及び前記炭素含有シリコン酸化膜の上面に形成されたシリコン酸化膜を除去し、埋込配線を形成する工程と、前記配線溝側面に形成された前記シリコン酸化膜を除去する工程と、前記炭素含有シリコン酸化膜上および配線溝上に非酸化性雰囲気中で絶縁膜を形成して隣り合う前記配線同士の間に空洞を形成する工程とを備える。
【００１２】
このように炭素含有シリコン酸化膜の比誘電率は概ね２．５程度であり、金属配線の側壁に空洞（空洞すなわち空気の比誘電率は約１．０）を配置することにより、実効的な配線間の比誘電率を２．５以下にすることができる。さらに、配線間の容量が非常に大きくなる配線間隔が狭い領域では、空洞の占める割合が大きくなり、実効的な配線間の比誘電率が１に近づき、容量低減効果は極めて大きくなる。
【００１３】
配線間の容量が小さい配線間隔が広い領域では、炭素含有シリコン酸化膜の占める割合が大きくなり、従来とほぼ同等の機械的強度を得ることができる。
【００１４】
炭素含有シリコン酸化膜の膜中炭素濃度は２０ａｔ％以下が好ましい。膜中炭素濃度が２０ａｔ％以上では膜そのものの機械的強度が弱くなり、配線として十分な機械的強度が得られないからである。
【００１５】
また、配線の側壁に形成される空洞の幅は５０ｎｍ以下であることが好ましい。形成される空洞の幅が５０ｎｍ（片側）の場合、配線間隔が１００ｎｍ以下の領域はその配線間は空洞だけになる。配線間隔が１００ｎｍよりも広い領域が空洞だけになると十分な機械的強度が得られなくなるからである。
【００１６】
また、前記金属配線および前記絶縁基板、前記炭素含有シリコン酸化膜を被覆し、空洞を形成する絶縁膜はシリコン窒化膜もしくはシリコン炭化膜、シリコン炭化窒化膜であることが好ましい。近年の金属配線の主材料は銅が用いられており、絶縁膜の成膜時に酸化雰囲気であると銅が酸化されてしまい信頼性の低い半導体装置しか形成できない。そのため、金属材料を直に被覆する絶縁膜は非酸化雰囲気で成膜できる膜である必要があるからである。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。
【００１８】
図１は本実施形態に係る半導体装置の配線構造を示している。シリコン基板（図示せず）上に形成された、層間絶縁膜として機能するシリコン酸化膜２１の上には、銅配線２２が形成されている。隣接する銅配線２２の間には、幅５０ｎｍ程度の空洞２４が形成され、その空洞２４の両側を数ｎｍのシリコン窒化膜２３が挟み込むようになっている。さらに、シリコン窒化膜２３とシリコン窒化膜２３との間には炭素を含有するシリコン酸化膜（以下、「炭素含有シリコン酸化膜」ともいう。）２５が形成されている。
【００１９】
銅配線２２および炭素含有シリコン酸化膜２５の上方にはシリコン窒化膜２３が形成されている。ただし、銅配線２２同士の間隔が狭い領域（１００ｎｍ以下：図中Ａ領域）では、隣り合う２つの空洞２４が１つになるため、炭素含有シリコン酸化膜２５は形成されない。
【００２０】
本実施形態では、銅配線２２間が空洞２４のみになるのは、銅配線２２同士の間隔が約１００ｎｍ以下の非常に狭い領域のみであるため、上方に形成されるシリコン窒化膜２３がたわんだり、ひび割れが生じたりするという問題は発生しない。
【００２１】
銅配線２２同士の間隔が１００ｎｍ以上の領域では、銅配線２２の側壁にのみ幅５０ｎｍの空洞２４を有し、空洞２４の無い部分は炭素含有シリコン酸化膜２５が配置されているため、配線間隔の広い領域における機械的強度を十分に保つことができる。
【００２２】
なお、配線は銅を例示したが、十分な機械的強度を有する導体部材であれば特に限定されるものではない。
【００２３】
（第２の実施の形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図２を参照しながら説明する。
【００２４】
シリコン基板（図示せず）上にシリコン酸化膜３１を３００ｎｍ形成し、続いて、炭素含有シリコン酸化膜３２を３５０ｎｍ形成する。いずれもプラズマＣＶＤ法を用いて膜を堆積することができる（図２（ａ））。炭素含有シリコン酸化膜３２は最終的に膜として残るため、多層の配線構造物を用いる時は十分な機械的強度が必要とされる。シリコン酸化膜の機械的強度はナノインデンテーション法による測定値で約８ＧＰａ程度あるが、約１．５〜２．０ＧＰａ程度の機械的強度の低誘電率膜を用いた多層の埋込配線が既に実現されていることから、この程度の機械的強度があれば本発明に係る配線構造は実現できると考えられる。そこで、本発明で用いる炭素含有シリコン酸化膜の機械的強度に要求する機械的強度の下限値は１ＧＰａとした。
【００２５】
配線形成に必要な炭素含有シリコン酸化膜の膜強度について調べた結果を示す図を図３に示す。同図によれば、膜中炭素濃度が２０ａｔ％以下のときに必要とされる１ＧＰａ以上の膜強度が得られることが分かる。逆に、２０ａｔ％よりも大きいときは１ＧＰａ以上の膜強度を得ることができない。
【００２６】
次に、レジストを塗布した後、ＫｒＦエキシマレーザなどにより露光を行う。
その後、露光パターンを現像処理し、炭素含有シリコン酸化膜３２に形成する配線パターン（配線溝パターン）のレジスト３３を形成した後、ＣＦ系主成分とするガス、たとえばＣＦ4、ＣＨＦ3、アルゴン、酸素を含むガスプラズマを用いたドライエッチング法により、レジスト３３をマスクに炭素含有シリコン酸化膜３２をエッチング除去し、配線溝３４を形成する（図２（ｂ））。
【００２７】
次に、Ｏ2ガスプラズマを用いたプラズマ処理によりレジスト３３を除去する。このとき、炭素含有シリコン酸化膜３２も同時にＯ2ガスプラズマに暴露され、酸化される。その結果、炭素含有シリコン酸化膜３２の上面および側面の一部または全部が酸化されて、シリコン酸化膜３５が形成される（図２（ｃ））。
【００２８】
このとき配線溝３４の側面部に形成されるシリコン酸化膜３５の膜厚は５０ｎｍ程度とする。これは、配線溝３４の側面部に形成されるシリコン酸化膜３５は後の工程で除去し、空洞とするためである。
【００２９】
図４は炭素含有シリコン酸化膜表面に形成されるシリコン酸化膜厚と酸素プラズマ雰囲気圧力の関係を調べた図である。同図より、プラズマ処理は、１３．３Ｐａ以下で、基板に垂直方向に電圧バイアスが生じるプラズマ条件で行うことが好ましい。レジストを除去すると共に炭素含有シリコン酸化膜の上面及び側面の少なくとも一部を確実に酸化させ、均一な膜厚のシリコン酸化膜を形成するためである。このプラズマ処理工程でシリコン酸化膜の膜厚を制御することができる。
【００３０】
次に、配線溝３４が形成された基板上に、電界めっき法などにより銅を堆積する（図２（ｄ））。次に、ＣＭＰ法により、配線溝３４よりも上方に位置する銅を除去し、続いて、炭素含有シリコン酸化膜３２の上面部に形成されているシリコン酸化膜３５を除去し、銅配線３６を形成する（図２（ｅ））。
【００３１】
次に、この基板を、弗酸を含む薬液によりウェットエッチングして、銅配線３６の側部に形成されているシリコン酸化膜３５を選択的に除去する。なお、このような選択的エッチング（シリコン酸化膜３５のみがウェットエッチングされること。）が可能となるのは、炭素含有シリコン酸化膜がＯ2プラズマにより酸化されて形成されたシリコン酸化膜は密度が低いため、炭素含有シリコン酸化膜、銅およびプラズマＣＶＤ法により形成されたシリコン酸化膜と比較して弗酸によるエッチング速度が速いためである。
【００３２】
その結果、炭素含有シリコン酸化膜３２と銅配線３６との間に５０ｎｍ程度のスリット３７が形成される。ただし、銅配線３６間の距離が１００ｎｍ以下の領域では銅配線３６間にもスリット３７が形成される（図２（ｆ））。
【００３３】
次に、プラズマＣＶＤ法によりシリコン窒化膜３８を約１００ｎｍ堆積すると、銅配線３６の側壁に空洞３９が形成される（図２（ｇ））。なお、空洞３９が形成される理由は、プラズマＣＶＤ法で形成したシリコン窒化膜は、いわゆるカバレッジが悪く下地の段差被覆能力が小さいため、炭素含有シリコン酸化膜３２および銅配線３６上はほぼ１００ｎｍの膜厚のシリコン窒化膜が堆積されるが、スリット３７の側壁部及び底部には数ｎｍ程度しかシリコン窒化膜は堆積されず、そのため、いわゆるオーバーハングしてスリット３７の開口部が閉じ空洞３９が形成されるためである。
【００３４】
ところで、空洞３９を形成するには、下地の段差被覆能力の小さい絶縁膜を堆積すればよいが、銅配線３６が酸化されることを防止するためには非酸化雰囲気で成膜可能な、シリコン炭化膜、シリコン炭化窒化膜またはシリコン窒化膜などが好ましい。ただし、シリコン窒化膜は比誘電率が比較的大きいため空洞３９が形成できる極力最小の使用量とすべきである。段差被覆能力が小さく、かつ、非酸化性雰囲気で成膜可能であり、しかも比誘電率も小さい膜が最も好ましい。逆に、シリコン酸化膜やシリコン酸窒化膜（酸化窒化膜）はいずれも酸化性雰囲気で形成されるため、好ましくない。
【００３５】
なお、配線は銅を例示したが、十分な機械的強度を有する導体部材であれば特に限定されるものではない。
【００３６】
本発明によると、配線間隔が１００ｎｍ以下の領域では、配線間は空洞のみとなるが、配線の密度が大きいため機械的強度は十分に大きい一方、配線間隔が１００ｎｍよりも広い領域では炭素含有シリコン酸化膜３２が残るため、これによって十分な機械的強度が得られる。
【００３７】
【発明の効果】
本発明に係る半導体装置の配線は、金属配線間の一部に空洞を配置しつつも機械的強度の小さい箇所は低誘電率絶縁膜で補強されるため、全体として機械的強度と低誘電率化の両立を図ることができ、構造の機械的安定性と半導体装置の高速動作を共に実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の構造断面図
【図２】本発明に係る半導体装置の製造工程を示す断面図
【図３】配線形成に必要な炭素含有シリコン酸化膜の膜強度について調べた結果を示す図
【図４】炭素含有シリコン酸化膜表面に形成されるシリコン酸化膜厚と酸素プラズマ雰囲気圧力の関係を調べた図
【図５】配線間を空洞にした従来の半導体装置の配線構造図
【図６】配線間を空洞にした従来の半導体装置の製造方法を説明するための図
【符号の説明】
１ シリコン酸化膜
２ 銅配線
３ 空洞
４ 多孔質シリコン
１１ シリコン酸化膜
１２ 炭素膜
１３ 配線溝
１４ 銅配線
１５ 多孔質シリコン酸化膜
１６ 空洞
２１ シリコン酸化膜
２２ 銅配線
２３ シリコン窒化膜
２４ 空洞
２５ 炭素含有シリコン酸化膜
３１ シリコン酸化膜
３２ 炭素含有シリコン酸化膜
３３ レジスト
３４ 配線溝
３５ シリコン酸化膜
３６ 銅配線
３７ スリット
３８ シリコン窒化膜
３９ 空洞
Claims (4)
- 基板上に形成された層間絶縁膜の上に、炭素含有シリコン酸化膜を堆積する工程と、
前記炭素含有シリコン酸化膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクに、ドライエッチングを行って前記炭素含有シリコン酸化膜に配線溝を形成する工程と、
前記レジストパターンを除去するとともに、前記炭素含有シリコン酸化膜の上面および側面の少なくとも一部をシリコン酸化膜にするプラズマ処理工程と、
前記配線溝の内部を含む前記シリコン酸化膜上に金属を埋め込む工程と、
前記金属の一部及び前記炭素含有シリコン酸化膜の上面に形成されたシリコン酸化膜を除去し、配線を形成する工程と、
前記配線溝側面に形成された前記シリコン酸化膜を除去する工程と、
前記炭素含有シリコン酸化膜上および前記配線上に非酸化性雰囲気中で絶縁膜を形成して隣り合う前記配線同士の間に空洞を形成する工程とを備えた半導体装置の製造方法。 - 前記プラズマ処理工程は、酸素ガスを含むプラズマ雰囲気中に前記基板をさらすことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記酸素ガスを含むプラズマ中のガス圧力は、１３．３Ｐａ以下とすることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記プラズマ処理工程は、前記基板にバイアスを印加しながら行うことを特徴とする請求項１、２または３のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247971A JP4661004B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247971A JP4661004B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060032A JP2003060032A (ja) | 2003-02-28 |
| JP4661004B2 true JP4661004B2 (ja) | 2011-03-30 |
Family
ID=19077207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001247971A Expired - Fee Related JP4661004B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4661004B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4864307B2 (ja) * | 2003-09-30 | 2012-02-01 | アイメック | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 |
| JP4679193B2 (ja) | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP2015043367A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187503A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000183158A (ja) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
| JP2000260861A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000260864A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001093975A (ja) * | 1999-09-21 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-08-17 JP JP2001247971A patent/JP4661004B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187503A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000183158A (ja) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
| JP2000260861A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000260864A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001093975A (ja) * | 1999-09-21 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003060032A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109531B2 (ja) | 半導体装置及びその製造方法 | |
| US6576976B2 (en) | Semiconductor integrated circuit with an insulation structure having reduced permittivity | |
| KR100382376B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR20000048294A (ko) | 듀얼 다마신 배선의 형성방법 | |
| JP3775354B2 (ja) | 半導体装置およびその製造方法 | |
| JP4661004B2 (ja) | 半導体装置の製造方法 | |
| US6849521B2 (en) | Method for manufacturing a semiconductor device | |
| US7030009B2 (en) | Method for forming metal interconnect in a carbon containing silicon oxide film | |
| JP2004260001A (ja) | 半導体装置の製造方法 | |
| KR100379137B1 (ko) | 반도체 장치의 제조 방법 | |
| KR19980033871A (ko) | 반도체 장치의 제조 방법 | |
| US20040235293A1 (en) | Method for manufacturing semiconductor device | |
| JP3132446B2 (ja) | 半導体装置の製造方法 | |
| KR100327145B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3691982B2 (ja) | 半導体装置の製造方法 | |
| JP2003209169A (ja) | 半導体装置の製造方法 | |
| KR100199367B1 (ko) | 반도체 소자의 비아 콘택홀 형성방법 | |
| KR100277181B1 (ko) | 다층 금속 배선용 절연막을 구비한 반도체 장치의 제조 방법 | |
| JP2002050688A (ja) | 半導体装置およびその製造方法 | |
| JP2003017436A (ja) | 半導体装置の製造方法 | |
| JP2001313333A (ja) | 半導体装置及びその製造方法 | |
| KR20000073903A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH07135249A (ja) | 半導体装置及びその製造方法 | |
| JP2007335547A (ja) | 半導体装置及びその製造方法 | |
| JPH07321107A (ja) | 配線形成方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |