JP2000260864A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線間容量を低減することができ、しかも機
械的強度に優れた半導体装置を得る。 【解決手段】 同一配線層に形成された配線１０８間
に、空洞領域１１０と絶縁膜からなる領域１０５とが設
けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、特にその配線技術に関するものである。

【０００２】

【従来の技術】近年、コンピュータや通信機器の重要部
分には大規模集積回路（ＬＳＩ）が多用されており、こ
のＬＳＩ単体の性能向上が機器全体の高性能化を達成す
るキーポイントとなっている。ＬＳＩ単体の性能を向上
させるためには、集積度を高めること、つまり素子を微
細化することが重要である。

【０００３】しかし、素子の微細化が極端に進むと、配
線間の容量及び配線抵抗が増大するため、ＬＳＩの性能
（高速動作など）を向上させることが容易ではなくな
る。従って、マイクロプロセッサなどの高速動作が要求
されるＬＳＩの性能を向上させるためには、集積回路の
内部配線の寄生抵抗及び寄生容量を減少させることが不
可欠である。

【０００４】内部配線の寄生抵抗の減少は、抵抗率が低
い材料を用いて内部配線を構成することにより達成でき
る。現在では、アルミニウム合金に比べて抵抗率が３０
％以上低い銅を内部配線に用いることが一部で実用化さ
れている。

【０００５】一方、内部配線の寄生容量としては、次の
二つがあげられる。第１は、同一の配線層（配線レベ
ル）に存在する配線間に生じる容量、すなわち左右の配
線間に生じる容量である。この容量は、配線間の間隔を
広げること或いは配線の厚さを減らすことにより減少さ
せることが可能である。第２は、異なる配線層に存在す
る配線間に生じる容量、すなわち上下の配線間に生じる
容量である。この容量は、下側の配線上に形成される層
間絶縁膜の厚さを増すことにより減少させることが可能
である。

【０００６】しかし、配線間隔を広げると素子の集積度
を低下させることになり、配線の厚さを減らすと配線抵
抗が増大することになる。また、層間絶縁膜の厚さを増
すことも多層配線においては総膜厚の増大につながる。

【０００７】現在では、内部配線の寄生容量を減少させ
るために、比誘電率の低い絶縁膜を使用することが行わ
れている。例えば、フッ素を含むプラズマＴＥＯＳ膜は
比誘電率が約３．３であり、フッ素を含まないＴＥＯＳ
膜に比べて比誘電率を約１５％減少させることができ
る。しかし、集積度の向上に伴い、低誘電率の絶縁膜を
用いてもＬＳＩの性能向上を十分に達成できなくなって
きている。

【０００８】そこで、近年、同一配線層（配線レイヤ）
に存在する配線間の領域を空洞にすることで、配線間の
寄生容量を低減する試みがなされている。この技術は、
予め配線間にカーボン膜を充填しておき、このカーボン
膜を配線間を橋渡しする絶縁膜を通してガス化すること
により、配線間を空洞にするものである。

【０００９】しかし、上述した同一配線層に存在する配
線間の領域を空洞化する技術では、次のような問題が生
じる。第１は、配線間隔の広い領域を橋渡しする支え用
の絶縁膜がたわみ、上層側の配線がショートする等の問
題である。この問題は、カーボン膜をガス化した後、支
え用の絶縁膜の強度が弱くなり、自重や上層側の膜の重
さに耐えられくなるという、機械的強度の低下に起因す
る。第２は、配線以外の領域全てを空洞にすることによ
り、チップに切り出した際に周辺の保護がなされないと
いう問題である。

【００１０】また、異なる配線層間に存在する層間領域
を空洞化する場合にも、空洞化することによって機械的
強度が低下するという問題が生じる。

【００１１】

【発明が解決しようとする課題】このように、集積回路
内の配線間容量を低減するために、配線間の領域を空洞
にするという提案がなされているが、空洞化することに
よって機械的強度が低下するという問題があった。

【００１２】本発明は、上記従来の課題に対してなされ
たものであり、配線間容量を低減することができ、しか
も機械的強度に優れた半導体装置及びその製造方法を提
供することを目的としている。

【００１３】

【課題を解決するための手段】本発明に係る半導体装置
は、同一配線層に形成された配線間に、空洞領域と絶縁
膜からなる領域とが設けられていることを特徴とする
（発明Ａ）。

【００１４】本発明によれば、同一配線層（配線レイ
ヤ）に形成された配線間に空洞領域と絶縁膜からなる領
域とが設けられているので、空洞領域によって配線間容
量を低減することができるとともに、絶縁膜からなる領
域によって機械的強度を確保することができる。特に、
配線間容量が問題となる配線間隔の狭い領域では空洞領
域を主体とし、機械的強度が問題となる配線間隔の広い
領域では絶縁膜からなる領域を主体とすることにより、
配線間容量の低減と機械的強度の向上を効果的に達成す
ることができる。

【００１５】前記発明において、前記空洞領域は、同一
配線層に形成された互いに隣接する配線間の領域のうち
少なくとも配線に近い側の領域に設けられていることが
好ましい。これは、互いに隣接する配線間の領域におい
て、該領域の全体が空洞領域であっても一部が空洞領域
であってもよいことを意味する。具体的には、配線間隔
が一定以下の領域では配線間の領域全体を空洞領域と
し、配線間隔が一定以上の領域では配線横の領域を空洞
領域としてそれ以外の領域を絶縁膜からなる領域とす
る、といった態様があげられる。

【００１６】なお、前記発明において、空洞領域の内部
には、少なくとも酸素と二酸化炭素を含む混合ガス或い
は空気が満たされていることが好ましい。

【００１７】本発明に係る半導体装置の製造方法は、半
導体基板の主面側の配線層に配線を形成するとともに配
線間の領域に絶縁膜及び空洞形成用材料膜を形成する工
程と、前記空洞形成用材料膜を選択的に除去して空洞領
域を形成する工程とを有することを特徴とする（発明
Ｂ）。

【００１８】本発明の具体的な方法としては、以下の態
様があげられる。

【００１９】半導体基板の主面側の配線層に空洞形成用
材料膜を形成する工程と、前記空洞形成用材料膜の絶縁
膜充填用領域を除去する工程と、この除去された領域に
充填用絶縁膜を形成する工程と、前記空洞形成用材料膜
の絶縁膜非充填用領域の一部を除去して配線溝を形成す
る工程と、この配線溝に配線材料を充填して配線を形成
する工程と、前記配線、充填用絶縁膜及び空洞形成用材
料膜が形成された配線層上に支え用絶縁膜を形成する工
程と、この支え用絶縁膜を形成する工程の後に空洞形成
用材料膜を除去して空洞領域を形成する工程とを有す
る。

【００２０】半導体基板の主面側の配線層に空洞形成用
材料膜を形成する工程と、前記空洞形成用材料膜の絶縁
膜非充填用領域の一部を除去して配線溝を形成する工程
と、この配線溝に配線材料を充填して配線を形成する工
程と、前記空洞形成用材料膜の絶縁膜充填用領域を除去
する工程と、この除去された領域に充填用絶縁膜を形成
する工程と、前記配線、充填用絶縁膜及び空洞形成用材
料膜が形成された配線層上に支え用絶縁膜を形成する工
程と、この支え用絶縁膜を形成する工程の後に空洞形成
用材料膜を除去して空洞領域を形成する工程とを有す
る。

【００２１】なお、前記発明において、空洞形成用材料
膜は、酸化によってガス化する材料を用いて形成される
ことが好ましく、また、配線に用いる配線材料を成膜す
る際の温度で固体であることが好ましい。

【００２２】また、前記発明において、空洞形成用材料
膜は炭素膜であり、この炭素膜を灰化除去することによ
り、空洞領域内に少なくとも酸素と二酸化炭素を含む混
合ガスを充填させることが好ましい。

【００２３】また、前記発明の各態様において、絶縁膜
非充填用領域のパターンは配線溝のパターンを太らせた
パターンであることが好ましい。この場合、第１の方法
として、空洞形成用材料膜の絶縁膜充填用領域を除去す
る工程で用いるフォトマスクの絶縁膜非充填用領域に対
応するパターンに、配線溝を形成する工程で用いるフォ
トマスクの配線溝に対応するパターンを太らせたものを
用いる方法があげられる。また、第２の方法として、空
洞形成用材料膜の絶縁膜充填用領域を除去する工程で用
いるフォトマスクに、配線溝を形成する工程で用いるフ
ォトマスクを用い、このフォトマスクを用いてレジスト
にパターンを転写する際にオーバー露光となる条件で露
光を行う方法があげられる。

【００２４】本発明に係る半導体装置は、異なる配線層
間に、空洞領域と絶縁膜からなる領域とが設けられてい
ることを特徴とする（発明Ｃ）。

【００２５】本発明によれば、異なる配線層（配線レイ
ヤ）間に空洞領域と絶縁膜からなる領域とが設けられて
いるので、空洞領域によって異なる配線層間の配線間容
量を低減することができるとともに、絶縁膜からなる領
域によって機械的強度を確保することができる。

【００２６】前記発明において、前記空洞領域は、異な
る配線層に形成された対向する配線間に対応する領域に
設けられていることが好ましい。このように、配線間容
量が問題となる対向する配線間に対応する領域では空洞
領域を主体とし、それ以外の領域では絶縁膜からなる領
域を主体とすることにより、配線間容量の低減と機械的
強度の向上を効果的に達成することができる。

【００２７】なお、前記発明において、空洞領域の内部
には、少なくとも酸素と二酸化炭素を含む混合ガス或い
は空気が満たされていることが好ましい。

【００２８】本発明に係る半導体装置の製造方法は、半
導体基板の主面側の第１の配線層に第１の配線を形成す
る工程と、前記第１の配線が形成された層の上層側に絶
縁膜及び空洞形成用材料膜を形成する工程と、少なくと
も前記絶縁膜が形成された層の上層側の第２の配線層に
第２の配線を形成する工程と、前記第２の配線を形成す
る工程の前又は後に前記空洞形成用材料膜を選択的に除
去して空洞領域を形成する工程とを有することを特徴と
する（発明Ｄ）。

【００２９】本発明の具体的な方法としては、以下の態
様があげられる。

【００３０】半導体基板の主面側の第１の配線層に第１
の配線を形成する工程と、第１の配線が形成された層上
に第１の支え用絶縁膜を形成する工程と、第１の支え用
絶縁膜上に第１の空洞形成用材料膜を形成する工程と、
第１の空洞形成用材料膜の絶縁膜充填用領域を除去する
工程と、この除去された領域に第１の充填用絶縁膜を形
成する工程と、第１の空洞形成用材料膜の絶縁膜非充填
用領域の一部を除去して接続孔を形成する工程と、この
接続孔に導電材料を充填して接続用導電部を形成する工
程と、前記接続用導電部、充填用絶縁膜及び空洞形成用
材料膜が形成された層上の第２の配線層に前記接続用導
電部に接続される第２の配線を形成するとともに第２の
配線間の領域に第２の充填用絶縁膜及び第２の空洞形成
用材料膜を形成する工程と、第２の配線が形成された層
上に第２の支え用絶縁膜を形成する工程と、第１及び第
２の空洞形成用材料膜を同時に除去して第１及び第２の
空洞領域を形成する工程とを有する。

【００３１】半導体基板の主面側の第１の配線層に第１
の配線を形成する工程と、第１の配線が形成された層上
に第１の支え用絶縁膜を形成する工程と、第１の支え用
絶縁膜上に第１の空洞形成用材料膜を形成する工程と、
第１の空洞形成用材料膜の絶縁膜充填用領域を除去する
工程と、この除去された領域に第１の充填用絶縁膜を形
成する工程と、第１の空洞形成用材料膜の絶縁膜非充填
用領域の一部を除去して接続孔を形成する工程と、この
接続孔に導電材料を充填して接続用導電部を形成する工
程と、前記接続用導電部、充填用絶縁膜及び空洞形成用
材料膜が形成された層上に第２の支え用絶縁膜を形成す
る工程と、第１の空洞形成用材料膜を除去して第１の空
洞領域を形成する工程と、第２の支え用絶縁膜上の第２
の配線層に前記接続用導電部に接続される第２の配線を
形成するとともに第２の配線間の領域に第２の充填用絶
縁膜及び第２の空洞形成用材料膜を形成する工程と、第
２の配線が形成された層上に第３の支え用絶縁膜を形成
する工程と、第２の空洞形成用材料膜を除去して第２の
空洞領域を形成する工程とを有する。

【００３２】なお、前記発明において、空洞形成用材料
膜は、酸化によってガス化する材料を用いて形成される
ことが好ましく、また、接続用導電材料を成膜する際の
温度で固体であることが好ましい。

【００３３】また、前記発明において、空洞形成用材料
膜は炭素膜であり、この炭素膜を灰化除去することによ
り、空洞領域内に少なくとも酸素と二酸化炭素を含む混
合ガスを充填させることが好ましい。

【００３４】また、前記発明の各態様において、絶縁膜
非充填用領域は第１の配線と第２の配線が対向する（重
なる）領域に対応する領域であることが好ましい。この
場合、第１の空洞形成用材料膜の絶縁膜充填用領域を除
去する工程で用いるフォトマスクの絶縁膜非充填用領域
に対応するパターンとして、第１の配線を形成するため
に用いるフォトマスクの第１の配線に対応するパターン
と、第２の配線を形成するために用いるフォトマスクの
第２の配線に対応するパターンとの重なる部分に対応し
たパターンを用いることが好ましい。

【００３５】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。

【００３６】（実施形態１）まず、本発明の第１の実施
形態について、図１（ａ）〜（ｆ）に示した工程断面図
を参照して説明する。本実施形態は、多層配線構造にお
ける同一配線層内の配線間の領域を、空洞領域と絶縁膜
が形成された領域によって構成するものである。なお、
図では、素子分離及びＭＯＳＦＥＴの形成工程等は省略
し、主として多層金属配線の形成に係る工程について示
している。

【００３７】まず、図１（ａ）に示すように、素子分離
及びＭＯＳＦＥＴ等が形成された半導体基板（シリコン
基板等）１０１の主面側に、絶縁分離膜１０２を堆積
し、さらに後の工程で気化させるカーボン膜１０３を堆
積する。続いて、カーボン膜１０３上にレジストを塗布
した後、領域１０４ａにはレジスト１０４を残し、それ
以外の領域１０４ｂにはレジスト１０４が残らないよう
にパターニングする。このときのレジスト１０４のパタ
ーニングは、配線パターンを０．３μｍ太らせるように
データ加工したフォトマスクを用いて行うようにする。
これにより、隣接する配線間の間隔が０．６μｍ以下と
なる領域では、配線に対応するパターン間がつながった
ようなレジストパターンが形成される。

【００３８】次に、図１（ｂ）に示すように、レジスト
パターン１０４をマスクとして、ドライエッチング等に
よりカーボン膜１０３を加工する。このとき、レジスト
１０４をマスクとして加工する方法以外にも、レジスト
パターンをハードマスクに転写しておき、ハードマスク
をマスクとしてドライエッチング加工してもカーボン膜
１０３を同様に加工することができる。レジスト１０４
を除去した後、基板全面にＳＯＧ膜１０５を塗布する。

【００３９】次に、図１（ｃ）に示すように、ＣＭＰ
（化学的機械的研磨）を行い、カーボン膜１０３上のＳ
ＯＧ膜１０５を除去するとともに、カーボン膜１０３間
のＳＯＧ膜１０５をカーボン膜１０３と同じ高さになる
ように平坦化する。続いて、レジスト１０６を塗布した
後、配線パターン形成用のフォトマスクを用いてレジス
ト１０６をパターニングし、配線溝に対応した溝パター
ン１０７を形成する。

【００４０】次に、図１（ｄ）に示すように、レジスト
１０６をマスクとして、ドライエッチングによりカーボ
ン膜１０３に配線溝を形成する。配線溝を形成した後、
レジストを除去し、基板全面に配線金属となるアルミニ
ウム−銅合金膜１０８を堆積する。

【００４１】次に、図１（ｅ）に示すように、ＣＭＰに
よる平坦化を行う。すなわち、配線溝以外のアルミニウ
ム−銅合金膜１０８をＣＭＰによって除去し、配線溝内
のみにアルミニウム−銅合金膜１０８を残置させる。そ
の後、支えとなる支え絶縁膜１０９を基板全面に堆積す
る。ここでは、支え絶縁膜１０９として塗布型の無機Ｓ
ＯＧ膜を用いる。

【００４２】次に、図１（ｆ）に示すように、酸素アニ
ールによりカーボン膜１０３をアッシング除去して空洞
１１０を形成する。アニールは、４００℃で１２０分、
酸素雰囲気で行う。空洞１１０内には、酸素と二酸化炭
素を主成分とする混合ガスが満たされることになる。本
工程により、アルミニウム−銅合金膜１０８からなる配
線横の領域には幅０．３μｍの空洞１１０が形成され
る。また、隣接する配線間の間隔が０．６μｍ以下とな
る領域ではＳＯＧ膜１０５のない空洞１１０のみが形成
される。

【００４３】以上の工程により、配線間容量が問題とな
る配線間隔の狭い領域では主として空洞によって配線間
が分離され、配線間隔の広い領域では主として絶縁膜に
よって配線間が分離されることになる。したがって、配
線間隔が狭い（特に０．２μｍ以下）領域を有する集積
回路に適用することにより、配線間容量を大幅に低減す
ることが可能となり、また配線間隔の広い領域での機械
的強度を増すことが可能となる。

【００４４】（実施形態２）次に、本発明の第２の実施
形態について説明する。本実施形態も、多層配線構造に
おける同一配線層内の配線間の領域を、空洞領域と絶縁
膜が形成された領域によって構成するものである。な
お、図面については第１の実施形態で用いたものを使用
することができるため、図１（ａ）〜（ｆ）を参照して
本実施形態の製造工程を説明する。

【００４５】まず、図１（ａ）に示すように、素子分離
及びＭＯＳＦＥＴ等が形成された半導体基板（シリコン
基板等）１０１の主面側に、絶縁分離膜１０２を堆積
し、さらに後の工程で気化させるカーボン膜１０３を堆
積する。続いて、カーボン膜１０３上にレジストを塗布
した後、領域１０４ａにはレジスト１０４を残し、それ
以外の領域１０４ｂにはレジスト１０４が残らないよう
にパターニングする。このときのレジスト１０４のパタ
ーニングは、配線パターン形成用のフォトマスクを用い
て、配線パターンを形成するときとは反対のタイプのフ
ォトレジストを用いて行う。本実施形態では、配線パタ
ーンの形成にはポジ型のレジストを用いるため、本工程
ではネガ型のレジストを用いる。そして、通常の露光量
よりも多い露光量でレジスト１０４をオーバー露光する
ことで、隣接する配線間の間隔が狭い領域では、配線に
対応するパターン間がつながったようなレジストパター
ンが形成される。露光量を調整することによりオーバー
露光される領域の幅を調整することも可能である。

【００４６】以後の図１（ｂ）〜（ｆ）の工程は、第１
の実施形態と同様であり、ここではこれらの工程につい
ての説明は省略する。

【００４７】本実施形態においても、第１の実施形態と
同様、配線間容量が問題となる配線間隔の狭い領域では
主として空洞によって配線間が分離され、配線間隔の広
い領域では主として絶縁膜によって配線間が分離される
ことになる。また、本実施形態では、工程（ａ）でレジ
ストパターン１０４を形成する際に、第１の実施形態と
は異なり、配線パターン形成用のマスクをそのまま用い
ることができるという利点がある。

【００４８】（実施形態３）次に、本発明の第３の実施
形態について、図２（ａ）〜（ｆ）に示した工程断面図
を参照して説明する。本実施形態も、多層配線構造にお
ける同一配線層内の配線間の領域を、空洞領域と絶縁膜
が形成された領域によって構成するものである。なお、
図では、素子分離及びＭＯＳＦＥＴの形成工程等は省略
し、主として多層金属配線の形成に係る工程について示
している。

【００４９】まず、図２（ａ）に示すように、素子分離
及びＭＯＳＦＥＴ等が形成された半導体基板（シリコン
基板等）２０１の主面側に、絶縁分離膜２０２を堆積
し、さらに後の工程で気化させるカーボン膜２０３を堆
積する。続いて、レジスト２０４を塗布した後、配線パ
ターン形成用のマスクを用いてレジスト２０４をパター
ニングし、配線溝に対応した溝パターン２０５を形成す
る。

【００５０】次に、図２（ｂ）に示すように、レジスト
２０４をマスクとして、ドライエッチングによりカーボ
ン膜２０３に配線溝を形成する。配線溝を形成した後、
レジストを除去し、基板全面に配線金属となるアルミニ
ウム−銅合金膜２０６を堆積する。

【００５１】次に、図２（ｃ）に示すように、ＣＭＰに
よる平坦化を行う。すなわち、配線溝以外のアルミニウ
ム−銅合金膜２０６をＣＭＰによって除去し、配線溝内
のみにアルミニウム−銅合金２０６を残置させる。続い
て、レジストを塗布した後、領域２０７ａにはレジスト
２０７を残し、それ以外の領域２０７ｂにはレジスト２
０７が残らないようにパターニングする。このときのレ
ジスト２０７のパターニングは、配線パターンを０．３
μｍ太らせるようにデータ加工したフォトマスクを用い
て行うようにする。これにより、隣接する配線間の間隔
が０．６μｍ以下となる領域では、配線に対応するパタ
ーン間がつながったようなレジストパターンが形成され
る。

【００５２】次に、図２（ｄ）に示すように、レジスト
パターン２０７をマスクとして、ドライエッチング等に
よりカーボン膜２０３を加工する。このとき、レジスト
２０７をマスクとして加工する方法以外にも、レジスト
パターンをハードマスクに転写しておき、ハードマスク
をマスクとしてドライエッチング加工してもカーボン膜
２０３を同様に加工することができる。レジスト２０７
を除去した後、基板全面にＳＯＧ膜２０８を塗布する。

【００５３】次に、図２（ｅ）に示すように、ＣＭＰを
行い、カーボン膜２０３上及びアルミニウム−銅合金膜
２０６上のＳＯＧ膜２０８を除去するとともに、カーボ
ン膜２０３間のＳＯＧ膜２０８をカーボン膜２０３と同
じ高さになるように平坦化する。その後、支え絶縁膜２
０９を基板全面に堆積する。ここでは、支え絶縁膜２０
９として塗布型の無機ＳＯＧ膜を用いる。

【００５４】次に、図２（ｆ）に示すように、酸素アニ
ールによりカーボン膜２０３をアッシング除去して空洞
２１０を形成する。アニールは、４００℃で１２０分、
酸素雰囲気で行う。空洞２１０内には、酸素と二酸化炭
素を主成分とする混合ガスが満たされることになる。本
工程により、アルミニウム−銅合金膜２０６からなる配
線横の領域には幅０．３μｍの空洞２１０が形成され
る。また、隣接する配線間の間隔が０．６μｍ以下とな
る領域ではＳＯＧ膜２０８のない空洞２１０のみが形成
される。

【００５５】以上の工程により、配線間容量が問題とな
る配線間隔の狭い領域では主として空洞によって配線間
が分離され、配線間隔の広い領域では主として絶縁膜に
よって配線間が分離されることになる。

【００５６】（実施形態４）次に、本発明の第４の実施
形態について説明する。本実施形態も、多層配線構造に
おける同一配線層内の配線間の領域を、空洞領域と絶縁
膜が形成された領域によって構成するものである。な
お、図面については第３の実施形態で用いたものを使用
することができるため、図２（ａ）〜（ｆ）を参照して
本実施形態の製造工程を説明する。

【００５７】図２（ａ）〜（ｂ）の工程は、第３の実施
形態と同様であり、ここではこれらの工程についての説
明は省略する。

【００５８】図２（ｂ）の工程の後、図２（ｃ）に示す
ように、ＣＭＰによる平坦化を行う。すなわち、配線溝
以外のアルミニウム−銅合金膜２０６をＣＭＰによって
除去し、配線溝内のみにアルミニウム−銅合金膜２０６
を残置させる。続いて、レジストを塗布した後、領域２
０７ａにはレジスト２０７を残し、それ以外の領域２０
７ｂにはレジスト２０７が残らないようにパターニング
する。このときのレジスト２０７パターニングは、配線
パターン形成用のフォトマスクを用いて、配線パターン
を形成するときとは反対のタイプのフォトレジストを用
いて行う。本実施形態では、配線パターンの形成にはポ
ジ型のレジストを用いるため、本工程ではネガ型のレジ
ストを用いる。そして、通常の露光量よりも多い露光量
でレジスト２０７をオーバー露光することで、隣接する
配線間の間隔が狭い領域では、配線に対応するパターン
間がつながったようなレジストパターンが形成される。
露光量を調整することによりオーバー露光される領域の
幅を調整することも可能である。

【００５９】以後の図２（ｄ）〜（ｆ）の工程は、第３
の実施形態と同様であり、ここではこれらの工程につい
ての説明は省略する。

【００６０】本実施形態においても、第３の実施形態と
同様、配線間容量が問題となる配線間隔の狭い領域では
主として空洞によって配線間が分離され、配線間隔の広
い領域では主として絶縁膜によって配線間が分離される
ことになる。また、本実施形態では、工程（ｃ）でレジ
ストパターン２０７を形成する際に、第３の実施形態と
は異なり、配線パターン形成用のマスクをそのまま用い
ることができるという利点がある。

【００６１】（実施形態５）次に、本発明の第５の実施
形態について、図３（ａ）〜（ｆ）に示した工程断面図
を参照して説明する。本実施形態は、多層配線構造にお
ける異なる配線層間の領域を、空洞領域と絶縁膜が形成
された領域によって構成するものである。なお、図で
は、素子分離及びＭＯＳＦＥＴの形成工程等は省略し、
主として多層金属配線の形成に係る工程について示して
いる。

【００６２】まず、図３（ａ）に示すように、前述した
実施形態１〜４で説明したいずれかの方法により、下層
側の配線領域を形成する。ここで、３０１は半導体基板
（シリコン基板等）、３０２は絶縁分離膜、３０３は下
層側の配線となるアルミニウム−銅合金膜、３０４はＳ
ＯＧ膜、３０５は支え絶縁膜、３０６はカーボン膜をア
ッシング除去した後の空洞である。

【００６３】次に、図３（ｂ）に示すように、基板全面
にカーボン膜３０７を堆積後、レジスト３０８の塗布及
びパターニングを行う。このとき、下層配線（ｎ層）と
上層配線（ｎ＋１層）とが重なる部分に対応する領域３
０８ａにレジストを残し、それ以外の領域３０８ｂのレ
ジストを除去するようにする。具体的には、上層配線の
マスクデータと下層配線のマスクデータを演算処理し
て、両配線のＡＮＤ部分に対応した領域のマスクを作製
し、このマスクを用いてレジスト３０８のパターニング
を行う。

【００６４】次に、図３（ｃ）に示すように、レジスト
３０８をマスクとしてカーボン膜３０７をドライエッチ
ングによって加工する。このとき、レジストをマスクと
して加工する方法以外にも、レジストパターンをハード
マスクに転写しておき、ハードマスクをマスクとしてド
ライエッチング加工してもカーボン膜３０７を同様に加
工することができる。レジスト３０８を除去した後、基
板全面にＳＯＧ膜３０９を塗布する。

【００６５】次に、図３（ｄ）に示すように、カーボン
膜３０７上のＳＯＧ膜３０９をＣＭＰ等の方法で除去
し、カーボン膜３０７とＳＯＧ膜３０９の高さを揃えて
平坦化する。その後、レジスト３１０を塗布し、層間接
続孔のマスクとなるようにレジスト３１０をパターニン
グする。

【００６６】次に、図３（ｅ）に示すように、レジスト
３１０をマスクとしてカーボン膜３０７をドライエッチ
ングによって加工し、層間接続孔を形成する。このと
き、レジストをマスクとして加工する方法以外にも、レ
ジストパターンをハードマスクに転写しておき、ハード
マスクをマスクとしてドライエッチング加工してもカー
ボン膜３０７を同様に加工することができる。レジスト
３１０を除去した後、基板全面にプラグとなるアルミニ
ウム−銅合金膜３１１を堆積する。このとき、リフロー
スパッタ等の方法を用いて、層間接続孔にアルミニウム
−銅合金膜３１１が充填されるようにする。

【００６７】次に、図３（ｆ）に示すように、層間接続
孔以外のアルミニウム−銅合金膜３１１をＣＭＰ等の方
法によって除去する。その後、実施形態１〜４で説明し
たいずれかの方法と同様の方法を用い、上層側の配線領
域にカーボン膜（図示せず）、ＳＯＧ膜３１２、アルミ
ニウム−銅合金膜３１３からなる上層側の配線、さらに
上層側の支え絶縁膜３１４等を形成する。その後、上下
の配線層間に形成されたカーボン膜及び同一配線層に形
成された配線間のカーボン膜を同時にアッシング除去
し、空洞３１５及び３１６とする。アニールは、４００
℃で１２０分、酸素雰囲気で行う。空洞内には、酸素と
二酸化炭素を主成分とする混合ガスが満たされることに
なる。

【００６８】以上の工程を行うことにより、配線間容量
の問題となる上下の配線が重なる領域では主として空洞
によって配線間が分離され、上下の配線が重ならない領
域では主として絶縁膜によって上下の配線層間が分離さ
れることになる。

【００６９】（実施形態６）次に、本発明の第６の実施
形態について、図４（ａ）〜（ｆ）に示した工程断面図
を参照して説明する。本実施形態も、多層配線構造にお
ける異なる配線層間の領域を、空洞領域と絶縁膜が形成
された領域によって構成するものである。なお、図で
は、素子分離及びＭＯＳＦＥＴの形成工程等は省略し、
主として多層金属配線の形成に係る工程について示して
いる。

【００７０】まず、図４（ａ）に示すように、前述した
実施形態１〜４で説明したいずれかの方法により、下層
側の配線領域を形成する。ここで、４０１は半導体基板
（シリコン基板等）、４０２は絶縁分離膜、４０３は下
層側の配線となるアルミニウム−銅合金膜、４０４はＳ
ＯＧ膜、４０５は支え絶縁膜、４０６はカーボン膜をア
ッシング除去した後の空洞である。その後、基板全面に
カーボン膜４０７を堆積後、レジスト４０８の塗布及び
パターニングを行う。このとき、下層配線（ｎ層）と上
層配線（ｎ＋１層）とが重なる部分に対応する領域４０
８ａにレジストを残し、それ以外の領域４０８ｂのレジ
ストを除去するようにする。具体的には、上層配線のマ
スクデータと下層配線のマスクデータを演算処理して、
両配線のＡＮＤ部分に対応した領域のマスクを作製し、
このマスクを用いてレジスト４０８のパターニングを行
う。

【００７１】次に、図４（ｂ）に示すように、レジスト
４０８をマスクとしてカーボン膜４０７をドライエッチ
ングによって加工する。このとき、レジストをマスクと
して加工する方法以外にも、レジストパターンをハード
マスクに転写しておき、ハードマスクをマスクとしてド
ライエッチング加工してもカーボン膜４０７を同様に加
工することができる。レジスト４０８を除去した後、基
板全面にＳＯＧ膜４０９を塗布する。

【００７２】次に、図４（ｃ）に示すように、カーボン
膜４０７上のＳＯＧ膜４０９をＣＭＰ等の方法で除去
し、カーボン膜４０７とＳＯＧ膜４０９の高さを揃えて
平坦化する。その後、レジスト４１０を塗布し、層間接
続孔のマスクとなるようにレジスト４１０をパターニン
グする。

【００７３】次に、図４（ｄ）に示すように、レジスト
４１０をマスクとしてカーボン膜４０７をドライエッチ
ングによって加工し、層間接続孔を形成する。このと
き、レジストをマスクとして加工する方法以外にも、レ
ジストパターンをハードマスクに転写しておき、ハード
マスクをマスクとしてドライエッチング加工してもカー
ボン膜４０７を同様に加工することができる。レジスト
４１０を除去した後、基板全面にプラグとなるアルミニ
ウム−銅合金膜４１１を堆積する。このとき、リフロー
スパッタ等の方法を用いて、層間接続孔にアルミニウム
−銅合金膜４１１が充填されるようにする。

【００７４】次に、図４（ｅ）に示すように、層間接続
孔以外のアルミニウム−銅合金膜４１１をＣＭＰ等の方
法によって除去し、さらに基板全面に支え絶縁膜４１２
として塗布膜を形成する。その後、酸素アニールにより
カーボン膜４０７をアッシング除去し、空洞４１３を形
成する。アニールは、４００℃で１２０分、酸素雰囲気
で行う。空洞内には、酸素と二酸化炭素を主成分とする
混合ガスが満たされることになる。

【００７５】次に、図４（ｆ）に示すように、実施形態
１〜４で説明したいずれかの方法と同様の方法を用い、
上層側の配線領域にカーボン膜（図示せず）、ＳＯＧ膜
４１４、アルミニウム−銅合金膜４１５からなる上層側
の配線、さらに支え絶縁膜４１６を形成する。その後、
上層側の配線層の配線間に形成されたカーボン膜をアッ
シング除去し、空洞４１７を形成する。

【００７６】本実施形態においても、第５の実施形態と
同様、配線間容量の問題となる上下の配線が重なる領域
では主として空洞によって配線間が分離され、上下の配
線が重ならない領域では主として絶縁膜によって上下の
配線層間が分離されることになる。

【００７７】（実施形態７）次に、本発明の第７の実施
形態について、図５（ａ）〜（ｆ）に示した工程断面図
を参照して説明する。本実施形態は、多層配線構造にお
ける同一配線層内の配線間の領域を、空洞領域と絶縁膜
が形成された領域によって構成するものである。なお、
図では、素子分離及びＭＯＳＦＥＴの形成工程等は省略
し、主として多層金属配線の形成に係る工程について示
している。

【００７８】まず、図５（ａ）に示すように、素子分離
及びＭＯＳＦＥＴ等が形成された半導体基板（シリコン
基板等）５０１の主面側に、絶縁分離膜５０２を堆積
し、さらに後の工程で気化させるカーボン膜５０３を堆
積する。続いて、カーボン膜５０３上にレジストを塗布
した後、配線パターン間隔が狭くなる領域５０４ａには
レジスト５０４を残し、配線を形成しない領域及び配線
パターン間隔が広くなる領域５０４ｂにはレジスト５０
４が残らないようにパターニングする。このときのレジ
スト５０４のパターニングは、配線パターンのデータを
参考にして作製されたフォトマスクを用いて行うように
する。

【００７９】次に、図５（ｂ）に示すように、レジスト
パターン５０４をマスクとして、ドライエッチング等に
よりカーボン膜５０３を加工する。このとき、レジスト
５０４をマスクとして加工する方法以外にも、レジスト
パターンをハードマスクに転写しておき、ハードマスク
をマスクとしてドライエッチング加工してもカーボン膜
５０３を同様に加工することができる。レジスト５０４
を除去した後、基板全面にＳＯＧ膜５０５を塗布する。

【００８０】次に、図５（ｃ）に示すように、ＣＭＰを
行い、カーボン膜５０３上のＳＯＧ膜５０５を除去する
とともに、カーボン膜５０３間のＳＯＧ膜５０５をカー
ボン膜５０３と同じ高さになるように平坦化する。続い
て、レジスト５０６を塗布した後、配線パターン形成用
のフォトマスクを用いてレジスト５０６をパターニング
し、配線溝に対応した溝パターン５０７を形成する。

【００８１】次に、図５（ｄ）に示すように、レジスト
５０６をマスクとして、ドライエッチングによりカーボ
ン膜５０３に配線溝を形成する。配線溝を形成した後、
レジストを除去し、基板全面に配線金属となるアルミニ
ウム−銅合金膜５０８を堆積する。

【００８２】次に、図５（ｅ）に示すように、ＣＭＰに
よる平坦化を行う。すなわち、配線溝以外のアルミニウ
ム−銅合金膜５０８をＣＭＰによって除去し、配線溝内
のみにアルミニウム−銅合金膜５０８を残置させる。そ
の後、支え絶縁膜５０９を基板全面に堆積する。ここで
は、支え絶縁膜５０９として塗布型の無機ＳＯＧ膜を用
いる。

【００８３】次に、図５（ｆ）に示すように、酸素アニ
ールによりカーボン膜５０３をアッシング除去して空洞
５１０を形成する。アニールは、４００℃で１２０分、
酸素雰囲気で行う。空洞５１０内には、酸素と二酸化炭
素を主成分とする混合ガスが満たされることになる。

【００８４】以上の工程により、配線間容量が問題とな
る配線間隔の狭い領域では空洞によって配線間が分離さ
れ、配線間隔の広い領域では主として絶縁膜によって配
線間が分離されることになる。

【００８５】なお、上記各実施形態では、空洞形成用の
カーボン膜を酸素アニールによってアッシング除去する
ようにしたが、高温下（例えば３５０℃程度）でカーボ
ンを水素ラジカルと反応させてカーボン膜を除去するよ
うにしてもよい。また、空洞形成用の膜としてカーボン
膜の代わりにポリイミド膜を用い、酸素アニールによっ
てポリイミド膜をアッシング除去するようにしてもよ
い。

【００８６】また、上記各実施形態では、配線間の絶縁
膜として塗布膜であるＳＯＧ膜を用いたが、ＣＶＤ等に
よって成膜するシリコン酸化膜等を用いてもよい。ま
た、支え絶縁膜にも無機塗布膜以外の絶縁膜を用いるこ
とが可能である。さらに、配線金属もアルミニウム−銅
合金に限らず、金、銀、銅といった金属やタングステ
ン、モリブデン等の高融点金属を用いることが可能であ
る。

【００８７】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。

【００８８】

【発明の効果】本発明によれば、同一配線層に形成され
た配線間、或いは異なる配線層間に、空洞領域と絶縁膜
からなる領域とが設けられているので、空洞領域によっ
て配線間容量を低減することができるとともに、絶縁膜
からなる領域によって機械的強度を確保することができ
る。

【図面の簡単な説明】

【図１】本発明の第１及び第２の実施形態に係る半導体
装置の製造工程について示した工程断面図。

【図２】本発明の第３及び第４の実施形態に係る半導体
装置の製造工程について示した工程断面図。

【図３】本発明の第５の実施形態に係る半導体装置の製
造工程について示した工程断面図。

【図４】本発明の第６の実施形態に係る半導体装置の製
造工程について示した工程断面図。

【図５】本発明の第７の実施形態に係る半導体装置の製
造工程について示した工程断面図。

【符号の説明】

１０１、２０１、３０１、４０１、５０１…半導体基板 １０２、２０２、３０２、４０２、５０２…絶縁分離膜 １０３、２０３、３０７、４０７、５０３…カーボン膜 １０４、１０６、２０４、２０７、３０８、３１０、４
０８、４１０、５０４、５０６…レジスト １０５、２０８、３０４、３０９、３１２、４０４、４
０９、４１４、５０５…ＳＯＧ膜 １０７、２０５、５０７…溝パターン １０８、２０６、３０３、３１１、３１３、４０３、４
１１、４１５、５０８…Ａｌ−Ｃｕ合金膜 １０９、２０９、３０５、３１４、４０５、４１２、４
１６、５０９…支え絶縁膜 １１０、２１０、３０６、３１５、３１６、４０６、４
１３、４１７、５１０…空洞

フロントページの続き Ｆターム(参考） 5F033 HH09 HH11 HH13 HH14 HH19 HH20 MM01 PP18 QQ01 QQ09 QQ48 QQ74 RR04 RR09 RR29 RR30 SS11 SS21 XX01 XX24 XX25 XX27

Claims (6)

【特許請求の範囲】
1. 【請求項１】同一配線層に形成された配線間に、空洞領
   域と絶縁膜からなる領域とが設けられていることを特徴
   とする半導体装置。
2. 【請求項２】前記空洞領域は、同一配線層に形成された
   互いに隣接する配線間の領域のうち少なくとも配線に近
   い側の領域に設けられていることを特徴とする請求項１
   に記載の半導体装置。
3. 【請求項３】半導体基板の主面側の配線層に配線を形成
   するとともに配線間の領域に絶縁膜及び空洞形成用材料
   膜を形成する工程と、前記空洞形成用材料膜を選択的に
   除去して空洞領域を形成する工程とを有することを特徴
   とする半導体装置の製造方法。
4. 【請求項４】異なる配線層間に、空洞領域と絶縁膜から
   なる領域とが設けられていることを特徴とする半導体装
   置。
5. 【請求項５】前記空洞領域は、異なる配線層に形成され
   た対向する配線間に対応する領域に設けられていること
   を特徴とする請求項４に記載の半導体装置。
6. 【請求項６】半導体基板の主面側の第１の配線層に第１
   の配線を形成する工程と、前記第１の配線が形成された
   層の上層側に絶縁膜及び空洞形成用材料膜を形成する工
   程と、少なくとも前記絶縁膜が形成された層の上層側の
   第２の配線層に第２の配線を形成する工程と、前記第２
   の配線を形成する工程の前又は後に前記空洞形成用材料
   膜を選択的に除去して空洞領域を形成する工程とを有す
   ることを特徴とする半導体装置の製造方法。