JP2003060032A - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法Info
- Publication number
- JP2003060032A JP2003060032A JP2001247971A JP2001247971A JP2003060032A JP 2003060032 A JP2003060032 A JP 2003060032A JP 2001247971 A JP2001247971 A JP 2001247971A JP 2001247971 A JP2001247971 A JP 2001247971A JP 2003060032 A JP2003060032 A JP 2003060032A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- carbon
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 金属配線間に比誘電率が１程度の空洞を配置
することにより、半導体装置における金属配線間の寄生
容量を低減し、半導体装置の高速動作を実現する半導体
装置を提供する。 【解決手段】 第１の絶縁膜（シリコン酸化膜）２１の
上には、銅配線２２が形成されている。銅配線２２の間
には、数ｎｍのシリコン窒化膜２３、幅５０ｎｍの空洞
２４、シリコン窒化膜２３、炭素含有シリコン酸化膜２
５、シリコン窒化膜２３、空洞２４、シリコン窒化膜２
３、銅配線２２が順に形成されている。銅配線２２およ
び炭素含有シリコン酸化膜の上方にはシリコン窒化膜２
３が形成されている。
することにより、半導体装置における金属配線間の寄生
容量を低減し、半導体装置の高速動作を実現する半導体
装置を提供する。 【解決手段】 第１の絶縁膜（シリコン酸化膜）２１の
上には、銅配線２２が形成されている。銅配線２２の間
には、数ｎｍのシリコン窒化膜２３、幅５０ｎｍの空洞
２４、シリコン窒化膜２３、炭素含有シリコン酸化膜２
５、シリコン窒化膜２３、空洞２４、シリコン窒化膜２
３、銅配線２２が順に形成されている。銅配線２２およ
び炭素含有シリコン酸化膜の上方にはシリコン窒化膜２
３が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法、特に配線形成技術に関するものである。
の製造方法、特に配線形成技術に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化に伴
い、配線間隔が狭小化し、配線間に生じる電気寄生容量
が増大してきている。高速動作が必要な半導体集積回路
では配線間の電気寄生容量を小さくすることが必要とさ
れている。
い、配線間隔が狭小化し、配線間に生じる電気寄生容量
が増大してきている。高速動作が必要な半導体集積回路
では配線間の電気寄生容量を小さくすることが必要とさ
れている。
【０００３】配線間の電気寄生容量を低減させる方法と
しては、配線間の絶縁膜の比誘電率を低減させる方法が
実現されている。配線間の絶縁膜はシリコン酸化膜（比
誘電率３．９〜４．２）が多用され、一部の半導体集積
回路ではフッ素含有シリコン酸化膜（比誘電率３．５〜
３．８）が用いられている。
しては、配線間の絶縁膜の比誘電率を低減させる方法が
実現されている。配線間の絶縁膜はシリコン酸化膜（比
誘電率３．９〜４．２）が多用され、一部の半導体集積
回路ではフッ素含有シリコン酸化膜（比誘電率３．５〜
３．８）が用いられている。
【０００４】配線間の電気寄生容量を低減させる他の方
法としては、配線間を空洞に（真空中の比誘電率は１）
する半導体装置が提案されている。
法としては、配線間を空洞に（真空中の比誘電率は１）
する半導体装置が提案されている。
【０００５】図５は配線間を空洞にした従来の半導体装
置の配線構造図である。シリコン基板（図示せず）上に
形成されたシリコン酸化膜１上に、銅配線２が形成され
ている。隣接する銅配線２間は空洞３が形成されてい
る。銅配線２および空洞３の上方には多孔質シリコン４
が形成されている。
置の配線構造図である。シリコン基板（図示せず）上に
形成されたシリコン酸化膜１上に、銅配線２が形成され
ている。隣接する銅配線２間は空洞３が形成されてい
る。銅配線２および空洞３の上方には多孔質シリコン４
が形成されている。
【０００６】図６は配線間を空洞にした従来の半導体装
置の製造方法を説明するための図である。まず、シリコ
ン基板（図示せず）上にシリコン酸化膜１１を３００ｎ
ｍ、続いて炭素膜１２を３００ｎｍ、プラズマＣＶＤ法
を用いて膜を堆積する（図６（ａ））。次に、レジスト
を用いて所望の配線溝パターンを形成し、炭素膜１２を
エッチング除去し、炭素膜１２に配線溝１３を形成する
（図６（ｂ））。次に、配線溝１３が形成された基板上
に、電界めっき法により銅を堆積する。続いて、ＣＭＰ
法により配線溝１３上面よりも上方に位置する銅を除去
し、銅からなる銅配線１４を形成する（図６（ｃ））。
次に、プラズマＣＶＤ法により１０ｎｍ程度の薄い多孔
質シリコン酸化膜１５を形成する（図６（ｄ））。次
に、銅配線１４が形成された基板を酸化雰囲気である酸
素プラズマに暴露する。
置の製造方法を説明するための図である。まず、シリコ
ン基板（図示せず）上にシリコン酸化膜１１を３００ｎ
ｍ、続いて炭素膜１２を３００ｎｍ、プラズマＣＶＤ法
を用いて膜を堆積する（図６（ａ））。次に、レジスト
を用いて所望の配線溝パターンを形成し、炭素膜１２を
エッチング除去し、炭素膜１２に配線溝１３を形成する
（図６（ｂ））。次に、配線溝１３が形成された基板上
に、電界めっき法により銅を堆積する。続いて、ＣＭＰ
法により配線溝１３上面よりも上方に位置する銅を除去
し、銅からなる銅配線１４を形成する（図６（ｃ））。
次に、プラズマＣＶＤ法により１０ｎｍ程度の薄い多孔
質シリコン酸化膜１５を形成する（図６（ｄ））。次
に、銅配線１４が形成された基板を酸化雰囲気である酸
素プラズマに暴露する。
【０００７】この酸素プラズマは薄い多孔質シリコン酸
化膜１５を通過して炭素膜１２を酸化し、二酸化炭素と
なって再び多孔質シリコン酸化膜を通過して除去され
る。炭素膜１２が除去された後、銅配線１４間には空洞
１６が形成される（図６（ｅ））。以上の工程により配
線間が空洞である半導体装置が完成する。
化膜１５を通過して炭素膜１２を酸化し、二酸化炭素と
なって再び多孔質シリコン酸化膜を通過して除去され
る。炭素膜１２が除去された後、銅配線１４間には空洞
１６が形成される（図６（ｅ））。以上の工程により配
線間が空洞である半導体装置が完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、この半
導体装置では、配線間隔の広い領域まで空洞が形成され
る。その結果、配線間隔の広い領域では配線間に支えと
なる構造物（絶縁膜または金属配線）が存在せず、機械
的強度が弱くなる。このため配線を更に上層に積層させ
ると上層の絶縁膜がたわんだり、ひび割れが生じたり
し、ひいては形成した配線が短絡し不良が生じるという
問題点を有していた。
導体装置では、配線間隔の広い領域まで空洞が形成され
る。その結果、配線間隔の広い領域では配線間に支えと
なる構造物（絶縁膜または金属配線）が存在せず、機械
的強度が弱くなる。このため配線を更に上層に積層させ
ると上層の絶縁膜がたわんだり、ひび割れが生じたり
し、ひいては形成した配線が短絡し不良が生じるという
問題点を有していた。
【０００９】そこで本発明は、配線間を空洞にして配線
間の容量を低減しつつも、十分な機械的強度を持つ半導
体装置およびその製造方法を提供することを目的とす
る。
間の容量を低減しつつも、十分な機械的強度を持つ半導
体装置およびその製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
は、同一層上に複数の金属配線と、空洞と、炭素含有シ
リコン酸化膜が形成され、各金属配線の側部及び上部に
非酸化性雰囲気で形成される絶縁膜を有する。
は、同一層上に複数の金属配線と、空洞と、炭素含有シ
リコン酸化膜が形成され、各金属配線の側部及び上部に
非酸化性雰囲気で形成される絶縁膜を有する。
【００１１】その製造方法は、基板上に形成された層間
絶縁膜の上に、炭素含有シリコン酸化膜を堆積する工程
と、前記炭素含有シリコン酸化膜の上にレジストパター
ンを形成する工程と、前記レジストパターンをマスク
に、ドライエッチングを行って前記炭素含有シリコン酸
化膜に配線溝を形成する工程と、前記レジストを除去す
るとともに、前記炭素含有シリコン酸化膜の上面および
側面の少なくとも一部をシリコン酸化膜にするプラズマ
処理工程と、前記配線溝の内部を含む前記シリコン酸化
膜上に金属を埋め込む工程と、前記金属の一部及び前記
炭素含有シリコン酸化膜の上面に形成されたシリコン酸
化膜を除去し、埋込配線を形成する工程と、前記配線溝
側面に形成された前記シリコン酸化膜を除去する工程
と、前記炭素含有シリコン酸化膜上および配線溝上に非
酸化性雰囲気中で絶縁膜を形成して隣り合う前記配線同
士の間に空洞を形成する工程とを備える。
絶縁膜の上に、炭素含有シリコン酸化膜を堆積する工程
と、前記炭素含有シリコン酸化膜の上にレジストパター
ンを形成する工程と、前記レジストパターンをマスク
に、ドライエッチングを行って前記炭素含有シリコン酸
化膜に配線溝を形成する工程と、前記レジストを除去す
るとともに、前記炭素含有シリコン酸化膜の上面および
側面の少なくとも一部をシリコン酸化膜にするプラズマ
処理工程と、前記配線溝の内部を含む前記シリコン酸化
膜上に金属を埋め込む工程と、前記金属の一部及び前記
炭素含有シリコン酸化膜の上面に形成されたシリコン酸
化膜を除去し、埋込配線を形成する工程と、前記配線溝
側面に形成された前記シリコン酸化膜を除去する工程
と、前記炭素含有シリコン酸化膜上および配線溝上に非
酸化性雰囲気中で絶縁膜を形成して隣り合う前記配線同
士の間に空洞を形成する工程とを備える。
【００１２】このように炭素含有シリコン酸化膜の比誘
電率は概ね２．５程度であり、金属配線の側壁に空洞
（空洞すなわち空気の比誘電率は約１．０）を配置する
ことにより、実効的な配線間の比誘電率を２．５以下に
することができる。さらに、配線間の容量が非常に大き
くなる配線間隔が狭い領域では、空洞の占める割合が大
きくなり、実効的な配線間の比誘電率が１に近づき、容
量低減効果は極めて大きくなる。
電率は概ね２．５程度であり、金属配線の側壁に空洞
（空洞すなわち空気の比誘電率は約１．０）を配置する
ことにより、実効的な配線間の比誘電率を２．５以下に
することができる。さらに、配線間の容量が非常に大き
くなる配線間隔が狭い領域では、空洞の占める割合が大
きくなり、実効的な配線間の比誘電率が１に近づき、容
量低減効果は極めて大きくなる。
【００１３】配線間の容量が小さい配線間隔が広い領域
では、炭素含有シリコン酸化膜の占める割合が大きくな
り、従来とほぼ同等の機械的強度を得ることができる。
では、炭素含有シリコン酸化膜の占める割合が大きくな
り、従来とほぼ同等の機械的強度を得ることができる。
【００１４】炭素含有シリコン酸化膜の膜中炭素濃度は
２０ａｔ％以下が好ましい。膜中炭素濃度が２０ａｔ％
以上では膜そのものの機械的強度が弱くなり、配線とし
て十分な機械的強度が得られないからである。
２０ａｔ％以下が好ましい。膜中炭素濃度が２０ａｔ％
以上では膜そのものの機械的強度が弱くなり、配線とし
て十分な機械的強度が得られないからである。
【００１５】また、配線の側壁に形成される空洞の幅は
５０ｎｍ以下であることが好ましい。形成される空洞の
幅が５０ｎｍ（片側）の場合、配線間隔が１００ｎｍ以
下の領域はその配線間は空洞だけになる。配線間隔が１
００ｎｍよりも広い領域が空洞だけになると十分な機械
的強度が得られなくなるからである。
５０ｎｍ以下であることが好ましい。形成される空洞の
幅が５０ｎｍ（片側）の場合、配線間隔が１００ｎｍ以
下の領域はその配線間は空洞だけになる。配線間隔が１
００ｎｍよりも広い領域が空洞だけになると十分な機械
的強度が得られなくなるからである。
【００１６】また、前記金属配線および前記絶縁基板、
前記炭素含有シリコン酸化膜を被覆し、空洞を形成する
絶縁膜はシリコン窒化膜もしくはシリコン炭化膜、シリ
コン炭化窒化膜であることが好ましい。近年の金属配線
の主材料は銅が用いられており、絶縁膜の成膜時に酸化
雰囲気であると銅が酸化されてしまい信頼性の低い半導
体装置しか形成できない。そのため、金属材料を直に被
覆する絶縁膜は非酸化雰囲気で成膜できる膜である必要
があるからである。
前記炭素含有シリコン酸化膜を被覆し、空洞を形成する
絶縁膜はシリコン窒化膜もしくはシリコン炭化膜、シリ
コン炭化窒化膜であることが好ましい。近年の金属配線
の主材料は銅が用いられており、絶縁膜の成膜時に酸化
雰囲気であると銅が酸化されてしまい信頼性の低い半導
体装置しか形成できない。そのため、金属材料を直に被
覆する絶縁膜は非酸化雰囲気で成膜できる膜である必要
があるからである。
【００１７】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施形態に係る半導体装置について、図１を参照し
ながら説明する。
１の実施形態に係る半導体装置について、図１を参照し
ながら説明する。
【００１８】図１は本実施形態に係る半導体装置の配線
構造を示している。シリコン基板（図示せず）上に形成
された、層間絶縁膜として機能するシリコン酸化膜２１
の上には、銅配線２２が形成されている。隣接する銅配
線２２の間には、幅５０ｎｍ程度の空洞２４が形成さ
れ、その空洞２４の両側を数ｎｍのシリコン窒化膜２３
が挟み込むようになっている。さらに、シリコン窒化膜
２３とシリコン窒化膜２３との間には炭素を含有するシ
リコン酸化膜（以下、「炭素含有シリコン酸化膜」とも
いう。）２５が形成されている。
構造を示している。シリコン基板（図示せず）上に形成
された、層間絶縁膜として機能するシリコン酸化膜２１
の上には、銅配線２２が形成されている。隣接する銅配
線２２の間には、幅５０ｎｍ程度の空洞２４が形成さ
れ、その空洞２４の両側を数ｎｍのシリコン窒化膜２３
が挟み込むようになっている。さらに、シリコン窒化膜
２３とシリコン窒化膜２３との間には炭素を含有するシ
リコン酸化膜（以下、「炭素含有シリコン酸化膜」とも
いう。）２５が形成されている。
【００１９】銅配線２２および炭素含有シリコン酸化膜
２５の上方にはシリコン窒化膜２３が形成されている。
ただし、銅配線２２同士の間隔が狭い領域（１００ｎｍ
以下：図中Ａ領域）では、隣り合う２つの空洞２４が１
つになるため、炭素含有シリコン酸化膜２５は形成され
ない。
２５の上方にはシリコン窒化膜２３が形成されている。
ただし、銅配線２２同士の間隔が狭い領域（１００ｎｍ
以下：図中Ａ領域）では、隣り合う２つの空洞２４が１
つになるため、炭素含有シリコン酸化膜２５は形成され
ない。
【００２０】本実施形態では、銅配線２２間が空洞２４
のみになるのは、銅配線２２同士の間隔が約１００ｎｍ
以下の非常に狭い領域のみであるため、上方に形成され
るシリコン窒化膜２３がたわんだり、ひび割れが生じた
りするという問題は発生しない。
のみになるのは、銅配線２２同士の間隔が約１００ｎｍ
以下の非常に狭い領域のみであるため、上方に形成され
るシリコン窒化膜２３がたわんだり、ひび割れが生じた
りするという問題は発生しない。
【００２１】銅配線２２同士の間隔が１００ｎｍ以上の
領域では、銅配線２２の側壁にのみ幅５０ｎｍの空洞２
４を有し、空洞２４の無い部分は炭素含有シリコン酸化
膜２５が配置されているため、配線間隔の広い領域にお
ける機械的強度を十分に保つことができる。
領域では、銅配線２２の側壁にのみ幅５０ｎｍの空洞２
４を有し、空洞２４の無い部分は炭素含有シリコン酸化
膜２５が配置されているため、配線間隔の広い領域にお
ける機械的強度を十分に保つことができる。
【００２２】なお、配線は銅を例示したが、十分な機械
的強度を有する導体部材であれば特に限定されるもので
はない。
的強度を有する導体部材であれば特に限定されるもので
はない。
【００２３】（第２の実施の形態）以下、本発明の第１
の実施形態に係る半導体装置の製造方法について、図２
を参照しながら説明する。
の実施形態に係る半導体装置の製造方法について、図２
を参照しながら説明する。
【００２４】シリコン基板（図示せず）上にシリコン酸
化膜３１を３００ｎｍ形成し、続いて、炭素含有シリコ
ン酸化膜３２を３５０ｎｍ形成する。いずれもプラズマ
ＣＶＤ法を用いて膜を堆積することができる（図２
（ａ））。炭素含有シリコン酸化膜３２は最終的に膜と
して残るため、多層の配線構造物を用いる時は十分な機
械的強度が必要とされる。シリコン酸化膜の機械的強度
はナノインデンテーション法による測定値で約８ＧＰａ
程度あるが、約１．５〜２．０ＧＰａ程度の機械的強度
の低誘電率膜を用いた多層の埋込配線が既に実現されて
いることから、この程度の機械的強度があれば本発明に
係る配線構造は実現できると考えられる。そこで、本発
明で用いる炭素含有シリコン酸化膜の機械的強度に要求
する機械的強度の下限値は１ＧＰａとした。
化膜３１を３００ｎｍ形成し、続いて、炭素含有シリコ
ン酸化膜３２を３５０ｎｍ形成する。いずれもプラズマ
ＣＶＤ法を用いて膜を堆積することができる（図２
（ａ））。炭素含有シリコン酸化膜３２は最終的に膜と
して残るため、多層の配線構造物を用いる時は十分な機
械的強度が必要とされる。シリコン酸化膜の機械的強度
はナノインデンテーション法による測定値で約８ＧＰａ
程度あるが、約１．５〜２．０ＧＰａ程度の機械的強度
の低誘電率膜を用いた多層の埋込配線が既に実現されて
いることから、この程度の機械的強度があれば本発明に
係る配線構造は実現できると考えられる。そこで、本発
明で用いる炭素含有シリコン酸化膜の機械的強度に要求
する機械的強度の下限値は１ＧＰａとした。
【００２５】配線形成に必要な炭素含有シリコン酸化膜
の膜強度について調べた結果を示す図を図３に示す。同
図によれば、膜中炭素濃度が２０ａｔ％以下のときに必
要とされる１ＧＰａ以上の膜強度が得られることが分か
る。逆に、２０ａｔ％よりも大きいときは１ＧＰａ以上
の膜強度を得ることができない。
の膜強度について調べた結果を示す図を図３に示す。同
図によれば、膜中炭素濃度が２０ａｔ％以下のときに必
要とされる１ＧＰａ以上の膜強度が得られることが分か
る。逆に、２０ａｔ％よりも大きいときは１ＧＰａ以上
の膜強度を得ることができない。
【００２６】次に、レジストを塗布した後、ＫｒＦエキ
シマレーザなどにより露光を行う。その後、露光パター
ンを現像処理し、炭素含有シリコン酸化膜３２に形成す
る配線パターン（配線溝パターン）のレジスト３３を形
成した後、ＣＦ系主成分とするガス、たとえばＣＦ4、
ＣＨＦ3、アルゴン、酸素を含むガスプラズマを用いた
ドライエッチング法により、レジスト３３をマスクに炭
素含有シリコン酸化膜３２をエッチング除去し、配線溝
３４を形成する（図２（ｂ））。
シマレーザなどにより露光を行う。その後、露光パター
ンを現像処理し、炭素含有シリコン酸化膜３２に形成す
る配線パターン（配線溝パターン）のレジスト３３を形
成した後、ＣＦ系主成分とするガス、たとえばＣＦ4、
ＣＨＦ3、アルゴン、酸素を含むガスプラズマを用いた
ドライエッチング法により、レジスト３３をマスクに炭
素含有シリコン酸化膜３２をエッチング除去し、配線溝
３４を形成する（図２（ｂ））。
【００２７】次に、Ｏ2ガスプラズマを用いたプラズマ
処理によりレジスト３３を除去する。このとき、炭素含
有シリコン酸化膜３２も同時にＯ2ガスプラズマに暴露
され、酸化される。その結果、炭素含有シリコン酸化膜
３２の上面および側面の一部または全部が酸化されて、
シリコン酸化膜３５が形成される（図２（ｃ））。
処理によりレジスト３３を除去する。このとき、炭素含
有シリコン酸化膜３２も同時にＯ2ガスプラズマに暴露
され、酸化される。その結果、炭素含有シリコン酸化膜
３２の上面および側面の一部または全部が酸化されて、
シリコン酸化膜３５が形成される（図２（ｃ））。
【００２８】このとき配線溝３４の側面部に形成される
シリコン酸化膜３５の膜厚は５０ｎｍ程度とする。これ
は、配線溝３４の側面部に形成されるシリコン酸化膜３
５は後の工程で除去し、空洞とするためである。
シリコン酸化膜３５の膜厚は５０ｎｍ程度とする。これ
は、配線溝３４の側面部に形成されるシリコン酸化膜３
５は後の工程で除去し、空洞とするためである。
【００２９】図４は炭素含有シリコン酸化膜表面に形成
されるシリコン酸化膜厚と酸素プラズマ雰囲気圧力の関
係を調べた図である。同図より、プラズマ処理は、１
３．３Ｐａ以下で、基板に垂直方向に電圧バイアスが生
じるプラズマ条件で行うことが好ましい。レジストを除
去すると共に炭素含有シリコン酸化膜の上面及び側面の
少なくとも一部を確実に酸化させ、均一な膜厚のシリコ
ン酸化膜を形成するためである。このプラズマ処理工程
でシリコン酸化膜の膜厚を制御することができる。
されるシリコン酸化膜厚と酸素プラズマ雰囲気圧力の関
係を調べた図である。同図より、プラズマ処理は、１
３．３Ｐａ以下で、基板に垂直方向に電圧バイアスが生
じるプラズマ条件で行うことが好ましい。レジストを除
去すると共に炭素含有シリコン酸化膜の上面及び側面の
少なくとも一部を確実に酸化させ、均一な膜厚のシリコ
ン酸化膜を形成するためである。このプラズマ処理工程
でシリコン酸化膜の膜厚を制御することができる。
【００３０】次に、配線溝３４が形成された基板上に、
電界めっき法などにより銅を堆積する（図２（ｄ））。
次に、ＣＭＰ法により、配線溝３４よりも上方に位置す
る銅を除去し、続いて、炭素含有シリコン酸化膜３２の
上面部に形成されているシリコン酸化膜３５を除去し、
銅配線３６を形成する（図２（ｅ））。
電界めっき法などにより銅を堆積する（図２（ｄ））。
次に、ＣＭＰ法により、配線溝３４よりも上方に位置す
る銅を除去し、続いて、炭素含有シリコン酸化膜３２の
上面部に形成されているシリコン酸化膜３５を除去し、
銅配線３６を形成する（図２（ｅ））。
【００３１】次に、この基板を、弗酸を含む薬液により
ウェットエッチングして、銅配線３６の側部に形成され
ているシリコン酸化膜３５を選択的に除去する。なお、
このような選択的エッチング（シリコン酸化膜３５のみ
がウェットエッチングされること。）が可能となるの
は、炭素含有シリコン酸化膜がＯ2プラズマにより酸化
されて形成されたシリコン酸化膜は密度が低いため、炭
素含有シリコン酸化膜、銅およびプラズマＣＶＤ法によ
り形成されたシリコン酸化膜と比較して弗酸によるエッ
チング速度が速いためである。
ウェットエッチングして、銅配線３６の側部に形成され
ているシリコン酸化膜３５を選択的に除去する。なお、
このような選択的エッチング（シリコン酸化膜３５のみ
がウェットエッチングされること。）が可能となるの
は、炭素含有シリコン酸化膜がＯ2プラズマにより酸化
されて形成されたシリコン酸化膜は密度が低いため、炭
素含有シリコン酸化膜、銅およびプラズマＣＶＤ法によ
り形成されたシリコン酸化膜と比較して弗酸によるエッ
チング速度が速いためである。
【００３２】その結果、炭素含有シリコン酸化膜３２と
銅配線３６との間に５０ｎｍ程度のスリット３７が形成
される。ただし、銅配線３６間の距離が１００ｎｍ以下
の領域では銅配線３６間にもスリット３７が形成される
（図２（ｆ））。
銅配線３６との間に５０ｎｍ程度のスリット３７が形成
される。ただし、銅配線３６間の距離が１００ｎｍ以下
の領域では銅配線３６間にもスリット３７が形成される
（図２（ｆ））。
【００３３】次に、プラズマＣＶＤ法によりシリコン窒
化膜３８を約１００ｎｍ堆積すると、銅配線３６の側壁
に空洞３９が形成される（図２（ｇ））。なお、空洞３
９が形成される理由は、プラズマＣＶＤ法で形成したシ
リコン窒化膜は、いわゆるカバレッジが悪く下地の段差
被覆能力が小さいため、炭素含有シリコン酸化膜３２お
よび銅配線３６上はほぼ１００ｎｍの膜厚のシリコン窒
化膜が堆積されるが、スリット３７の側壁部及び底部に
は数ｎｍ程度しかシリコン窒化膜は堆積されず、そのた
め、いわゆるオーバーハングしてスリット３７の開口部
が閉じ空洞３９が形成されるためである。
化膜３８を約１００ｎｍ堆積すると、銅配線３６の側壁
に空洞３９が形成される（図２（ｇ））。なお、空洞３
９が形成される理由は、プラズマＣＶＤ法で形成したシ
リコン窒化膜は、いわゆるカバレッジが悪く下地の段差
被覆能力が小さいため、炭素含有シリコン酸化膜３２お
よび銅配線３６上はほぼ１００ｎｍの膜厚のシリコン窒
化膜が堆積されるが、スリット３７の側壁部及び底部に
は数ｎｍ程度しかシリコン窒化膜は堆積されず、そのた
め、いわゆるオーバーハングしてスリット３７の開口部
が閉じ空洞３９が形成されるためである。
【００３４】ところで、空洞３９を形成するには、下地
の段差被覆能力の小さい絶縁膜を堆積すればよいが、銅
配線３６が酸化されることを防止するためには非酸化雰
囲気で成膜可能な、シリコン炭化膜、シリコン炭化窒化
膜またはシリコン窒化膜などが好ましい。ただし、シリ
コン窒化膜は比誘電率が比較的大きいため空洞３９が形
成できる極力最小の使用量とすべきである。段差被覆能
力が小さく、かつ、非酸化性雰囲気で成膜可能であり、
しかも比誘電率も小さい膜が最も好ましい。逆に、シリ
コン酸化膜やシリコン酸窒化膜（酸化窒化膜）はいずれ
も酸化性雰囲気で形成されるため、好ましくない。
の段差被覆能力の小さい絶縁膜を堆積すればよいが、銅
配線３６が酸化されることを防止するためには非酸化雰
囲気で成膜可能な、シリコン炭化膜、シリコン炭化窒化
膜またはシリコン窒化膜などが好ましい。ただし、シリ
コン窒化膜は比誘電率が比較的大きいため空洞３９が形
成できる極力最小の使用量とすべきである。段差被覆能
力が小さく、かつ、非酸化性雰囲気で成膜可能であり、
しかも比誘電率も小さい膜が最も好ましい。逆に、シリ
コン酸化膜やシリコン酸窒化膜（酸化窒化膜）はいずれ
も酸化性雰囲気で形成されるため、好ましくない。
【００３５】なお、配線は銅を例示したが、十分な機械
的強度を有する導体部材であれば特に限定されるもので
はない。
的強度を有する導体部材であれば特に限定されるもので
はない。
【００３６】本発明によると、配線間隔が１００ｎｍ以
下の領域では、配線間は空洞のみとなるが、配線の密度
が大きいため機械的強度は十分に大きい一方、配線間隔
が１００ｎｍよりも広い領域では炭素含有シリコン酸化
膜３２が残るため、これによって十分な機械的強度が得
られる。
下の領域では、配線間は空洞のみとなるが、配線の密度
が大きいため機械的強度は十分に大きい一方、配線間隔
が１００ｎｍよりも広い領域では炭素含有シリコン酸化
膜３２が残るため、これによって十分な機械的強度が得
られる。
【００３７】
【発明の効果】本発明に係る半導体装置の配線は、金属
配線間の一部に空洞を配置しつつも機械的強度の小さい
箇所は低誘電率絶縁膜で補強されるため、全体として機
械的強度と低誘電率化の両立を図ることができ、構造の
機械的安定性と半導体装置の高速動作を共に実現するこ
とができる。
配線間の一部に空洞を配置しつつも機械的強度の小さい
箇所は低誘電率絶縁膜で補強されるため、全体として機
械的強度と低誘電率化の両立を図ることができ、構造の
機械的安定性と半導体装置の高速動作を共に実現するこ
とができる。
【図１】本発明に係る半導体装置の構造断面図
【図２】本発明に係る半導体装置の製造工程を示す断面
図
図
【図３】配線形成に必要な炭素含有シリコン酸化膜の膜
強度について調べた結果を示す図
強度について調べた結果を示す図
【図４】炭素含有シリコン酸化膜表面に形成されるシリ
コン酸化膜厚と酸素プラズマ雰囲気圧力の関係を調べた
図
コン酸化膜厚と酸素プラズマ雰囲気圧力の関係を調べた
図
【図５】配線間を空洞にした従来の半導体装置の配線構
造図
造図
【図６】配線間を空洞にした従来の半導体装置の製造方
法を説明するための図
法を説明するための図
１ シリコン酸化膜
２ 銅配線
３ 空洞
４ 多孔質シリコン
１１ シリコン酸化膜
１２ 炭素膜
１３ 配線溝
１４ 銅配線
１５ 多孔質シリコン酸化膜
１６ 空洞
２１ シリコン酸化膜
２２ 銅配線
２３ シリコン窒化膜
２４ 空洞
２５ 炭素含有シリコン酸化膜
３１ シリコン酸化膜
３２ 炭素含有シリコン酸化膜
３３ レジスト
３４ 配線溝
３５ シリコン酸化膜
３６ 銅配線
３７ スリット
３８ シリコン窒化膜
３９ 空洞
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH11 MM01 PP27 QQ09 QQ12
QQ19 QQ48 QQ89 RR01 RR04
RR06 RR29 SS15 WW01 WW04
WW05 XX00 XX25 XX27
5F058 BC02 BC04 BC08 BF07 BF73
BH11 BH12 BH16 BJ10
Claims (8)
- 【請求項１】 同一層上に複数の金属配線と、空洞と、
炭素含有シリコン酸化膜が形成され、各金属配線の側部
及び上部に非酸化性雰囲気で形成される絶縁膜を有する
半導体装置。 - 【請求項２】 前記炭素含有シリコン酸化膜の膜中炭素
濃度が２０ａｔｍ％以下であることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 前記金属配線の側壁に形成された空洞の
幅が、５０ｎｍ以下であることを特徴とする請求項１に
記載の半導体装置。 - 【請求項４】 前記絶縁膜がシリコン窒化膜もしくはシ
リコン炭化膜、シリコン炭化窒化膜であることを特徴と
する請求項１に記載の半導体装置。 - 【請求項５】 基板上に形成された層間絶縁膜の上に、
炭素含有シリコン酸化膜を堆積する工程と、前記炭素含
有シリコン酸化膜の上にレジストパターンを形成する工
程と、前記レジストパターンをマスクに、ドライエッチ
ングを行って前記炭素含有シリコン酸化膜に配線溝を形
成する工程と、 前記レジストを除去するとともに、前記炭素含有シリコ
ン酸化膜の上面および側面の少なくとも一部をシリコン
酸化膜にするプラズマ処理工程と、 前記配線溝の内部を含む前記シリコン酸化膜上に金属を
埋め込む工程と、 前記金属の一部及び前記炭素含有シリコン酸化膜の上面
に形成されたシリコン酸化膜を除去し、埋込配線を形成
する工程と、 前記配線溝側面に形成された前記シリコン酸化膜を除去
する工程と、 前記炭素含有シリコン酸化膜上および配線溝上に非酸化
性雰囲気中で絶縁膜を形成して隣り合う前記配線同士の
間に空洞を形成する工程とを備えた半導体装置の製造方
法。 - 【請求項６】 前記プラズマ処理工程は、酸素ガスを含
むプラズマ雰囲気中に前記基板をさらすことを特徴とす
る請求項５に記載の半導体装置の製造方法。 - 【請求項７】 前記酸素ガスを含むプラズマ中のガス圧
力は、１３．３Ｐａ以下とすることを特徴とする請求項
６に記載の半導体装置の製造方法。 - 【請求項８】 前記プラズマ処理工程は、前記基板にバ
イアスを印加しながら行うことを特徴とする請求項５、
６または７のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247971A JP4661004B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247971A JP4661004B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060032A true JP2003060032A (ja) | 2003-02-28 |
| JP4661004B2 JP4661004B2 (ja) | 2011-03-30 |
Family
ID=19077207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001247971A Expired - Fee Related JP4661004B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4661004B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123607A (ja) * | 2003-09-30 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 |
| JP2006269537A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2015043367A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187503A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000183158A (ja) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
| JP2000260861A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000260864A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001093975A (ja) * | 1999-09-21 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-08-17 JP JP2001247971A patent/JP4661004B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187503A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000183158A (ja) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
| JP2000260861A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000260864A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001093975A (ja) * | 1999-09-21 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123607A (ja) * | 2003-09-30 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 |
| JP2006269537A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| US7439185B2 (en) | 2005-03-22 | 2008-10-21 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
| US7884474B2 (en) | 2005-03-22 | 2011-02-08 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
| JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP2015043367A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4661004B2 (ja) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060205201A1 (en) | Electric device and method for fabricating the same | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| US20010034137A1 (en) | Semiconductor device and manufacturing method of the device | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| KR20000048294A (ko) | 듀얼 다마신 배선의 형성방법 | |
| JP2005039244A (ja) | 電子デバイスとその多層配線の形成方法 | |
| US20060128141A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2000183158A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3062163B2 (ja) | 半導体装置及び半導体装置の膜の形成方法 | |
| JP2003060032A (ja) | 半導体装置および製造方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| KR100327145B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2563180B2 (ja) | 半導体装置の製造方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JP2006093533A (ja) | 半導体装置及びその製造方法 | |
| JP2003209169A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| KR100199367B1 (ko) | 반도체 소자의 비아 콘택홀 형성방법 | |
| JP3254763B2 (ja) | 多層配線形成方法 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JPH06163721A (ja) | 半導体装置 | |
| JP2001127154A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |